JP2000243783A - 半導体センサ及びその製造方法 - Google Patents
半導体センサ及びその製造方法Info
- Publication number
- JP2000243783A JP2000243783A JP11042748A JP4274899A JP2000243783A JP 2000243783 A JP2000243783 A JP 2000243783A JP 11042748 A JP11042748 A JP 11042748A JP 4274899 A JP4274899 A JP 4274899A JP 2000243783 A JP2000243783 A JP 2000243783A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor sensor
- sensor chip
- projection
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/224—Bumps having multiple side-by-side cores
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
みを低減できるような半導体センサチップを備えた半導
体センサを提供すること 【解決手段】 半導体センサチップ11を基板12にベ
アチップ実装するに際し、センサチップの裏面11aに
設けた電極と、基板の配線パターンとを導通する金属柱
13を設ける。この金属柱は、第1金属突起13aと第
2金属突起13bを積み重ねることにより形成する。こ
れにより、従来にくらべて各段に高い金属柱ができ、応
力や撓みの伝達を抑制し、半導体センサの測定精度を維
持することができる。よって、半導体センサが小型化さ
れる。
Description
ジング技術に関するもので、より具体的には基板と半導
体センサチップの電気的接合技術に関する。
てパッケージングする方法の一つとして、従来からワイ
ヤボンディング法が用いられている。すなわち、図1に
示すように、半導体センサチップ1を樹脂製のステム2
の底面にダイボンディング材3を用いて固定する。次い
で、ステム2に一体的に形成されたリード端子4と半導
体センサチップ1の端子とをボンディングワイヤ5にて
接続する。そして、ステム2の外側に突出したリード端
子4の先端を回路基板上の配線パターンに電気的に導通
させるようにしている。
導体センサチップ1をステム2に実装し、そのステム2
を基板に装置実装するようになっており、しかも、ボン
ディングワイヤ5をはわせる空間が必要となるので、小
型化に限界があった。
近、一般のICで用いられているバンプを用いたベアチ
ップ実装(フリップチップ実装)を半導体センサの実装
にも適用することが試みられている。
サチップ1の電極部に金属突起(バンプ)7を設け、そ
れを基板8と向かい合わせて接合する。このとき、金属
突起7は、基板8上に形成された配線パターンに接合さ
れる。さらに、金属突起7の存在しない基板8と半導体
センサチップ1の隙間には、接合材9が充填される。こ
のように、半導体センサチップ1を直接基板8に接続す
ることにより、大幅な小型化を図ることができる。
示す構造では、小型化は図れるものの、新たな問題が生
じる。すなわち、半導体センサチップ1内に発生する応
力によってセンサに歪みが発生し、出力特性の変化が起
こってしまう。
検出対象の物理量を受けて変位する可動部(梁(重り)
・ダイアフラムなど)を有するシリコン基板と、そのシ
リコン基板を固定するガラス基板を積層した構造となっ
ている。また、基板8は、上記シリコンやガラスに比べ
て熱膨張係数の大きいガラエポ樹脂により構成されてい
る。
00μm程度が限度であり、実際には数10μm程度と
なる。したがって、基板8と半導体センサチップ1の一
体化の度合いが強く、金属突起7の部分では応力が吸収
されない。
く膨張・収縮しようとした場合、その基板8に接合され
ているガラス基板はそれに追従して比較的大きく膨張・
収縮するものの、基板に接続されていないシリコン基板
や、ガラス基板(3層構造の場合)は、フリー状態であ
るのでもともと有する熱膨張係数にしたがって膨張・収
縮するのでその変化量は少ない。その結果、シリコン基
板の両面(基板に接続されたガラス基板側と、その反対
側の面)での膨張率が異なるので、シリコン基板自体に
も応力がかかるとともに、測定対象の物理量が変化しな
いにもかかわらずその温度変化にともなって可動部が変
位してしまい、ガラス基板とのギャップが上下で異なっ
てしまう。その結果、オフセット値が変動してしまい、
正確な出力特性が得られなくなる。
もので、その目的とするところは、上記した問題を解決
し、半導体センサチップと基板の熱膨張係数の相違にと
もない発生する温度変化時の半導体センサチップ側へ応
力や撓みを低減させることで、高性能で小型の半導体セ
ンサ及びその製造方法を提供することにある。
ために、本発明に係る半導体センサでは、回路基板上に
半導体センサチップを実装するとともに、前記半導体セ
ンサチップの電極と前記回路基板の配線の間に金属柱を
介在させてなる半導体センサであって、前記金属柱は、
複数の金属突起が積み重なって構成するようにした(請
求項1)。
プと回路基板の間の隙間は、金属柱の高さ、つまり積層
した複数個の金属突起の合計の高さとほとんど同じだけ
空くことになる。
属突起は、すべて同一の材質で構成されていてもよい
し、別の材質で構成されていても構わない。また、請求
項1に記載されている複数の金属突起は、すべて同一形
状で構成されていてもよいし、別の形をしていても構わ
ないものとする。
ば、半導体センサチップの電極上に金属突起を形成し、
その金属突起の上部に何らかの導電部材で厚みを付けた
とき、半導体センサチップと回路基板の間にできる隙間
の高さが、金属突起のみを半導体センサチップの電極上
に形成した後、この金属突起と回路基板を接続したとき
にできる隙間よりも大きな隙間を作れるような導電部材
であれば、そのような金属突起の上部に厚みを作る何ら
かの導電部材は、半導体センサチップの電極上に形成す
る金属突起と同様にして請求項1に記載される金属突起
に含まれるものとする。
する金属突起の外観は必ずしも明確な突起である必要は
ないものとする。そして、実施の形態には具体的に記載
していないが、例えば、半導体センサチップと回路基板
を突起を介して接続するとき、半導体センサチップ側に
金属突起があり、回路基板側にも別の金属突起があっ
て、この金属突起同士が接続されるようにして形成され
た構成も、本発明に当然含まれるものとする。
「金」が全ての実施の形態で用いられているが、基本的
に硬くてもろい金属でなければ金以外の導電材料を用い
ても構わない。また、半導体センサチップと回路基板の
間の隙間には、金属突起以外の部材があっても構わない
ものとする。
して配置するとともに、それら複数の金属柱間に接合材
(実施の形態では、「はんだ」)が充填されるように構
成することである(請求項2)。このように構成する
と、例えば、ベアチップ実装装置によって半導体センサ
チップを回路基板に実装するときに、一つ一つの突起が
接続時の圧力で破損しにくくなる。なお、この構成の具
体的な一例を第2の実施の形態において示したが、金属
柱を構成する金属突起の本数及び金属柱の束ねられ方は
任意である。
属突起の中心を三角形の各頂点に配した後、接合材にて
これらの突起を束ねるようにして形成したが、例えば、
4つの突起の中心を正方形状になるように配した後、こ
れらの突起を束ねてもよく、種々変更実施が可能であ
る。
法では、半導体センサチップの電極と回路基板の配線の
接続方法であって、前記電極の上に複数の金属突起を順
次積層して金属柱を形成する形成工程と、前記金属柱を
前記配線に接続するようにして前記半導体センサチップ
を前記回路基板に実装する工程とを有する。そして、前
記形成工程は、少なくとも前記電極上に第1金属突起を
形成し、次いで前記第1金属突起部の上部を平坦化して
平坦部を形成し、前記平坦部上に第2金属突起を形成す
るような工程を含むようにした(請求項3)。
に際し、前工程として、形成した金属突起(第1金属突
起)の上面を潰して平坦部とすることにより、その上に
積層する第2金属突起との接続強度が高まる。従って、
例え金属柱の高さが高くなっても一定の強度が得られ
る。
平坦部を形成するのは、あくまで、第1金属突起部上に
第2金属突起部を形成しやすくしたり、この2つの金属
突起部間の接続強度を上げるための製作工程であるの
で、必ずしも純粋な平面である必要はない。
ように複数配置する。次いで、前記金属柱間に接合材を
充填するようにした(請求項4)。このようにすると、
複数の金属柱が接合材により一体化されるので、強度が
増す。
てもよいし、1個ずつ形成してもよい。すなわち、前者
は実施の形態でも説明したように、複数の金属柱をそれ
ぞれ構成する金属突起を同時に形成し、次いで、それら
複数の金属突起の上端を平坦化し、次に平坦化された各
金属突起の上に次の金属突起を形成することである。ま
た、後者は例えばまず1本の金属柱を形成し、次にその
金属柱に隣接して別の金属柱を形成するという工程をと
ることである。
サ10の第1の実施の形態を示している。同図に示すよ
うに、半導体センサチップ11と回路基板12の間に、
複数の金属柱13を介在させている。この金属柱13の
上端は、半導体センサチップ11の電極に接続され、金
属柱13の下端は回路基板12の表面に形成された配線
パターン上に接続されている。これにより、その金属柱
13を介して半導体センサチップ11の電極と回路基板
12の配線パターンとが導通され、ベアチップ実装され
る。
属突起で形成している。つまり、この例では第1金属突
起13aと第2金属突起13bの2つの金属突起を積み
重ねることにより形成される。
を示すように、矩形状をした半導体センサチップ11の
裏面11aには、回路基板の配線パターンに接続するた
めの高さ200μm程度の金属柱13が形成されてい
る。そして、この形成位置は、半導体センサチップ11
の電極形成位置であり、まず裏面11a側に第1金属突
起13aを形成し、その第1金属突起13aの上面に第
2金属突起13bを積層形成している。
金属柱13の高さ分のギャップが生じることになるの
で、そこのギャップにアンダーフィル材としてシリコー
ン製の樹脂14を充填している。
金属突起の2倍の高さとなり、そのように高く(長く)
なることから、回路基板12と半導体センサチップ11
の熱膨張係数が大きく違っても、温度変化時に生じよう
とする応力は、当該金属柱13の部分で吸収され、半導
体センサチップ11に応力が伝わらない。よって、温度
変化によりオフセット値が変わることもなく、温度変化
に強く、小型で高性能なセンサを構成することができ
る。
の形態を説明する。まず、図4に示すように、半導体セ
ンサチップ11の裏面に金属柱13を製造し、次いで、
その金属柱13を回路基板の金属パターン上に接続する
ようにする。
属柱の製造工程の一例を説明する。まず、図5に示すよ
うに、太さ25μm〜30μm程の金ワイヤ20の先端
を溶かしてその先端をボール状にしたボール部22を、
ボンディング台25の上に置いたセンサチップ11の裏
面11aの電極面に超音波や熱を加えて融着によりボン
ディングする。
m程度のものを用いると、ボール部22の径は100μ
m程度となる。なお、単純にさらに太い径の金ワイヤを
用いると、ボール部の径も大きくなり、高さが100μ
m以上にできるが、それに伴い幅も広くなるので、高密
度化・高配線化により、電極も100μm程度の間隔で
配置されるセンサチップ上の複数の電極を短絡するの
で、本発明の金属柱には実用に供し得ない。
げると、図6に示すように、半導体センサチップ11に
付いたボール部22から金ワイヤ20が引きちぎられ、
ボール部22のみが半導体センサチップ11上に残る。
プ11から引きちぎって分離した金ワイヤ20の先端2
0aに対してトーチ電極27で電圧をかけることで、ボ
ール部を再び形成し、裏面11aの別の場所に付着させ
る。
であったボール部22を引きちぎって裏面11aに取り
つけると、ボール部22は、図8に示すようにその先端
(上端)22aがささくれ立つとともに、高さがばらつ
いてしまう。
1aに、1段目の全てのボール部22を付着させた後、
ボール部22の上方から金属プレート等によって荷重を
かけて先端部22aを潰す。これにより、図9に示すよ
うに、上面が平らな平坦部30となり、第1金属突起1
3aが形成される。
サチップ11の裏面11a上には、図10に示すよう
に、上端が平坦面となる第1金属突起13aが形成され
る。従って、各第1金属突起13aの平坦部30上に、
金ワイヤ20の先端を接触させて、新たなボール部22
を融着させることが可能となる。その結果、図11に示
すように、第1金属突起13aの平坦部30の上に第2
金属突起13bが安定状態で積み重ねられ、金属柱13
が形成される。
アチップ実装装置により、この金属柱13が回路基板上
の配線パターンの上に位置するようにして基板12上に
実装され、半導体センサチップ11の電極と基板12の
配線パターンは、金属柱13を介して導通される。
2側にシリコーン樹脂製の導電ペーストを転写しておい
たり、実装装置に内蔵されている転写装置によって金属
柱13に導電ペーストを転写することが望ましい。そし
て、転写した樹脂が熱可塑性であれば、ホットプレート
又は硬化炉で加熱して硬化させることにより、導通を図
りつつ接着固定することができる。
金属柱13の高さ分だけギャップが形成されるので、そ
このギャップにアンダーフィル材としてシリコーン製の
樹脂36を毛細血管現象を利用して充填するのが実施す
る上で望ましい。これにより、図3に示すような半導体
センサが製造される。
施の形態を説明する。図12は本実施の形態の要部を示
している。同図に示すように、本実施の形態では、半導
体センサチップ11の裏面に、3本の金属柱13を近接
配置している。具体的には、各金属柱13の中心が3角
形の頂点に配置された形状をしている。これら3本の金
属柱13は、いずれも第1の実施の形態のものと同一形
状及び同一材質からなる部材である。
本の円柱状の金属柱13間に形成される隙間31には、
はんだ33が充填されており、係る3本の金属柱13を
電気機械的に一体化し、強度の向上を図っている。
例えば、上記隙間31内にはんだペーストを充填後、リ
フロー炉によってはんだを溶融させると、3箇所に配置
された金属柱13の隙間31を埋めるようにはんだが流
し込まれ、その後冷却することにより固定することがで
きる。
金属柱は2つの金属突起を積み重ねることにより形成し
たが、本発明はこれに限ることはなく、3つ以上であっ
てももちろんよい。そして、仮に1つの金属突起の高さ
が100μm程度とすると、上記した実施の形態の金属
柱の高さは200μm程度となり、また、3つ重ねると
300μm程度となる。
きに、基板とセンサチップの熱膨張係数の違いによって
発生する応力や撓みは、金属柱の高さを200μm〜3
00μmとることによって十分抑えられることが実験し
た結果確認された。よって、本形態のように2段重ねる
だけでも十分効果がある。
サ及びその製造方法では、請求項1のように半導体セン
サを構成すると、半導体センサチップと回路基板に隙間
を作るための接続線を兼ねた金属柱を、複数の金属突起
を積み上げることで、高くすることができ、その金属柱
の部分で温度変化時に生じようとする基板と半導体セン
サチップの熱膨張係数の相違に基づく応力等が、実用上
問題の無い程度に吸収できる。
が、温度変化に伴いオフセット値が変動することもな
く、安定した出力特性が得られる。よって、高性能で小
型の半導体センサを構成することができる。
うに構成することで、強度が増す。よって、半導体セン
サチップに金属柱を形成後、ベアチップ実装装置等によ
って、半導体センサチップと回路基板を接続する際に生
じる圧力によって金属柱が変形・破損等することが可及
的に抑制できる。すると、歩留まりが向上し、半導体セ
ンサの製造コストを下げることができる。
半導体センサを形成するようにすると、複数の金属突起
が積み重ねられた突起を持つ半導体センサの製造が容易
になる。さらに、請求項4のような製造方法を用いる
と、請求項3の製造方法に比べてさらに半導体センサの
製造時の破損率を低減することができる。
を示す図である。
ップを示す斜視図である。
の形態を示す工程図(その1)である。
の形態を示す工程図(その2)である。
の形態を示す工程図(その3)である。
の形態を示す工程図(その4)である。
の形態を示す工程図(その5)である。
施の形態を示す工程図(その6)である。
施の形態を示す工程図(その7)である。
の実施の形態の要部を示す斜視図である。(b)は、本
発明に係る半導体センサの第2の実施の形態の要部を示
す平面図である。
Claims (4)
- 【請求項1】 回路基板上に半導体センサチップを実装
するとともに、前記半導体センサチップの電極と前記回
路基板の配線の間に金属柱を介在させてなる半導体セン
サであって、 前記金属柱は、複数の金属突起が積み重なって構成され
ていることを特徴とする半導体センサ。 - 【請求項2】 前記金属柱を複数個隣接して配置すると
ともに、それら複数の金属柱間に接合材が充填されてい
ることを特徴とする請求項1に記載の半導体センサ。 - 【請求項3】 半導体センサチップの電極と回路基板の
配線の接続方法であって、 前記電極の上に複数の金属突起を順次積層して金属柱を
形成する形成工程と、 前記金属柱を前記配線に接続するようにして前記半導体
センサチップを前記回路基板に実装する工程とを有し、 前記形成工程は、少なくとも前記電極上に第1金属突起
を形成し、 次いで前記第1金属突起部の上部を平坦化して平坦部を
形成し、 前記平坦部上に第2金属突起を形成するような工程を含
むものであることを特徴とする半導体センサの製造方
法。 - 【請求項4】 前記金属柱を隣接するように複数配置
し、 次いで、前記金属柱間に接合材を充填することを特徴と
する請求項3に記載の半導体センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04274899A JP3570271B2 (ja) | 1999-02-22 | 1999-02-22 | 半導体センサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04274899A JP3570271B2 (ja) | 1999-02-22 | 1999-02-22 | 半導体センサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243783A true JP2000243783A (ja) | 2000-09-08 |
| JP3570271B2 JP3570271B2 (ja) | 2004-09-29 |
Family
ID=12644645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04274899A Expired - Fee Related JP3570271B2 (ja) | 1999-02-22 | 1999-02-22 | 半導体センサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570271B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173637A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | センサモジュール |
| JP2007184341A (ja) * | 2006-01-05 | 2007-07-19 | Yamaha Corp | 半導体装置及び回路基板 |
| KR100788076B1 (ko) | 2003-05-16 | 2007-12-21 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7462942B2 (en) | 2003-10-09 | 2008-12-09 | Advanpack Solutions Pte Ltd | Die pillar structures and a method of their formation |
-
1999
- 1999-02-22 JP JP04274899A patent/JP3570271B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100788076B1 (ko) | 2003-05-16 | 2007-12-21 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7462942B2 (en) | 2003-10-09 | 2008-12-09 | Advanpack Solutions Pte Ltd | Die pillar structures and a method of their formation |
| JP2007173637A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | センサモジュール |
| JP2007184341A (ja) * | 2006-01-05 | 2007-07-19 | Yamaha Corp | 半導体装置及び回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3570271B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI540693B (zh) | 封裝表面具接合元件的微電子元件 | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US6316838B1 (en) | Semiconductor device | |
| US6181009B1 (en) | Electronic component with a lead frame and insulating coating | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6965168B2 (en) | Micro-machined semiconductor package | |
| KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
| JP2002026233A (ja) | 半導体装置およびその製造方法 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| JPWO2012157583A1 (ja) | 半導体装置とその製造方法 | |
| JP2001053178A (ja) | 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法 | |
| JPH1154552A (ja) | 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JP2002270647A (ja) | 半導体チップ実装基板およびその製造方法 | |
| TW200534441A (en) | Three-dimensional stacking packaging structure | |
| US7102240B2 (en) | Embedded integrated circuit packaging structure | |
| JP2002141459A (ja) | 半導体装置および製造方法 | |
| JP3570271B2 (ja) | 半導体センサ及びその製造方法 | |
| JP3702062B2 (ja) | 圧力センサ装置 | |
| US20010054762A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2003124262A5 (ja) | ||
| JPH10303249A (ja) | 半導体装置 | |
| JP2011023709A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |