JP2000243899A - チップ・オン・チップ構造の半導体装置 - Google Patents

チップ・オン・チップ構造の半導体装置

Info

Publication number
JP2000243899A
JP2000243899A JP11045213A JP4521399A JP2000243899A JP 2000243899 A JP2000243899 A JP 2000243899A JP 11045213 A JP11045213 A JP 11045213A JP 4521399 A JP4521399 A JP 4521399A JP 2000243899 A JP2000243899 A JP 2000243899A
Authority
JP
Japan
Prior art keywords
chip
bump
semiconductor
connection
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11045213A
Other languages
English (en)
Inventor
Katsumi Samejima
克己 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11045213A priority Critical patent/JP2000243899A/ja
Priority to US09/511,107 priority patent/US6424049B1/en
Publication of JP2000243899A publication Critical patent/JP2000243899A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】バンプの高さにばらつきが生じていても、半導
体チップ間を確実に電気接続できるチップ・オン・チッ
プ構造の半導体装置を提供する。 【解決手段】バンプＢＭ，ＢＳの頂面には、それぞれ複
数の連結突起３５が設けられている。バンプＢＭが所望
の高さ以上に形成されている場合には、バンプＢＭ上の
連結突起３５と対向するバンプＢＳ上の連結突起３５と
が相互に押し潰され、この押し潰された連結突起３５を
介して、バンプＢＭとバンプＢＳとが接続される。ま
た、バンプＢＭが所望の高さよりも低く形成されている
場合には、バンプＢＭ上の複数の連結突起３５の先端部
間に、対向するバンプＢＳ上の連結突起３５の先端部が
入り込み、バンプＢＭ上の連結突起３５とバンプＢＳ上
の連結突起３５とが噛み合った状態で接触することによ
り、バンプＢＭとバンプＢＳとが接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体チップの
表面に他の半導体チップを重ね合わせて接合するチップ
・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】たとえば、半導体装置の小型化および高
集積化を図るための構造として、一対の半導体チップを
表面同士が対向するように重ね合わせて接合する、いわ
ゆるチップ・オン・チップ構造がある。このチップ・オ
ン・チップ構造では、各半導体チップの表面に複数個の
バンプが接続部として設けられており、対向する半導体
チップのバンプ同士を接合させることにより、半導体チ
ップ間の電気接続が達成される。
【０００３】
【発明が解決しようとする課題】複数個のバンプは、た
とえば、表面保護膜上にバンプ材料を用いたメッキを選
択的に施すことにより、表面保護膜から隆起した状態に
形成することができる。ところが、メッキによって複数
個のバンプを形成した場合、バンプ材料の堆積状況によ
っては、表面保護膜上に形成された複数個のバンプの高
さにばらつきを生じることがあった。
【０００４】複数個のバンプの高さにばらつきがある
と、その半導体チップを他の半導体チップに接合させた
ときに、たとえば、高さの低いバンプが他の半導体チッ
プに設けられたバンプと接続されず、この部分において
半導体チップ間の電気接続が形成されないおそれがあ
る。そこで、この発明の目的は、上述の技術的課題を解
決し、接続部の高さにばらつきが生じていても、半導体
チップ間を確実に接続することができるチップ・オン・
チップ構造の半導体装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、表面に接
続部が設けられた第１の半導体チップと、この第１の半
導体チップの表面に重ね合わされて接合され、上記第１
の半導体チップに対向する表面に接続部が設けられた第
２の半導体チップと、上記第１の半導体チップの接続部
と上記第２の半導体チップの接続部とを連結する変形可
能な連結部とを含むことを特徴とするチップ・オン・チ
ップ構造の半導体装置である。
【０００６】上記接続部は、上記第１の半導体チップお
よび上記第２の半導体チップの表面に隆起して形成され
たバンプであることが好ましい。この発明によれば、第
１の半導体チップの接続部や第２の半導体チップの接続
部の高さにばらつきが生じていても、第１の半導体チッ
プと第２の半導体チップとを接合させたときに、その接
続部の高さのばらつきを連結部が変形することによって
吸収できるから、第１の半導体チップと第２の半導体チ
ップとを確実に接続することができる。
【０００７】請求項２記載の発明は、上記連結部は、上
記第１の半導体チップおよび上記第２の半導体チップの
少なくとも一方の接続部の頂面に立設された可撓性を有
する連結突起を含むことを特徴とする請求項１記載のチ
ップ・オン・チップ構造の半導体装置である。この発明
によれば、第１の半導体チップと第２の半導体チップと
の接合時に、連結突起が対向する半導体チップの接続部
に接触して変形することにより、接続部の高さのばらつ
きを吸収することができる。
【０００８】請求項３記載の発明は、上記連結部は、上
記第１の半導体チップおよび上記第２の半導体チップの
少なくとも一方の接続部の頂部に可撓性を付与すること
により形成された可撓部を含むことを特徴とする請求項
１記載のチップ・オン・チップ構造の半導体装置であ
る。この発明によれば、第１の半導体チップと第２の半
導体チップとの接合時に、少なくとも一方の半導体チッ
プの接続部に設けられた可撓部が他方の半導体チップの
接続部に接触して変形することにより、接続部の高さの
ばらつきを吸収することができる。
【０００９】なお、上記可撓部は、略錐状に形成される
ことにより可撓性が付与された上記接続部の頂部であっ
てもよい。請求項４記載の発明は、上記連結部は、上記
第１の半導体チップまたは上記第２の半導体チップの接
続部の頂面に形成された凹部を含むことを特徴とする請
求項１ないし３のいずれかに記載のチップ・オン・チッ
プ構造の半導体装置である。
【００１０】この発明によれば、接続部または連結突起
の先端部を凹部内に入り込ませて、接続部または連結突
起の先端部と凹部とが凹凸結合を形成することにより、
第１の半導体チップと第２の半導体チップとを良好に位
置合わせすることができる。なお、請求項５のように、
上記凹部には、上記接続部を構成する材料よりも融点の
低い低融点金属が埋設されていることが好ましい。こう
することにより、凹部内に入り込んだ接続部または連結
突起の先端部を、凹部内の低融点金属を介して凹部が形
成された接続部に接続することができるから、第１の半
導体チップと第２の半導体チップとをより確実に接続す
ることができる。
【００１１】請求項６記載の発明は、上記連結部は、上
記第１の半導体チップおよび上記第２の半導体チップの
接続部の少なくとも一方の頂面に立設され、上記接続部
を構成する材料よりも融点の低い低融点金属からなる溶
融連結部を含むことを特徴とする請求項１ないし５のい
ずれかに記載のチップ・オン・チップ構造の半導体装置
である。
【００１２】この発明によれば、溶融連結部を対向する
半導体チップの接続部、連結突起または溶融連結部に当
接させた状態で、その当接部分に熱を加えつつ、第１の
半導体チップと第２の半導体チップとを相互に圧接させ
ると、加熱により溶融連結部が溶融して変形し、この変
形した溶融連結部によって、第１の半導体チップの接続
部と第２の半導体チップの接続部とが連結される。した
がって、接続部の高さにばらつきが生じていても、その
高さのばらつきを溶融連結部が溶融して変形することに
より吸収できるから、第１の半導体チップと第２の半導
体チップとを確実に接続することができる。
【００１３】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の概略構成を示す図
解的な断面図である。この半導体装置は、いわゆるチッ
プ・オン・チップ構造を有しており、親チップ１の表面
１１に子チップ２を重ね合わせて接合した後、これらを
パッケージ３に納めることによって構成されている。
【００１４】親チップ１および子チップ２は、たとえば
シリコンチップからなっている。親チップ１の表面１１
は、親チップ１の基体をなす半導体基板においてトラン
ジスタなどの機能素子が形成された活性表層領域側の表
面である。この表面１１の周縁付近には、外部接続用の
複数のパッド１２が配置されており、この外部接続用の
パッド１２は、ボンディングワイヤ１３によってリード
フレーム１４に接続されている。また、親チップ１の表
面１１には、子チップ２との電気接続のための複数個の
バンプＢＭが配置されている。
【００１５】子チップ２は、表面２１を親チップ１の表
面１１に対向させた、いわゆるフェースダウン方式で親
チップ１に接合されている。子チップ２の表面２１は、
子チップ２の基体をなす半導体基板においてトランジス
タなどの機能素子が形成された活性表層領域側の表面で
ある。子チップ２の表面２１には、内部配線に接続され
た複数個のバンプＢＳが親チップ１のバンプＢＭに対向
して配置されており、子チップ２は、バンプＢＳがそれ
ぞれ対向する親チップ１のバンプＢＭに接続されること
によって、親チップ１の上方に支持されるとともに、親
チップ１と電気的に接続されている。
【００１６】図２は、親チップ１および子チップ２の一
部を拡大して示す断面図である。また、図３は、親チッ
プ１の一部を拡大して示す平面図である。この実施形態
において、親チップ１のバンプＢＭに関する構成と子チ
ップ２のバンプＢＳに関する構成とは同様であるから、
ここでは、親チップ１の構成を中心に説明することと
し、図２では、子チップ２の各部に親チップ１の対応部
分の参照符号を付して示すことにする。
【００１７】親チップ１の基体をなす半導体基板（図示
せず）上には、たとえば酸化シリコンで構成される層間
絶縁膜３１が形成されており、この層間絶縁膜３１上に
内部配線３２Ａ，３２Ｂが配設されている。層間絶縁膜
３１および配線３２Ａ，３２Ｂの表面は、たとえば窒化
シリコンで構成される表面保護膜３３で覆われている。
表面保護膜３３には、開口部３４Ａ，３４Ｂが、それぞ
れ配線３２Ａ，３２Ｂに臨んで形成されている。
【００１８】バンプＢＭは、たとえば金、プラチナ、
銀、パラジウムまたはイリジウムなどの耐酸化性の金属
からなり、開口部３４Ａ，３４Ｂを介して表面保護膜３
３から露出した配線３２Ａ，３２Ｂ上に隆起して形成さ
れている。バンプＢＭの頂面には、バンプＢＭと同じ金
属からなる複数の連結突起３５が立設されている。この
連結突起３５は、たとえば細長い円柱状に形成されるこ
とにより可撓性を有している。
【００１９】バンプＢＭおよび連結突起３５は、たとえ
ばフォトリソグラフィ技術によって形成することができ
る。つまり、表面保護膜３３に開口部３４Ａ，３４Ｂを
形成し、この開口部３４Ａ，３４Ｂ外の表面保護膜３３
上にレジストパターンを選択的に形成した後、バンプＢ
Ｍの材料を用いたメッキを行うことにより、開口部３４
Ａ，３４Ｂを介して露出した配線３２Ａ，３２Ｂ上にバ
ンプＢＭを形成することができる。そして、このバンプ
ＢＭの頂面上に、連結突起３５の平面パターンに対応し
た開口を有する新たなレジストパターンを形成した後、
連結突起３５の材料を用いたメッキを行うことにより、
バンプＢＭ上に複数の連結突起３５を形成することがで
きる。
【００２０】バンプＢＭ，ＢＳ上に複数の連結突起３５
が設けられていることにより、バンプＢＭ，ＢＳを確実
に接続することができる。たとえば、配線３２Ａ上に形
成されたバンプＢＭのように、バンプＢＭが所望の高さ
以上に形成されている場合には、バンプＢＭ上の連結突
起３５と対向するバンプＢＳ上の連結突起３５とが相互
に押し潰され、この押し潰された連結突起３５を介し
て、バンプＢＭとバンプＢＳとが接続される。また、配
線３２Ｂ上に形成されたバンプＢＭのように、バンプＢ
Ｍが所望の高さよりも低く形成されている場合には、バ
ンプＢＭ上の複数の連結突起３５の先端部間に、対向す
るバンプＢＳ上の連結突起３５の先端部が入り込み、バ
ンプＢＭ上の連結突起３５とバンプＢＳ上の連結突起３
５とが噛み合った状態で接触することにより、バンプＢ
ＭとバンプＢＳとが接続される。
【００２１】以上のように、この実施形態によれば、バ
ンプＢＭ，ＢＳ上に可撓性を有する連結突起３５が設け
られていることにより、たとえバンプＢＭ，ＢＳの高さ
にばらつきが生じていても、バンプＢＭとバンプＢＳと
を確実に接続することができる。ゆえに、親チップ１と
子チップ２とを確実に電気接続することができる。な
お、この実施形態において、連結突起３５は、細長い円
柱状に形成されているとしたが、たとえば細長い角柱状
に形成されていてもよい。また、連結突起３５は、親チ
ップ１と子チップ２との接合時に容易に変形可能であれ
ば、細長い柱状に形成されたものに限らず、たとえば図
４に示すように、バンプＢＭ，ＢＳの頂面に立設された
薄い複数枚の板状体で構成されていてもよい。
【００２２】さらに、連結突起３５は、バンプＢＭ，Ｂ
Ｓと同じ材料で構成されるとしたが、バンプＢＭ，ＢＳ
とは異なる材料で構成されてもよい。たとえば、連結突
起３５は、すず系合金や鉛系合金などの比較的低い融点
を有する金属材料で構成されてもよい。また、この実施
形態では、バンプＢＭ，ＢＳの頂面にそれぞれ連結突起
３５が立設されているが、バンプＢＭ，ＢＳの一方の頂
面のみに連結突起３５が立設され、この連結突起３５が
他方のバンプＢＳ，ＢＭの頂面に接触することによっ
て、バンプＢＭとバンプＢＳとの接続が達成されてもよ
い。
【００２３】図５は、この発明の第２の実施形態に係る
半導体装置の一部を拡大して示す断面図である。この図
５において、図２に示す各部に対応する部分には、図２
の場合と同一の参照符号を付して示すこととする。この
第２の実施形態においては、親チップ１のバンプＢＭの
形状と子チップ２のバンプＢＳの形状とが異なってい
る。親チップ１のバンプＢＭは、開口部３４を介して表
面保護膜３３から露出した配線３２上に、耐酸化性の金
属を用いて柱状に形成されている。一方、子チップ２の
バンプＢＳは、開口部３４を介して表面保護膜３３から
露出した配線３２上に設けられており、耐酸化性の金属
を用いて略錐状に形成されることにより頂部４１に可撓
性が付与されている。
【００２４】また、バンプＢＭの頂面には、バンプＢＳ
の先端部が入り込むことのできる凹部４２が形成されて
おり、この凹部４２内には、すず系合金や鉛系合金など
の比較的低い融点を有する金属が埋め込まれている。親
チップ１と子チップ２との接続は、バンプＢＳの頂部４
１を対向するバンプＢＭの凹部４２内の低融点金属に当
接させた状態で、そのバンプＢＭ，ＢＳの当接部分に熱
を加えつつ、親チップ１と子チップ２とを相互に圧接さ
せることにより達成される。バンプＢＭの凹部４２内の
低融点金属は加熱により溶融するから、バンプＢＳの頂
部４１が凹部４２内に入り込む。そして、たとえば、バ
ンプＢＳ，ＢＭが所望の高さ以上に形成されている場合
には、バンプＢＳの頂部４１は、凹部４２の底面に当接
して押し潰される。これにより、親チップ１と子チップ
２とが所定の間隔をあけて接続される。また、バンプＢ
Ｍ，ＢＳが所望の高さよりも低く形成されている場合に
は、バンプＢＳの頂部４１が凹部４２内に入り込み、こ
の凹部４２内の低融点金属とバンプＢＳとが接続される
ことにより、親チップ１と子チップ２とが電気接続され
る。
【００２５】以上のように、この実施形態によれば、上
述した第１の実施形態と同様、バンプＢＭ，ＢＳの高さ
にばらつきが生じている場合であっても、親チップ１と
子チップ２とを確実に電気接続することができる。ま
た、バンプＢＳの頂部４１がバンプＢＭの凹部４２内に
入り込むことにより、バンプＢＭとバンプＢＳとは凹凸
結合をなすから、親チップ１と子チップ２とを良好に位
置合わせすることができる。
【００２６】なお、バンプＢＭおよびバンプＢＳは、開
口部３４が形成された表面保護膜３３上に選択メッキを
施すことにより、開口部３４を介して露出した配線３２
上に選択的にバンプＢＭ，ＢＳの材料を堆積させた後、
この堆積物をエッチングすることにより形成することが
できる。たとえば、図６(a) に示すように、開口部３４
が形成された表面保護膜３３上にレジストパターンＲＰ
１を選択的に形成した後、バンプＢＭの材料を用いたメ
ッキを行うことにより、開口部３４を介して露出した配
線３２上にバンプＢＭの材料を堆積させる。その後、凹
部４２を形成すべき領域に対応した開口を有するレジス
トパターンＲＰ２を積層し、このレジストパターンＲＰ
２をマスクとして配線３２上の堆積物のエッチングを行
うことにより、凹部４２を有するバンプＢＭを形成する
ことができる。凹部４２の形状は、エッチング法によっ
て異なり、ウエットエッチングを行った場合には、図６
(b) に示すように、すり鉢状の底面を有する凹部４２が
形成される。一方、ドライエッチングを行った場合に
は、図６(c) に示すように、ほぼ平坦な底面を有する凹
部４２が形成される。
【００２７】また、図７(a) に示すように、開口部３４
を介して露出した配線３２上にバンプＢＭの材料を堆積
させた後、その堆積物の上面に微小なレジストパターン
ＲＰ３を積層し、このレジストパターンＲＰ３をマスク
としてエッチングを行うことにより、略錐状のバンプＢ
Ｓを形成することができる。バンプＢＳの形状は、エッ
チング法によって異なり、ウエットエッチングを行った
場合には、図７(b) に示すように、レジストパターンＲ
Ｐ３と接触していた部分にほぼ平坦な頂面を有する略錐
状のバンプＢＳが形成される。一方、ドライエッチング
を行って、レジストパターンＲＰ３も同時にエッチング
した場合には、図７(c) に示すように、頂部４１が尖っ
た略錐状のバンプＢＳが形成される。
【００２８】なお、この第２の実施形態では、親チップ
１のバンプＢＭに凹部４２が形成され、子チップ２のバ
ンプＢＳが略錐状に形成されているが、親チップ１のバ
ンプＢＭが略錐状に形成され、子チップ２のバンプＢＳ
に凹部４２が形成されていてもよい。また、必ずしもバ
ンプＢＭまたはバンプＢＳに凹部４２が形成される必要
はなく、略錐状に形成されたバンプＢＭ，ＢＳが対向す
るバンプＢＳ，ＢＭの平坦な頂面に接触することによ
り、バンプＢＭとバンプＢＳとが接続されてもよい。
【００２９】図８は、この発明の第３の実施形態に係る
半導体装置の一部を拡大して示す断面図である。この図
８において、図２に示す各部に対応する部分には、図２
の場合と同一の参照符号を付して示すこととする。この
第３の実施形態では、バンプＢＭ，ＢＳの頂面に、それ
ぞれ突起状の溶融連結部５１が設けられている。溶融連
結部５１は、すず系合金や鉛系合金などの比較的低い融
点を有する金属で構成されており、たとえば、開口部３
４を介して露出した配線３２上にバンプＢＭ，ＢＳを形
成した後、溶融連結部５１を形成すべき領域に対応した
開口を有するレジストパターンを積層し、このレジスト
パターンの開口を介して露出したバンプＢＭ，ＢＳの頂
面上に、溶融連結部５１の材料をメッキによって堆積さ
せることにより形成することができる。
【００３０】親チップ１と子チップ２との接合時には、
バンプＢＳ上の溶融連結部５１を対向するバンプＢＭ上
の溶融連結部５１に当接させた状態で、そのバンプＢ
Ｍ，ＢＳの当接部分に熱を加えつつ、親チップ１と子チ
ップ２とを相互に圧接させる。すると、図８(b) に示す
ように、加熱によりバンプＢＭ，ＢＳ間の溶融連結部５
１が溶融して変形し、この変形した溶融連結部５１は、
表面張力によって互いに接続する。これにより、バンプ
ＢＭとバンプＢＳとが接続される。したがって、バンプ
ＢＭ，ＢＳの高さにばらつきが生じていても、その高さ
のばらつきを溶融連結部５１が溶融して変形することに
より吸収できるから、親チップ１と子チップ２とを確実
に電気接続することができる。
【００３１】なお、この第３の実施形態では、バンプＢ
Ｍ，ＢＳの頂面にそれぞれ溶融連結部５１が形成されて
いるが、バンプＢＭ，ＢＳの一方の頂面のみに溶融連結
部５１が形成されていてもよい。また、溶融連結部５１
は突起状のものに限らず、たとえば、バンプＢＭ，ＢＳ
の頂面のほぼ全域にクリーム半田や導電性ペーストなど
を塗布することにより形成された膜状のものであっても
よい。
【００３２】以上、この発明のいくつかの実施形態につ
いて説明したが、この発明は、上述の各実施形態に限定
されるものではない。たとえば、親チップ１および子チ
ップ２は、いずれもシリコンからなるチップであるとし
たが、シリコンの他にも、化合物半導体（たとえばガリ
ウム砒素半導体など）やゲルマニウム半導体などの他の
任意の半導体材料を用いた半導体チップであってもよ
い。この場合に、親チップ１の半導体材料と子チップ２
の半導体材料は、同じでもよいし異なっていてもよい。
【００３３】その他、特許請求の範囲に記載された事項
の範囲内で、種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の概略
構成を示す図解的な断面図である。
【図２】親チップおよび子チップの一部を拡大して示す
断面図である。
【図３】親チップの一部を拡大して示す平面図である。
【図４】接続突起の他の構成例を説明するための平面図
である。
【図５】この発明の第２の実施形態に係る半導体装置の
一部を拡大して示す断面図である。
【図６】親チップのバンプの形成方法を説明するための
断面図である。
【図７】子チップのバンプの形成方法を説明するための
断面図である。
【図８】この発明の第３の実施形態に係る半導体装置の
一部を拡大して示す断面図である。
【符号の説明】
１ 親チップ（第１の半導体チップ） ２ 子チップ（第２の半導体チップ） １１，２１ 表面 ３５ 連結突起 ４１ 頂部（可撓部） ４２ 凹部 ５１ 溶融連結部 ＢＭ，ＢＳ バンプ（接続部）

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】表面に接続部が設けられた第１の半導体チ
    ップと、 この第１の半導体チップの表面に重ね合わされて接合さ
    れ、上記第１の半導体チップに対向する表面に接続部が
    設けられた第２の半導体チップと、 上記第１の半導体チップの接続部と上記第２の半導体チ
    ップの接続部とを連結する変形可能な連結部とを含むこ
    とを特徴とするチップ・オン・チップ構造の半導体装
    置。
  2. 【請求項２】上記連結部は、上記第１の半導体チップお
    よび上記第２の半導体チップの少なくとも一方の接続部
    の頂面に立設された可撓性を有する連結突起を含むこと
    を特徴とする請求項１記載のチップ・オン・チップ構造
    の半導体装置。
  3. 【請求項３】上記連結部は、上記第１の半導体チップお
    よび上記第２の半導体チップの少なくとも一方の接続部
    の頂部に可撓性を付与することにより形成された可撓部
    を含むことを特徴とする請求項１記載のチップ・オン・
    チップ構造の半導体装置。
  4. 【請求項４】上記連結部は、上記第１の半導体チップま
    たは上記第２の半導体チップの接続部の頂面に形成され
    た凹部を含むことを特徴とする請求項１ないし３のいず
    れかに記載のチップ・オン・チップ構造の半導体装置。
  5. 【請求項５】上記凹部には、上記接続部を構成する材料
    よりも融点の低い低融点金属が埋設されていることを特
    徴とする請求項４記載のチップ・オン・チップ構造の半
    導体装置。
  6. 【請求項６】上記連結部は、上記第１の半導体チップお
    よび上記第２の半導体チップの接続部の少なくとも一方
    の頂面に立設され、上記接続部を構成する材料よりも融
    点の低い低融点金属からなる溶融連結部を含むことを特
    徴とする請求項１ないし５のいずれかに記載のチップ・
    オン・チップ構造の半導体装置。
JP11045213A 1999-02-23 1999-02-23 チップ・オン・チップ構造の半導体装置 Pending JP2000243899A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11045213A JP2000243899A (ja) 1999-02-23 1999-02-23 チップ・オン・チップ構造の半導体装置
US09/511,107 US6424049B1 (en) 1999-02-23 2000-02-23 Semiconductor device having chip-on-chip structure and semiconductor chip used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11045213A JP2000243899A (ja) 1999-02-23 1999-02-23 チップ・オン・チップ構造の半導体装置

Publications (1)

Publication Number Publication Date
JP2000243899A true JP2000243899A (ja) 2000-09-08

Family

ID=12713001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11045213A Pending JP2000243899A (ja) 1999-02-23 1999-02-23 チップ・オン・チップ構造の半導体装置

Country Status (2)

Country Link
US (1) US6424049B1 (ja)
JP (1) JP2000243899A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100730A (ja) * 2000-09-25 2002-04-05 Taiyo Yuden Co Ltd チップ部品組立体とその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002243795A (ja) * 2001-02-15 2002-08-28 Mitsubishi Electric Corp ベアチップキャリア、及び半導体装置の製造方法
US20100084755A1 (en) * 2008-10-08 2010-04-08 Mark Allen Gerber Semiconductor Chip Package System Vertical Interconnect
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
JP6431442B2 (ja) * 2015-03-17 2018-11-28 東芝メモリ株式会社 半導体装置およびその製造方法
US10115703B2 (en) 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
CN107230644B (zh) * 2016-03-25 2020-06-12 胡迪群 具有金属海绵的金属柱

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818748A (en) * 1995-11-21 1998-10-06 International Business Machines Corporation Chip function separation onto separate stacked chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100730A (ja) * 2000-09-25 2002-04-05 Taiyo Yuden Co Ltd チップ部品組立体とその製造方法

Also Published As

Publication number Publication date
US6424049B1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
JP4175197B2 (ja) フリップチップ実装構造
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US8928153B2 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8680662B2 (en) Wafer level edge stacking
US20080067677A1 (en) Structure and manufacturing method of a chip scale package
CN102148204B (zh) 凸点焊盘结构的多方向设计
JP2004140037A (ja) 半導体装置、及びその製造方法
CN1219763A (zh) 具有亚芯片规模封装构造的半导体器件及其制造方法
TWI470707B (zh) 佈線板及電子元件之安裝結構
CN101236946A (zh) 布线板和半导体器件
US6475897B1 (en) Semiconductor device and method of forming semiconductor device
JP2000243899A (ja) チップ・オン・チップ構造の半導体装置
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JP4544784B2 (ja) 半導体スタックドパッケージ及びその製造方法
KR20010017143A (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JPH11126790A (ja) 半導体装置
JP2803664B2 (ja) 基板接続構造
JP3255896B2 (ja) チップ・オン・チップ構造の半導体装置
JP2004071906A (ja) 半導体装置
JP4791104B2 (ja) 半導体チップおよび半導体チップの製造方法
JP2004119550A (ja) 半導体装置およびその製造方法
JPH06112402A (ja) 半導体装置
JP4723312B2 (ja) 半導体チップおよび半導体装置
US6204164B1 (en) Method of making electrical connections to integrated circuit
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080623

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081003