JP2000243903A - 半導体チップ - Google Patents

半導体チップ

Info

Publication number
JP2000243903A
JP2000243903A JP11040401A JP4040199A JP2000243903A JP 2000243903 A JP2000243903 A JP 2000243903A JP 11040401 A JP11040401 A JP 11040401A JP 4040199 A JP4040199 A JP 4040199A JP 2000243903 A JP2000243903 A JP 2000243903A
Authority
JP
Japan
Prior art keywords
chip
film
bump
semiconductor chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11040401A
Other languages
English (en)
Other versions
JP3715816B2 (ja
Inventor
Tomohito Nakamura
智史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP04040199A priority Critical patent/JP3715816B2/ja
Priority to US09/504,856 priority patent/US6355977B1/en
Publication of JP2000243903A publication Critical patent/JP2000243903A/ja
Application granted granted Critical
Publication of JP3715816B2 publication Critical patent/JP3715816B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9223—Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【解決手段】親チップ１の半導体基板１４上には、機能
素子１５を覆う絶縁膜１６が形成されており、この絶縁
膜１６上に内部配線１７が配設されている。絶縁膜１６
および内部配線１７の表面は、表面保護膜１８で覆われ
ており、この表面保護膜１８には、内部配線１７の一部
を露出させるためのパッド開口部１９が形成されてい
る。また、表面保護膜１８上には、パッド開口部１９を
介して内部配線１７に接続された表面配線２０が配設さ
れており、この表面配線２０の先端部上には、バンプＢ
Ｍが隆起した状態に設けられている。 【効果】親チップ１と子チップ２との接合時にバンプＢ
Ｍに加わる力や熱は、表面保護膜１８によって吸収され
るので、バンプＢＭの下方に機能素子１５を配置するこ
とができる。ゆえに、チップサイズを縮小することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、たとえば、半導
体チップの表面に他の半導体チップを重ね合わせて接合
するチップ・オン・チップ構造や半導体チップの表面を
プリント配線基板に対向させて接合するフリップ・チッ
プ・ボンディング構造に適用される半導体チップに関す
る。
【０００２】
【従来の技術】たとえば、半導体装置の小型化および高
集積化を図るための構造として、一対の半導体チップを
表面同士が対向するように重ね合わせて接合する、いわ
ゆるチップ・オン・チップ構造がある。このチップ・オ
ン・チップ構造に適用される半導体チップには、たとえ
ば、内部配線を部分的に露出させるためのパッド開口部
が表面に形成されており、このパッド開口部を介して露
出した内部配線上にバンプが設けられている。そして、
チップ・オン・チップ構造の半導体装置では、対向する
半導体チップのバンプ同士を接合させることにより、半
導体チップ間の電気接続が達成される。
【０００３】
【発明が解決しようとする課題】ところで、半導体チッ
プの接合時において、対向する半導体チップのバンプ
は、たとえば、相互に圧接されつつ、そのバンプの接合
部分に熱が加えられることにより熱圧着される。したが
って、バンプの下方にトランジスタなどの機能素子が配
置されていると、バンプに加わる力や熱が内部配線を介
して機能素子に伝搬し、この機能素子の特性を劣化させ
るおそれがある。
【０００４】そのため、チップ・オン・チップ構造に適
用される半導体チップにおいては、機能素子を形成する
ための領域以外の場所に、バンプを形成するための領域
（他の半導体チップを接合するための領域）を設ける必
要があり、このことが、チップサイズを縮小するうえで
の妨げとなっていた。そこで、この発明の目的は、上述
の技術的課題を解決し、チップサイズを縮小することが
できる半導体チップを提供することである。
【０００５】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、固体表面
に接合される半導体チップであって、上記固体表面に対
向する表面に形成された表面保護膜と、この表面保護膜
上に形成されて、当該半導体チップを上記固体表面上で
支持するとともに、当該半導体チップと上記固体とを電
気的に接続する接続部と、上記表面保護膜に開口され、
上記表面保護膜に覆われた内部配線の一部を露出させる
パッド開口部と、このパッド開口部を介して上記内部配
線と上記接続部とを接続するための表面配線とを含むこ
とを特徴とする半導体チップである。
【０００６】なお、上記固体表面は、他の半導体チップ
の表面であってもよいし、配線基板の表面であってもよ
い。また、上記接続部は、上記表面保護膜上に隆起した
状態に設けられた金属バンプであってもよいし、この金
属バンプほど高くは隆起していない金属蒸着膜であって
もよい。
【０００７】この発明によれば、半導体チップや配線基
板など（固体）との電気接続のための接続部は、表面保
護膜上に形成されており、表面配線を介して内部配線に
接続されている。したがって、この半導体チップと固体
との接合時に接続部に加わる力や熱は、表面保護膜によ
って吸収されるので、接続部の下方に機能素子を配置し
ても、機能素子の特性が劣化するといったことはない。
ゆえに、接続部の下方に機能素子を配置することがで
き、これにより、チップサイズを縮小することができ
る。
【０００８】さらに、接続部と無関係な位置に内部配線
およびパッド開口部を形成することができるから、接合
される固体の内部回路を考慮せずに回路設計を行うこと
ができ、これにより、この半導体チップのさらなる小型
化を図ることができる。また、接続部を表面保護膜上の
任意の位置に配置できるから、たとえば、この半導体チ
ップがチップ・オン・チップ構造の半導体装置の親チッ
プとして適用された場合には、親チップ上における他の
半導体チップ（子チップ）の配置の自由度が増す。これ
により、親チップ上に複数個の子チップを接合させる場
合に、その複数個の子チップを親チップ上に効率良く配
置することができ、親チップのチップサイズの増大を抑
えることができる。
【０００９】なお、請求項２に記載されているように、
上記接続部は、上記パッド開口部が形成された表面保護
膜の表面にシード膜を積層し、このシード膜上に選択的
にメッキを施すことにより形成されており、上記表面配
線は、上記シード膜をパターニングすることにより形成
されていることが好ましい。この場合、表面配線用の材
料を用意する必要がないので、半導体チップのコストの
上昇を抑えることができる。
【００１０】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体チップが用いられた半導
体装置の分解斜視図である。この半導体装置は、親チッ
プ１の表面１１に子チップ２を重ね合わせて接合した、
いわゆるチップ・オン・チップ構造を有している。
【００１１】親チップ１は、たとえばシリコンチップか
らなっている。親チップ１の表面１１は、親チップ１の
基体をなす半導体基板においてトランジスタなどの機能
素子が形成された活性表層領域側の表面であり、最表面
は、絶縁性を有する表面保護膜で覆われている。親チッ
プ１の表面１１の周縁付近には、たとえばボンディング
ワイヤによってリードフレームに接続されるべき複数の
パッド１２が配置されている。また、親チップ１の表面
１１の内方の領域には、子チップ２を接合するための接
合領域１３が設定されており、この接合領域１３には、
子チップ２との接続のための複数個のバンプＢＭが配置
されている。
【００１２】子チップ２は、たとえばシリコンチップか
らなっている。子チップ２の表面２１は、子チップ２の
基体をなす半導体基板においてトランジスタなどの機能
素子が形成された活性表層領域側の表面であり、最表面
は、絶縁性を有する表面保護膜で覆われている。子チッ
プ２の表面２１には、内部配線に接続された複数個のバ
ンプＢＳが設けられている。
【００１３】子チップ２は、表面２１を親チップ１の表
面１１に対向させた、いわゆるフェースダウン方式で親
チップ１に接合される。親チップ１のバンプＢＭは、子
チップ２のバンプＢＳを考慮した位置に設けられてお
り、子チップ２は、バンプＢＳがそれぞれ対応する親チ
ップ１のバンプＢＭに接続されることにより、親チップ
１の上方に支持されるとともに、親チップ１と電気的に
接続される。
【００１４】図２は、親チップ１の構成を拡大して示す
断面図である。親チップ１の半導体基板１４上には、機
能素子１５を覆う絶縁膜１６が形成されており、この絶
縁膜１６上に内部配線１７が配設されている。絶縁膜１
６および内部配線１７の表面は、たとえば窒化シリコン
で構成される表面保護膜１８で覆われており、この表面
保護膜１８には、内部配線１７の一部を露出させるため
のパッド開口部１９が形成されている。
【００１５】また、表面保護膜１８上には、パッド開口
部１９を介して内部配線１７に接続された表面配線２０
が配設されており、この表面配線２０の先端部上に、耐
酸化性の金属（たとえば金、プラチナ、銀、パラジウム
またはイリジウムなど）からなるバンプＢＭが隆起した
状態に設けられている。言い換えれば、バンプＢＭは、
表面保護膜１８上に子チップ２のバンプＢＳを考慮して
配置されており、このバンプＢＭが内部配線１７に接続
されるように、表面配線２０がパターニングされてい
る。
【００１６】表面配線２０は、たとえば、バンプＢＭを
形成するために表面保護膜１８の表面に形成されたシー
ド膜で構成することができ、この場合、バンプＢＭおよ
び表面配線２０は、次のようにして形成することができ
る。まず、フォトリソグラフィ技術により、表面保護膜
１８にパッド開口部１９を形成する。次に、このパッド
開口部１９が形成された表面保護膜１８の表面に、スパ
ッタ法によってシード膜を形成する。このシード膜は、
たとえば、バンプＢＭをＡｕ（金）で構成する場合に
は、表面保護膜１８上にスパッタ法でＴｉＷ（チタンタ
ングステン）膜を付着させ、そのＴｉＷ膜上にスパッタ
法でＡｕ膜を付着させることにより形成すればよい。そ
して、バンプＢＭを形成すべき領域以外のシード膜上に
パターニング膜を形成した後、バンプＢＭの材料を用い
たメッキを行うことにより、シード膜上に隆起したバン
プＢＭを形成する。その後、シード膜上のパターニング
膜を除去し、これにより露出したシード膜を、バンプＢ
Ｍと内部配線１７とがパッド開口部１９を介して接続さ
れるようにパターニングすることによって、シード膜で
構成された表面配線２０を得ることができる。
【００１７】以上のように、この実施形態によれば、子
チップ２との接続のためのバンプＢＭは、表面保護膜１
８上に配置されており、表面配線２０を介して内部配線
１７に接続されている。したがって、この親チップ１と
子チップ２との接合時にバンプＢＭに加わる力や熱は、
表面保護膜１８によって吸収されるので、バンプＢＭの
下方に機能素子１５を配置しても、機能素子１５の特性
が劣化するといったことはない。ゆえに、親チップ１の
表面に設定された接合領域１３の下方に、機能素子を形
成するための領域を設けることができるから、親チップ
１を小型化することができる。
【００１８】さらに、バンプＢＭと無関係な位置に内部
配線１７およびパッド開口部１９を形成することができ
るから、子チップ２のバンプＢＳの位置に合わせて、内
部配線１７およびパッド開口部１９を形成する必要がな
い。つまり、子チップ２のバンプＢＳを考慮せずに親チ
ップ１の回路設計を行うことができ、これにより、親チ
ップ１のさらなる小型化を図ることができる。
【００１９】また、バンプＢＭを表面保護膜１８上の任
意の位置に配置できるから、親チップ１上における子チ
ップ２の配置の自由度が増す。これにより、親チップ１
上に複数個の子チップ２を接合させる場合に、複数個の
子チップ２を親チップ１上に効率良く配置することがで
き、親チップ１のチップサイズの増大を抑えることがで
きる。
【００２０】この発明の一実施形態の説明は以上の通り
であるが、この発明は、上記の一実施形態に限定される
ものではない。たとえば、上述の一実施形態では、表面
配線２０がバンプＢＭを形成するためのシード膜で構成
されるとしたが、シード膜とは異なる金属膜で表面配線
２０が構成されてもよい。また、上述の一実施形態で
は、親チップ１および子チップ２は、いずれもシリコン
からなるチップであるとしたが、シリコンの他にも、ガ
リウム砒素半導体やゲルマニウム半導体などの他の任意
の半導体材料を用いた半導体チップであってもよい。こ
の場合に、親チップ１の半導体材料と子チップ２の半導
体材料は、同じでもよいし異なっていてもよい。
【００２１】さらに、親チップ１または子チップ２の両
方にそれぞれバンプＢＭ，ＢＳを設けているが、親チッ
プ１または子チップ２の一方にバンプを設け、他方には
バンプほど高く隆起していない金属蒸着膜を設けて、バ
ンプと金属蒸着膜とを接合することによって、親チップ
１と子チップ２とのチップ・オン・チップ接合を達成し
てもよい。
【００２２】さらにまた、上述の実施形態では、チップ
・オン・チップ構造の半導体装置を取り上げて、この発
明が親チップ１に適用した場合を例にあげたが、この発
明は、もちろん子チップ２に適用してもよい。また、こ
の発明は、半導体チップの表面をプリント配線基板に対
向させて接合する、いわゆるフリップ・チップ・ボンデ
ィング構造の半導体装置に用いられる半導体チップに適
用されてもよい。
【００２３】その他、特許請求の範囲に記載された事項
の範囲内で、種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体チップが用
いられた半導体装置の分解斜視図である。
【図２】親チップの構成を拡大して示す断面図である。
【符号の説明】
１ 親チップ（半導体チップ） １１ 表面（固体表面に対向する表面） １７ 内部配線 １８ 表面保護膜 １９ パッド開口部 ２０ 表面配線 ＢＭ バンプ（接続部） ２ 子チップ（固体） ２１ 表面（固体表面）

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】固体表面に接合される半導体チップであっ
    て、 上記固体表面に対向する表面に形成された表面保護膜
    と、 この表面保護膜上に形成されて、当該半導体チップを上
    記固体表面上で支持するとともに、当該半導体チップと
    上記固体とを電気的に接続する接続部と、 上記表面保護膜に開口され、上記表面保護膜に覆われた
    内部配線の一部を露出させるパッド開口部と、 このパッド開口部を介して上記内部配線と上記接続部と
    を接続するための表面配線とを含むことを特徴とする半
    導体チップ。
  2. 【請求項２】上記接続部は、上記パッド開口部が形成さ
    れた表面保護膜の表面にシード膜を積層し、このシード
    膜上に選択的にメッキを施すことにより形成されてお
    り、 上記表面配線は、上記シード膜をパターニングすること
    により形成されていることを特徴とする請求項１記載の
    半導体チップ。
JP04040199A 1998-02-18 1999-02-18 半導体チップ Expired - Lifetime JP3715816B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04040199A JP3715816B2 (ja) 1999-02-18 1999-02-18 半導体チップ
US09/504,856 US6355977B1 (en) 1998-02-18 2000-02-16 Semiconductor chip or device having a connecting member formed on a surface protective film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04040199A JP3715816B2 (ja) 1999-02-18 1999-02-18 半導体チップ

Publications (2)

Publication Number Publication Date
JP2000243903A true JP2000243903A (ja) 2000-09-08
JP3715816B2 JP3715816B2 (ja) 2005-11-16

Family

ID=12579652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04040199A Expired - Lifetime JP3715816B2 (ja) 1998-02-18 1999-02-18 半導体チップ

Country Status (2)

Country Link
US (1) US6355977B1 (ja)
JP (1) JP3715816B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002051217A2 (en) 2000-12-21 2002-06-27 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2173123A1 (en) * 1993-09-30 1995-04-06 Paul M. Zavracky Three-dimensional processor using transferred thin film circuits
US5757179A (en) * 1994-03-04 1998-05-26 Cts Corporation Position sensor with improved magnetic circuit
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
DE69635397T2 (de) * 1995-03-24 2006-05-24 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6005262A (en) * 1997-08-20 1999-12-21 Lucent Technologies Inc. Flip-chip bonded VCSEL CMOS circuit with silicon monitor detector
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002051217A2 (en) 2000-12-21 2002-06-27 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
EP1356718A4 (en) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US6355977B1 (en) 2002-03-12
JP3715816B2 (ja) 2005-11-16

Similar Documents

Publication Publication Date Title
TW473982B (en) Stacked semiconductor device
JP2000243900A (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2000232200A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
US20030119297A1 (en) Metal redistribution layer having solderable pads and wire bondable pads
JP2006507686A5 (ja)
US8153516B2 (en) Method of ball grid array package construction with raised solder ball pads
JP2002164498A (ja) 半導体装置およびその製法
US8058735B2 (en) Wafer-level chip scale package having stud bump and method for fabricating the same
JP2000243904A (ja) チップ・オン・チップ構造の半導体装置
JP3549714B2 (ja) 半導体装置
US20070126109A1 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device
JP3715816B2 (ja) 半導体チップ
US7432585B2 (en) Semiconductor device electronic component, circuit board, and electronic device
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
JPH08255810A (ja) 半導体装置及びその製造方法
JP3405697B2 (ja) 半導体チップ
JP3255896B2 (ja) チップ・オン・チップ構造の半導体装置
JP2001135795A (ja) 半導体装置
JP3274533B2 (ja) 半導体素子
JPH08162456A (ja) バンプの製造方法
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
JP3692353B2 (ja) 半導体装置のアッセンブリ方法
JP2001267489A (ja) 半導体装置および半導体チップ
JP2001094043A (ja) 半導体チップ
KR100523298B1 (ko) 금 범프가 형성된 반도체 칩과 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

EXPY Cancellation because of completion of term