JP2000244364A

JP2000244364A - Ｄｌｌ回路

Info

Publication number: JP2000244364A
Application number: JP4322499A
Authority: JP
Inventors: Manabu Mukai; 学向井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-02-22
Filing date: 1999-02-22
Publication date: 2000-09-08

Abstract

(57)【要約】【課題】直接スペクトル拡散通信方式の、複数の信号
に対し同じ受信を行う受信機において、回路規模の削減
を課題とする。【解決手段】複数の受信信号に対する逆拡散のため、
それぞれの信号に対して同期した拡散符号を生成する。
このために符号生成タイミングを制御するた回路を複数
の受信信号毎に交互に切り替えて使用する。さらに、各
受信信号に対する符号生成タイミング制御信号を平均化
し、電圧制御発信機を制御してクロックタイミング制御
を行うことで、少ない回路規模で受信信号の通信品質を
向上させることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は直接スペクトル拡散
信号の同期保持に用いられる遅延ロックループ（ＤＬ
Ｌ）回路に関する。

【０００２】

【従来の技術】直接スペクトル拡散信号の受信信号と逆
拡散に使用する拡散符号との同期保持には、通常ＤＬＬ
回路あるいはディザループ回路が用いられる。ＲＡＫＥ
受信機の様に複数のスペクトル拡散信号を同時受信する
回路において、従来のＤＬＬ回路あるいはディザループ
回路はフィンガ（単一のスペクトル拡散信号を逆拡散す
る相関器）毎に必要とされていたため、回路規模が増大
し、回路を動作させるために多大な電力を必要とする。

【０００３】

【発明が解決しようとする課題】前述の様に、従来のＤ
ＬＬ回路あるいはディザループ回路では、受信すべき信
号の数だけの回路数が必要となり、動作のための消費電
力も多大であるという問題があった。本発明はこの様な
課題を解決するためのもので、より少ない回路規模で複
数の受信信号に対して同期保持をかけるＤＬＬ回路を提
供することを目的とする。

【０００４】

【課題を解決するための手段】前記の目的を達成するた
めに、本発明のＤＬＬ回路は、第一の直接スペクトル拡
散信号の逆拡散を行うための拡散符号を生成する第一の
拡散符号生成器と、少なくとも第二の直接スペクトル拡
散信号の逆拡散を行うための拡散符号を生成する第二の
拡散符号生成器と、第一の直接スペクトル拡散信号を前
記第一の拡散符号生成器から生成された拡散符号で逆拡
散する第一の相関器と、第二の直接スペクトル拡散信号
を前記第二の拡散符号生成器から生成された拡散符号で
逆拡散する第二の相関器と、前記第一，第二の相関器と
所定の時間差で逆拡散を行う１対の第三の相関器と、前
記一対の第三の相関器出力の差分から拡散符号生成器の
符号生成タイミングを制御するＤＬＬ信号を生成する減
算器と、前記第一第二の拡散符号生成器の出力及び第一
第二の拡散符号に対するＤＬＬ信号を切り替えるスイッ
チとを具備することを特長とする。

【０００５】本発明によれば、複数の直接スペクトル拡
散受信信号に対してＤＬＬ回路を複数持つ必要が無くな
り、回路規模，消費電力の削減が可能となる。

【０００６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。

【０００７】図１は本発明の請求項１に対応する第一の
実施形態であるＤＬＬの構成を示す図である。

【０００８】同図に示すように、このＤＬＬ回路はＡＤ
変換器１２と、遅延器１３と、相関器１４，１５，１
７，１１１と、減算器１６と、拡散符号発生器１８，１
１２と、帯域制限フィルタ１９，１１３と、ラッチ素子
１１０，１１４と、スイッチ１１５，１１６，１１７
と、発信機１１８とから構成されている。

【０００９】このＤＬＬ回路は、マルチプルアクセスに
よる符号多重、多重反射あるいはソフトハンドオーバー
中等複数の直接スペクトル拡散信号を同時に受信する際
に、それぞれの受信信号に対する符号同期を実現する。

【００１０】受信された複数の直接スペクトル拡散信号
は、ＲＦ受信部１１によりベースバンド信号に周波数変
換され、さらにＡＤ変換器１２によりサンプリングされ
る。サンプリングされた受信信号は、遅延器１３により
等間隔に時間差Δを持った３種類の信号に時間調整され
る。なお、時間差ΔはＤＬＬ回路の特性により、０〜１
チップの間サンプリング周期単位で自由に設定でき、更
に、２チップ以上の広範囲の引き込み領域を持つＤＬＬ
ではその引き込み範囲に応じて時間を設定することがで
きる。

【００１１】この３種類のタイミングをもつ信号は進み
（Ｅ）信号、遅れ（Ｌ）信号、と実際に受信を行うため
の同期信号とに分類され、進み信号と遅れ信号を用いて
同期信号の受信タイミングを制御する。なお、本発明の
別の実施例として、拡散符号側に進み、遅れ、同期の時
間差を設ける方法もある。この場合には受信信号側には
遅延器を必要としないが、逆拡散処理のタイミングを時
間差に応じて調整する必要がある。

【００１２】本実施例では受信直接スペクトル拡散信号
として２波を想定して同期信号に対する相関器を、相関
器１７と、相関器１１１として具備したものを示してい
る。なお、受信信号の数が２波よりも多い場合には、相
関器，拡散符号生成器，帯域制限フィルタ，ラッチ素子
を受信信号数に応じて増やせば良い。

【００１３】拡散符号生成器１８は受信波１に対して同
期した拡散符号を生成するブロックであり、発信機１１
８からのクロック信号と、帯域制限フィルタ１９からの
タイミング制御信号により生成する拡散符号のタイミン
グを調整し、さらに逆拡散を行うためのシンボルクロッ
ク（逆拡散後の信号のクロック信号）を生成する。相関
器１７は拡散符号生成器１８の符号とシンボルクロック
を用いて、受信波１に対する逆拡散処理を行う。帯域制
限フィルタ１９はラッチ素子１１０により保持されてい
るＤＬＬ制御信号を平滑化して拡散符号生成器１８の生
成タイミングを調整する。なお、ラッチ素子の保持タイ
ミングはスイッチ１１５，１１６，１１７と同期したも
のであり、ラッチ素子１１０は、スイッチ１１７がラッ
チ素子１１０側に入れられているタイミングで値を保持
する。一方、拡散符号生成器１１２は受信波２に対して
同期した拡散符号を生成するブロックであり、発信機１
１８からのクロック信号と、帯域制限フィルタ１１３か
らのタイミング制御信号により生成する拡散符号のタイ
ミングを調整し、さらに逆拡散を行うためのシンボルク
ロックを生成する。相関器１１１は拡散符号生成器１１
２の符号とシンボルクロックを用いて、受信波２に対す
る逆拡散処理を行う。帯域制限フィルタ１１３はラッチ
素子１１４により保持されているＤＬＬ制御信号を平滑
化して拡散符号生成器１１２の生成タイミングを調整す
る。

【００１４】なお、ラッチ素子１１４は、スイッチ１１
７がラッチ素子１１４側に入れられているタイミングで
値を保持する。

【００１５】上記２つのの拡散符号生成器１８，１１２
に対して、符号タイミング制御信号を生成するために、
本実施例では相関器１４，１５を具備する。相関器１５
は進み信号に対する逆拡散処理を行う素子であり、相関
器１４は遅れ信号に対する素子である。これらの相関器
が受信波１に対して同期保持を行う場合には、スイッチ
１１５，１１６，１１７を受信波１側（拡散符号生成器
１８及びラッチ素子１１０側）に入れ、受信波２に対し
てはスイッチ１１５，１１６，１１７を受信波２側（拡
散符号生成器１１２及びラッチ素子１１４側）に入れ
る。相関器１４および１５の出力は減算器１６により差
分を求め、例えば受信信号タイミングが拡散符号生成器
に対して早い場合には負値をとり拡散符号生成器の符号
生成タイミングとシンボルクロックのタイミングを進め
る様な制御を行う。

【００１６】この様にスイッチ１１５〜１１７を用いて
相関器１４，１５及び減算器１６の接続を切り替えるこ
とにより異なる受信信号の同期を交互に保持することが
可能となり、回路規模削減を行うことができる。

【００１７】図３は本発明の請求項１に対応する第二の
実施形態であるディザループ回路の構成を示す図であ
る。同図に示すように、このディザループ回路はＡＤ変
換器３２と、遅延器３３と、相関器３４，３８，３１２
と、減算器３７と、拡散符号発生器３９，３１３と、帯
域制限フィルタ３１０，３１４と、ラッチ素子３１１，
３１５と、スイッチ３５，３１６，３１７，３１８と、
発信機３１９とから構成されている。

【００１８】受信された複数の直接スペクトル拡散信号
は、ＲＦ受信部３１によりベースバンド信号に周波数変
換され、さらにＡＤ変換器３２によりサンプリングされ
る。サンプリングされた受信信号は、遅延器３３により
等間隔に時間差Δを持った３種類の信号に時間調整され
る。なお、時間差Δはディザループ回路の特性により、
０〜１チップの間サンプリング周期単位で自由に設定で
き、更に、２チップ以上の広範囲の引き込み領域を持つ
ディザループ回路ではその引き込み範囲に応じて時間を
設定することができる。

【００１９】この３種類のタイミングをもつ信号は進み
信号、遅れ信号、と実際に受信を行うための同期信号と
に分類され、進み信号と遅れ信号を用いて同期信号の受
信タイミングを制御する。なお、本発明の別の実施例と
して、拡散符号側に進み、遅れ、同期の時間差を設ける
方法もある。この場合には受信信号側には遅延器を必要
としないが、逆拡散処理のタイミングを時間差に応じて
調整する必要がある。

【００２０】本実施例では受信直接スペクトル拡散信号
として２波を想定して同期信号に対する相関器を、相関
器３８と、相関器３１２として具備したものを示してい
る。なお、受信信号の数が２波よりも多い場合には、相
関器，拡散符号生成器，帯域制限フィルタ，ラッチ素子
を受信信号数に応じて増やせば良い。

【００２１】拡散符号生成器３８は受信波１に対して同
期した拡散符号を生成するブロックであり、発信機３１
９からのクロック信号と、帯域制限フィルタ３１０から
のタイミング制御信号により生成する拡散符号のタイミ
ングを調整し、さらに逆拡散を行うためのシンボルクロ
ック（逆拡散後の信号のクロック信号）を生成する。相
関器３８は拡散符号生成器３９の符号とシンボルクロッ
クを用いて、受信波１に対する逆拡散処理を行う。帯域
制限フィルタ３１０はラッチ素子３１１により保持され
ているディザループ制御信号を平滑化して拡散符号生成
器３９の生成タイミングを調整する。なお、ラッチ素子
の保持タイミングはスイッチ３１６，３１７，３１８と
同期したものであり、ラッチ素子３１１は、スイッチ３
１８がラッチ素子３１１側に入れられているタイミング
で値を保持する。

【００２２】一方、拡散符号生成器３１３は受信波２に
対して同期した拡散符号を生成するブロックであり、発
信機３１９からのクロック信号と、帯域制限フィルタ３
１４からのタイミング制御信号により生成する拡散符号
のタイミングを調整し、さらに逆拡散を行うためのシン
ボルクロックを生成する。相関器３１２は拡散符号生成
器３１３の符号とシンボルクロックを用いて、受信波２
に対する逆拡散処理を行う。帯域制限フィルタ３１４は
ラッチ素子３１５により保持されているディザループ制
御信号を平滑化して拡散符号生成器３１３の生成タイミ
ングを調整する。なお、ラッチ素子３１５は、スイッチ
３１８がラッチ素子３１５側に入れられているタイミン
グで値を保持する。

【００２３】上記２つのの拡散符号生成器３９，３１３
に対して、符号タイミング制御信号を生成するために、
本実施例では相関器３４とスイッチ３５と遅延器３６及
び減算器３７を具備する。スイッチ３５は周期Ｔで進み
信号と遅れ信号を交互に相関器３４に導入し、相関器３
４は進み信号，遅れ信号に対する逆拡散結果を交互に出
力する。なお、相関器３４が受信波１に対して同期保持
を行う場合には、スイッチ３１６，３１７，３１８を受
信波１側（拡散符号生成器３９及びラッチ素子３１１
側）に入れ、受信波２に対してはスイッチ３１６，３１
７，３１８を受信波２側（拡散符号生成器３１３及びラ
ッチ素子３１５側）に入れる。

【００２４】相関器３４の出力は遅延器３６により同一
タイミングに時間調整され、減算器３７により差分を求
め、例えば受信信号タイミングが拡散符号生成器に対し
て早い場合には負値をとり拡散符号生成器の符号生成タ
イミングとシンボルクロックのタイミングを進める様な
制御を行う。

【００２５】この様にスイッチ３１６〜３１８を用いて
相関器３４，スイッチ３５，遅延器３６及び減算器３７
の接続を切り替えることにより異なる受信信号の同期を
交互に保持することが可能となり、回路規模削減を行う
ことができる。

【００２６】図２は本発明の請求項２に対応する第一の
実施形態であるＤＬＬの構成を示す図である。

【００２７】同図に示すように、このＤＬＬ回路はＡＤ
変換器２２と、遅延器２３と、相関器２４，２５，２
７，２１１と、減算器２６と、拡散符号発生器２８，２
１２と、帯域制限フィルタ２９，２１３，２１８と、ラ
ッチ素子２１０，２１４と、スイッチ２１５，２１６，
２１７と、電圧制御発信機２１９とから構成されてい
る。

【００２８】このＤＬＬ回路は、マルチプルアクセスに
よる符号多重、多重反射あるいはソフトハンドオーバー
中等複数の直接スペクトル拡散信号を同時に受信する際
に、それぞれの受信信号に対する符号同期しつつ、系全
体のクロック同期を実現する。

【００２９】受信された複数の直接スペクトル拡散信号
は、ＲＦ受信部２１によりベースバンド信号に周波数変
換され、さらにＡＤ変換器２２によりサンプリングされ
る。サンプリングされた受信信号は、遅延器２３により
等間隔に時間差Δを持った３種類の信号に時間調整され
る。なお、時間差ΔはＤＬＬ回路の特性により、０〜１
チップの間サンプリング周期単位で自由に設定でき、更
に、２チップ以上の広範囲の引き込み領域を持つＤＬＬ
ではその引き込み範囲に応じて時間を設定することがで
きる。

【００３０】この３種類のタイミングをもつ信号は進み
信号、遅れ信号、と実際に受信を行うための同期信号と
に分類され、進み信号と遅れ信号を用いて同期信号の受
信タイミングを制御する。なお、本発明の別の実施例と
して、拡散符号側に進み、遅れ、同期の時間差を設ける
方法もある。この場合には受信信号側には遅延器を必要
としないが、逆拡散処理のタイミングを時間差に応じて
調整する必要がある。

【００３１】本実施例では受信直接スペクトル拡散信号
として２波を想定して同期信号に対する相関器を、相関
器２７と、相関器２１１として具備したものを示してい
る。なお、受信信号の数が２波よりも多い場合には、相
関器，拡散符号生成器，帯域制限フィルタ，ラッチ素子
を受信信号数に応じて増やせば良い。

【００３２】拡散符号生成器２８は受信波１に対して同
期した拡散符号を生成するブロックであり、電圧制御発
信機２１９からのクロック信号と、帯域制限フィルタ２
９からのタイミング制御信号により生成する拡散符号の
タイミングを調整し、さらに逆拡散を行うためのシンボ
ルクロック（逆拡散後の信号のクロック信号）を生成す
る。相関器２７は拡散符号生成器２８の符号とシンボル
クロックを用いて、受信波１に対する逆拡散処理を行
う。帯域制限フィルタ２９はラッチ素子２１０により保
持されているＤＬＬ制御信号を平滑化して拡散符号生成
器２８の生成タイミングを調整する。なお、ラッチ素子
の保持タイミングはスイッチ２１５，２１６，２１７と
同期したものであり、ラッチ素子２１０は、スイッチ２
１７がラッチ素子２１０側に入れられているタイミング
で値を保持する。

【００３３】一方、拡散符号生成器２１２は受信波２に
対して同期した拡散符号を生成するブロックであり、電
圧制御発信機２１９からのクロック信号と、帯域制限フ
ィルタ２１３からのタイミング制御信号により生成する
拡散符号のタイミングを調整し、さらに逆拡散を行うた
めのシンボルクロックを生成する。相関器２１１は拡散
符号生成器２１２の符号とシンボルクロックを用いて、
受信波２に対する逆拡散処理を行う。帯域制限フィルタ
２１３はラッチ素子２１４により保持されているＤＬＬ
制御信号を平滑化して拡散符号生成器２１２の生成タイ
ミングを調整する。なお、ラッチ素子２１４は、スイッ
チ２１７がラッチ素子２１４側に入れられているタイミ
ングで値を保持する。上記２つのの拡散符号生成器２
８，２１２及び電圧制御発信機２１９に対して、符号タ
イミング制御信号及びクロック信号制御信号を生成する
ために、本実施例では相関器２４，２５を具備する。相
関器２５は進み信号に対する逆拡散処理を行う素子であ
り、相関器２４は遅れ信号に対する素子である。これら
の相関器が受信波１に対して同期保持を行う場合には、
スイッチ２１５，２１６，２１７を受信波１側（拡散符
号生成器２８及びラッチ素子２１０側）に入れ、受信波
２に対してはスイッチ２１５，２１６，２１７を受信波
２側（拡散符号生成器２１２及びラッチ素子２１４側）
に入れる。

【００３４】相関器２４および２５の出力は減算器２６
により差分を求め、例えば受信信号タイミングが拡散符
号生成器に対して早い場合には負値をとり拡散符号生成
器の符号生成タイミングとシンボルクロックのタイミン
グを進める様な制御を行う。

【００３５】同時にＤＬＬ制御信号は帯域制限フィルタ
２１８により平滑化され、さらに積分器２２０で積分さ
れ電圧制御発信機２１９に入力される。電圧制御制御発
信機２１９は受信信号タイミングに対して拡散符号生成
器のタイミングが早い場合には生成するクロック信号を
遅らせる様な動作をする。この様にスイッチ２１５〜２
１７を用いて相関器２４，２５及び減算器２６の接続を
切り替えることにより異なる受信信号の同期を交互に保
持することが可能となり、回路規模削減を行うことがで
きる。

【００３６】以上各実施形態はそれぞれ組み合わせて用
いることも可能である。また、各実施形態中個別に示さ
れた機能は、同等の処理を実現可能な信号処理プロセッ
サ上にまとめて構成することが可能である。

【００３７】

【発明の効果】以上説明したように、本発明の請求項１
記載のＤＬＬ回路によれば、複数の受信信号に対してそ
れぞれ同期した拡散符号生成器のタイミング制御を一つ
の制御回路で実現する事ができ、回路規模、消費電力を
削減することが可能となる。

【００３８】一方、本発明の請求項２記載のＤＬＬ回路
によれば複数の受信信号に対してそれぞれ同期した拡散
符号生成器のタイミング制御を一つの制御回路で実現す
ることができ、さらに、電圧制御発信機のクロックタイ
ミングの制御を行うことで、回路規模、消費電力を削減
しつつも受信品質を向上することが可能となる。

【図面の簡単な説明】

【図１】本発明の第一の実施形態のＤＬＬの構成を示す
図である。

【図２】本発明の第二の実施形態のＤＬＬの構成を示す
図である。

【図３】本発明の別の実施形態のタウディザループの構
成を示す図である。

【符号の説明】

１１，２１，３１…ＲＦ受信部１２，２２，３２…ＡＤ変換器１３，２３，３３，３６…遅延器１４，１５，１７，１１１，２４，２５，２７，２１
１，３４，３８，３１２…相関器１６，２６，３７…減算器１８，１１２，２８，２１２，３９，３１３…拡散符号
生成器１９，１１３，２９，２１３，２１８，３１０，３１４
…帯域制限フィルタ１１０，１１４，２１０，２１４，３１１，３１５…ラ
ッチ素子１１５，１１６，１１７，２１５，２１６，２１７，３
５，３１６，３１７，３１８…スイッチ１１８，３１９…発信器２１９…電圧制御発信器２２０…積分器

Claims

【特許請求の範囲】

【請求項１】複数の直接スペクトル拡散信号の同期を
保持する回路において、受信信号のサンプリングを行う
ＡＤ変換器と、第一の直接スペクトル拡散信号の逆拡散
を行うための拡散符号を生成する第一の拡散符号生成器
と、少なくとも第二の直接スペクトル拡散信号の逆拡散
を行うための拡散符号を生成する第二の拡散符号生成器
と、第一の直接スペクトル拡散信号を前記第一の拡散符
号生成器から生成された拡散符号で逆拡散する第一の相
関器と、第二の直接スペクトル拡散信号を前記第二の拡
散符号生成器から生成された拡散符号で逆拡散する第二
の相関器と、前記第一，第二の相関器と所定の時間差で
逆拡散を行う１対の第三の相関器と、前記一対の第三の
相関器出力の差分から拡散符号生成器の符号生成タイミ
ングを制御するＤＬＬ信号を生成する減算器と、前記第
一第二の拡散符号生成器の出力及び第一第二の拡散符号
に対するＤＬＬ信号を切り替えるスイッチとを具備する
ことを特長とするＤＬＬ回路。
【請求項２】複数の直接スペクトル拡散信号の同期を
保持する回路において、受信信号のサンプリングを行う
ＡＤ変換器と、第一の直接スペクトル拡散信号の逆拡散
を行うための拡散符号を生成する第一の拡散符号生成器
と、少なくとも第二の直接スペクトル拡散信号の逆拡散
を行うための拡散符号を生成する第二の拡散符号生成器
と、第一の直接スペクトル拡散信号を前記第一の拡散符
号生成器から生成された拡散符号で逆拡散する第一の相
関器と、第二の直接スペクトル拡散信号を前記第二の拡
散符号生成器から生成された拡散符号で逆拡散する第二
の相関器と、前記第一，第二の相関器と所定の時間差で
逆拡散を行う１対の第三の相関器と、前記一対の第三の
相関器出力の差分から拡散符号生成器の符号生成タイミ
ングを制御するＤＬＬ信号を生成する減算器と、前記第
一第二の拡散符号生成器の出力及び第一第二の拡散符号
に対するＤＬＬ信号を切り替えるスイッチと、前記ＤＬ
Ｌ信号を平滑化して電圧制御発信器の制御を行いクロッ
ク周波数を制御する帯域制限フィルタとを具備すること
を特長とするＤＬＬ回路。