JP2000244818A - 増幅型固体撮像装置 - Google Patents
増幅型固体撮像装置Info
- Publication number
- JP2000244818A JP2000244818A JP11046187A JP4618799A JP2000244818A JP 2000244818 A JP2000244818 A JP 2000244818A JP 11046187 A JP11046187 A JP 11046187A JP 4618799 A JP4618799 A JP 4618799A JP 2000244818 A JP2000244818 A JP 2000244818A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- imaging device
- state imaging
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 増幅型固体撮像装置に於ける画素リーク電流
を低減できる回路技術を提供すること。 【解決手段】 画素が複数配列され、各画素は、それぞ
れ、光電変換用フォトダイオード５、信号増幅用の第１
のＭＯＳトランジスタ１０１、前記光電変換用フォトダ
イオード５に蓄積した信号電荷をリセットするための第
２のＭＯＳトランジスタ１０２、及び画素選択用の第３
のＭＯＳトランジスタ１０３を有する増幅型固体撮像装
置において、前記第１及び第３のＭＯＳトランジスタ１
０１及び１０３が直列接続された一端が信号線１３に、
他端が電源線１４（ＶＤ）に接続され、前記第２のＭＯ
Ｓトランジスタ１０２は、一端が前記光電変換用フォト
ダイオード５に、他端が前記電源電圧ＶＤより低電圧の
電源電圧ＶＰに接続され、前記第１のＭＯＳトランジス
タ１０１はデプレッション型であるように構成される。
を低減できる回路技術を提供すること。 【解決手段】 画素が複数配列され、各画素は、それぞ
れ、光電変換用フォトダイオード５、信号増幅用の第１
のＭＯＳトランジスタ１０１、前記光電変換用フォトダ
イオード５に蓄積した信号電荷をリセットするための第
２のＭＯＳトランジスタ１０２、及び画素選択用の第３
のＭＯＳトランジスタ１０３を有する増幅型固体撮像装
置において、前記第１及び第３のＭＯＳトランジスタ１
０１及び１０３が直列接続された一端が信号線１３に、
他端が電源線１４（ＶＤ）に接続され、前記第２のＭＯ
Ｓトランジスタ１０２は、一端が前記光電変換用フォト
ダイオード５に、他端が前記電源電圧ＶＤより低電圧の
電源電圧ＶＰに接続され、前記第１のＭＯＳトランジス
タ１０１はデプレッション型であるように構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅型固体撮像装
置の画素リーク電流を低減する回路技術に関するもので
ある。
置の画素リーク電流を低減する回路技術に関するもので
ある。
【０００２】
【従来の技術】各画素毎に増幅機能を持たせ、走査回路
により読み出す増幅型固体撮像装置が提案されている。
特に、画素構成を周辺の駆動回路や信号処理回路との一
体化に有利なＣＭＯＳ型としたＡＰＳ（Ａｃｔｉｖｅ
Ｐｉｘｅｌ Ｓｅｎｓｏｒ）型イメージセンサが知られ
ている。ＡＰＳ型では、１画素内に、光電変換部、増幅
部、画素選択部及びリセット部を形成する必要があり、
通常、フォトダイオード（ＰＤ）からなる光電変換部の
他に、３〜４個のＭＯＳトランジスタ（Ｔ）が用いられ
る。
により読み出す増幅型固体撮像装置が提案されている。
特に、画素構成を周辺の駆動回路や信号処理回路との一
体化に有利なＣＭＯＳ型としたＡＰＳ（Ａｃｔｉｖｅ
Ｐｉｘｅｌ Ｓｅｎｓｏｒ）型イメージセンサが知られ
ている。ＡＰＳ型では、１画素内に、光電変換部、増幅
部、画素選択部及びリセット部を形成する必要があり、
通常、フォトダイオード（ＰＤ）からなる光電変換部の
他に、３〜４個のＭＯＳトランジスタ（Ｔ）が用いられ
る。
【０００３】図５に、従来のＰＤ＋３Ｔ方式の場合の２
次元エリアイメージセンサの構成を示す（馬渕他、「１
／４インチＶＧＡ対応３３万画素ＣＭＯＳイメージセン
サ」、映像情報メディア学会技術報告、ＩＰＵ９７−１
３、１９９７年３月）。
次元エリアイメージセンサの構成を示す（馬渕他、「１
／４インチＶＧＡ対応３３万画素ＣＭＯＳイメージセン
サ」、映像情報メディア学会技術報告、ＩＰＵ９７−１
３、１９９７年３月）。
【０００４】図に於いて、５は光電変換用フォトダイオ
ード、１は増幅用ＭＯＳトランジスタ、２はリセット用
ＭＯＳトランジスタ、３は画素選択用ＭＯＳトランジス
タ、１１は画素選択クロックライン、１２はリセットク
ロックライン、１３は信号線、１４は電源線である。
ード、１は増幅用ＭＯＳトランジスタ、２はリセット用
ＭＯＳトランジスタ、３は画素選択用ＭＯＳトランジス
タ、１１は画素選択クロックライン、１２はリセットク
ロックライン、１３は信号線、１４は電源線である。
【０００５】ＭＯＳトランジスタ３及び２は、それぞ
れ、画素選択クロックライン１１及びリセットクロック
ライン１２を介して、垂直走査回路（Ｉ）２０及び垂直
走査回路（ＩＩ）２１により駆動される。また、信号線
１３には、定電流負荷となるＭＯＳトランジスタ１５
（ＶＬ１：ゲートバイアス電圧）が接続されると共に、
その出力電圧は、アンプ（増幅用ＭＯＳトランジスタ）
１６及び水平クロックライン１８を介して水平走査回路
２２により駆動されるＭＯＳトランジスタ１７を介し
て、水平信号線１９に読み出される。水平信号線１９に
は定電流負荷となるＭＯＳトランジスタ２３（ゲートバ
イアス電圧：ＶＬ２）が接続されると共に、その出力電
圧はアンプ２４を介して出力ＯＳに導かれる。
れ、画素選択クロックライン１１及びリセットクロック
ライン１２を介して、垂直走査回路（Ｉ）２０及び垂直
走査回路（ＩＩ）２１により駆動される。また、信号線
１３には、定電流負荷となるＭＯＳトランジスタ１５
（ＶＬ１：ゲートバイアス電圧）が接続されると共に、
その出力電圧は、アンプ（増幅用ＭＯＳトランジスタ）
１６及び水平クロックライン１８を介して水平走査回路
２２により駆動されるＭＯＳトランジスタ１７を介し
て、水平信号線１９に読み出される。水平信号線１９に
は定電流負荷となるＭＯＳトランジスタ２３（ゲートバ
イアス電圧：ＶＬ２）が接続されると共に、その出力電
圧はアンプ２４を介して出力ＯＳに導かれる。
【０００６】図５において、ＭＯＳトランジスタ１、２
及び３は、すべてｎ型エンハンスメントＭＯＳトランジ
スタであり、５はｐｎ接合ダイオードであるため、標準
のＣＭＯＳプロセスで容易に形成可能である。他方、ア
ンプ１６、２４のアナログ回路、及び垂直走査回路２
０、２１や、水平走査回路２２のディジタル回路は、一
般にＣＭＯＳ回路で構成される。したがって、画素部と
周辺回路部とは、共に、共通プロセスで形成可能とな
る。これより、電源の共通化でき、電源ＶＤに接続され
る。
及び３は、すべてｎ型エンハンスメントＭＯＳトランジ
スタであり、５はｐｎ接合ダイオードであるため、標準
のＣＭＯＳプロセスで容易に形成可能である。他方、ア
ンプ１６、２４のアナログ回路、及び垂直走査回路２
０、２１や、水平走査回路２２のディジタル回路は、一
般にＣＭＯＳ回路で構成される。したがって、画素部と
周辺回路部とは、共に、共通プロセスで形成可能とな
る。これより、電源の共通化でき、電源ＶＤに接続され
る。
【０００７】
【発明が解決しようとする課題】図５の構成の場合、ト
ランジスタ１、２及び３は、すべてｎ型エンハンスメン
トＭＯＳトランジスタであるため、増幅用ＭＯＳトラン
ジスタ１と定電流負荷ＭＯＳトランジスタ１５により構
成されるソースフォロア回路の入出力特性は、図６のよ
うになる。ここで、ＭＯＳトランジスタ１の閾値電圧を
ＶＴ１、定電流負荷ＭＯＳトランジスタ１５の閾値電圧
をＶＴ２、同ゲートバイアス電圧をＶＬとすると、出力
電圧ｖｏが、ｖｏ＞ＶＬ−ＶＴ２の範囲で、定電流負荷
ＭＯＳトランジスタ１５は飽和動作となり、その結果、
リニアリティが確保される。したがって、入力電圧ｖｉ
は、電源電圧ＶＤ付近の高い電圧にしないと、充分な動
作マージンが得られないことになる。
ランジスタ１、２及び３は、すべてｎ型エンハンスメン
トＭＯＳトランジスタであるため、増幅用ＭＯＳトラン
ジスタ１と定電流負荷ＭＯＳトランジスタ１５により構
成されるソースフォロア回路の入出力特性は、図６のよ
うになる。ここで、ＭＯＳトランジスタ１の閾値電圧を
ＶＴ１、定電流負荷ＭＯＳトランジスタ１５の閾値電圧
をＶＴ２、同ゲートバイアス電圧をＶＬとすると、出力
電圧ｖｏが、ｖｏ＞ＶＬ−ＶＴ２の範囲で、定電流負荷
ＭＯＳトランジスタ１５は飽和動作となり、その結果、
リニアリティが確保される。したがって、入力電圧ｖｉ
は、電源電圧ＶＤ付近の高い電圧にしないと、充分な動
作マージンが得られないことになる。
【０００８】他方、図５の構成では、光電変換部５を電
源電圧ＶＤにリセットすることにより、同部５を構成す
るｐｎ接合ダイオードは電圧ＶＤに逆バイアスされる。
ｐｎ接合ダイオードは、リーク電流が存在すると、光積
分期間の間、蓄積されて、信号電荷に加算され、偽の信
号となる。これは、画素毎に、ばらついて、ザラ状の固
定パターンノイズになると共に、局所的に大きなリーク
電流は白色欠陥となる。すなわち、画質を大きく損なう
原因となる。
源電圧ＶＤにリセットすることにより、同部５を構成す
るｐｎ接合ダイオードは電圧ＶＤに逆バイアスされる。
ｐｎ接合ダイオードは、リーク電流が存在すると、光積
分期間の間、蓄積されて、信号電荷に加算され、偽の信
号となる。これは、画素毎に、ばらついて、ザラ状の固
定パターンノイズになると共に、局所的に大きなリーク
電流は白色欠陥となる。すなわち、画質を大きく損なう
原因となる。
【０００９】ｐｎ接合ダイオードのリーク電流は、逆バ
イアス電圧に強く依存し、図７に示すように、逆バイア
ス電圧の増大により、急激に増大する。すなわち、ｐｎ
接合ダイオードの低リーク電流化のためには、逆バイア
ス電圧の低下、すなわち、電源電圧ＶＤの低下が必須で
あるが、他方、これは、図６に示したように、動作マー
ジンの低下をもたらす。この関係は、ＡＰＳ型ＣＭＯＳ
イメージセンサの重大な課題となっている。
イアス電圧に強く依存し、図７に示すように、逆バイア
ス電圧の増大により、急激に増大する。すなわち、ｐｎ
接合ダイオードの低リーク電流化のためには、逆バイア
ス電圧の低下、すなわち、電源電圧ＶＤの低下が必須で
あるが、他方、これは、図６に示したように、動作マー
ジンの低下をもたらす。この関係は、ＡＰＳ型ＣＭＯＳ
イメージセンサの重大な課題となっている。
【００１０】本発明は、以上の問題点に鑑み考案された
ものであり、極めて簡単な構造で、ｐｎ接合ダイオード
の低リーク電流化を達成すると共に、動作マージンも充
分に確保できる、全く新規な増幅型固体撮像装置の構成
手法を提供するものである。
ものであり、極めて簡単な構造で、ｐｎ接合ダイオード
の低リーク電流化を達成すると共に、動作マージンも充
分に確保できる、全く新規な増幅型固体撮像装置の構成
手法を提供するものである。
【００１１】
【課題を解決するための手段】本発明の増幅型固体撮像
装置は、画素が複数配列され、各画素は、それぞれ、光
電変換領域、信号増幅用の第１のＭＯＳトランジスタ、
前記光電変換領域に蓄積した信号電荷をリセットするた
めの第２のＭＯＳトランジスタ、及び画素選択用の第３
のＭＯＳトランジスタを有する増幅型固体撮像装置にお
いて、前記第１及び第３のＭＯＳトランジスタが直列接
続された両端の何れか一方が信号線に、他端が第１の電
源に接続され、前記第２のＭＯＳトランジスタは、一端
が前記光電変換領域に、他端が前記第１の電源より低電
圧の第２の電源に接続され、前記第１のＭＯＳトランジ
スタはデプレッション型であることを特徴とするもので
ある。
装置は、画素が複数配列され、各画素は、それぞれ、光
電変換領域、信号増幅用の第１のＭＯＳトランジスタ、
前記光電変換領域に蓄積した信号電荷をリセットするた
めの第２のＭＯＳトランジスタ、及び画素選択用の第３
のＭＯＳトランジスタを有する増幅型固体撮像装置にお
いて、前記第１及び第３のＭＯＳトランジスタが直列接
続された両端の何れか一方が信号線に、他端が第１の電
源に接続され、前記第２のＭＯＳトランジスタは、一端
が前記光電変換領域に、他端が前記第１の電源より低電
圧の第２の電源に接続され、前記第１のＭＯＳトランジ
スタはデプレッション型であることを特徴とするもので
ある。
【００１２】また、本発明の増幅型固体撮像装置では、
前記第２のＭＯＳトランジスタ及び前記第３のＭＯＳト
ランジスタも、前記第１のＭＯＳトランジスタと同様に
デプレッション型であってもよい。
前記第２のＭＯＳトランジスタ及び前記第３のＭＯＳト
ランジスタも、前記第１のＭＯＳトランジスタと同様に
デプレッション型であってもよい。
【００１３】また、前記信号線は、前記第１の電源によ
り駆動される信号処理回路に接続されるようにしてもよ
い。
り駆動される信号処理回路に接続されるようにしてもよ
い。
【００１４】また、本発明の増幅型固体撮像装置では、
前記第２の電源は、前記第１の電源から分圧回路により
生成される。前記分圧回路は、ボルテージフォロア回路
を用いて構成されるものであってもよい。或いは、前記
分圧回路は、ダイオード順方向接続回路により構成され
るものであってもよい。
前記第２の電源は、前記第１の電源から分圧回路により
生成される。前記分圧回路は、ボルテージフォロア回路
を用いて構成されるものであってもよい。或いは、前記
分圧回路は、ダイオード順方向接続回路により構成され
るものであってもよい。
【００１５】かかる本発明の増幅型固体撮像装置によれ
ば、受光部となるｐｎ接合ダイオードの逆バイアス電圧
が、読み出し動作に必要となる電源電圧より低い電圧に
設定されることにより、受光部のリーク電流が大幅に低
減されると共に、信号増幅用のＭＯＳトランジスタがデ
プレッション型とされることにより、ｐｎ接合ダイオー
ドの逆バイアス電圧が低い値であっても、充分な動作マ
ージンを確保することができるものである。
ば、受光部となるｐｎ接合ダイオードの逆バイアス電圧
が、読み出し動作に必要となる電源電圧より低い電圧に
設定されることにより、受光部のリーク電流が大幅に低
減されると共に、信号増幅用のＭＯＳトランジスタがデ
プレッション型とされることにより、ｐｎ接合ダイオー
ドの逆バイアス電圧が低い値であっても、充分な動作マ
ージンを確保することができるものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１７】図１は、本発明の増幅型固体撮像装置の一
実施形態である２次元エリアイメージセンサの回路構成
を示す図である。
実施形態である２次元エリアイメージセンサの回路構成
を示す図である。
【００１８】図１において、１１は画素選択クロックラ
イン、１２はリセットクロックライン、１３は信号線、
１４は電源線であり、これらは、図５に示した従来技術
と同様である。
イン、１２はリセットクロックライン、１３は信号線、
１４は電源線であり、これらは、図５に示した従来技術
と同様である。
【００１９】本発明の特徴は、以下の点にある。すなわ
ち、増幅用の第１のＭＯＳトランジスタ１０１、リセッ
ト用の第２のＭＯＳトランジスタ１０２、及び画素選択
用の第３のＭＯＳトランジスタ１０３は、それぞれ、デ
プレッション型とされる。また、リセット用の電源線１
１４は、信号読み出し用の電源電圧ＶＤが印加される電
源線１４とは別に設けられ、電源電圧ＶＤから分圧回路
２５により生成された、ＶＤより低電圧のＶＰが印加さ
れる。なお、図１に於いては、３個のＭＯＳトランジス
タ１０１、１０２及び１０３を、すべてデプレッション
型としているが、後述するように、所定の条件を満足す
る場合は、リセット用のＭＯＳトランジスタ１０２及び
画素選択用のＭＯＳトランジスタ１０３については、従
来と同様に、エンハンスメント型とすることもできる。
ち、増幅用の第１のＭＯＳトランジスタ１０１、リセッ
ト用の第２のＭＯＳトランジスタ１０２、及び画素選択
用の第３のＭＯＳトランジスタ１０３は、それぞれ、デ
プレッション型とされる。また、リセット用の電源線１
１４は、信号読み出し用の電源電圧ＶＤが印加される電
源線１４とは別に設けられ、電源電圧ＶＤから分圧回路
２５により生成された、ＶＤより低電圧のＶＰが印加さ
れる。なお、図１に於いては、３個のＭＯＳトランジス
タ１０１、１０２及び１０３を、すべてデプレッション
型としているが、後述するように、所定の条件を満足す
る場合は、リセット用のＭＯＳトランジスタ１０２及び
画素選択用のＭＯＳトランジスタ１０３については、従
来と同様に、エンハンスメント型とすることもできる。
【００２０】図１の場合、ＭＯＳトランジスタ１０１、
１０２及び１０３は、すべてｎ型デプレッション型ＭＯ
Ｓトランジスタであるため、増幅用ＭＯＳトランジスタ
１０１と定電流負荷ＭＯＳトランジスタ１５により構成
されるソースフォロア回路の入出力特性は、図２（実
線）のようになる。すなわち、図６の場合に比べ、入力
電圧範囲が、負側に、ＶＴ１’−ＶＴ１だけシフトする
（ＶＴ１’：デプレッション型ＭＯＳトランジスタ１０
１の閾値電圧、ＶＴ１：エンハンスメント型ＭＯＳトラ
ンジスタ１の閾値電圧）。ここで、定電流負荷を構成す
るＭＯＳトランジスタ１５の閾値電圧をＶＴ２、同ゲー
トバイアス電圧をＶＬとすると、図６の場合と同様に、
出力電圧ｖｏが、 ｖｏ＞ＶＬ−ＶＴ２ の範囲で、定電流負荷を構成するＭＯＳトランジスタ１
５は飽和動作となり、リニアリティが確保される。した
がって、入力電圧ｖｉは、電源電圧ＶＤより充分低い電
圧ＶＰ以下で、充分な動作マージンが得られる。
１０２及び１０３は、すべてｎ型デプレッション型ＭＯ
Ｓトランジスタであるため、増幅用ＭＯＳトランジスタ
１０１と定電流負荷ＭＯＳトランジスタ１５により構成
されるソースフォロア回路の入出力特性は、図２（実
線）のようになる。すなわち、図６の場合に比べ、入力
電圧範囲が、負側に、ＶＴ１’−ＶＴ１だけシフトする
（ＶＴ１’：デプレッション型ＭＯＳトランジスタ１０
１の閾値電圧、ＶＴ１：エンハンスメント型ＭＯＳトラ
ンジスタ１の閾値電圧）。ここで、定電流負荷を構成す
るＭＯＳトランジスタ１５の閾値電圧をＶＴ２、同ゲー
トバイアス電圧をＶＬとすると、図６の場合と同様に、
出力電圧ｖｏが、 ｖｏ＞ＶＬ−ＶＴ２ の範囲で、定電流負荷を構成するＭＯＳトランジスタ１
５は飽和動作となり、リニアリティが確保される。した
がって、入力電圧ｖｉは、電源電圧ＶＤより充分低い電
圧ＶＰ以下で、充分な動作マージンが得られる。
【００２１】このことは、図１の構成では、光電変換部
５を構成するｐｎ接合ダイオードは、電源電圧ＶＤより
充分低い電圧ＶＰにリセット動作されることになり、図
７からも明らかなように、リーク電流が大幅に低減す
る。すなわち、画素毎にばらつくザラ状の固定パターン
ノイズや、局所的なリーク電流による白色欠陥が大幅に
低下することを意味する。すなわち、画質が大幅に改善
されるものである。
５を構成するｐｎ接合ダイオードは、電源電圧ＶＤより
充分低い電圧ＶＰにリセット動作されることになり、図
７からも明らかなように、リーク電流が大幅に低減す
る。すなわち、画素毎にばらつくザラ状の固定パターン
ノイズや、局所的なリーク電流による白色欠陥が大幅に
低下することを意味する。すなわち、画質が大幅に改善
されるものである。
【００２２】図１では、ＭＯＳトランジスタ１０２及び
１０３は、ＭＯＳトランジスタ１０１と同じデプレッシ
ョン型としている。垂直走査回路（ＩＩ）２１の電源電
圧はＶＤであるから、ＭＯＳトランジスタ１０２を駆動
するリセットクロックライン１２のリセットクロックの
ハイレベルはＶＤとなる。図２に示すように、ゲート電
圧がＶＤのときのポテンシャルφｍＤ（ＶＤ）は、 φｍＤ（ＶＤ）＞ＶＰ であるから、ＭＯＳトランジスタ１０２で光電変換部５
をＶＰにリセットすることが可能である。同様に、垂直
走査回路（Ｉ）２０の電源電圧もＶＤであるから、ＭＯ
Ｓトランジスタ１０３を駆動する画素選択クロックライ
ン１１の選択クロックのハイレベルはＶＤとなる。図２
に示すように、 φｍＤ（ＶＤ）＞φｍＤ（ＶＰ） であるから、ＭＯＳトランジスタ１０１の出力電圧φｍ
Ｄ（ＶＰ）を、ＭＯＳトランジスタ１０３で、スイッチ
ングすることも可能である。但し、ＭＯＳトランジスタ
１０２のオフマージンのため、入力電圧ｖｉの範囲は、 φｍ０＜ｖｉ＜ＶＰ に制限される。ここで、φｍ０は、ゲート電圧０Ｖのと
きのＭＯＳトランジスタ１０１〜１０３のチャネルポテ
ンシャルである。なお、このとき、図２に示すように、
ゲート電圧φｍ０のときのポテンシャルをφｍ１とし
て、φｍ１＞φｍ０であるから、ＭＯＳトランジスタ１
０３のオフマージンは確保される。
１０３は、ＭＯＳトランジスタ１０１と同じデプレッシ
ョン型としている。垂直走査回路（ＩＩ）２１の電源電
圧はＶＤであるから、ＭＯＳトランジスタ１０２を駆動
するリセットクロックライン１２のリセットクロックの
ハイレベルはＶＤとなる。図２に示すように、ゲート電
圧がＶＤのときのポテンシャルφｍＤ（ＶＤ）は、 φｍＤ（ＶＤ）＞ＶＰ であるから、ＭＯＳトランジスタ１０２で光電変換部５
をＶＰにリセットすることが可能である。同様に、垂直
走査回路（Ｉ）２０の電源電圧もＶＤであるから、ＭＯ
Ｓトランジスタ１０３を駆動する画素選択クロックライ
ン１１の選択クロックのハイレベルはＶＤとなる。図２
に示すように、 φｍＤ（ＶＤ）＞φｍＤ（ＶＰ） であるから、ＭＯＳトランジスタ１０１の出力電圧φｍ
Ｄ（ＶＰ）を、ＭＯＳトランジスタ１０３で、スイッチ
ングすることも可能である。但し、ＭＯＳトランジスタ
１０２のオフマージンのため、入力電圧ｖｉの範囲は、 φｍ０＜ｖｉ＜ＶＰ に制限される。ここで、φｍ０は、ゲート電圧０Ｖのと
きのＭＯＳトランジスタ１０１〜１０３のチャネルポテ
ンシャルである。なお、このとき、図２に示すように、
ゲート電圧φｍ０のときのポテンシャルをφｍ１とし
て、φｍ１＞φｍ０であるから、ＭＯＳトランジスタ１
０３のオフマージンは確保される。
【００２３】他方、ＶＤとＶＰとの電圧差が大きい場合
は、ＭＯＳトランジスタ１０２と１０３をエンハンスメ
ント型としても動作可能である。この場合の構成を１画
素分について図３に示す。図２の破線で示すように、エ
ンハンスメント型でゲート電圧がＶＤのときのポテンシ
ャルφｍＥ（ＶＤ）が、リセット電圧ＶＰに比べ、 φｍＥ（ＶＤ）＞ＶＰ であれば、ＭＯＳトランジスタ１０２で光電変換部をＶ
Ｐにリセットすることが可能となる。また、φｍＥ（Ｖ
Ｄ）が、デプレッション型でゲート電圧ＶＰのときのポ
テンシャルφｍＤ（ＶＰ）に比べ、 φｍＥ（ＶＤ）＞φｍＤ（ＶＰ） であれば、ＭＯＳトランジスタ１０１の出力電圧：ｖｏ
≦φｍＤ（ＶＰ）をＭＯＳトランジスタ１０３でスイッ
チングすることが可能となる。
は、ＭＯＳトランジスタ１０２と１０３をエンハンスメ
ント型としても動作可能である。この場合の構成を１画
素分について図３に示す。図２の破線で示すように、エ
ンハンスメント型でゲート電圧がＶＤのときのポテンシ
ャルφｍＥ（ＶＤ）が、リセット電圧ＶＰに比べ、 φｍＥ（ＶＤ）＞ＶＰ であれば、ＭＯＳトランジスタ１０２で光電変換部をＶ
Ｐにリセットすることが可能となる。また、φｍＥ（Ｖ
Ｄ）が、デプレッション型でゲート電圧ＶＰのときのポ
テンシャルφｍＤ（ＶＰ）に比べ、 φｍＥ（ＶＤ）＞φｍＤ（ＶＰ） であれば、ＭＯＳトランジスタ１０１の出力電圧：ｖｏ
≦φｍＤ（ＶＰ）をＭＯＳトランジスタ１０３でスイッ
チングすることが可能となる。
【００２４】なお、ＭＯＳトランジスタ１０２、１０３
はエンハンスメント型であるため、完全にオフでき、入
力電圧ｖｉの範囲が、ＭＯＳトランジスタ１０２、１０
３のオフマージンで制限されることはない。
はエンハンスメント型であるため、完全にオフでき、入
力電圧ｖｉの範囲が、ＭＯＳトランジスタ１０２、１０
３のオフマージンで制限されることはない。
【００２５】図４は、図１に示した分圧回路２５の具体
的構成例を示したものである。図４（ａ）では、抵抗２
６及び２７により分圧された電圧が、ボルテージフォロ
ア回路２８により低インピーダンス化され、電解コンデ
ンサ２９で平滑化されて、電圧ＶＰが出力される。ま
た、図４（ｂ）では、電源ＶＤ側にダイオード３０がｎ
個直列に順方向接続され、その出力が電解コンデンサ２
９で平滑化される。ダイオード３０の順方向電位降下分
をΔＶとすると、出力電圧ＶＰは、ＶＰ＝ＶＤ−ｎΔｖ
となる。
的構成例を示したものである。図４（ａ）では、抵抗２
６及び２７により分圧された電圧が、ボルテージフォロ
ア回路２８により低インピーダンス化され、電解コンデ
ンサ２９で平滑化されて、電圧ＶＰが出力される。ま
た、図４（ｂ）では、電源ＶＤ側にダイオード３０がｎ
個直列に順方向接続され、その出力が電解コンデンサ２
９で平滑化される。ダイオード３０の順方向電位降下分
をΔＶとすると、出力電圧ＶＰは、ＶＰ＝ＶＤ−ｎΔｖ
となる。
【００２６】
【発明の効果】以上、詳細に説明したように、本発明の
増幅型固体撮像装置は、画素が複数配列され、各画素
は、それぞれ、光電変換領域、信号増幅用の第１のＭＯ
Ｓトランジスタ、前記光電変換領域に蓄積した信号電荷
をリセットするための第２のＭＯＳトランジスタ、及び
画素選択用の第３のＭＯＳトランジスタを有する増幅型
固体撮像装置において、前記第１及び第３のＭＯＳトラ
ンジスタが直列接続された両端の何れか一方が信号線
に、他端が第１の電源に接続され、前記第２のＭＯＳト
ランジスタは、一端が前記光電変換領域に、他端が前記
第１の電源より低電圧の第２の電源に接続され、前記第
１のＭＯＳトランジスタはデプレッション型であること
を特徴とするものであり、かかる本発明の増幅型固体撮
像装置によれば、受光部となるｐｎ接合ダイオードの逆
バイアス電圧が、読み出し動作に必要となる電源電圧よ
り低い電圧に設定されることにより、受光部のリーク電
流が大幅に低減されると共に、信号増幅用のＭＯＳトラ
ンジスタがデプレッション型とされることにより、ｐｎ
接合ダイオードの逆バイアス電圧が低い値であっても、
充分な動作マージンを確保することができるものであ
る。以上により、本発明の実用上の効果は絶大である。
増幅型固体撮像装置は、画素が複数配列され、各画素
は、それぞれ、光電変換領域、信号増幅用の第１のＭＯ
Ｓトランジスタ、前記光電変換領域に蓄積した信号電荷
をリセットするための第２のＭＯＳトランジスタ、及び
画素選択用の第３のＭＯＳトランジスタを有する増幅型
固体撮像装置において、前記第１及び第３のＭＯＳトラ
ンジスタが直列接続された両端の何れか一方が信号線
に、他端が第１の電源に接続され、前記第２のＭＯＳト
ランジスタは、一端が前記光電変換領域に、他端が前記
第１の電源より低電圧の第２の電源に接続され、前記第
１のＭＯＳトランジスタはデプレッション型であること
を特徴とするものであり、かかる本発明の増幅型固体撮
像装置によれば、受光部となるｐｎ接合ダイオードの逆
バイアス電圧が、読み出し動作に必要となる電源電圧よ
り低い電圧に設定されることにより、受光部のリーク電
流が大幅に低減されると共に、信号増幅用のＭＯＳトラ
ンジスタがデプレッション型とされることにより、ｐｎ
接合ダイオードの逆バイアス電圧が低い値であっても、
充分な動作マージンを確保することができるものであ
る。以上により、本発明の実用上の効果は絶大である。
【図１】本発明の増幅型固体撮像装置の一実施形態であ
る２次元エリアイメージセンサの回路構成を示す回路図
である。
る２次元エリアイメージセンサの回路構成を示す回路図
である。
【図２】同２次元エリアイメージセンサの動作説明に供
する図である。
する図である。
【図３】本発明の増幅型固体撮像装置の他の実施形態で
ある２次元エリアイメージセンサについて、その１画素
分の回路構成を示した回路図である。
ある２次元エリアイメージセンサについて、その１画素
分の回路構成を示した回路図である。
【図４】（ａ）及び（ｂ）は本発明の増幅型固体撮像装
置に於いて用いられる分圧回路の具体的構成例を示す回
路図である。
置に於いて用いられる分圧回路の具体的構成例を示す回
路図である。
【図５】従来の増幅型固体撮像装置の一例である２次元
エリアイメージセンサの回路構成を示す回路図である。
エリアイメージセンサの回路構成を示す回路図である。
【図６】同２次元エリアイメージセンサの動作説明に供
する図である。
する図である。
【図７】従来の増幅型固体撮像装置の問題点の説明に供
する図である。
する図である。
１０１ 増幅用ＭＯＳトランジスタ １０２ リセット用ＭＯＳトランジスタ １０３ 画素選択用ＭＯＳトランジスタ ５ 光電変換用フォトダイオード １３ 信号線 １４ 電源線 １１４ リセット用電源線
Claims (6)
- 【請求項１】 画素が複数配列され、各画素は、それぞ
れ、光電変換領域、信号増幅用の第１のＭＯＳトランジ
スタ、前記光電変換領域に蓄積した信号電荷をリセット
するための第２のＭＯＳトランジスタ、及び画素選択用
の第３のＭＯＳトランジスタを有する増幅型固体撮像装
置において、 前記第１及び第３のＭＯＳトランジスタが直列接続され
た両端の何れか一方が信号線に、他端が第１の電源に接
続され、前記第２のＭＯＳトランジスタは、一端が前記
光電変換領域に、他端が前記第１の電源より低電圧の第
２の電源に接続され、前記第１のＭＯＳトランジスタは
デプレッション型であることを特徴とする増幅型固体撮
像装置。 - 【請求項２】 前記第２のＭＯＳトランジスタ及び前記
第３のＭＯＳトランジスタがデプレッション型であるこ
とを特徴とする、請求項１に記載の増幅型固体撮像装
置。 - 【請求項３】 前記信号線は、前記第１の電源により駆
動される信号処理回路に接続されることを特徴とする、
請求項１または２に記載の増幅型固体撮像装置。 - 【請求項４】 前記第２の電源は、前記第１の電源から
分圧回路により生成されることを特徴とする、請求項
１、２または３に記載の増幅型固体撮像装置。 - 【請求項５】 前記分圧回路は、ボルテージフォロア回
路を用いて構成されることを特徴とする、請求項４に記
載の増幅型固体撮像装置。 - 【請求項６】 前記分圧回路は、ダイオード順方向接続
回路により構成されることを特徴とする、請求項４に記
載の増幅型固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04618799A JP3621844B2 (ja) | 1999-02-24 | 1999-02-24 | 増幅型固体撮像装置 |
| GB0001324A GB2347212B (en) | 1999-02-24 | 2000-01-20 | Active type solid-state imaging device |
| KR1020000004944A KR100320310B1 (ko) | 1999-02-24 | 2000-02-01 | 증폭형 고체 촬상 장치 |
| US09/496,076 US6784934B1 (en) | 1999-02-24 | 2000-02-01 | Active type solid-state imaging device with reduced pixel leak current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04618799A JP3621844B2 (ja) | 1999-02-24 | 1999-02-24 | 増幅型固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244818A true JP2000244818A (ja) | 2000-09-08 |
| JP3621844B2 JP3621844B2 (ja) | 2005-02-16 |
Family
ID=12740055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04618799A Expired - Lifetime JP3621844B2 (ja) | 1999-02-24 | 1999-02-24 | 増幅型固体撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6784934B1 (ja) |
| JP (1) | JP3621844B2 (ja) |
| KR (1) | KR100320310B1 (ja) |
| GB (1) | GB2347212B (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163343A (ja) * | 2001-07-30 | 2003-06-06 | Canon Inc | 撮像装置および撮像システム |
| WO2005027511A1 (ja) * | 2003-09-16 | 2005-03-24 | Sony Corporation | 固体撮像装置およびカメラシステム |
| JP2006165290A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 固体撮像装置 |
| JP2006319185A (ja) * | 2005-05-13 | 2006-11-24 | Sony Corp | 半導体装置およびその製造方法 |
| WO2009034731A1 (ja) | 2007-09-12 | 2009-03-19 | Unisantis Electronics (Japan) Ltd. | 固体撮像素子 |
| JP2009219153A (ja) * | 2001-07-30 | 2009-09-24 | Canon Inc | 撮像装置および撮像システム |
| WO2009133957A1 (ja) | 2008-05-02 | 2009-11-05 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像素子 |
| EP2339629A2 (en) | 2009-12-25 | 2011-06-29 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
| JP2011205109A (ja) * | 2011-05-02 | 2011-10-13 | Canon Inc | 固体撮像装置及びこれを用いたカメラ |
| JP2011254544A (ja) * | 2011-09-05 | 2011-12-15 | Sony Corp | 物理量検出装置および撮像装置 |
| US8097907B2 (en) | 2008-05-02 | 2012-01-17 | Unisantis Electronics Singapore Pte Ltd. | Solid-state imaging device |
| JP2012015923A (ja) * | 2010-07-02 | 2012-01-19 | Nikon Corp | 固体撮像素子 |
| US8153946B2 (en) | 2007-11-06 | 2012-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8330089B2 (en) | 2007-09-12 | 2012-12-11 | Unisantis Electronics Singapore Pte Ltd. | Solid-state imaging device |
| KR101220642B1 (ko) | 2010-03-12 | 2013-01-21 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 고체 촬상 장치 |
| US8372713B2 (en) | 2008-01-29 | 2013-02-12 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8482041B2 (en) | 2007-10-29 | 2013-07-09 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| US8486785B2 (en) | 2010-06-09 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Surround gate CMOS semiconductor device |
| US8497548B2 (en) | 2009-04-28 | 2013-07-30 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device including a MOS transistor and production method therefor |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8575662B2 (en) | 2010-03-08 | 2013-11-05 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high pixel density |
| US8610202B2 (en) | 2009-10-01 | 2013-12-17 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device having a surrounding gate |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| US8675108B2 (en) | 2005-11-01 | 2014-03-18 | Sony Corporation | Physical quantity detecting device and imaging apparatus |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9153697B2 (en) | 2010-06-15 | 2015-10-06 | Unisantis Electronics Singapore Pte Ltd. | Surrounding gate transistor (SGT) structure |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3725007B2 (ja) * | 2000-06-06 | 2005-12-07 | シャープ株式会社 | 対数変換型画素構造およびそれを用いた固体撮像装置 |
| FR2824664A1 (fr) * | 2001-05-09 | 2002-11-15 | St Microelectronics Sa | Photodetecteur cmos comportant une photodiode en silicium amorphe |
| KR20030096659A (ko) | 2002-06-17 | 2003-12-31 | 삼성전자주식회사 | 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법 |
| JP4355148B2 (ja) * | 2003-02-28 | 2009-10-28 | パナソニック株式会社 | 固体撮像装置の駆動方法 |
| US7369168B2 (en) * | 2003-07-29 | 2008-05-06 | Micron Technology, Inc. | Circuit for an active pixel sensor |
| JP3829832B2 (ja) * | 2003-09-09 | 2006-10-04 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| JP4051034B2 (ja) * | 2004-01-28 | 2008-02-20 | シャープ株式会社 | 増幅型固体撮像装置およびその駆動方法 |
| US20050224901A1 (en) * | 2004-03-30 | 2005-10-13 | Xinping He | Active pixel having buried transistor |
| JP4703133B2 (ja) * | 2004-05-25 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 内部電圧発生回路および半導体集積回路装置 |
| KR100621561B1 (ko) * | 2004-11-05 | 2006-09-19 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 구동 방법 |
| KR100723485B1 (ko) | 2005-04-11 | 2007-05-31 | 삼성전자주식회사 | 씨모스 이미지센서 및 그 제조 방법 |
| FR2920590B1 (fr) * | 2007-08-28 | 2009-11-20 | New Imaging Technologies Sas | Pixel actif cmos a tres grande dynamique de fonctionnement |
| JP2009253559A (ja) * | 2008-04-03 | 2009-10-29 | Sharp Corp | 固体撮像装置および電子情報機器 |
| JP4921615B2 (ja) | 2010-01-25 | 2012-04-25 | パナソニック株式会社 | プロテインａを自己組織化膜上に固定する方法 |
| KR101830196B1 (ko) * | 2010-02-12 | 2018-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동 방법 |
| JP5149992B2 (ja) | 2010-08-30 | 2013-02-20 | パナソニック株式会社 | ストレプトアビジンを自己組織化膜上に固定する方法 |
| CN103124786A (zh) | 2010-10-19 | 2013-05-29 | 松下电器产业株式会社 | 将葡萄糖氧化酶固定在自组装膜上的方法 |
| EP2924979B1 (en) * | 2014-03-25 | 2023-01-18 | IMEC vzw | Improvements in or relating to imaging sensors |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
| JP3069373B2 (ja) * | 1990-11-28 | 2000-07-24 | 株式会社日立製作所 | 固体撮像装置の駆動方法 |
| JPH0746082A (ja) * | 1993-07-30 | 1995-02-14 | Nippondenso Co Ltd | フィルタ回路 |
| JP3397895B2 (ja) * | 1994-07-05 | 2003-04-21 | 三洋電機株式会社 | 固体撮像素子 |
| JP3310164B2 (ja) * | 1996-05-30 | 2002-07-29 | 株式会社東芝 | 固体撮像装置 |
| US6043525A (en) * | 1997-04-07 | 2000-03-28 | Chen; Pao-Jung | High speed CMOS photodetectors with wide range operating region |
| EP1662773B1 (en) * | 1997-08-15 | 2014-01-22 | Sony Corporation | Solid-state image sensor and method of driving same |
| EP0928101A3 (en) * | 1997-12-31 | 2001-05-02 | Texas Instruments Incorporated | CMOS area array sensors |
| JPH11264761A (ja) * | 1998-03-18 | 1999-09-28 | Honda Motor Co Ltd | 光センサ回路およびこれを用いたイメージセンサ |
| US6493030B1 (en) * | 1998-04-08 | 2002-12-10 | Pictos Technologies, Inc. | Low-noise active pixel sensor for imaging arrays with global reset |
| JP3871439B2 (ja) * | 1998-06-05 | 2007-01-24 | 松下電器産業株式会社 | 固体撮像装置およびその駆動方法 |
| US6097022A (en) * | 1998-06-17 | 2000-08-01 | Foveon, Inc. | Active pixel sensor with bootstrap amplification |
| US6410899B1 (en) * | 1998-06-17 | 2002-06-25 | Foveon, Inc. | Active pixel sensor with bootstrap amplification and reduced leakage during readout |
| US6242728B1 (en) * | 1998-08-20 | 2001-06-05 | Foveon, Inc. | CMOS active pixel sensor using native transistors |
| JP3031367B1 (ja) * | 1998-12-02 | 2000-04-10 | 日本電気株式会社 | イメージセンサ |
-
1999
- 1999-02-24 JP JP04618799A patent/JP3621844B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-20 GB GB0001324A patent/GB2347212B/en not_active Expired - Fee Related
- 2000-02-01 KR KR1020000004944A patent/KR100320310B1/ko not_active Expired - Fee Related
- 2000-02-01 US US09/496,076 patent/US6784934B1/en not_active Expired - Lifetime
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009219153A (ja) * | 2001-07-30 | 2009-09-24 | Canon Inc | 撮像装置および撮像システム |
| US8218070B2 (en) | 2001-07-30 | 2012-07-10 | Canon Kabushiki Kaisha | Image pick-up apparatus and image pick-up system |
| JP2003163343A (ja) * | 2001-07-30 | 2003-06-06 | Canon Inc | 撮像装置および撮像システム |
| US7705911B2 (en) | 2001-07-30 | 2010-04-27 | Canon Kabushiki Kaisha | Image pick-up apparatus and image pick-up system |
| US8558932B2 (en) | 2003-09-16 | 2013-10-15 | Sony Corporation | Solid state imaging device and camera system |
| WO2005027511A1 (ja) * | 2003-09-16 | 2005-03-24 | Sony Corporation | 固体撮像装置およびカメラシステム |
| US7626625B2 (en) | 2003-09-16 | 2009-12-01 | Sony Corporation | Solid-state imaging device and camera system |
| US8072528B2 (en) | 2003-09-16 | 2011-12-06 | Sony Corporation | Solid state imaging device and camera system |
| JP2006165290A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 固体撮像装置 |
| JP2006319185A (ja) * | 2005-05-13 | 2006-11-24 | Sony Corp | 半導体装置およびその製造方法 |
| US8675108B2 (en) | 2005-11-01 | 2014-03-18 | Sony Corporation | Physical quantity detecting device and imaging apparatus |
| EP2461363A1 (en) | 2007-09-12 | 2012-06-06 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US7872287B2 (en) | 2007-09-12 | 2011-01-18 | Unisantis Electronics (Japan) Ltd. | Solid-state imaging device |
| WO2009034731A1 (ja) | 2007-09-12 | 2009-03-19 | Unisantis Electronics (Japan) Ltd. | 固体撮像素子 |
| US8330089B2 (en) | 2007-09-12 | 2012-12-11 | Unisantis Electronics Singapore Pte Ltd. | Solid-state imaging device |
| US8482041B2 (en) | 2007-10-29 | 2013-07-09 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| US8153946B2 (en) | 2007-11-06 | 2012-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8372713B2 (en) | 2008-01-29 | 2013-02-12 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8097907B2 (en) | 2008-05-02 | 2012-01-17 | Unisantis Electronics Singapore Pte Ltd. | Solid-state imaging device |
| WO2009133957A1 (ja) | 2008-05-02 | 2009-11-05 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像素子 |
| US8647947B2 (en) | 2009-04-28 | 2014-02-11 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device including a MOS transistor and production method therefor |
| US8497548B2 (en) | 2009-04-28 | 2013-07-30 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device including a MOS transistor and production method therefor |
| US8610202B2 (en) | 2009-10-01 | 2013-12-17 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device having a surrounding gate |
| US8525896B2 (en) | 2009-12-25 | 2013-09-03 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
| EP2339629A2 (en) | 2009-12-25 | 2011-06-29 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
| US8575662B2 (en) | 2010-03-08 | 2013-11-05 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high pixel density |
| US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| KR101220642B1 (ko) | 2010-03-12 | 2013-01-21 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 고체 촬상 장치 |
| US8486785B2 (en) | 2010-06-09 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Surround gate CMOS semiconductor device |
| US8609494B2 (en) | 2010-06-09 | 2013-12-17 | Unisantis Electronics Singapore Pte Ltd. | Surround gate CMOS semiconductor device |
| US9153697B2 (en) | 2010-06-15 | 2015-10-06 | Unisantis Electronics Singapore Pte Ltd. | Surrounding gate transistor (SGT) structure |
| JP2012015923A (ja) * | 2010-07-02 | 2012-01-19 | Nikon Corp | 固体撮像素子 |
| JP2011205109A (ja) * | 2011-05-02 | 2011-10-13 | Canon Inc | 固体撮像装置及びこれを用いたカメラ |
| JP2011254544A (ja) * | 2011-09-05 | 2011-12-15 | Sony Corp | 物理量検出装置および撮像装置 |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9035384B2 (en) | 2011-12-19 | 2015-05-19 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US9245889B2 (en) | 2011-12-19 | 2016-01-26 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9362353B2 (en) | 2011-12-19 | 2016-06-07 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US9478545B2 (en) | 2011-12-19 | 2016-10-25 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9748244B2 (en) | 2011-12-19 | 2017-08-29 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US9806163B2 (en) | 2011-12-19 | 2017-10-31 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device having an nMOS SGT and a pMOS SGT |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2347212B (en) | 2001-04-25 |
| US6784934B1 (en) | 2004-08-31 |
| GB2347212A (en) | 2000-08-30 |
| GB0001324D0 (en) | 2000-03-08 |
| KR100320310B1 (ko) | 2002-01-10 |
| KR20000057865A (ko) | 2000-09-25 |
| JP3621844B2 (ja) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621844B2 (ja) | 増幅型固体撮像装置 | |
| US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US6342920B2 (en) | Photoelectric conversion device | |
| JP4425950B2 (ja) | 固体撮像装置および電子情報機器 | |
| US7688371B2 (en) | Pixel drive circuit for an image pickup apparatus | |
| US7545426B2 (en) | Image pickup apparatus | |
| US20110221943A1 (en) | Solid image pickup device, image pickup system and method of driving solid image pickup device | |
| US7102674B2 (en) | Charge transfer device | |
| US9881961B2 (en) | Solid-state imaging device | |
| US20110279720A1 (en) | Solid-state imaging device and camera | |
| US20120153131A1 (en) | Solid-state image pickup device | |
| JP4058791B2 (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
| JPH06189204A (ja) | 固体撮像装置 | |
| JP2897106B2 (ja) | 固体撮像装置 | |
| KR960016214B1 (ko) | 증폭회로 | |
| US20090283663A1 (en) | Solid-state imaging device and driving method thereof | |
| JP2003274290A (ja) | 固体撮像装置及びその駆動方法 | |
| JP2000106652A (ja) | 固体撮像装置 | |
| JP4055683B2 (ja) | 固体撮像素子 | |
| JP3548244B2 (ja) | 光電変換装置 | |
| JP4466339B2 (ja) | 撮像デバイス回路及び固体撮像装置 | |
| JP2002247456A (ja) | 走査回路とそれを用いた撮像装置 | |
| JP4234959B2 (ja) | 固体撮像装置 | |
| JP2004112438A (ja) | 固体撮像装置 | |
| JP2003158683A (ja) | 固体撮像装置およびそれを用いた固体撮像システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |