JP2000245151A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 共通の変圧器Ｔを用いて、マイコンなどの大
容量、かつ通電時間が長く、電圧精度の高い負荷用と、
モータやリレーなどの通電時間が短く、かつ電圧精度の
低い負荷用との２つの出力を有するスイッチング電源装
置において、小型化および低コスト化を図る。 【解決手段】 電圧制御回路１１による１次側へのフィ
ードバック制御によって所定の電圧に安定化される一方
の出力ラインＬ１に対して、他方の出力ラインＬ２側に
は半導体電力制御素子１２を直列に介在し、その制御端
子を電圧安定化回路１３で制御することによって出力電
圧の安定化を行うとともに、動作制御回路１４によっ
て、制御電圧のＯＮ／ＯＦＦを行う。したがって、出力
電圧制御と出力のＯＮ／ＯＦＦとに半導体電力制御素子
１２を共用化し、大型部品を削減して、小型化および低
コスト化を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆるＡＣ−Ｄ
Ｃコンバータや、ＤＣ−ＤＣコンバータなどとして好適
に実施され、直流安定化電圧を出力するスイッチング電
源装置に関し、特に、２電圧出力のスイッチング電源装
置に関する。

【０００２】

【従来の技術】図６は、上記の２電圧出力の典型的な従
来技術のスイッチング電源装置の２次側の概略的構成を
示すブロック図である。変圧器ｔの１次側では、商用電
源の整流・平滑化出力またはバッテリ出力などがスイッ
チングされており、これによって２次巻線ｔ２に誘起さ
れた電流は、ダイオードｄ１および平滑コンデンサｃ１
ならびにダイオードｄ２および平滑コンデンサｃ２によ
って、それぞれ整流・平滑化される。一方の出力（図６
の例では、５［Ｖ］の低圧側）には、電圧制御回路１が
設けられており、この電圧制御回路１は、フォトカプラ
などを介して１次側に出力電圧値をフィードバックし、
これに応答して、スイッチング周波数やデューティなど
が変化されて、該一方の出力電圧が安定に維持される。

【０００３】これに対して、他方の出力（図６の例で
は、２４［Ｖ］の高圧側）では、上記のような１次側を
制御することによる出力電圧制御を行うことができない
ので、出力ライン２に直列に、いわゆる三端子レギュレ
ータ３が介在されている。この他方の出力側では、ダイ
オードｄ２のアノード側から、前記電圧制御回路１へ電
源供給を行う電源ライン４が接続されている。

【０００４】

【発明が解決しようとする課題】上述のように変圧器ｔ
を共用し、２電圧出力を行うようにしたスイッチング電
源装置では、マイクロコンピュータなどの電圧変動に対
する要求が厳しく（たとえば、±３％程度）、かつ、通
電時間も長く、負荷電流の大きい前記一方の出力側に
は、前記電圧制御回路１が設けられるけれども、あまり
電圧精度を要求せず（たとえば、±１０％程度）、か
つ、負荷電流が小さく、通電時間の短い他方の出力側に
は、前記三端子レギュレータ３が設けられることにな
る。

【０００５】ここで、省電力化のために、前記他方の出
力側で負荷電流を零とする、いわゆるスリープ動作を実
現する場合、負荷が動作していなくても、モータの漏れ
電流等が流れるので、前記電源ライン２に、リレーやＦ
ＥＴ（電界効果トランジスタ）などで実現される開閉素
子５を設ける必要がある。この開閉素子５は、前記マイ
クロコンピュータなどの制御回路からのＯＮ／ＯＦＦ信
号によって制御される。したがって、従来技術では、電
圧制御回路１によって電圧制御が行われない他方の出力
側の電源ライン２に、三端子レギュレータ３と、開閉素
子５との２つの大型部品が介在されることになり、コス
トやスペースが嵩むという問題がある。

【０００６】本発明の目的は、低コスト化および省スペ
ース化を図ることができる２電圧出力のスイッチング電
源装置を提供することである。

【０００７】

【課題を解決するための手段】請求項１の発明に係るス
イッチング電源装置は、変圧器の１次側電流をスイッチ
ングし、２次側から整流・平滑化された相互に異なる２
つの電圧出力を取出し、一方の電圧出力に応答して、電
圧制御回路がスイッチング状態を制御することによっ
て、該一方の電圧出力を所望とするレベルで安定化させ
るようにしたスイッチング電源装置において、他方の出
力ラインに直列に介在される半導体電力制御素子と、制
御出力を前記半導体電力制御素子の制御端子に与え、前
記他方の電圧出力を安定化させる安定化回路と、前記安
定化回路の動作電源をＯＦＦ／ＯＮすることによって、
前記他方の電圧出力を開閉させることができる動作制御
回路とを含むことを特徴とする。

【０００８】上記の構成によれば、他方の電圧出力を安
定化させるために設けられる半導体電力制御素子は、安
定化回路による電圧出力の安定化動作に使用されるとと
もに、動作制御回路が安定化回路の動作電源をＯＦＦ／
ＯＮすることによって、その他方の電圧出力を開閉させ
るために使用することができる。

【０００９】したがって、出力電圧の安定化のための素
子と出力開閉のための素子とを、前記半導体電力制御素
子で併用することができ、大型部品を１つにして、低コ
スト化および省スペース化を図ることができる。

【００１０】また、請求項２の発明に係るスイッチング
電源装置では、前記安定化回路は、前記他方の出力ライ
ン間に介在される第１の抵抗とツェナダイオードとの直
列回路と、前記第１の抵抗の端子間電圧によって起動さ
れる第１のトランジスタと、前記半導体電力制御素子の
制御端子を制御する第２のトランジスタと、前記第１の
トランジスタのコレクタ電流と第２のトランジスタのベ
ース電流とを相互に加算して前記動作制御回路に与える
第２の抵抗とを備え、他方の出力電圧が高いときには、
ツェナダイオードのＯＮによる第１のトランジスタのコ
レクタ電流の相対的な増加によって前記第２のトランジ
スタのベース電流を抑制して半導体電力制御素子の制御
端子への電流を抑制し、前記出力電圧が低いときには、
ツェナダイオードのＯＦＦによる第１のトランジスタの
コレクタ電流の相対的な減少によって前記第２のトラン
ジスタのベース電流を増加して半導体電力制御素子の制
御端子への電流を増加することを特徴とする。

【００１１】上記の構成によれば、バイポーラトランジ
スタやＦＥＴなどで実現される半導体電力制御素子は、
出力電圧が高いときには、第２のトランジスタのベース
電流の抑制による制御電流の抑制によって不飽和域で動
作し、出力電圧の制御動作が行われる。これに対して、
前記出力電圧が低いときには、第２のトランジスタのベ
ース電流の増大による制御電流の増大によって、該半導
体電力制御素子は飽和域で動作し、前記出力電圧の制御
動作が行われず、該半導体電力制御素子の入出力間の電
圧降下を小さくして、低損失で、かつ高い出力電圧を得
ることができる。

【００１２】

【発明の実施の形態】本発明の実施の一形態について、
図１〜図３に基づいて説明すれば以下のとおりである。

【００１３】図１は、本発明の実施の一形態のスイッチ
ング電源装置の２次側の概略的構成を示すブロック図で
ある。変圧器Ｔの１次側では、商用電源の整流・平滑化
出力またはバッテリ出力などがスイッチングされてお
り、これによって２次巻線Ｔ２に誘起された電流は、ダ
イオードＤ１および平滑コンデンサＣ１ならびにダイオ
ードＤ２および平滑コンデンサＣ２によって、それぞれ
整流・平滑化される。一方の出力（図１の例では、５
［Ｖ］の低圧側）の出力ラインＬ１には、電圧制御回路
１１が設けられており、この電圧制御回路１１は、フォ
トカプラなどを介して１次側に該出力ラインＬ１の電圧
値をフィードバックし、これに応答して、スイッチング
周波数やデューティなどが変化されて、該一方の出力電
圧が安定に維持される。前記電圧制御回路１１へは、ダ
イオードＤ１のアノード側から電源供給を行う電源ライ
ンＬ３が接続されている。

【００１４】注目すべきは、本発明では、電圧制御回路
１１を介する１次側による電圧制御が行われない他方の
出力（図１の例では、２４［Ｖ］の高圧側）の出力ライ
ンＬ２には、半導体電力制御素子１２が直列に介在され
るとともに、それに関連して、電圧安定化回路１３と、
動作制御回路１４とが設けられている。半導体電力制御
素子１２は、電圧安定化回路１３によるその制御端子の
制御によって、通過電流を制御、すなわち出力電圧の制
御を行うとともに、動作制御回路１４を介して、マイク
ロコンピュータなどの図示しない動作制御回路からのＯ
Ｎ／ＯＦＦ信号に応答して、前記出力ラインＬ２の開閉
を行う。

【００１５】図２は、前記半導体電力制御素子１２、電
圧安定化回路１３および動作制御回路１４を具体的に示
す電気回路図である。この図２において、図１に対応す
る部分には、同一の参照符号を付して示す。

【００１６】前記半導体電力制御素子１２は、Ｐ型のＦ
ＥＴＱ０と、バイアス抵抗Ｒ１１，Ｒ１２とを備えて構
成されており、前記電圧安定化回路１３によって、バイ
アス抵抗Ｒ１２を介して電流が引抜かれると、バイアス
抵抗Ｒ１１によって、ソース−ゲート間に電位差が生
じ、前記電位差に対応したドレイン電流を負荷へ流し出
す。

【００１７】前記動作制御回路１４は、トランジスタＱ
３と、バイアス抵抗Ｒ１３，Ｒ１４とを備えて構成され
ている。前記ＯＮ／ＯＦＦ信号は、バイアス抵抗Ｒ１
３，Ｒ１４を介してトランジスタＱ３のベースに与えら
れ、該ＯＮ／ＯＦＦ信号がハイレベルであるときには、
トランジスタＱ３はＯＮし、該ＯＮ／ＯＦＦ信号のこの
バイアス抵抗Ｒ１３，Ｒ１４による分圧値に対応した定
電流を前記電圧安定化回路１３から引抜き、ＦＥＴＱ０
をＯＮさせ、該ＯＮ／ＯＦＦ信号がローレベルであると
きには、トランジスタＱ３はＯＦＦして、ＦＥＴＱ０を
ＯＦＦさせる。

【００１８】前記電圧安定化回路１３は、大略的に、電
圧検出部１５と、制御部１６と、抵抗Ｒ２と、ツェナダ
イオードＺＤとを備えて構成されている。制御部１６
は、トランジスタＱ２と、バイアス抵抗Ｒ１５，Ｒ１６
とを備えて構成されており、前記動作制御回路１４がＯ
Ｎすると、前記バイアス抵抗Ｒ１１，Ｒ１２ならびにバ
イアス抵抗Ｒ１５，Ｒ１６および抵抗Ｒ２を介して電流
が流れ、トランジスタＱ２がＯＮしてＦＥＴＱ０のゲー
ト電圧が制御される。一方、電圧検出部１５は、トラン
ジスタＱ１とバイアス抵抗Ｒ１，Ｒ１７とを備えて構成
されており、前記出力ラインＬ２と接地ラインとの間に
は、ダイオードＤ１１−バイアス抵抗Ｒ１−バイアス抵
抗Ｒ１７−ツェナダイオードＺＤの直列回路が介在され
ることになる。トランジスタＱ１のコレクタ電流は、抵
抗Ｒ１８を介して、前記抵抗Ｒ２に与えられる。

【００１９】したがって、出力電圧が所定値より高くな
ると、この直列回路に電流が流れ、第１の抵抗であるバ
イアス抵抗Ｒ１によって第１のトランジスタであるトラ
ンジスタＱ１のベース−エミッタ間に電位差が生じ、該
トランジスタＱ１がＯＮして、その出力電圧に対応した
コレクタ電流を抵抗Ｒ１８を介して流し出す。これに対
して、出力電圧が前記所定値よりも低くなると、ツェナ
ダイオードＺＤがＯＦＦして電圧検出動作は停止され
る。前記トランジスタＱ１のコレクタ電流は、第２のト
ランジスタであるトランジスタＱ２のベース電流ととも
に、第２の抵抗である抵抗Ｒ２で相互に加算されて、前
記動作制御回路１４に供給される。

【００２０】したがって、動作制御回路１４がＯＮして
いる状態で、出力電圧が高く、トランジスタＱ１のコレ
クタ電流が大きいときには、トランジスタＱ２のベース
電流が相対的に小さくなり、バイアス抵抗Ｒ１１による
電圧降下が小さくなって、ＦＥＴＱ０は不飽和域で動作
し、出力電圧はツェナダイオードＺＤのツェナ電圧で決
定される前記所定値で安定化される。これに対して、出
力電圧が前記所定値よりも低い場合には、トランジスタ
Ｑ１のコレクタ電流が小さくなり、これによってトラン
ジスタＱ２のベース電流が相対的に大きくなって、バイ
アス抵抗Ｒ１１による電圧降下が大きくなって、ＦＥＴ
Ｑ０は飽和域で動作し、低損失、かつ電圧降下を小さく
して、出力が行われる。

【００２１】また、動作制御回路１４がＯＦＦすると、
トランジスタＱ２は電流の吸込を行わず、したがってバ
イアス抵抗Ｒ１１による電圧降下は生じず、ＦＥＴＱ０
はＯＦＦし、出力ラインＬ２は開放されることになる。

【００２２】このようにして、電圧制御動作と出力ライ
ンＬ２の開閉動作とに半導体電力制御素子１２を共用す
ることができ、大型部品をこの半導体電力制御素子１２
だけとして、スイッチング電源装置の小型化および低コ
スト化を図ることができる。

【００２３】図３は、上述のように構成されるスイッチ
ング電源装置の全体の一構成例を示す電気回路図であ
る。この図３において、前記図１および図２の対応する
構成には、同一の参照符号を付して示し、また、前記半
導体電力制御素子１２、電圧安定化回路１３および動作
制御回路１４などの本発明に係る構成は、参照符号１０
で示す部分に設けられることになる。

【００２４】商用電源２１からの商用交流は、スイッチ
２２、ヒューズ２３、ノイズカット用コンデンサ２４お
よびラインフィルタ２５などを介して整流回路２６に与
えられ、その整流出力が平滑コンデンサＣ１１で平滑化
されて、スイッチング用の直流電源となる。前記コンデ
ンサＣ１１の両端子間には、前記変圧器Ｔの１次巻線Ｔ
１と、主スイッチング素子Ｑ１１との直列回路が設けら
れており、そのスイッチング動作によって、２次巻線Ｔ
２１，Ｔ２２にそれぞれ電圧が誘起される。

【００２５】制御回路１１では、低圧側（図３の例で
は、−５［Ｖ］）の出力電圧は、前記電圧制御回路１１
によって監視されており、分圧抵抗Ｒ２１〜Ｒ２３によ
って得られたその分圧電圧に対応して、フォトカプラＰ
Ｃの発光ダイオードＤ１２が駆動され、１次側へフィー
ドバックされる。１次側では、制御巻線Ｔ３に誘起され
た電流が、前記フォトカプラＰＣのフォトトランジスタ
Ｑ１２を介してコンデンサＣ１２に与えられ、その端子
電圧が制御トランジスタＱ１３のＯＮ電圧となると、該
制御トランジスタＱ１３が主スイッチング素子Ｑ１１の
ゲート−ソース間を短絡し、該主スイッチング素子Ｑ１
１をＯＦＦさせる。この主スイッチングＱ１１のＯＦＦ
によって、前記制御巻線Ｔ３に発生したリンギングパル
スは、コンデンサＣ１４を介して主スイッチングＱ１１
のゲートに与えられ、これによって再び主スイッチング
Ｑ１１はＯＮする。

【００２６】このように図３で示す例は、主スイッチン
グＱ１１がリンギングパルスによってＯＮされるリンギ
ングチョークコンバータ方式のスイッチング電源装置で
あるけれども、他の、たとえばＰＷＭ方式の電源装置な
どでも良いことは勿論である。

【００２７】本発明の実施の他の形態について、図４に
基づいて説明すれば以下のとおりである。

【００２８】図４は、本発明の実施の他の形態のスイッ
チング電源装置の２次側の構成を示す電気回路図であ
る。本構成は、前述の図２で示す構成に類似し、対応す
る部分には同一の参照符号を付して、その説明を省略す
る。注目すべきは、本構成では、電圧安定化回路１３ａ
において、電圧検出部には、コンパレータ３０が用いら
れている。軽負荷によって出力電圧が高くなると、前記
ツェナダイオードＺＤがＯＮし、コンパレータ３０の２
つの入力間の電位差が大きくなり、該コンパレータ３０
からの出力電流が増加する。このようにしても、出力電
圧の検出動作を行うことができる。

【００２９】本発明の実施のさらに他の形態について、
図５に基づいて説明すれば以下のとおりである。

【００３０】図５は、本発明の実施のさらに他の形態の
スイッチング電源装置の２次側の構成を示す電気回路図
である。本構成は、前述の図２で示す構成に類似し、対
応する部分には同一の参照符号を付して、その説明を省
略する。注目すべきは、本構成では、前記出力ラインＬ
２には、負荷検出部３１が介在されている。

【００３１】負荷検出部３１は、前記出力ラインＬ２に
直列に介在される低抵抗Ｒ３１と、その端子間での電圧
降下をバイアス電圧とするトランジスタＱ３１とを備え
て構成されている。出力ラインＬ２を流れる負荷電流が
所定値より大きくなると、トランジスタＱ３１がＯＮ
し、前記動作制御回路１４のトランジスタＱ３のベース
へ電流を供給する。このように構成することによって、
スイッチング電源装置側だけで、負荷状態に対応した半
導体電力制御素子１２の開閉制御を行うことができる。

【００３２】なお、上述の説明では、前記半導体電力制
御素子１２としてＦＥＴを用いているけれども、該半導
体電力制御素子１２を流れる電流が比較的小さい場合に
は、バイポーラトランジスタを用いるようにしてもよ
い。

【００３３】

【発明の効果】請求項１の発明に係るスイッチング電源
装置は、以上のように、２電圧出力で、一方の電圧出力
を電圧制御回路が所望とするレベルで安定化させるよう
にしたスイッチング電源装置において、他方の電圧出力
を安定化させるために設けられる半導体電力制御素子
を、安定化回路による電圧出力の安定化動作に使用する
とともに、動作制御回路による出力開閉動作に使用す
る。

【００３４】それゆえ、出力電圧の安定化のための素子
と出力開閉のための素子とを、前記半導体電力制御素子
で併用することができ、大型部品を１つにして、低コス
ト化および省スペース化を図ることができる。

【００３５】また、請求項２の発明に係るスイッチング
電源装置は、以上のように、前記安定化回路は、他方の
出力電圧が高いときには、ツェナダイオードのＯＮによ
る第１のトランジスタのコレクタ電流の相対的な増加に
よって前記第２のトランジスタのベース電流を抑制して
半導体電力制御素子の制御端子への電流を抑制し、前記
出力電圧が低いときには、ツェナダイオードのＯＦＦに
よる第１のトランジスタのコレクタ電流の相対的な減少
によって前記第２のトランジスタのベース電流を増加し
て半導体電力制御素子の制御端子への電流を増加する。

【００３６】それゆえ、半導体電力制御素子は、出力電
圧が高いときには、第２のトランジスタのベース電流の
抑制による制御電流の抑制によって不飽和域で動作し、
出力電圧の制御動作が行われ、前記出力電圧が低いとき
には、第２のトランジスタのベース電流の増大による制
御電流の増大によって、該半導体電力制御素子は飽和域
で動作し、前記出力電圧の制御動作が行われず、該半導
体電力制御素子の入出力間の電圧降下を小さくして、低
損失で、かつ高い出力電圧を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態のスイッチング電源装置
の２次側の概略的構成を示すブロック図である。

【図２】図１で示すスイッチング電源装置の２次側の具
体的構成を示す電気回路図である。

【図３】図１および図２で示すスイッチング電源装置の
全体の一構成例を示す電気回路図である。

【図４】本発明の実施の他の形態のスイッチング電源装
置の２次側の構成を示す電気回路図である。

【図５】本発明の実施のさらに他の形態のスイッチング
電源装置の２次側の構成を示す電気回路図である。

【図６】典型的な従来技術のスイッチング電源装置の２
次側の概略的構成を示すブロック図である。

【符号の説明】

１０ 本発明の構成回路 １１ 電圧制御回路 １２ 半導体電力制御素子 １３ 電圧安定化回路 １４ 動作制御回路 １５ 電圧検出部 １６ 制御部 ２１ 商用電源 ２６ 整流回路 Ｃ１，Ｃ２，Ｃ１１ 平滑コンデンサ Ｄ１，Ｄ２，Ｄ１１ ダイオード Ｄ１２ 発光ダイオード Ｌ１，Ｌ２ 出力ライン Ｌ３ 電源ライン ＰＣ フォトカプラ Ｑ０ ＦＥＴ Ｑ１ トランジスタ（第１のトランジスタ） Ｑ２ トランジスタ（第２のトランジスタ） Ｑ３，Ｑ３１ トランジスタ Ｑ１１ 主スイッチング素子 Ｑ１２ フォトトランジスタ Ｑ１３ 制御トランジスタ Ｒ１ バイアス抵抗（第１の抵抗） Ｒ２ 抵抗（第２の抵抗） Ｒ１１〜Ｒ１７ バイアス抵抗 Ｒ１８ 抵抗 Ｒ２１〜Ｒ２３ 分圧抵抗 Ｒ３１ 低抵抗 Ｔ 変圧器 Ｔ１ １次巻線 Ｔ２；Ｔ２１，Ｔ２２ ２次巻線 Ｔ３ 制御巻線

Claims (2)

【特許請求の範囲】
1. 【請求項１】変圧器の１次側電流をスイッチングし、２
   次側から整流・平滑化された相互に異なる２つの電圧出
   力を取出し、一方の電圧出力に応答して、電圧制御回路
   がスイッチング状態を制御することによって、該一方の
   電圧出力を所望とするレベルで安定化させるようにした
   スイッチング電源装置において、 他方の出力ラインに直列に介在される半導体電力制御素
   子と、 制御出力を前記半導体電力制御素子の制御端子に与え、
   前記他方の電圧出力を安定化させる安定化回路と、 前記安定化回路の動作電源をＯＦＦ／ＯＮすることによ
   って、前記他方の電圧出力を開閉させることができる動
   作制御回路とを含むことを特徴とするスイッチング電源
   装置。
2. 【請求項２】前記安定化回路は、 前記他方の出力ライン間に介在される第１の抵抗とツェ
   ナダイオードとの直列回路と、 前記第１の抵抗の端子間電圧によって起動される第１の
   トランジスタと、 前記半導体電力制御素子の制御端子を制御する第２のト
   ランジスタと、 前記第１のトランジスタのコレクタ電流と第２のトラン
   ジスタのベース電流とを相互に加算して前記動作制御回
   路に与える第２の抵抗とを備え、 他方の出力電圧が高いときには、ツェナダイオードのＯ
   Ｎによる第１のトランジスタのコレクタ電流の相対的な
   増加によって前記第２のトランジスタのベース電流を抑
   制して半導体電力制御素子の制御端子への電流を抑制
   し、前記出力電圧が低いときには、ツェナダイオードの
   ＯＦＦによる第１のトランジスタのコレクタ電流の相対
   的な減少によって前記第２のトランジスタのベース電流
   を増加して半導体電力制御素子の制御端子への電流を増
   加することを特徴とする請求項１記載のスイッチング電
   源装置。