JP2000250632A

JP2000250632A - 流体流量制御システム

Info

Publication number: JP2000250632A
Application number: JP11049674A
Authority: JP
Inventors: Masayuki Nakayama; 雅之中山
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1999-02-26
Filing date: 1999-02-26
Publication date: 2000-09-14

Abstract

(57)【要約】【課題】簡単な構成によって流体流量を制御するこ
と。【解決手段】ガス管１０に電磁バルブ１２と流量セン
サ１４を配置し、半導体チップ１１０に集積化されたＦ
ＥＴＱＡのソースを端子Ｔ３を介して電磁バルブ１２に
接続し、ＦＥＴＱＢのソースを端子Ｔ４を介して流量セ
ンサ１４に接続する。流量センサ１４の検出による流量
が正常値を示すときには、ＦＥＴＱＡを導通させて電磁
バルブ１２を駆動し、ガス管１０の流路を開かせる。一
方、流量センサ１４の検出による流量が過流量になった
ときにはＦＥＴＱＡを非導通状態にするとともに電磁バ
ルブ１２を非駆動状態としてガス管１０のガス流路を遮
断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、流体流量制御シス
テムに係り、特に、ガスなどの気体の流量を制御するに
好適な流体流量制御システムに関する。

【０００２】

【従来の技術】従来、ガスなどの気体の流量を制御する
システムとして、図６に示すものが知られている。図６
に示すシステムにおいては、ガス管１に電磁バルブ２を
設置するとともにガス管１内に流速（流量）センサ３を
設置し、流速センサ３の出力をアンプ４、過流量判定・
ラッチ回路５、電磁バルブ駆動回路６を介してＦＥＴ７
に接続するとともに、ＦＥＴ７のドレイン電極を電磁バ
ルブ２を介して電源に接続する構成が採用されている。
このシステムにおいては、流速センサ３によってガス管
１内を流れるガスの流速にしたがって流量を検出し、こ
の検出レベルをアンプ４で増幅し、増幅した信号を過流
量判定・ラッチ回路５で判定するとともに判定結果をラ
ッチし、流量が正常値にあるときにはＦＥＴ７を導通さ
せてるとともに電磁バルブ２を励磁して電磁バルブ２を
開状態に維持し、流量が正常判定値を超え過流量となっ
たときには、ＦＥＴ７を非導通状態にして電磁バルブ２
を閉じ、ガス管１にガスが流れるのを遮断するようにな
っている。

【０００３】

【発明が解決しようとする課題】従来技術では、ガス管
１内を流れるガスの流量を制御するに際して、アンプ
４、過流量判定・ラッチ回路５、電磁バルブ駆動回路
６、ＦＥＴ７など複数の構成要素を必要とし、システム
が複雑になるとともに大型化となったりし、また、複数
の要素間を信号が伝送することに伴って応答遅れが生じ
たりする。

【０００４】本発明の目的は、簡単な構成によって流体
流量を制御することができる流体流量制御システムを提
供することにある。

【０００５】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、駆動信号を出力する駆動手段と、負荷と
電源を結ぶ電源回路中に挿入されて前記駆動信号により
導通して前記電源回路を閉じる第１のスイッチング手段
と、前記第１のスイッチング手段の負荷として流体流路
に配置されて前記第１のスイッチング手段の導通時に前
記流体流路を開き前記第１のスイッチング手段の非導通
時には前記流体流路を閉じる制御弁と、前記電源から電
流の供給を受けて電圧を発生する基準抵抗として前記流
体流路に配置されて前記流体流路中の流体流量が正常値
を示すときには基準電圧を発生し、前記流体流路中の流
体流量が異常値を示すときには前記基準電圧とは異なる
電圧を発生する流量センサと、前記電源と前記流量セン
サとを結ぶ分流回路中に挿入されて前記駆動信号により
導通して前記分流回路を閉じる第２のスイッチング手段
と、前記第１のスイッチング手段の出力電圧と前記流量
センサの出力電圧とを比較して両者の電圧の差が許容値
から外れたときに前記駆動手段に駆動信号の出力を停止
させる駆動停止手段とを備えてなる流体流量制御システ
ムを構成したものである。

【０００６】前記流体流量制御システムを構成するに際
しては、流体流量中の流体流量が異常値を示すときには
基準電圧とは異なる電圧を発生する流量センサの代わり
に、流体流量中の流体流量が過剰になったときには基準
電圧より低い電圧を発生する流量センサを用いることが
できる。

【０００７】また、前記各流体流量制御システムを構成
するに際しては、以下の要素を付加することができる。

【０００８】前記第１のスイッチング手段の状態を監視
して前記負荷の状態によって前記第１のスイッチング手
段が導通・非導通を設定回数繰り返したときにラッチ指
令信号を出力するラッチ指令手段と、前記ラッチ指令信
号に応答して前記第１のスイッチング手段を非導通状態
にするとともにこの非導通状態をラッチする遮断ラッチ
手段とを備えてなる。

【０００９】前記した手段によれば、第１のスイッチン
グ手段の負荷として第１のスイッチング手段に制御弁を
接続し、第２のスイッチング手段の負荷として第２のス
イッチング手段に流量センサを接続し、第１のスイッチ
ング手段の出力電圧と流量センサの出力電圧を監視し、
両者の電圧の差が許容値にあるとき、すなわち流量セン
サの端子電圧が規定の基準電圧を示すときには制御弁を
駆動し、両者の電圧が許容値から外れたとき、すなわち
流量センサから発生する電圧が規定の基準電圧とは異な
るときには、流体流量が異常、例えば、流体流量が過剰
になったとして制御弁の駆動を停止するようにしたた
め、簡単な構成によっても流体流量を制御することがで
きるとともに、流量が異常になったときには流体流路を
遮断することができる。

【００１０】

【発明の実施の形態】まず、本発明の実施の形態を説明
する前に、本発明を適用した電流振動型遮断機能付きス
イッチング・デバイスの基本構成およびその基本的な動
作について説明する。

【００１１】電流振動型遮断機能付きスイッチング・デ
バイスは、図１に示すように、半導体チップ１１０上に
各種の回路素子を集積化した半導体集積回路（パワーＩ
Ｃ）として構成されており、電源端子Ｔ１が出力電圧Ｖ
Ｂ（例えば＋１２ボルト）の電源１０１に接続され、接
地端子Ｔ２が接地され、出力端子Ｔ３が負荷１０２に接
続されている。

【００１２】この半導体チップ１１０上には、感熱遮断
機能を有する半導体素子（パワーデバイス）として、ｎ
チャネルサーマルＦＥＴＱＡが集積化されている。この
サーマルＦＥＴＱＡは、ドレイン電極がドレイン端子
Ｄ、電源端子Ｔ１を介して電源１０１に接続され、ソー
ス電極がソース端子Ｓ、出力端子Ｔ３を介して負荷１０
２に接続され、ゲート電極がゲート端子ＴＧ、抵抗ＲＧ
を介して駆動回路１１１に接続されている。このサーマ
ルＦＥＴＱＡは、電源１０１と負荷１０２とを結ぶ電源
回路中に挿入されてゲート端子ＴＧに入力される駆動信
号（オンパルス信号）に応答して導通（オン）して、電
源回路を閉じる第１のスイッチング手段として構成され
ている。そしてこのサーマルＦＥＴＱＡと並列に基準デ
バイスとして、ｎチャネルＦＥＴＱＢ、ＦＥＴＱＣが集
積化されている。

【００１３】ＦＥＴＱＢはドレイン電極がドレイン端子
Ｄ、電源端子Ｔ１を介して電源１０１に接続され、ソー
ス電極が出力端子Ｔ４を介して第１の基準抵抗Ｒｒ１に
接続され、ゲート電極がゲート端子ＴＧを介して抵抗Ｒ
Ｇに接続されている。ＦＥＴＱＣは、ドレイン電極がド
レイン端子Ｄ、電源端子Ｔ１を介して電源１０１に接続
され、ソース電極が出力端子Ｔ５を介して第２の基準抵
抗Ｒｒ２に接続され、ゲート電極がゲート端子ＴＧを介
して抵抗ＲＧに接続されている。ＦＥＴＱＢは、ゲート
端子ＴＧに入力される駆動信号（オンパルス信号）によ
り導通して、電源端子Ｔ１と第１の基準抵抗Ｒｒ１とを
結ぶ分流回路を閉じる第２のスイッチング手段として構
成されている。ＦＥＴＱＣは、ゲート端子ＴＧに入力さ
れる駆動信号（オンパルス信号）により導通して、電源
端子Ｔ１と第２の基準抵抗Ｒｒ２とを結ぶ分流回路を閉
じる第３のスイッチング手段として構成されている。

【００１４】ＦＥＴＱＡ、ＱＢ、ＱＣとしては、例え
ば、ＤＭＯＳ構造、ＶＭＯＳ構造あるいはＵＭＯＳ構造
のパワーＭＯＳＦＥＴやこれらと類似な構造のＭＯＳＦ
ＥＴを用いることができるとともに、ＥＳＴ、ＭＣＴな
どのＭＯＳ複合型デバイスやＩＧＢＴなど他の絶縁ゲー
ト型パワーデバイスを用いることができる。また、常に
ゲートを逆バイアスで使うものであれば、接合型ＦＥ
Ｔ、接合型ＳＩＴやＳＩサイリスタなどを使用すること
もできる。さらに、パワーＩＣに用いるＦＥＴＱＡ、Ｑ
Ｂ、ＱＣとしては、ｎチャネル型でもｐチャネル型でも
用いることができる。

【００１５】また、サーマルＦＥＴＱＡ、ＱＢ、ＱＣ
は、例えば、複数個のユニットセル（単位セル）が並列
接続されたマルチ・チャネル構造のパワーデバイスを用
いて構成されており、各ＦＥＴが隣接して配置されてい
る。そしてＦＥＴＱＢ、ＱＣの電流容量はＦＥＴＱＡの
電流容量よりも小さく設定されている。この設定は、Ｆ
ＥＴＱＢ、ＱＣを構成する並列接続のユニットセル数で
調整されている。例えば、ＦＥＴＱＢのユニットセル数
１に対して、ＦＥＴＱＡのユニットセル数が１０００と
なるように構成されており、ＦＥＴＱＢとＦＥＴＱＡの
チャネル幅Ｗの比は、例えば１：１０００となってい
る。

【００１６】さらに、ＦＥＴＱＡのソース端子Ｓはコン
パレータＣＭＰ１とコンパレータＣＭＰ２のプラス入力
端子にそれぞれ接続されており、ＦＥＴＱＢのソース電
極はコンパレータＣＭＰ１のマイナス入力端子に接続さ
れ、ＦＥＴＱＣのソース電極はコンパレータＣＭＰ２の
マイナス入力端子に接続されている。コンパレータＣＭ
Ｐ１の出力端子は駆動回路１１１に接続され、コンパレ
ータＣＭＰ２の出力端子は半導体チップ１１０の出力端
子Ｔ６を介して、過小電流検出、ランプ断線検出、オー
プン検出を行なう異常検出部５０１に接続されている。
なお、ＦＥＴＱＡのソース端子Ｓはツェナーダイオード
ＺＤ１を介して駆動回路１１１に接続されており、この
ツェナーダイオードＺＤ１は、ＦＥＴＱＡ、ＦＥＴＱ
Ｂ、ＦＥＴＱＣのゲート端子ＴＧ・ソース端子Ｓ間を１
２ボルトに保ち、ゲート端子ＴＧに過電圧が印加された
ときに、この過電圧をバイパスするように構成されてい
る。

【００１７】一方、半導体チップ１１０上の他の領域に
は、電源Ｅｎａｂｌｅ部３０２、マスキング回路３０
３、ＯＮ／ＯＦＦ計数回路３０４、チャージポンプ回路
３０５、遮断ラッチ回路３０６が集積化されており、電
源Ｅｎａｂｌｅ部３０２が端子Ｔ７に接続され、マスキ
ング回路３０３が端子Ｔ８を介してコンデンサＣ１１に
接続され、ＯＮ／ＯＦＦ計数回路３０４が端子Ｔ９を介
してコンデンサＣ１２に接続され、駆動回路１１１が入
力端子Ｔ１０を介してスイッチＳＷ１と抵抗Ｒ１１に接
続され、遮断ラッチ回路３０６が出力端子Ｔ１１を介し
てダイアグ出力部（診断結果出力部）５０２に接続され
ている。

【００１８】駆動回路１１１は、図２に示すように、ソ
ーストランジスタＱ５とシンクトランジスタＱ６を備え
ているとともに、スイッチＳＷ１の操作による信号また
はコンパレータＣＭＰ１からの信号に応答して、ソース
トランジスタＱ５とシンクトランジスタＱ６をオノ・オ
フ制御する半導体素子として、例えば、インバータ回路
を構成する半導体素子などを備えて構成されており、各
トランジスタＱ５、Ｑ６が互いに直列接続されている。
そしてソーストランジスタＱ５のコレクタが電位ＶＰの
端子に接続され、エミッタが抵抗ＲＧを介してゲート端
子ＴＧに接続されている。シンクトランジスタＱ６はコ
レクタが抵抗ＲＧを介してゲート端子ＴＧに接続され、
エミッタが接地電位（ＧＮＤ）に接続されている。電位
ＶＰの端子は、チャージポンプ回路３０５に接続されて
おり、この端子の電位ＶＰは、チャージポンプ回路３０
５の出力によって、電源１０１よりも高い電圧、例え
ば、電源１０１の電圧を１２Ｖとしたとき、１２Ｖ＋１
０Ｖに設定されている。

【００１９】駆動回路１１１は、スイッチＳＷ１が投入
されて入力端子Ｔ１０がスイッチＳＷ１を介して接地さ
れたときに、入力端子Ｔ１０からの指令信号に応答して
ソーストランジスタＱ５がオンになり、出力端子（トラ
ンジスタＱ５とトランジスタＱ６との接続点）にハイレ
ベルの駆動信号（オンパルス信号）を出力する駆動手段
として構成されている。一方、スイッチＳＷ１が開かれ
たときには、入力端子Ｔ１０に抵抗Ｒ１１を介して電源
１０１の電圧が印加されるので、シンクトランジスタＱ
６がオンになって出力端子（トランジスタＱ５とトラン
ジスタＱ６との接続点）のレベルをローレベルに遷移さ
せるようになっている。なお、駆動回路１１１として
は、バイポーラトランジスタの代わりに、ＣＭＯＳＦＥ
Ｔを用いて構成することも可能である。

【００２０】上記構成による駆動回路１１１からの駆動
信号（オンパルス信号）がゲート端子ＴＧに入力される
と各ＦＥＴＱＡ、ＱＢ、ＱＣは導通し、各ＦＥＴのドレ
イン・ソース電極間の電圧は、図３に示すように、２Ｖ
以下に低下する。このとき負荷１０２が正常状態のとき
には、駆動回路１１１から駆動信号が出力されている間
は各ＦＥＴのドレイン・ソース電極間は２Ｖ以下に維持
され、ＦＥＴＱＡのドレイン電流７０５が一定になる。

【００２１】一方、負荷１０２が短絡すると、負荷１０
２に大電流が流れ、負荷１０２やＦＥＴＱＡが損傷する
恐れがある。

【００２２】そこで、ＦＥＴＱＡ、ＱＢのソース電圧を
コンパレータＣＭＰ１で監視し、両者の電圧が異常にな
ったときには駆動回路１１１に駆動信号の出力を強制的
に停止させる構成が採用されている。

【００２３】すなわち、コンパレータＣＭＰ１のプラス
入力端子には、ＦＥＴＱＡのソース電圧が入力されてお
り、マイナス入力端子にはＦＥＴＱＢのソース電圧が入
力されている。そして、ヒステリシス特性を有するコン
パレータＣＭＰ１は、プラス入力端子およびマイナス入
力端子に入力された電圧を比較し、ＦＥＴＱＡのソース
電圧とＦＥＴＱＢのソース電圧がほぼ一致していると
き、あるいはＦＥＴＱＡのソース電圧がＦＥＴＱＢのソ
ース電圧よりも高いときに“Ｈ"レベルの出力信号を出
力し、ＦＥＴＱＡのソース電圧が基準電圧（ＦＥＴＱＢ
のソース電圧）による許容値から外れたとき、例えば、
負荷１０２に大電流が流れ、第１の基準抵抗Ｒｒ１によ
る基準電圧よりも、ＦＥＴＱＡのソース電圧の方が低く
くなったときには、ＦＥＴＱＡに異常電流が流れたとし
て“Ｌ"レベルの信号を駆動回路１１１に出力するよう
になっている。駆動回路１１１はコンパレータＣＭＰ１
から“Ｈ"レベルの信号が入力されているときには駆動
信号の出力が可能になっているが、“Ｌ"レベルの信号
が入力されたときには駆動信号の出力が強制的に停止さ
れるようになっている。すなわちコンパレータＣＭＰ１
は駆動停止手段として構成されている。

【００２４】また、コンパレータＣＭＰ２も同様に、プ
ラス入力端子には、ＦＥＴＱＡのソース電圧が入力さ
れ、マイナス端子には、ＦＥＴＱＣのソース電圧が入力
されている。そして、コンパレータＣＭＰ２は、プラス
入力端子およびマイナス入力端子に入力された電圧を比
較し、ＦＥＴＱＡのソース電圧とＦＥＴＱＣのソース電
圧がほぼ一致しているとき、あるいはＦＥＴＱＡのソー
ス電圧がＦＥＴＱＣのソース電圧よりも低いときに、
“Ｌ”レベルの出力信号を出力し、ＦＥＴＱＡのソース
電圧が過小電流判定用基準電圧（ＦＥＴＱＣのソース電
圧）による許容値から外れたとき、例えば、負荷１０２
の断線などにより負荷１０２に通常より極めて小さい電
流が流れ、過小電流判定用基準電圧よりも、ＦＥＴＱＡ
のソース電圧の方が高くなったときには、ＦＥＴＱＡに
異常電流が流れたとして“Ｈ”レベルの信号を駆動回路
１１１に出力するようになっている。このようにコンパ
レータＣＭＰ２は、異常の有無の判定結果を異常検出部
５０１に出力する異常判定手段として構成されている。

【００２５】一方、ＦＥＴＱＡがオン状態からオフ状態
に遷移すると、トランジスタＱ６がオンになることによ
ってダイオードＤ１が導通する。この結果、抵抗Ｒ１、
ダイオードＤ１の経路で電流が流れ、コンパレータＣＭ
Ｐ１のプラス入力端子の電位は駆動回路１１１がオン制
御しているときよりも低下する。したがってオフ状態に
遷移した直後より、小さい特定のドレイン・ソース間電
圧の差が生じるまで、すなわちＦＥＴＱＡのソース電圧
がＦＥＴＱＢのソース電圧とほぼ同じになるまで、ＦＥ
ＴＱＡはオフ状態に維持される。

【００２６】ところが、配線の短絡などでＦＥＴＱＡが
オフ状態になった場合には、配線の短絡などでドレイン
電流が増加し、ＦＥＴＱＡは、ピンチオフ領域を経由し
て、例えば、３極管特性領域での動作状態を経てオフ状
態へ遷移する。この結果、一定時間経過後には、コンパ
レータＣＭＰ１のプラス入力端子の電位が高くなり、コ
ンパレータＣＭＰ１の出力レベルは“Ｌ"レベルから
“Ｈ"レベルに変化し、ＦＥＴＱＡは再びオン状態に遷
移する。図３に示すように、このような負荷１０２の短
絡などの異常時のＦＥＴＱＡのドレイン・ソース間電圧
７０３の周期的な遷移は、スイッチＳＷ１が閉じている
間は継続される。これにより、ＦＥＴＱＡのドレイン電
流７０７が周期的に変動する。ＦＥＴＱＡのドレイン・
ソース間電圧７０３の遷移の周期は配線のインダクタン
スや配線抵抗、ＦＥＴＱＡのコンデンサ容量などに基づ
く時定数によって決定される。

【００２７】そこで、ＦＥＴＱＡがオンオフする回数を
計数し、この計数値が設定値に達したときにはＦＥＴＱ
Ａを強制的に遮断し、この遮断状態を保持することとし
ている。

【００２８】具体的には、ＦＥＴＱＡのオンオフ状態を
計数するための回路としてＯＮ／ＯＦＦ計数回路３０４
と遮断ラッチ回路３０６が設けられている。

【００２９】ＯＮ／ＯＦＦ計数回路３０４は、図２に示
すように、バイポーラトランジスタＱ４１、Ｑ４２、Ｑ
４３、ｎチャネルＦＥＴＱ４４、ダイオードＤ４１、Ｄ
４２、Ｄ４３、ツェナーダイオードＺＤ４１、抵抗Ｒ４
１〜Ｒ４６を備えて構成されている。

【００３０】ツェナーダイオードＺＤ４１のカソード側
はＦＥＴＱＡのソース端子Ｓに接続されており、ソース
端子Ｓの電圧が正常状態にあるときにはトランジスタＱ
４３のベースには順バイアス電圧が印加され、トランジ
スタＱ４３はオン状態にある。このためトランジスタＱ
４２もオン状態にある。一方、トランジスタＱ４１はベ
ースが抵抗Ｒ４１、ダイオードＤ４２を介して駆動回路
１１１の出力端子に接続されているため、トランジスタ
Ｑ５がオンのとき、すなわち、ＦＥＴＱＡがオンのとき
には、トランジスタＱ４１はオフの状態にある。

【００３１】一方、トランジスタＱ６がオンになったと
き、すなわちＦＥＴＱＡがオフになったときにはダイオ
ードＤ４２がトランジスタＱ６を介して接地されるた
め、トランジスタＱ４１がオンになる。トランジスタＱ
４１がオンになると電源１０１からの電流がトランジス
タＱ４１、Ｑ４２、抵抗Ｒ４４を介してコンデンサＣ１
２に流れ、コンデンサＣ１２が充電される。

【００３２】次に、トランジスタＱ５がオフからオンに
遷移するとトランジスタＱ４１がオフとなり、コンデン
サＣ１２に充電された電荷は抵抗Ｒ４６を介して放電す
る。このあと再びトランジスタＱ６がオンとなってトラ
ンジスタＱ４１がオンになると、コンデンサＣ１２がさ
らに充電される。

【００３３】このようなオンオフ動作を繰り返す過程
で、コンデンサＣ１２に充電された電荷によってＦＥＴ
Ｑ４４のゲート電圧がしきい値を超えると、ＦＥＴＱ４
４がオンになり、ダイオードＤ４２が導通する。これに
より、温度センサ１２１の両端がダイオードＤ４３を介
して短絡され、遮断ラッチ回路３０６にラッチ指令信号
が出力されることになる。すなわち、ＯＮ／ＯＦＦ計数
回路３０４はラッチ指令手段として構成されている。な
お、ＯＮ／ＯＦＦ回数が設定値に達するまでの時間は、
抵抗Ｒ４６とコンデンサＣ１２による時定数によって調
整することができる。

【００３４】遮断ラッチ回路３０６は、ｎチャネルＦＥ
ＴＱＳ、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、温度センサ
１２１、抵抗Ｒ３１〜Ｒ３５を備えて構成されており、
ＦＥＴＱＳのドレイン電極がＦＥＴＱＡのゲート端子Ｔ
Ｇに接続され、ソース電極がＦＥＴＱＡのソース端子Ｓ
に接続されている。温度センサ１２１は、４個のダイオ
ードが直列接続されて構成されており、半導体チップ１
１０の温度が設定温度を超えたときには、両端の電圧が
設定電圧よりも低くなるように構成されている。すなわ
ち、温度センサ１２１の両端の電圧は、正常時には、Ｆ
ＥＴＱ１１のソース・ゲート電極間のしきい値よりも高
く設定されており、ＦＥＴＱ１１は常時オン状態に維持
されている。そして、ＦＥＴＱ１１がオンのときには、
ＦＥＴＱ１４はオフに、ＦＥＴＱ１３がオンに、ＦＥＴ
Ｑ１２、ＦＥＴＱＳがオフ状態に維持されている。

【００３５】一方、ＦＥＴＱ４４がオンになって温度セ
ンサ１２１の両端がダイオードＤ４３を介して短絡され
たり、あるいは半導体チップ１１０の温度が設定温度を
超えて温度センサ１２１の両端の電圧が設定電圧以下に
低下したりすると、ＦＥＴＱ１１がオンからオフになっ
て、ＦＥＴＱ１４がオンになる。ＦＥＴＱ１４がオンに
なると、ＦＥＴＱ１３がオンになるとともにＦＥＴＱＳ
がオンになり、ＦＥＴＱＡのソース・ゲート電極間がＦ
ＥＴＱＳによって短絡され、ＦＥＴＱＡが遮断状態にな
る。この短絡状態はラッチ回路を構成するＦＥＴＱ１
２、Ｑ１３によってラッチされる。すなわち、遮断ラッ
チ回路３０６は、ＯＮ／ＯＦＦ計数回路３０４のＯＮ／
ＯＦＦ回数が設定値に達したとき、あるいは温度センサ
１２１によて半導体チップ１１０の温度が設定温度を超
えたことが検出されたときに、ＦＥＴＱＡを非導通状態
にするとともに、この非導通状態をラッチする遮断ラッ
チ手段として構成されている。

【００３６】次に、本発明の一実施形態を図４にしたが
って説明する。

【００３７】図４は本発明の一実施形態を示す流体流量
制御システムの全体構成図である。図４において、流体
流量制御システムは半導体チップ１１０を備えており、
入力端子ＴにスイッチＳＷ１が接続され、出力端子Ｔ３
にＦＥＴＱＡの負荷として電磁バルブ１２が接続され、
出力端子Ｔ４には、基準抵抗として流量（流速）センサ
１４が接続されている。

【００３８】電磁バルブ１２は、流体、例えば、ガスの
流路を構成するガス管１０に設置されており、電磁バル
ブ１２のコイルが出力端子Ｔ３と基準電位（アース）に
接続され、弁（図示省略）がガス管１０内に挿入されて
いる。すなわち電磁バルブ１２は制御弁としてＦＥＴＱ
Ａの導通時にガス管１０の流体流路を開き、ＦＥＴＱＡ
の非導通時にはガス管１０による流体流路を閉じる制御
弁として構成されている。

【００３９】流量センサ１４は、ガス管１０内に設置さ
れており、その一端が出力端子Ｔ４に接続され、他端が
基準電位（アース）に接続されている。この流量センサ
１４はガス管１０内を流れるガスの流量（流速）に応じ
て抵抗値が変化する基準抵抗として設けられており、図
５に示すように、ガス管１０内のガスの流量が正常判定
値の範囲にあるときにはガスの流量が正常値にあるとし
て、規定の基準電圧を発生し、ガスの流量が正常判定値
以下、すなわちガスの流量が過流量になったときには規
定の基準電圧よりも低い電圧を発生するように構成され
ている。そして基準電位と電源１０１とを結ぶ分流回路
に挿入された流量センサ１４の出力電圧はコンパレータ
ＣＭＰ１によって監視されるようになっている。すなわ
ちコンパレータＣＭＰ１は、流量センサ１４から発生す
る電圧とＦＥＴＱＡの出力電圧とを比較し、両者の電圧
の差が許容値にあるときにはＦＥＴＱＡを導通状態に維
持し、両者の電圧の差が許容値から外れたときには駆動
回路１１１に駆動信号の出力を停止させるようになって
いる。

【００４０】上記構成において、スイッチＳＷ１が投入
され、電磁バルブ１２の駆動が指令されたときに、流量
センサ１４から規定の基準電圧が発生しているときに
は、半導体チップ１１０のＦＥＴＱＡが導通し、電磁バ
ルブ１２のコイルが励磁されて電磁バルブ１２の弁が駆
動されるとともに、ガス管１０のガス流路が開かれ、ガ
ス管１０内をガスが流れる。

【００４１】一方、ガス管１０内を流れるガスの流量が
増加し、ガスの流量が過流量になると、図５にしめすよ
うに、流量センサ１４の端子電圧が正常判定値よりも低
くなる。すなわち流量センサ１４の端子電圧が規定の基
準電圧よりも低い電圧を示すときには、コンパレータＣ
ＭＰ１から駆動回路１１１に駆動停止信号が出力されて
ＦＥＴＱＡが強制的に非導通状態となり、電磁バルブ１
２のコイルが非励磁状態となって、弁によってガス管１
０のガス流路が閉じられる。すなわちガス管１０のガス
流路が電磁バルブ１２によって遮断される。

【００４２】本実施形態によれば、流量センサ１４、半
導体チップ１１０、電磁バルブ１２を備えたシステムで
ガス管１０内の流体の流量を制御することができ、構成
の簡素化および応答性を高めることができる。

【００４３】また、前記実施形態においては、電磁バル
ブ１２のコイルが短絡などして異常となって、ＦＥＴＱ
Ａが導通・非導通を設定回数以上繰り返したときには、
ラッチ指令信号の発生に伴ってＦＥＴＱＡが非導通状態
にラッチされるため、負荷の短絡などによってＦＥＴＱ
Ａが損傷するのを防止することができる。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
第１のスイッチング手段の負荷として第１のスイッチン
グ手段に制御弁を接続し、第２のスイッチング手段の負
荷として第２のスイッチング手段に流量センサを接続
し、第１のスイッチング手段の出力電圧と流量センサの
出力電圧を監視し、両者の電圧の差が許容値にあると
き、すなわち流量センサの端子電圧が規定の基準電圧を
示すときには制御弁を駆動し、両者の電圧が許容値から
外れたとき、すなわち流量センサから発生する電圧が規
定の基準電圧とは異なるときには、流体流量が異常、例
えば、流体流量が過剰になったとして制御弁の駆動を停
止するようにしたため、簡単な構成によっても流体流量
を制御することができるとともに、流量が異常になった
ときには流体流路を遮断することができる。

【図面の簡単な説明】

【図１】本発明の基礎となる電流振動型遮断機能付きス
イッチング・デバイスのブロック構成図である。

【図２】図１に示すスイッチング・デバイスの要部回路
構成図である。

【図３】図１に示すスイッチング・デバイスの作用を説
明するための波形図である。

【図４】本発明の一実施形態を示す流量制御システムの
全体構成図である。

【図５】ガス流速と流量センサの端子間電圧との関係を
示す特性図である。

【図６】従来のシステムの構成図である。

【符号の説明】

１０ガス管１２電磁バルブ１４流量センサ１１０半導体チップ１１１駆動回路３０４ＯＮ／ＯＦ計数回路３０５チャージポンプ回路３０６遮断ラッチ回路ＱＡ、ＱＢ，ＱＣｎチャネルＦＥＴＲｒ１第１の基準抵抗Ｒｒ２第２の基準抵抗ＣＭＰ１、ＣＭＰ２、ＣＭＰ３コンパレータ

Claims

【特許請求の範囲】

【請求項１】駆動信号を出力する駆動手段と、負荷と
電源を結ぶ電源回路中に挿入されて前記駆動信号により
導通して前記電源回路を閉じる第１のスイッチング手段
と、前記第１のスイッチング手段の負荷として流体流路
に配置されて前記第１のスイッチング手段の導通時に前
記流体流路を開き前記第１のスイッチング手段の非導通
時には前記流体流路を閉じる制御弁と、前記電源から電
流の供給を受けて電圧を発生する基準抵抗として前記流
体流路に配置されて前記流体流路中の流体流量が正常値
を示すときには基準電圧を発生し、前記流体流路中の流
体流量が異常値を示すときには前記基準電圧とは異なる
電圧を発生する流量センサと、前記電源と前記流量セン
サとを結ぶ分流回路中に挿入されて前記駆動信号により
導通して前記分流回路を閉じる第２のスイッチング手段
と、前記第１のスイッチング手段の出力電圧と前記流量
センサの出力電圧とを比較して両者の電圧の差が許容値
から外れたときに前記駆動手段に駆動信号の出力を停止
させる駆動停止手段とを備えてなる流体流量制御システ
ム。
【請求項２】駆動信号を出力する駆動手段と、負荷と
電源を結ぶ電源回路中に挿入されて前記駆動信号により
導通して前記電源回路を閉じる第１のスイッチング手段
と、前記第１のスイッチング手段の負荷として流体流路
に配置されて前記第１のスイッチング手段の導通時に前
記流体流路を開き前記第１のスイッチング手段の非導通
時には前記流体流路を閉じる制御弁と、前記電源から電
流の供給を受けて電圧を発生する基準抵抗として前記流
体流路に配置されて前記流体流路中の流体流量が正常値
を示すときには基準電圧を発生し、前記流体流路中の流
体流量が過剰になったときには前記基準電圧より低い電
圧を発生する流量センサと、前記電源と前記流量センサ
とを結ぶ分流回路中に挿入されて前記駆動信号により導
通して前記分流回路を閉じる第２のスイッチング手段
と、前記第１のスイッチング手段の出力電圧と前記流量
センサの出力電圧とを比較して両者の電圧の差が許容値
から外れたときに前記駆動手段に駆動信号の出力を停止
させる駆動停止手段とを備えてなる流体流量制御システ
ム。
【請求項３】前記第１のスイッチング手段の状態を監
視して前記負荷の状態によって前記第１のスイッチング
手段が導通・非導通を設定回数繰り返したときにラッチ
指令信号を出力するラッチ指令手段と、前記ラッチ指令
信号に応答して前記第１のスイッチング手段を非導通状
態にするとともにこの非導通状態をラッチする遮断ラッ
チ手段とを備えてなることを特徴とする請求項１または
２記載の流体流量制御システム。