JP2000252256A - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JP2000252256A
JP2000252256A JP11050137A JP5013799A JP2000252256A JP 2000252256 A JP2000252256 A JP 2000252256A JP 11050137 A JP11050137 A JP 11050137A JP 5013799 A JP5013799 A JP 5013799A JP 2000252256 A JP2000252256 A JP 2000252256A
Authority
JP
Japan
Prior art keywords
film
etching
metal film
resist pattern
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11050137A
Other languages
English (en)
Other versions
JP3346324B2 (ja
Inventor
Takasuke Hayase
貴介 早瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP05013799A priority Critical patent/JP3346324B2/ja
Publication of JP2000252256A publication Critical patent/JP2000252256A/ja
Application granted granted Critical
Publication of JP3346324B2 publication Critical patent/JP3346324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】レジストパターンのリフローを行うことなく、
異なる種類の金属膜が積層された金属配線を階段形状に
エッチングすることができるエッチング方法の提供。 【解決手段】液晶表示装置を構成する透明ガラス基板上
にMo膜(図5の32)とTi膜(図5の33)とをこ
の順に積層した金属膜をエッチングして金属配線を形成
するに際して、Ti膜をその上に形成したレジストパタ
ーンをマスクとして所定のサイドエッチが生じるまでオ
ーバーエッチすることにより、レジストパターン端部が
自重によって垂れ下がり、レジストパターン端部とMo
膜との間に所定の粘度を有するMo膜のエッチング液が
浸透しないようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はエッチング方法に関
し、特に、異なる種類の金属膜が積層された金属配線の
エッチング方法に関する。
【0002】
【従来の技術】近年、液晶表示装置の大型化、高密度化
が進むにつれ、ゲートバス配線、ドレインバス配線の電
気抵抗に起因する信号の遅延が深刻な問題となってい
る。そこで、信号の遅延を回避するために、配線材料と
して比抵抗の小さいAl、Al合金、Mo等が広く用い
られるようになってきている。
【0003】ところが、AlやAl合金を、例えば、図
1及び図2に示すような薄膜トランジスタのゲート電極
及びゲートバス配線に適用した場合、透明電極膜である
ITOとの良好なコンタクトが得られ難いという欠点が
あり、単層配線として用いることは困難である。一方、
配線材としてMoを適用した場合については、水分に対
する腐食耐性が悪く、端子部において接続信頼性が確保
できないという欠点があり、やはり単層配線として用い
ることは困難である。
【0004】従って、いずれの材料を用いる場合につい
ても、ITOとのコンタクト性に優れ、かつ、腐食耐性
にも富んだTiやCrを上層に積層する必要がある。さ
らに、ゲートバス配線、ドレインバス配線を形成する際
に、単層配線の場合と比較してフォトリソグラフィーの
工程数を増やすことなく積層配線を形成するには、一度
のフォトリソグラフィー工程で積層金属膜を連続してエ
ッチングする技術が不可欠である。
【0005】しかしながら、この積層金属膜のエッチン
グをドライエッチングで行う場合、断面形状の制御を行
うためには、RIE(リアクティブイオンエッチング)
モードにて行う必要があるという設備上の制限がある上
に、スループットが落ちるという問題点がある。一方、
ウェットエッチングで積層配線のエッチングを行う場
合、上層金属膜をレジストパターン通りにエッチングす
る従来の方法では、上層の金属膜のエッチング後は、そ
の上層金属膜をマスクとして下層金属膜がエッチングさ
れるため、アンダーカットが発生する。
【0006】この従来のエッチング方法について、図7
を参照して説明する。図7は、透明ガラス基板11に積
層した金属膜(下層膜がMo膜32、上層膜がTi膜3
3)をウェットエッチングでパターン加工する工程を模
式的に示した工程断面図である。
【0007】まず、図7(a)に示すようにMo膜32
とTi膜33を順次積層した後、所望の形状のレジスト
パターン51を公知のリソグラフィー技術を用いて形成
する(図7(b)参照)。次に、図7(c)に示すよう
に、上層のTi膜33のみ選択的にエッチングするエッ
チング液を用いてTi膜33のエッチングを行い、その
後レジストパターン51を除去する。続いて、図7
(d)に示すように、Ti膜32をマスクとして、Mo
膜32のみを選択的にエッチングするエッチング液を用
いてMo膜32をエッチングする。
【0008】この際、エッチングは等方的に進行するた
めに、透明ガラス基板11が露出するまでMo膜32を
エッチングすると、Mo膜32はTi膜33下の部分ま
でエッチングされ、エッチング後の形状は上層の金属膜
が下層の金属膜よりもせり出したアンダーカット形状を
呈する。このようなアンダーカットが発生すると、後続
の絶縁膜成膜工程で絶縁膜のステップカバレージが不良
になってしまうという問題が発生する。
【0009】そこで、積層配線の断面形状が階段状の形
状となるようにエッチングし、その上層に形成する絶縁
膜のステップカバレージを改善する方法が、例えば、特
開昭58−191448号公報、特開平9−17119
7号公報等に示されている。
【0010】これらの方法について、図8を参照して説
明する。工程(a)から(c)は、前記した図7の方法
と同様であるが、上層の金属膜(Ti膜33)のエッチ
ング後、基板を再加熱(リフロー)し、レジストパター
ン51が下層の金属膜(Mo膜32)表面に付着するま
で変形させることを特徴とする(図8(d)参照)。そ
して、その状態で下層のMo膜32をエッチングする
と、Mo膜32は、リフローによって広がったレジスト
パターン51aによってTi膜33より広い範囲で覆わ
れるため、Ti膜33の下部までエッチングが進行する
ことがなく、結果として階段形状に加工することができ
る(図8(f)参照)。
【0011】
【発明が解決しようとする課題】しかしながら、上述し
たエッチング方法では、レジストパターンのリフローの
工程を追加しなければならないため、製造コストが余分
にかかってしまい、また、一度固化したレジストパター
ンを再度変形させる程度まで基板全体を加熱しなければ
ならないため、結果としてパターニングに欠陥が生じる
恐れがある。
【0012】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、レジストパターンのリ
フローを行うことなく、異なる種類の金属膜が積層され
た金属配線を階段形状にエッチングすることができるエ
ッチング方法を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第1の視点において、異なる種類の金属
からなる複数の金属膜を積層した積層膜のウェットエッ
チングによるエッチング方法において、前記積層膜の上
に所定の形状のレジストパターン形成後、上層の金属膜
を選択的にエッチングするに際して、前記レジストパタ
ーン端部が自重によって垂れ下がり、該レジストパター
ン端部と下層の金属膜との間に該下層の金属膜のエッチ
ング液が浸透しないように、前記上層の金属膜を前記レ
ジストパターン下部の所定の位置までオーバーエッチン
グするものである。
【0014】また、本発明は、第2の視点において、
(a)基板上に第1の金属からなる下層の金属膜を形成
後、第2の金属からなる上層の金属膜を所定の膜厚で形
成する工程と、(b)前記上層の金属膜の上に所定の形
状のレジストパターンを形成する工程と、(c)前記レ
ジストパターンをマスクとして、前記上層の金属膜を選
択的にエッチングする工程と、(d)前記レジストパタ
ーン及び前記上層の金属膜をマスクとして、前記下層の
金属膜を所定の粘度を有するエッチング液でエッチング
する工程と、を含むエッチング方法において、前記
(c)の工程における前記上層の金属膜のエッチングに
際して、前記上層の金属膜を前記レジストパターン下部
の所定の位置までオーバーエッチングすることにより、
前記レジストパターン端部が自重によって垂れ下がり、
該レジストパターン端部と前記下層の金属膜との間に該
下層の金属膜のエッチング液が浸透しないようにするも
のである。
【0015】本発明においては、前記オーバーエッチン
グ量が前記レジストパターン端部から略3μm内側であ
り、前記上層の金属膜の厚さが略50nm以下であり、
前記下層の金属膜のエッチング液の粘度が、略20セン
チポアズ以上であることが好ましい。
【0016】
【発明の実施の形態】本発明に係るエッチング方法は、
その好ましい一実施の形態において、液晶表示装置を構
成する透明ガラス基板上にMo膜(図5の32)とTi
膜(図5の33)とをこの順に積層した金属膜をエッチ
ングして金属配線を形成するに際して、Ti膜をその上
に形成したレジストパターンをマスクとして所定のサイ
ドエッチが生じるまでオーバーエッチすることにより、
レジストパターン端部が自重によって垂れ下がり、レジ
ストパターン端部とMo膜との間に所定の粘度を有する
Mo膜のエッチング液が浸透しないようにするものであ
る。
【0017】このような方法でエッチングすることによ
って、金属配線の断面形状を階段形状にすることがで
き、金属配線上層に形成する絶縁膜のステップカバレッ
ジを向上させることができる。
【0018】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の一実施例について図1乃至
図5を参照して以下に説明する。本実施例は、本発明の
エッチング方法を、アクティブマトリクス基板に適用し
た例について記述するものである。図1は、液晶表示装
置のアクティブマトリクス基板を示す回路概念図であ
り、図2(a)は薄膜トランジスタ(以下、TFTと略
す)を含む一画素部分の平面図であり、図2(b)はT
FT部分のA−A′線における断面図である。また、図
3は、図2の構造を得るための製造工程を模式的に示す
工程断面図である。更に、図4は、本実施例のエッチン
グ方法を模式的に説明するための工程断面図であり、図
5は、上層金属膜をエッチングした状態での各部の寸法
を示す断面図である。
【0019】まず、図1及び図2を参照して、液晶表示
装置のアクティブマトリクス基板、及び、TFTを含む
一画素部分の構成について説明する。図に示すように、
本実施例に適用する半導体装置は、透明ガラス基板11
の表面に選択的に形成されたゲート電極12と、ゲート
絶縁膜13を介してゲート電極12に対向する島状のノ
ンドープ半導体層14と、n型半導体層15を介してノ
ンドープ半導体層14とそれぞれ接続された一対のソー
ス、ドレイン電極16、17とを有する逆スタガ型TF
Tである。
【0020】さらに、透明ガラス基板11の表面に選択
的に形成され、ゲート電極12に接続されたゲートバス
配線18とゲート絶縁膜13を介してゲートバス配線1
8と交差し、ドレイン電極17に接続されたドレインバ
ス配線19及び保護膜20に設けられたコンタクトホー
ル21を介してソース電極16に接続された透明導電膜
よりなる画素電極22とを、図1のようにマトリックス
状に配設してアクティブマトリックス基板が作られてい
る。そして、ゲート電極12とゲートバス配線18及び
ソース、ドレイン電極16、17とドレインバス配線1
9が、いずれもTi膜を上層に、Mo膜を下層に積層し
た構造で形成されている。
【0021】次に、アクティブマトリクス基板の製造方
法について説明する。まず、図3(a)に示すように、
公知のスパッタリングとフォトリソグラフィーとエッチ
ングにより、上層Ti膜33、下層Mo膜32からなる
ゲート電極12、ゲートバス配線18を形成する。この
製造方法に関しては、後で詳しく説明する。次に、プラ
ズマCVD法により、例えば、窒化シリコンからなるゲ
ート絶縁膜13を約400nm被覆する。さらに、ノン
ドープ半導体膜を約300nm、その上にn型半導体膜
を約30nm被覆する。次に、ノンドープ半導体層14
とn型半導体層15を島状にエッチングにより形成する
(図3(b)参照)。
【0022】その後、図3(c)に示すように、再びゲ
ート電極12、ゲートバス配線18と同様に、上層Ti
膜43、下層Mo膜42からなる積層配線によるソース
電極16、ドレイン電極17、ドレインバス配線19を
形成する。次に、ソース、ドレイン電極16、17をマ
スクとして、n型半導体層15をエッチングにより除去
する。次に、プラズマCVD法により、例えば、約20
0nmの窒化シリコンからなる保護膜20でTFT基板
全体を被覆後、画素電極とソース電極16を接続するた
めのコンタクトホール21とゲート、ドレイン端子用の
開口部31、41のみをエッチングにより開口する(図
3(d)参照)。そして最後に、例えば、酸化インジウ
ム錫(以下、ITOと略す)からなる透明導電膜を約5
0nm被覆し、フォトリソグラフィー法とエッチングに
より、画素電極22とゲート、ドレイン端子用透明電極
膜34、44を形成する(図3(e)参照)。
【0023】次に、本実施例の特徴である上層Ti膜3
3、下層Mo膜32の積層構造をもつゲートバス配線1
8、ゲート電極12の製造方法について図4を参照して
説明する。なお、上層Ti膜43、下層Mo膜42の積
層構造をもつソース電極16、ドレイン電極17、ドレ
インバス配線19についても同様の方法で製造すること
ができる。
【0024】まず、図4(a)に示すように、ガラス基
板11上に、Moターゲット、Tiターゲットを用いた
スパッタリング法により、Mo膜32、Ti膜33を順
次成膜する。なお、スパッタリングに関しては、DCマ
グネトロンスパッタリング、RFマグネトロンスパッタ
リングのどちらを用いてもよい。また、Mo膜32の膜
厚は配線抵抗を考慮して200nm〜300nm程度、
Ti膜33の膜厚は後に理由を説明するように、概ね5
0nm以下であることが好ましい。
【0025】その後、図4(b)に示すように、フォト
リソグラフィー法によりポジ型フォトレジストパターン
51を形成し、上層Ti膜33をフッ酸系のエッチング
液によりウエットエッチングする。このとき、レジスト
パターン51に対し、概ね片側3μm以上サイドエッチ
されるまでオーバーエッチする。ここでのレジストの形
状は、図4(c)に示すように、レジスト自身の重量で
少し垂れ下がった状態になっている。
【0026】さらに、図4(d)に示すように、下層M
o膜32を概ね20センチポアズ以上の粘度を有するリ
ン酸系のエッチング液によりウェットエッチングする。
すると、このエッチング液は所望の粘度を有するため
に、レジストパターン51と下層Mo膜32の間隔には
浸透せず、レジストパターン51どおりにMo膜32を
エッチングすることができ、配線断面は階段状になる。
【0027】エッチング液が浸透しないためには、リン
酸系のエッチング液の粘度が20センチポアズ以上であ
ること、Ti膜33のサイドエッチ量が概ね3μm以上
であること、そして、レジストパターン51と下層Mo
膜32の間隔が概ね50nm以下であることが好まし
く、これがTi膜33の膜厚を概ね50nm以下に限定
した理由である。
【0028】上記効果は、上層金属膜の膜厚を所定の値
以下に薄くし、上層金属膜がレジストパターン下部の所
定の位置までサイドエッチされるようにオーバーエッチ
すれば、レジストパターンのリフローを行うことなく、
金属配線を階段状の断面形状にエッチングすることがで
きるということであり、この効果を実験結果に基づいて
詳細に説明する。
【0029】先ず、下層金属膜であるMo膜32の膜厚
を200nmに固定した上で、上層金属膜であるTi膜
33の膜厚及びサイドエッチ量を変化させ、上記方法に
よって積層配線のエッチングを行った結果、表1に示す
ように、Ti膜33の膜厚が約50nm、Ti膜33の
オーバーエッチが片側概ね3μmの2つの条件を満足す
ることで、レジストパターンのリフローを行わなくても
図4(d)に示すような階段状の断面形状にエッチング
することができた。
【0030】
【表1】
【0031】リフローを行わなくても良い理由は、概ね
3μmのサイドエッチにより、レジストがそれ自身の重
量で垂れ下がり、もともと50nmのレジストと下層金
属膜の隙間がさらに狭くなり、下層金属膜のエッチング
時にエッチング液がその隙間に浸透することができない
ためと考えられる。
【0032】但し、表1の結果は下層金属膜のエッチン
グ液として、43センチポアズの高粘度を有するリン酸
系エッチング液を用いた結果である。従って、エッチン
グ液の粘度によっては、レジストパターン51と下層金
属膜であるMo膜32の隙間にエッチング液が浸透し、
Mo膜32もサイドエッチされ、レジストパターン通り
にエッチングを行うことができない恐れがある。
【0033】そこで、次に、Ti膜33の膜厚が50n
m、Ti膜33のオーバーエッチ量が片側概ね3μm以
上の2つの条件を満足するサンプルについて、下層Mo
膜32のエッチング液の粘度を変化させて、上記方法に
て積層配線のエッチングを行った結果、43センチポア
ズ、20センチポアズのエッチング液を用いた場合は、
ねらい通りに階段状にエッチングすることができたが、
11センチポアズのエッチング液を用いた場合は、エッ
チング液がレジストパターン51と下層Mo膜32の間
に浸透し、下層Mo膜32もサイドエッチされてしまう
ということを確認した(表2参照)。
【0034】
【表2】
【0035】但し、表2の評価では、リン酸系エッチン
グ液の混合比を変えることによって粘度を変化させてい
るため、同時にエッチングレートも変化しており、階段
形状にエッチングできた理由についても、単にエッチン
グレートが遅いためである可能性がある。従って、表2
の結果だけでは、20センチポアズの粘度を有する全て
のリン酸系エッチング液について適用できると結論する
ことはできない。そこでさらに、50nmの隙間に浸透
できない粘度そのものを見極めるため、以下のような評
価を行った。
【0036】まず、透明ガラス基板11上に、膜厚50
nmのMo膜32を被覆し、フォトリソグラフィー法に
より、フォトレジストの配線パターンを形成する。次
に、リン酸系エッチング液により、片側約3μmのサイ
ドエッチが生じるようにMo膜32をエッチングする。
このときのサンプルの構造を図5に示す。このサンプル
のサイドエッチ量を初期値として、リン酸系エッチング
液にてエッチングを行い、サイドエッチの増加量から基
板平行方向のエッチングレートを測定した。その結果を
図6に示す。
【0037】図6の横軸はエッチング液の粘度を、縦軸
は今回定義したサイドエッチ指数(≡基板平行方向のエ
ッチングレート/基板法線方向のエッチングレート)を
示す。図6から、20センチポアズ以上の粘度では基板
法線方向のエッチングレートの値に関わらず、基板平行
方向のエッチングレートが零であることを示している。
以上の結果から、概ね20センチポアズ以上の粘度を有
するエッチング液は、基板法線方向のエッチングレート
に関わらず、レジストと下層金属膜との50nmの隙間
には浸透しないことを確認した。
【0038】このように、Mo膜32からなる第1層の
金属膜と、第1層の金属膜上に設けられたTi膜33か
らなる第2層の金属膜とからなる積層構造の配線、電極
をウェットエッチングにより形成する方法において、上
層Ti膜33の膜厚を概ね50nm以下とし、上層Ti
膜33のエッチング時に片側概ね3μm以上サイドエッ
チされるようにオーバーエッチし、また、下層Mo膜3
2のエッチング液として、概ね20センチポアズ以上の
粘度を有するエッチング液を用いることにより、上層T
i膜33のエッチング後、レジストを再加熱してリフロ
ーすることなく、引き続き下層Mo膜32のエッチング
を行って配線断面を階段形状に形成することができる。
従って、レジストの再加熱やドライエッチングのための
工程の増加を防ぎ、製造コストの低減を図ることがで
き、また、再加熱によるレジストパターンの変形、変質
を防ぐことができるため、製造歩留を向上させることが
できる。
【0039】また、前記した実施例では、上層にTi膜
33、下層にMo膜32を積層した配線、電極について
述べたが、本発明は上記構成に限定されるものではな
く、ゲートバス配線及び電極について、上層をCr膜、
下層をAl膜またはAl合金膜としても、前記した実施
例と同様のエッチング方法により、階段状の断面形状に
エッチングすることができる。なお、この場合は、Cr
のエッチング液としては硝酸系エッチング液を用い、A
lまたはAl合金のエッチング液としては前記した実施
例と同様に概ね20センチポアズ以上の粘度を有するリ
ン酸系のエッチング液を用いれば良い。
【0040】
【発明の効果】以上説明したように、本発明のエッチン
グ方法によれば、積層構造の金属膜をエッチングするに
際し、上層金属膜のエッチング後、レジストを再加熱す
ることなく、配線断面を階段形状に形成することができ
るため、レジスト再加熱やドライエッチングのための工
程を新たに追加する必要がなく、金属配線の上層に形成
する絶縁膜のステップカバレージを向上させることがで
きるという効果を奏する。また、レジストの再加熱工程
を行わないために、再加熱によるレジストパターンの変
形、変質を防ぐことができるため、製造歩留を向上させ
ることができる。
【0041】その理由は、本発明では、下層の金属膜
と、その上に設けられた上層の金属膜とからなる積層構
造の配線、電極をウェットエッチングするに際して、上
層膜の膜厚を概ね50nm以下とし、上層膜のエッチン
グ時に片側概ね3μm以上サイドエッチングし、また、
下層膜のエッチング液として、概ね20センチポアズ以
上の粘度を有するエッチング液を用いることにより、エ
ッチング液がレジストパターンと下層膜の間にしみこむ
ことを防ぐことができ、下層膜が過度にエッチングされ
ることを防ぐことができるからである。
【図面の簡単な説明】
【図1】本発明が適用される液晶表示装置のアクティブ
マトリクス基板を示す回路概念図である。
【図2】本発明が適用される液晶表示装置の薄膜トラン
ジスタを含む一画素部分を示す図であり、(a)は平面
図、(b)は(a)のA−A′線における断面図であ
る。
【図3】本発明が適用される液晶表示装置の薄膜トラン
ジスタの製造工程を模式的に示す工程断面図である。
【図4】本発明の一実施例にかかるエッチング方法を説
明するための工程断面図である。
【図5】本発明の一実施例にかかるエッチング方法のエ
ッチング状態を示す断面図である。
【図6】本発明の効果を説明するための図である。
【図7】従来のエッチング方法を示す工程断面図であ
る。
【図8】従来のエッチング方法を示す工程断面図であ
る。
【符号の説明】
11 透明ガラス基板 12 ゲート電極 13 ゲート絶縁膜 14 ノンドープ半導体層 15 n型半導体層 16 ソース電極 17 ドレイン電極 18 ゲートパス配線 19 ドレインパス配線 20 保護膜 21 コンタクトホール 22 画素電極 23 ゲート端子 24 ドレイン端子 31、41 開口部 32、42 Mo膜 33、43 Ti膜 34、44 透明電極膜 51 レジストパターン 51a リフローしたレジストパターン
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K057 WB08 WB11 WB15 WE04 WE07 WF04 WN01 5F033 GG04 HH08 HH09 HH17 HH18 HH20 HH38 MM05 MM18 PP15 QQ08 QQ10 QQ19 QQ20 QQ33 RR06 SS15 VV06 VV15 WW00 WW02 XX02 5F043 AA26 AA27 BB18 FF02 FF10 5F110 AA16 AA30 BB01 BB02 CC07 CC08 DD02 EE03 EE04 EE14 EE22 EE44 FF03 FF30 GG24 GG35 HK03 HK04 HK08 HK22 HK33 HL07 NN04 NN24 QQ05

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】異なる種類の金属からなる複数の金属膜を
    積層した積層膜のウェットエッチングによるエッチング
    方法において、 前記積層膜の上に所定の形状のレジストパターン形成
    後、上層の金属膜を選択的にエッチングするに際して、
    前記レジストパターン端部が自重によって垂れ下がり、
    該レジストパターン端部と下層の金属膜との間に該下層
    の金属膜のエッチング液が浸透しないように、前記上層
    の金属膜を前記レジストパターン下部の所定の位置まで
    オーバーエッチングする、ことを特徴とするエッチング
    方法。
  2. 【請求項2】(a)基板上に第1の金属からなる下層の
    金属膜を形成後、第2の金属からなる上層の金属膜を所
    定の膜厚で形成する工程と、 (b)前記上層の金属膜の上に所定の形状のレジストパ
    ターンを形成する工程と、 (c)前記レジストパターンをマスクとして、前記上層
    の金属膜を選択的にエッチングする工程と、 (d)前記レジストパターン及び前記上層の金属膜をマ
    スクとして、前記下層の金属膜を所定の粘度を有するエ
    ッチング液でエッチングする工程と、を含むエッチング
    方法において、 前記(c)の工程における前記上層の金属膜のエッチン
    グに際して、前記上層の金属膜を前記レジストパターン
    下部の所定の位置までオーバーエッチングすることによ
    り、前記レジストパターン端部が自重によって垂れ下が
    り、該レジストパターン端部と前記下層の金属膜との間
    に該下層の金属膜のエッチング液が浸透しないようにす
    る、ことを特徴とするエッチング方法。
  3. 【請求項3】前記オーバーエッチング量が、前記レジス
    トパターン端部から略3μm内側である、ことを特徴と
    する請求項1又は2に記載のエッチング方法。
  4. 【請求項4】前記上層の金属膜の厚さが、略50nm以
    下である、ことを特徴とする請求項1乃至3のいずれか
    一に記載のエッチング方法。
  5. 【請求項5】前記下層の金属膜のエッチング液の粘度
    が、略20センチポアズ以上である、ことを特徴とする
    請求項1乃至4のいずれか一に記載のエッチング方法。
  6. 【請求項6】前記上層の金属膜がTi膜であり、前記下
    層の金属膜がMo膜であることを特徴とする請求項1乃
    至5のいずれか一に記載のエッチング方法。
  7. 【請求項7】前記上層の金属膜がCr膜であり、前記下
    層の金属膜がAl膜もしくはAl合金膜であることを特
    徴とする請求項1乃至5のいずれか一に記載のエッチン
    グ方法。
  8. 【請求項8】液晶表示装置のアクティブマトリクス基板
    上に積層された金属膜に適用される請求項1乃至7のい
    ずれか一に記載のエッチング方法。
JP05013799A 1999-02-26 1999-02-26 エッチング方法 Expired - Fee Related JP3346324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05013799A JP3346324B2 (ja) 1999-02-26 1999-02-26 エッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05013799A JP3346324B2 (ja) 1999-02-26 1999-02-26 エッチング方法

Publications (2)

Publication Number Publication Date
JP2000252256A true JP2000252256A (ja) 2000-09-14
JP3346324B2 JP3346324B2 (ja) 2002-11-18

Family

ID=12850768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05013799A Expired - Fee Related JP3346324B2 (ja) 1999-02-26 1999-02-26 エッチング方法

Country Status (1)

Country Link
JP (1) JP3346324B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153388A (ja) * 2003-09-08 2010-07-08 Lg Electronics Inc 有機電界発光素子及びその製造方法
KR101736871B1 (ko) 2015-05-29 2017-05-18 세메스 주식회사 기판 처리 장치 및 방법
JP2017092439A (ja) * 2015-11-06 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
JP2017216444A (ja) * 2016-05-31 2017-12-07 ナガセケムテックス株式会社 エッチング液
JPWO2017090524A1 (ja) * 2015-11-27 2018-08-30 シャープ株式会社 ウェットエッチング方法、及び半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153388A (ja) * 2003-09-08 2010-07-08 Lg Electronics Inc 有機電界発光素子及びその製造方法
JP2011100120A (ja) * 2003-09-08 2011-05-19 Lg Electronics Inc 有機電界発光素子及びその製造方法
US8310151B2 (en) 2003-09-08 2012-11-13 Lg Electronics Inc. Active matrix electroluminescence device and method for fabricating the same
KR101736871B1 (ko) 2015-05-29 2017-05-18 세메스 주식회사 기판 처리 장치 및 방법
JP2017092439A (ja) * 2015-11-06 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
JPWO2017090524A1 (ja) * 2015-11-27 2018-08-30 シャープ株式会社 ウェットエッチング方法、及び半導体装置の製造方法
JP2017216444A (ja) * 2016-05-31 2017-12-07 ナガセケムテックス株式会社 エッチング液

Also Published As

Publication number Publication date
JP3346324B2 (ja) 2002-11-18

Similar Documents

Publication Publication Date Title
US6081308A (en) Method for manufacturing liquid crystal display
JP3362008B2 (ja) 液晶表示装置およびその製造方法
US6486494B2 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6582982B2 (en) Composition for wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP2001223365A (ja) 薄膜トランジスタ及びその製造方法
JP2009290223A (ja) 薄膜トランジスタ及びその製造方法
JPH1174537A (ja) 薄膜トランジスタ及びその製造方法
US5968850A (en) Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor
US5912506A (en) Multi-layer metal sandwich with taper and reduced etch bias and method for forming same
US6693000B2 (en) Semiconductor device and a method for forming patterns
JP5309547B2 (ja) 薄膜トランジスタパネルおよびその製造方法
CN110349978A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
JP3309509B2 (ja) 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法
JP3346324B2 (ja) エッチング方法
CN110957300B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
US20210367052A1 (en) Array substrate, manufacturing method thereof, and display panel
JP3199404B2 (ja) 薄膜トランジスタの製造方法
JP3329273B2 (ja) 表示装置及びその製造方法
JP2809153B2 (ja) 液晶表示装置及びその製造方法
JP2001272698A (ja) 液晶表示装置の製造方法
JP3195837B2 (ja) 液晶表示装置およびその製造方法
JPH06104241A (ja) アルミニウム電極のパターニング方法
JP2002043530A (ja) 導体パターンの形成方法および薄膜キャパシタ素子の製造方法
JPH05343613A (ja) 集積回路装置
KR100471765B1 (ko) 단일막게이트라인을갖는박막트랜지스터기판및그제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020806

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees