JP2000252443A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JP2000252443A JP2000252443A JP11055185A JP5518599A JP2000252443A JP 2000252443 A JP2000252443 A JP 2000252443A JP 11055185 A JP11055185 A JP 11055185A JP 5518599 A JP5518599 A JP 5518599A JP 2000252443 A JP2000252443 A JP 2000252443A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- semiconductor device
- cvd
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 230000008018 melting Effects 0.000 claims abstract description 18
- 238000002844 melting Methods 0.000 claims abstract description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 17
- 239000007789 gas Substances 0.000 claims description 144
- 238000010438 heat treatment Methods 0.000 claims description 29
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 25
- 239000003870 refractory metal Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 7
- 230000000087 stabilizing effect Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- HPNMFZURTQLUMO-UHFFFAOYSA-N diethylamine Chemical compound CCNCC HPNMFZURTQLUMO-UHFFFAOYSA-N 0.000 claims description 3
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 125000001664 diethylamino group Chemical group [H]C([H])([H])C([H])([H])N(*)C([H])([H])C([H])([H])[H] 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000005380 borophosphosilicate glass Substances 0.000 description 11
- 230000006641 stabilisation Effects 0.000 description 10
- 238000011105 stabilization Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000010926 purge Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- PXSHDOMYSLTUTJ-UHFFFAOYSA-N [Ti]N Chemical compound [Ti]N PXSHDOMYSLTUTJ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 125000004177 diethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、更に詳細には、半導体装置の一部として、
金属酸化物からなる誘電体膜と、誘電体膜上に成膜され
たＣＶＤ−高融点金属窒化膜との積層構造を形成する
際、誘電体膜のリーク電流が小さくなるようにＣＶＤ−
高融点金属窒化膜を成膜するようにした、半導体装置の
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device.
When forming a laminated structure of a dielectric film made of a metal oxide and a CVD-refractory metal nitride film formed on the dielectric film, the CVD-
The present invention relates to a method for manufacturing a semiconductor device in which a refractory metal nitride film is formed.
【０００２】[0002]
【従来の技術】最近の大容量ＤＲＡＭでは、メモリセル
の高集積化に伴い容量素子の所要面積を小さくするため
に、メモリセル選択用ＭＯＳＦＥＴの上部に容量素子を
配置するスタクッド・キャパシタ構造が採用されると共
に微小化された容量素子の蓄積電荷量を増大させるため
に、容量素子の容量絶縁膜として高誘電体材料の酸化タ
ンタル（Ｔａ2 Ｏ5 ）が使用されている。容量素子の容
量絶縁膜としてＴａ2 Ｏ5 膜を採用する際には、通常、
上部電極としてタングステン（Ｗ）等の高融点金属、ポ
リシリコン、リンドープト・ポリシリコンが使用され、
ＣＶＤ法により成膜される。そして、上部電極層を形成
する際に、例えばＳｉＨ4 等の反応ガスがＴａ2 Ｏ5 膜
に侵入してＴａ2 Ｏ5 膜の膜質を劣化させないように、
Ｔａ2 Ｏ5 膜上に保護膜としてＴｉＮ膜を成膜した後
に、上部電極を形成している。2. Description of the Related Art A recent large-capacity DRAM employs a stacked capacitor structure in which a capacitor is arranged above a MOSFET for selecting a memory cell in order to reduce the required area of the capacitor as memory cells become more highly integrated. In order to increase the amount of charge stored in the miniaturized capacitive element, tantalum oxide (Ta 2 O 5 ) as a high dielectric material is used as a capacitive insulating film of the capacitive element. When a Ta 2 O 5 film is used as a capacitive insulating film of a capacitive element, usually,
High melting point metal such as tungsten (W), polysilicon, phosphorus-doped polysilicon is used as the upper electrode,
The film is formed by the CVD method. Then, when forming the upper electrode layer, for example, as reactive gases, such as SiH 4 is not to degrade the quality of the Ta 2 O 5 film intrudes into the Ta 2 O 5 film,
After forming a TiN film as a protective film on the Ta 2 O 5 film, an upper electrode is formed.
【０００３】ここで、特開平９−２１９５０１号公報を
参照して、Ｔａ2 Ｏ5 膜を容量絶縁膜として有する容量
素子を作製する従来の方法を説明する。図８（ａ）から
（ｃ）は、従来の方法に従って容量素子を作製する際の
基本的工程毎の基板断面を示す模式図である。先ず、図
８（ａ）に示すように、ＭＯＳＦＥＴが形成されている
シリコン基板１上に絶縁膜２を成膜し、次いでＭＯＳＦ
ＥＴの拡散領域を露出させるコンタクトホールを絶縁膜
２に開口する。続いて、コンタクトホールを埋め込みつ
つ絶縁膜２上に厚さ１０００ｎｍ程度のポリシリコン膜
からなる下部電極３を形成する。この下部電極３の表面
をＨＳＧ化しても良い。次いで、この下部電極３上にＴ
ａ2 Ｏ5 膜からなる容量絶縁膜４をＣＶＤ法などで厚さ
１０ｎｍ程度成膜する。Here, a conventional method for manufacturing a capacitive element having a Ta 2 O 5 film as a capacitive insulating film will be described with reference to Japanese Patent Application Laid-Open No. 9-219501. FIGS. 8A to 8C are schematic views showing the cross-sections of the substrate for each of the basic steps when manufacturing a capacitor according to a conventional method. First, as shown in FIG. 8A, an insulating film 2 is formed on a silicon substrate 1 on which a MOSFET is formed.
A contact hole for exposing the ET diffusion region is opened in the insulating film 2. Subsequently, a lower electrode 3 made of a polysilicon film having a thickness of about 1000 nm is formed on the insulating film 2 while filling the contact hole. The surface of the lower electrode 3 may be made HSG. Next, T is formed on the lower electrode 3.
A capacitor insulating film 4 made of an a 2 O 5 film is formed to a thickness of about 10 nm by a CVD method or the like.
【０００４】次いで、図８（ｂ）に示すように、ＣＶＤ
成膜装置を使って、Ｔａ2 Ｏ5 膜４上に保護膜としてＣ
ＶＤ−ＴｉＮ膜５を成膜する。ＣＶＤ−ＴｉＮ膜５の成
膜に次いで、図８（ｃ）に示すように、ポリシリコン膜
６を成長させた後に、ＣＶＤ−ＴｉＮ膜５及びポリシリ
コン膜６をパターニングしてプレート電極７を形成す
る。[0004] Next, as shown in FIG.
Using a film forming apparatus, C was formed on the Ta 2 O 5 film 4 as a protective film.
The VD-TiN film 5 is formed. After the formation of the CVD-TiN film 5, as shown in FIG. 8C, after growing a polysilicon film 6, the CVD-TiN film 5 and the polysilicon film 6 are patterned to form a plate electrode 7. I do.
【０００５】ここで、図９から図１１を参照して、ＣＶ
Ｄ−ＴｉＮ膜の成膜工程を更に詳しく説明する。図９か
ら図１１は、それぞれ、ＣＶＤ−ＴｉＮ膜の成膜工程で
のガスの導入スケジュールを示す。ＣＶＤ−ＴｉＮ膜５
の成膜工程は、基板加熱ステップ、成膜ステップ、及び
還元ステップ、更に詳しくは、図９から図１１に示すよ
うに、昇温ステップと、保護膜形成ステップ、成膜ステ
ップ、及び降温ステップとから構成されている。Here, referring to FIGS. 9 to 11, CV
The step of forming the D-TiN film will be described in more detail. FIGS. 9 to 11 show the gas introduction schedules in the CVD-TiN film formation process. CVD-TiN film 5
The film forming process includes a substrate heating step, a film forming step, and a reducing step, and more specifically, as shown in FIGS. 9 to 11, a temperature increasing step, a protective film forming step, a film forming step, and a temperature decreasing step. It is composed of
【０００６】図９に示すガス導入スケジュールでは、チ
ャンバ内を所定の真空度に排気した後、基板を昇温させ
ながら不活性ガスを導入し、基板温度がほぼ一定になっ
たところで、チタン含有ソースガスを導入してこれを熱
分解させることにより、Ｔａ 2 Ｏ5 膜５上にＴｉを主成
分とする膜を形成する。次いでチャンバ内に窒素含有還
元性ガスを導入し、チタン含有ソースガスと反応させる
ことにより、Ｔｉを主成分とする膜上にＴｉＮ膜を成膜
する。ＣＶＤ−ＴｉＮ膜５は、Ｔｉを主成分とする膜と
ＴｉＮ膜との積層膜である。In the gas introduction schedule shown in FIG.
After evacuating the chamber to a predetermined vacuum level, raise the temperature of the substrate.
While the inert gas was being introduced, the substrate temperature became almost constant.
In the meantime, a titanium-containing source gas was introduced and
By decomposing, Ta TwoOFiveMainly composed of Ti on film 5
Then, a film is formed. Next, return the nitrogen content into the chamber.
Introduce primary gas and react with titanium-containing source gas
In this way, a TiN film is formed on a film containing Ti as a main component.
I do. The CVD-TiN film 5 includes a film containing Ti as a main component.
It is a laminated film with a TiN film.
【０００７】チタン含有ソースガスは、図１０に示すよ
うに、基板の昇温時に不活性ガスとほぼ同時に導入する
か、あるいは図１１に示すように、不活性ガスを導入し
た後、窒素含有還元性ガスを導入する直前に導入する。
いずれの場合にも、窒素含有還元性ガスに先立ってチタ
ン含有ソースガスを導入する。従来の技術では、以上の
ガス導入スケジュールにより、チタン含有ソースガスの
熱分解によってＴａ2 Ｏ5 膜４上にＴｉを主成分とする
膜が形成され、この膜がその後に導入される窒素含有還
元性ガスとＴａ2 Ｏ5 膜４との接触を防ぐので、Ｔａ2
Ｏ5 膜の劣化が防止されるとしている。As shown in FIG. 10, the titanium-containing source gas is introduced almost simultaneously with the inert gas at the time of raising the temperature of the substrate, or as shown in FIG. Introduce immediately before introducing the neutral gas.
In each case, a titanium-containing source gas is introduced prior to the nitrogen-containing reducing gas. According to the conventional technique, a film containing Ti as a main component is formed on the Ta 2 O 5 film 4 by the thermal decomposition of the titanium-containing source gas according to the above-described gas introduction schedule, and this film is used to introduce a nitrogen-containing reduction gas. since prevent contact with sex gas and the Ta 2 O 5 film 4, Ta 2
It is stated that deterioration of the O 5 film is prevented.
【０００８】通常、ＴｉＮ膜の成膜に際しては、チタン
含有ソースガスとして、四塩化チタン（ＴｉＣｌ4 ）、
テトラキス・ジエチル・アミノ・チタン（ＴＤＭＡ
Ｔ）、テトラキス・ジエチル・アミン（ＴＤＥＡＴ）等
を使用し、窒素含有還元性ガスとして、アンモニア（Ｎ
Ｈ3 ）、ＭＭＨ等のガスを使用し、不活性ガスとしはＨ
ｅ、Ａｒ、Ｎ2 等を使用する。基板温度は４００℃〜７
００℃、特に窒素含有還元性ガスとしてＮＨ3 を使用す
るときには４００℃〜５５０℃である。ＣＶＤ成膜装置
の成膜チャンバ（以下、簡単に成膜チャンバと言う）内
の圧力は、数torr〜２０torrの範囲である。成膜ステッ
プに続いて、成膜チャンバのガスパージステップでは、
ＴｉＣｌ4ガス及びＮＨ3 ガス以外の不活性ガスを用い
て、成膜チャンバの反応生成ガス及び未反応ガスをパー
ジする。Usually, when forming a TiN film, titanium tetrachloride (TiCl 4 ),
Tetrakis, diethyl, amino, titanium (TDMA
T), tetrakis diethylamine (TDEAT) or the like, and ammonia (N
H 3 ), MMH, etc., and the inert gas is H
e, Ar, using the N 2 and the like. Substrate temperature is 400 ℃ ～ 7
The temperature is 400 ° C. to 550 ° C., particularly when NH 3 is used as the nitrogen-containing reducing gas. The pressure in a film forming chamber (hereinafter simply referred to as a film forming chamber) of a CVD film forming apparatus is in the range of several torr to 20 torr. Subsequent to the film forming step, in the gas purging step of the film forming chamber,
The reaction product gas and the unreacted gas in the film forming chamber are purged using an inert gas other than the TiCl 4 gas and the NH 3 gas.
【０００９】[0009]
【発明が解決しようとする課題】しかし、上述した従来
の方法で成膜したＣＶＤ−ＴｉＮ膜を保護膜とする容量
素子では、予期したレベル以上にＴａ2 Ｏ5 膜を流れる
リーク電流が発生するために、静電容量を増加させるこ
とが難しいという問題があった。これでは、容量素子を
微細化して高集積度の半導体装置を製造することは難し
い。上述の説明では、Ｔａ2 Ｏ5 膜からなる容量絶縁膜
上にＣＶＤ−ＴｉＮ膜を成膜する例を上げて、ＣＶＤ−
ＴｉＮ膜のリーク電流の問題を説明しているが、こに限
らず、例えばＴａ2 Ｏ5 膜をゲート酸化膜とし、その上
にゲート電極層としてＴｉＮ膜、及びポリシリコン層又
はＷ層を順次成膜して積層膜を形成する際にも、ゲート
酸化膜のリーク電流を減少させることが難しいという問
題があった。これでは、トランジスタ特性の良好な半導
体装置を製造することは難しい。また、上述の説明で
は、、Ｔａ2 Ｏ5 膜を誘電体膜の例とし、ＣＶＤ−Ｔｉ
Ｎ膜をＣＶＤ−高融点金属窒化膜の例として説明してい
るが、他の金属酸化物からなる誘電体膜、或いは他のＣ
ＶＤ−高融点金属窒化膜であっても、同じ問題を有す
る。However, in the capacitor using the CVD-TiN film formed by the above-mentioned conventional method as a protective film, a leak current flowing through the Ta 2 O 5 film exceeds an expected level. Therefore, there is a problem that it is difficult to increase the capacitance. In this case, it is difficult to manufacture a highly integrated semiconductor device by miniaturizing the capacitance element. In the above description, an example in which a CVD-TiN film is formed on a capacitance insulating film made of a Ta 2 O 5 film will be described.
Although the problem of the leakage current of the TiN film is described, the present invention is not limited to this. For example, a Ta 2 O 5 film is used as a gate oxide film, and a TiN film and a polysilicon layer or a W layer are sequentially formed thereon as a gate electrode layer. Also when forming a laminated film by forming a film, there is a problem that it is difficult to reduce the leak current of the gate oxide film. In this case, it is difficult to manufacture a semiconductor device having good transistor characteristics. In the above description, the Ta 2 O 5 film is taken as an example of the dielectric film, and the CVD-Ti
Although the N film is described as an example of a CVD-high melting point metal nitride film, a dielectric film made of another metal oxide or another C film is used.
Even a VD-high melting point metal nitride film has the same problem.
【００１０】そこで、本発明の目的は、金属酸化物から
なる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融
点金属窒化膜との積層構造を形成するに際し、リーク電
流の小さい積層構造を形成するようにした、半導体装置
の製造方法を提供することである。Accordingly, an object of the present invention is to provide a laminated structure of a dielectric film made of a metal oxide and a CVD-refractory metal nitride film formed on the dielectric film with a small leakage current. An object of the present invention is to provide a method for manufacturing a semiconductor device, which has a stacked structure.
【００１１】[0011]
【課題を解決するための手段】本発明者は、従来の方法
で容量素子を形成した際に容量絶縁膜のリーク電流が大
きい原因を追求した過程で、従来のＣＶＤ−ＴｉＮ膜の
成膜方法では、Ｔａ2Ｏ5 膜上にＣＶＤ−ＴｉＮ膜を成
膜する際に、チタン含有ソースガスの導入後に、ＮＨ3
ガスを導入しているために、Ｔａ2 Ｏ5 膜が劣化し、そ
のために、リーク電流が大きくなるのではないかと考
え、次の実験を行った。The inventor of the present invention pursued the cause of the large leakage current of the capacitive insulating film when forming the capacitive element by the conventional method, and in the process of forming the conventional CVD-TiN film, When a CVD-TiN film is formed on a Ta 2 O 5 film, NH 3 is introduced after introducing a titanium-containing source gas.
The following experiment was conducted on the assumption that the Ta 2 O 5 film was deteriorated due to the introduction of the gas, and that the leakage current was increased due to the deterioration.
【００１２】実験例１ 図３に示す処理ステップ、チャンバ圧力、ガス種、及び
ガス流量でＣＶＤ−ＴｉＮ膜の成膜実験を行った。 （１）先ず、図１２に示すように、６インチのシリコン
・ウエハ上に膜厚５０００ÅのＤＯＰＯＳ膜を下部電極
として形成し、次いで膜厚１００ÅのＴａ2 Ｏ5膜を容
量絶縁膜として成膜したウエハを試料とする。但し、試
料ウエハは、Ｔａ 2 Ｏ5 膜の成膜後、ＴｉＮ膜の成膜ま
で、１カ月保管されていたものである。試料ウエハをＣ
ＶＤ成膜装置に送入し、成膜チャンバを０．１ｍTorrに
なるように排気した。排気ステップの排気所要時間は、
１０〜６０秒であった。[0012]Experimental example 1 The processing steps, chamber pressures, gas types, and
A film-forming experiment of a CVD-TiN film was performed at a gas flow rate. (1) First, as shown in FIG. 12, 6 inch silicon
・ 5000mm thick DOPOS film on the lower electrode
And then a 100 ° thick TaTwoOFiveMembrane
A wafer formed as an insulating film is used as a sample. However, trial
The material wafer is Ta TwoOFiveAfter the film is formed, the TiN film
And was stored for one month. Sample wafer C
Transfer to VD film forming equipment, set film forming chamber to 0.1mTorr
Exhausted to become. The exhaust time of the exhaust step is
10 to 60 seconds.
【００１３】（２）次いで、基板加熱ステップに移行
し、４００sccmの流量で成膜チャンバにＮＨ3 ガスを導
入して、ＮＨ3 ガスの分圧（この時点では、チャンバ圧
力と同じ）を０．３Torrに保持し、６００℃になるよう
にウエハを加熱し、その温度に保持した。基板加熱ステ
ップの所要時間は５０秒から７０秒であった。 （３）次いで、ガス流量の安定化ステップに移行した。
ガス流量の安定化ステップでは、チャンバに導入するガ
スの流量の変動を収束させて流量を安定させ、ＣＶＤ−
ＴｉＮ膜の成膜ステップに移行するまでの暫定期間であ
る。３０００sccmの流量でＮ2 ガスを成膜チャンバに導
入すると共にＮＨ3 ガスの流量を１２０sccmに低下さ
せ、チャンバ圧力を２０Torrに昇圧した。この時点のＮ
Ｈ3 ガスの分圧は０．８Torrであった。また、ガス流量
の安定化ステップの所要時間は１０秒であった。(2) Then, the process proceeds to a substrate heating step, in which NH 3 gas is introduced into the film forming chamber at a flow rate of 400 sccm, and the partial pressure of the NH 3 gas (at this point, the same as the chamber pressure) is set to 0.1. The wafer was kept at 3 Torr, heated to 600 ° C., and kept at that temperature. The time required for the substrate heating step was 50 seconds to 70 seconds. (3) Next, the process was shifted to a gas flow stabilization step.
In the gas flow stabilization step, the fluctuation of the flow rate of the gas introduced into the chamber is converged to stabilize the flow rate, and the CVD-
This is a provisional period until the process proceeds to the TiN film formation step. The N 2 gas was introduced into the film forming chamber at a flow rate of 3000 sccm, the flow rate of the NH 3 gas was reduced to 120 sccm, and the chamber pressure was increased to 20 Torr. N at this point
The partial pressure of H 3 gas was 0.8 Torr. The time required for the gas flow stabilization step was 10 seconds.
【００１４】（４）成膜ステップに移行し、チャンバ圧
力を２０Torrに保持しつつ４０sccmの流量でＴｉＣｌ4
ガスを成膜チャンバに導入して、ＣＶＤ−Ｔｉ／ＴｉＮ
膜を成膜した。成膜ステップの所要時間は１５秒から３
０秒であった。 （５）チャンバ圧力、及びＮ2 ガスの流量を成膜ステッ
プと同じ条件に保持しつつ、ＴｉＣｌ4 ガスの流量はゼ
ロとし、ＮＨ3 ガスの流量を１０００sccmに増加して、
ＮＨ3 ガスの分圧を５Torrに昇圧し、ＣＶＤ−ＴｉＮ膜
にＮＨ3 アニールを施し、膜厚１００ÅのＴｉＮ膜を成
膜した。ＮＨ3 アニール・ステップの所要時間は、３０
秒であった。(4) The process proceeds to a film forming step, and while maintaining the chamber pressure at 20 Torr, the TiCl 4 is formed at a flow rate of 40 sccm.
Gas is introduced into the film forming chamber, and CVD-Ti / TiN
A film was formed. The time required for the film formation step is 15 seconds to 3
It was 0 seconds. (5) While maintaining the chamber pressure and the flow rate of the N 2 gas under the same conditions as in the film forming step, the flow rate of the TiCl 4 gas was set to zero, and the flow rate of the NH 3 gas was increased to 1000 sccm.
The partial pressure of the NH 3 gas was increased to 5 Torr, NH 3 annealing was performed on the CVD-TiN film, and a TiN film having a thickness of 100 ° was formed. The time required for the NH 3 annealing step is 30
Seconds.
【００１５】（６）次いで、パージ・ステップに移行
し、Ｎ2 ガス以外のガスの導入を停止し、真空吸引して
チャンバ圧力を０．１ｍTorrに減圧した。パージ・ステ
ップの所要時間は１０秒から３０秒であった。 （７）次いで、Ｎ2 ガスの導入を停止し、続いて排気す
る。 （８）次いで、ＷＳｉ膜の成膜工程に移行し、１１００
ÅのＷＳｉ膜を上部電極としてＴｉＮ膜上に成膜し、図
１２に示す容量素子を備えた試料ウエハを作製した。 （９）続いて、図１２に示すようにして、得た試料ウエ
ハのＷＳｉとＤＯＰＯＳ膜との間に１．２Ｖの電圧を印
加し、ウエハ面内の６９点で電流計により電流値を測定
してリーク電流とし、また、容量値を測定した。(6) Next, the process proceeds to a purge step, in which introduction of gases other than N 2 gas is stopped, and the chamber pressure is reduced to 0.1 mTorr by vacuum suction. The duration of the purge step was between 10 and 30 seconds. (7) Next, the introduction of the N 2 gas is stopped, and then the gas is exhausted. (8) Then, the process shifts to a WSi film forming process, and 1100
The WSi film of Å was formed on the TiN film as an upper electrode, and a sample wafer provided with the capacitive element shown in FIG. 12 was produced. (9) Subsequently, as shown in FIG. 12, a voltage of 1.2 V is applied between the WSi and the DOPOS film of the obtained sample wafer, and a current value is measured by an ammeter at 69 points on the wafer surface. Then, a leakage current was obtained, and a capacitance value was measured.
【００１６】そして、リーク電流の測定結果を、面内分
布最小値、面内分布５０％の値、及び面内分布最大値で
表示して、表１に示した。また、面内分布５０％の容量
値をＴOXで表１に表示した。ＴOXが小さいほど、容量値
が大きい。ＴOXは、 ＴOX＝ε0 ・εr ・Ｓ／Ｑ ＝８．８５４×１０-14 ×３．８２×電極面積／容量値 ここで、ε0 ：真空の誘電率、８．８５４×１０-14 εr ：ＳｉＯ2 膜に比誘電率、３．８２ Ｓ ：電極面積 Ｑ ：容量値The results of measuring the leakage current are shown in Table 1 with the minimum value of the in-plane distribution, the value of the 50% in-plane distribution, and the maximum value of the in-plane distribution. Table 1 shows the capacitance value of 50% of the in-plane distribution as T OX . The smaller the value of T OX, the larger the capacitance value. T OX is as follows: T OX = ε 0 · ε r · S / Q = 8.854 × 10 −14 × 3.82 × electrode area / capacitance where ε 0 : dielectric constant of vacuum, 8.854 × 10 -14 ε r : relative permittivity of SiO 2 film, 3.82 S: electrode area Q: capacitance value
【表１】 [Table 1]
【００１７】実験例２から４ 基板加熱ステップのＮＨ3 ガスの分圧を１Torr、５Torr
及び２０Torrにしたことを除いて、実験例１と同様にし
て、容量素子を作製し、同様にしてリーク電流及び容量
値を測定した。測定結果は、表１に示す通りである。In Experimental Example 2 , the partial pressure of the NH 3 gas in the heating step of four substrates was set to 1 Torr and 5 Torr.
A capacitive element was fabricated in the same manner as in Experimental Example 1 except that the pressure was changed to 20 Torr, and the leak current and the capacitance value were measured in the same manner. The measurement results are as shown in Table 1.
【００１８】実験例５及び従来例 実験例５は、Ｔａ2 Ｏ5 膜を成膜した後、経過時間が１
日ないし２日のウエハ上に、実験例１と同様にして、Ｔ
ｉＮ膜を成膜し、容量素子を作製した例である。また、
実験例６は、実験例５で使用したウエハと同じ条件のウ
エハに、特開平９−２１９５０１号公報に記載の成膜方
法及び成膜条件に従ってＴｉＮ膜を成膜したことを除い
て、実験例１と同様に容量素子を作製した例であって、
いわゆる従来例に相当する。実験例５及び実験例６と
も、実験例１と同様にしてリーク電流及び容量値を測定
し、その測定結果を表２に示した。 Experimental Example 5 and Conventional Example In Experimental Example 5, the elapsed time was 1 after the Ta 2 O 5 film was formed.
In the same manner as in Experimental Example 1, T
This is an example in which an iN film is formed to produce a capacitor. Also,
Experimental Example 6 is an experimental example except that a TiN film was formed on a wafer under the same conditions as the wafer used in Experimental Example 5 in accordance with the film forming method and film forming conditions described in JP-A-9-219501. In this example, a capacitive element was manufactured in the same manner as in Example 1.
This corresponds to a so-called conventional example. In Experimental Examples 5 and 6, the leak current and the capacitance value were measured in the same manner as in Experimental Example 1, and the measurement results are shown in Table 2.
【表２】 [Table 2]
【００１９】実験例１の面内分布の５０％の値のリーク
電流及びＴOXの測定値を１とし、表１を整理したもの
が、表３である。また、実験例５の面内分布の５０％の
値のリーク電流及びＴOXの測定値を１とし、表２を整理
したものが、表４である。Table 3 summarizes Table 1 with the measured value of the leak current and T OX of 50% of the in-plane distribution of Experimental Example 1 as 1. Table 4 summarizes Table 2 with the measured value of the leak current and T OX of 50% of the in-plane distribution of Experimental Example 5 as 1.
【表３】 [Table 3]
【表４】 [Table 4]
【００２０】表３から判る通り、実験例３及び実験例４
は、実験例１及び２に比べて、リーク電流が著しく増大
し、容量値が低下する。即ち、ＮＨ3 ガスの分圧が１To
rrを越えると、リーク電流が著しく増大し、容量値が低
下する。従って、リーク電流の小さい容量素子を作製し
ようとすると、１TorrがＮＨ3 ガスの分圧の臨界値であ
ると解釈できる。また、表４から判る通り、従来例は、
ＮＨ3 ガスの分圧が１Torr以下の実験例１及び実験例２
に比べて、容量値は同じであるものの、リーク電流が著
しく高い。更には、実験により、ＣＶＤ−ＴｉＮ膜の膜
厚は、８０Åから１２０Åの範囲、特に１００Å位がリ
ーク電流を抑制する上で最適であることを確認した。ま
た、ＣＶＤ−ＴｉＮ膜に限らず、高融点金属窒化膜のＣ
ＶＤ法による成膜についても、基板加熱中のＮＨ3 ガス
の分圧に関し、ＣＶＤ−ＴｉＮ膜と同じ条件が適用でき
ることを実験で確認した。As can be seen from Table 3, Experimental Examples 3 and 4
In the case of, the leak current is significantly increased and the capacitance value is decreased as compared with Experimental Examples 1 and 2. That is, the partial pressure of NH 3 gas is 1 To
If rr is exceeded, the leakage current increases significantly, and the capacitance value decreases. Therefore, it can be interpreted that 1 Torr is a critical value of the partial pressure of the NH 3 gas when manufacturing a capacitive element having a small leak current. Also, as can be seen from Table 4, the conventional example is:
Experimental Examples 1 and 2 in which the partial pressure of NH 3 gas is 1 Torr or less
However, although the capacitance value is the same, the leakage current is remarkably high. Furthermore, experiments have confirmed that the thickness of the CVD-TiN film is in the range of 80 ° to 120 °, and in particular, about 100 ° is optimal for suppressing leakage current. Further, the present invention is not limited to the CVD-TiN film.
Experiments have also confirmed that the same conditions as those for the CVD-TiN film can be applied to the partial pressure of the NH 3 gas during the heating of the substrate for the film formation by the VD method.
【００２１】上記目的を達成するために、上述の知見に
基づいて、本発明に係る半導体装置の製造方法は、金属
酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣ
ＶＤ−高融点金属窒化膜との積層構造を備えた半導体装
置の製造方法であって、高融点金属含有ソースガスを導
入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法によ
り成膜する際、高融点金属含有ソースガスを導入する前
に、１．０Torr以下０．１Torr以上のＮＨ3 ガス分圧の
ＮＨ3 ガス雰囲気内で、誘電体膜が形成された基板を所
定の加熱温度で加熱することを特徴としている。In order to achieve the above object, based on the above-mentioned knowledge, a method for manufacturing a semiconductor device according to the present invention provides a dielectric film made of a metal oxide and a C film formed on the dielectric film.
A method for manufacturing a semiconductor device having a laminated structure of VD and a refractory metal nitride film, wherein a refractory metal-containing source gas is introduced to form a refractory metal nitride film on a dielectric film by a CVD method. to time, prior to introducing the refractory metal-containing source gas, 1.0 Torr following 0.1Torr or more of the NH 3 gas partial pressure NH 3 in the gas atmosphere, of a predetermined substrate to the dielectric film is formed heating temperature It is characterized by heating with.
【００２２】本発明で、金属酸化物からなる誘電体膜
は、誘電体膜上に高融点金属窒化膜をＣＶＤ法により成
膜する際に、損傷を受けるような誘電体膜である限り、
制約はなく、例えば酸化タンタル（Ｔａ2 Ｏ5 ）膜であ
る。In the present invention, the dielectric film made of a metal oxide may be a dielectric film that is damaged when a refractory metal nitride film is formed on the dielectric film by the CVD method.
There is no limitation, for example, a tantalum oxide (Ta 2 O 5 ) film.
【００２３】本発明方法では、ＮＨ3 ガス雰囲気を生成
するためのＮＨ3 ガスは、高融点金属含有ソースガスを
導入する前である限り、基板の加熱と同時に導入しても
良く、また、不活性ガスを導入する際の流量安定化のス
テップで導入しても良い。即ち、高融点金属含有ソース
ガスを導入する前に、基板を所定の加熱温度で加熱する
基板加熱ステップと、基板温度を保持しつつ酸化タンタ
ルに対する非反応性ガスを導入して、流量を安定化させ
る流量安定化ステップとを備え、ＮＨ3 ガスを基板加熱
ステップ又は流量安定化ステップで導入する。好適に
は、基板の加熱温度は、４００℃以上７００℃以下の温
度である。[0023] In the method of the present invention, the NH 3 gas to produce NH 3 gas atmosphere, so long as it is prior to the introduction of high-melting-point metal-containing source gas may be introduced simultaneously with the heating of the substrate, also not The active gas may be introduced in the step of stabilizing the flow rate when introducing the active gas. That is, before introducing the high melting point metal-containing source gas, a substrate heating step of heating the substrate at a predetermined heating temperature, and introducing a non-reactive gas to tantalum oxide while maintaining the substrate temperature to stabilize the flow rate A NH 3 gas is introduced in the substrate heating step or the flow rate stabilizing step. Preferably, the heating temperature of the substrate is 400 ° C. or more and 700 ° C. or less.
【００２４】本発明の更に好適な実施態様では、流量安
定化ステップに続いて、高融点金属含有ソースガスを導
入して、ＣＶＤ−高融点金属窒化膜を成膜するステップ
と、ＣＶＤ−高融点金属窒化膜の成膜ステップの後半で
は、ＮＨ3 ガスの分圧を高くして、ＮＨ3 ガスによる熱
処理を施すステップとを有する。また、酸化タンタルに
対する非反応性ガスとして、アルゴンガスを含む希ガ
ス、窒素ガス、水素ガス及びそれらの混合ガスのいずれ
かのガスを導入する。In a further preferred embodiment of the present invention, the flow rate stabilizing step is followed by a step of introducing a high melting point metal-containing source gas to form a CVD-high melting point metal nitride film; later in the deposition step of the metal nitride film, by increasing the partial pressure of NH 3 gas, and a step of performing heat treatment according to the NH 3 gas. As a non-reactive gas for tantalum oxide, any one of a rare gas including an argon gas, a nitrogen gas, a hydrogen gas, and a mixed gas thereof is introduced.
【００２５】本発明方法は、ＣＶＤ−高融点金属窒化膜
の成膜に制約なく適用でき、例えば高融点金属窒化膜と
してＣＶＤ−ＴｉＮ膜の成膜に好適である。その際に
は、チタン含有ソースガスとして、四塩化チタン（Ｔｉ
Ｃｌ4 ）、テトラキス・ジエチル・アミノ・チタン・
（ＴＤＭＡＴ）及びテトラキス・ジエチル・アミン（Ｔ
ＤＥＡＴ）の少なくとも一種類のガスを導入する。ま
た、ＣＶＤ−ＷＮ膜の成膜にも好適であって、その際に
は、タングステン含有ソースガスとして、ＷＦ6 ガスを
導入する。The method of the present invention can be applied without limitation to the formation of a CVD-high melting point metal nitride film, and is suitable for forming a CVD-TiN film as a high melting point metal nitride film, for example. In that case, titanium tetrachloride (Ti
Cl 4 ), tetrakis, diethyl, amino, titanium,
(TDMAT) and tetrakis diethylamine (T
At least one gas of DEAT) is introduced. It is also suitable for forming a CVD-WN film, in which case WF 6 gas is introduced as a tungsten-containing source gas.
【００２６】本発明方法は、誘電体膜上にＣＶＤ−高融
点金属窒化膜を有する積層構造を備えている限り、半導
体装置の構成に制約なく適用できるが、好適には、例え
ば容量素子を備え、容量素子の容量絶縁膜が誘電体膜で
あり、容量絶縁膜と容量素子の上部電極との間に介在す
る容量絶縁膜の保護膜がＣＶＤ−高融点金属窒化膜であ
る半導体装置であり、また、ＭＯＳＦＥＴを備え、ＭＯ
ＳＦＥＴのゲート絶縁膜が誘電体膜であり、積層ゲート
電極層の最下層がＣＶＤ−高融点金属窒化膜である半導
体装置等である。The method of the present invention can be applied without limitation to the configuration of a semiconductor device as long as it has a laminated structure having a CVD-refractory metal nitride film on a dielectric film. A semiconductor device in which the capacitive insulating film of the capacitive element is a dielectric film, and the protective film of the capacitive insulating film interposed between the capacitive insulating film and the upper electrode of the capacitive element is a CVD-high melting point metal nitride film; In addition, a MOSFET
There is a semiconductor device or the like in which the gate insulating film of the SFET is a dielectric film and the lowermost layer of the laminated gate electrode layer is a CVD-high melting point metal nitride film.
【００２７】[0027]
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、ＮＭＯＳと容量素子を備えたＤＲＡＭ
のメモリセルの製造に、本発明に係る半導体装置の製造
方法を適用した実施形態の一の例であって、図１（ａ）
から（ｃ）、及び図２（ｄ）と（ｅ）は、それぞれ、本
実施形態例の製造方法を適用して、半導体装置を製造す
る際の基板の断面図である。本実施形態例の製造方法で
は、先ず、図１（ａ）に示すように、ｐ型シリコン基板
１０にフィールド絶縁膜１２を形成してフィールド領域
を区画し、ｎ型不純物をイオン注入して、ソース／ドレ
イン領域１４Ａ、Ｂを形成する。次いで、ゲート酸化膜
として熱酸化ＳｉＯ2 膜１５を成膜し、ＣＶＤ法により
ポリシリコン層１６及びＳｉ3 Ｎ4 膜１８を成膜し、パ
ターニングして、ゲート電極（ワード線）２０を形成す
る。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Embodiment 1 This embodiment is directed to a DRAM including an NMOS and a capacitor.
FIG. 1A is an example of an embodiment in which the method for manufacturing a semiconductor device according to the present invention is applied to the manufacture of the memory cell of FIG.
To (c) and FIGS. 2D and 2E are cross-sectional views of the substrate when the semiconductor device is manufactured by applying the manufacturing method of the embodiment. In the manufacturing method of this embodiment, first, as shown in FIG. 1A, a field insulating film 12 is formed on a p-type silicon substrate 10 to divide a field region, and n-type impurities are ion-implanted. Source / drain regions 14A and 14B are formed. Next, a thermally oxidized SiO 2 film 15 is formed as a gate oxide film, a polysilicon layer 16 and a Si 3 N 4 film 18 are formed by a CVD method, and are patterned to form a gate electrode (word line) 20. .
【００２８】次いで、図１（ｂ）に示すように、ゲート
電極２０上にＳｉ3 Ｎ4 膜をＣＶＤ法により成膜し、エ
ッチバックして、Ｓｉ3 Ｎ4 膜からなるサイドウォール
２２を形成する。続いて、基板全面にＣＶＤ法によりＳ
ｉＯ2 膜２４を成膜し、更に、ＳｉＯ2膜２４を貫通し
てソース／ドレイン領域Ａ、Ｂの一方を露出させるコン
タクトホールを開口する。次いで、基板全面にＣＶＤ法
によりポリシリコン層を成膜し、エッチバックしてコン
タクトホールを埋め込んだコンタクトプラグ２６Ａ、Ｂ
を形成する。Then, as shown in FIG. 1B, a Si 3 N 4 film is formed on the gate electrode 20 by a CVD method and etched back to form a sidewall 22 made of the Si 3 N 4 film. I do. Subsequently, S is formed on the entire surface of the substrate by CVD.
An iO 2 film 24 is formed, and a contact hole that penetrates the SiO 2 film 24 and exposes one of the source / drain regions A and B is opened. Next, a contact plug 26A, B in which a polysilicon layer is formed on the entire surface of the substrate by a CVD method and etched back to fill the contact holes.
To form
【００２９】次に、基板全面にＢＰＳＧ膜２８をＣＶＤ
法により成膜し、更にＢＰＳＧ膜２８を貫通して、コン
タクトプラグ２６Ａの上端面を露出させる接続孔３０を
開口する。続いて、下記の成膜条件で、膜厚７０００Å
のポリシリコン層３２を基板全面にＣＶＤ法により成膜
し、パターニングして容量素子の下部電極３２を形成す
る。尚、下部電極３２には、ＨＳＧ化を施しても良い。成膜条件 基板温度：５５０℃ 圧力 ：２Torr ガス流量：ＳｉＨ4 ／１６００sccm、ＰＨ3 ／６０sccmNext, a BPSG film 28 is formed on the entire surface of the substrate by CVD.
A connection hole 30 is formed through the BPSG film 28 to expose the upper end surface of the contact plug 26A. Subsequently, under the following film forming conditions, the film thickness is 7000Å.
The polysilicon layer 32 is formed on the entire surface of the substrate by the CVD method, and is patterned to form the lower electrode 32 of the capacitor. Incidentally, the lower electrode 32 may be subjected to HSG. Deposition condition substrate temperature: 550 ° C. Pressure: 2 Torr Gas flow rate: SiH 4 / 1600sccm, PH 3 / 60sccm
【００３０】次いで、図２（ｄ）に示すように、下部電
極３２上に以下の条件で２０Å〜２００Åの膜厚、例え
ば膜厚１００ÅのＴａ2 Ｏ5 膜３４をＣＶＤ法により成
膜する。成膜条件 基板温度：４５０℃ 圧力 ：０．５Torr ガス流量：Ｔａ2 Ｏ5 ガス／０．１ｍｌ／分、Ｏ2 ガス
／２ＳLMThen, as shown in FIG. 2D, a Ta 2 O 5 film 34 having a thickness of 20 to 200 °, for example, 100 ° is formed on the lower electrode 32 by the CVD method under the following conditions. Deposition conditions Substrate temperature: 450 ° C. Pressure: 0.5 Torr Gas flow rate: Ta 2 O 5 gas / 0.1 ml / min, O 2 gas / 2 SLM
【００３１】次に、前述の実験例１と同じ条件及び同じ
導入ガスのスケジュールでＣＶＤ法によりＴｉＮ膜３６
を成膜する。即ち、図３のフローチャートに従って、 （１）基板をＣＶＤ成膜装置に送入し、成膜チャンバを
０．１ｍTorrになるように排気する。排気ステップの排
気所要時間は、１０〜６０秒である。 （２）次いで、基板加熱ステップに移行し、４００sccm
の流量で成膜チャンバにＮＨ3 ガスを導入して、ＮＨ3
ガスの分圧（この時点では、チャンバ圧力と同じ）を
０．３Torrに保持し、６００℃になるように基板を加熱
し、その温度に保持する。基板加熱ステップの所要時間
は５０秒から７０秒である。尚、本実施形態例では、基
板加熱ステップでＮＨ3 ガスを導入しているが、必ずし
もこれに限らず、成膜ステップの前であれば良く、流量
安定化ステップでＮＨ3 ガスを導入してもよい。Next, the TiN film 36 was formed by the CVD method under the same conditions and the same introduction gas schedule as in the above-mentioned Experimental Example 1.
Is formed. That is, according to the flowchart of FIG. 3, (1) the substrate is fed into the CVD film forming apparatus, and the film forming chamber is evacuated to 0.1 mTorr. The evacuation time of the evacuation step is 10 to 60 seconds. (2) Then, the process proceeds to the substrate heating step, where
NH at a flow rate of the deposition chamber 3 by introducing gas, NH 3
The partial pressure of the gas (at this point, the same as the chamber pressure) is maintained at 0.3 Torr, the substrate is heated to 600 ° C., and the temperature is maintained. The time required for the substrate heating step is 50 seconds to 70 seconds. In the present embodiment, although introducing NH 3 gas in the substrate heating step, not necessarily limited thereto, as long before the deposition step, by introducing NH 3 gas at a flow rate stabilization step Is also good.
【００３２】（３）次いで、ガス流量の安定化ステップ
に移行する。ガス流量の安定化ステップでは、チャンバ
に導入するガスの流量の変動を収束させて流量を安定さ
せ、ＣＶＤ−ＴｉＮ膜の成膜に移行するまでの暫定期間
である。３０００sccmの流量でＮ2 ガスを成膜チャンバ
に導入すると共にＮＨ3 ガスの流量を１２０sccmに低下
させ、チャンバ圧力を２０Torrに昇圧する。ＮＨ3 ガス
の分圧は０．８Torrである。また、ガス流量の安定化ス
テップの所要時間は１０秒である。(3) Next, the process proceeds to the gas flow stabilization step. The gas flow rate stabilization step is a provisional period until the flow rate of the gas introduced into the chamber is converged to stabilize the flow rate and the process shifts to the formation of a CVD-TiN film. The N 2 gas is introduced into the film forming chamber at a flow rate of 3000 sccm, the flow rate of the NH 3 gas is reduced to 120 sccm, and the chamber pressure is increased to 20 Torr. The partial pressure of the NH 3 gas is 0.8 Torr. The time required for the gas flow stabilization step is 10 seconds.
【００３３】（４）成膜ステップに移行し、チャンバ圧
力を２０Torrに保持しつつ４０sccmの流量でＴｉＣｌ4
ガスを成膜チャンバに導入して、ＣＶＤ−ＴｉＮ膜を成
膜する。成膜ステップの所要時間は１５秒から３０秒で
ある。 （５）チャンバ圧力、及びＮ2 ガスの流量を成膜ステッ
プと同じ条件に保持しつつ、ＴｉＣｌ4 ガスの流量は０
として、ＮＨ3 ガスの流量を１０００sccmに増加して、
ＮＨ3 ガスの分圧を５Torrに昇圧し、ＣＶＤ−ＴｉＮ膜
にＮＨ3 アニールを施し、膜厚１００ÅのＴｉＮ膜を成
膜する。ＮＨ3 アニール・ステップの所要時間は、３０
秒である。 （６）次いで、パージ・ステップに移行し、Ｎ2 ガス以
外のガスの導入を停止し、真空吸引してチャンバ圧力を
０．１ｍTorrに減圧する。パージ・ステップの所要時間
は１０秒から３０秒である。 （７）次いで、Ｎ2 ガスの導入を停止し、続いて排気す
る。(4) The process proceeds to a film forming step, and while maintaining the chamber pressure at 20 Torr, the TiCl 4 is formed at a flow rate of 40 sccm.
A gas is introduced into a film forming chamber to form a CVD-TiN film. The time required for the film forming step is 15 to 30 seconds. (5) While maintaining the chamber pressure and the flow rate of the N 2 gas under the same conditions as in the film forming step, the flow rate of the TiCl 4 gas is set to 0.
As the flow rate of the NH 3 gas is increased to 1000 sccm,
The partial pressure of the NH 3 gas is increased to 5 Torr, NH 3 annealing is performed on the CVD-TiN film, and a TiN film having a thickness of 100 ° is formed. The time required for the NH 3 annealing step is 30
Seconds. (6) Next, the process proceeds to a purge step, in which the introduction of gases other than the N 2 gas is stopped, and the chamber pressure is reduced to 0.1 mTorr by vacuum suction. The duration of the purge step is between 10 and 30 seconds. (7) Next, the introduction of the N 2 gas is stopped, and then the gas is exhausted.
【００３４】次いで、ＴｉＮ膜３６上に、ＣＶＤ法によ
り次の成膜条件で膜厚１８００ÅのＤＯＰＯＳ（リンド
ープト・ポリシリコン）膜３８を成膜する。 基板温度：５５０℃ 圧力 ：２Torr ガス流量：ＳｉＨ4 ／１６００sccm、ＰＨ3 ／６０sccm 以上の工程を経て、図２（ｄ）に示す層構造の基板を得
ることができる。Next, on the TiN film 36, a DOPOS (phosphorus-doped polysilicon) film 38 having a thickness of 1800 ° is formed by the CVD method under the following film forming conditions. Substrate temperature: 550 ° C. Pressure: 2 Torr Gas flow rate: SiH 4/1600 sccm, through a PH 3/60 sccm or more steps, it is possible to obtain a substrate of the layer structure shown in Figure 2 (d).
【００３５】次いで、図２（ｅ）に示すように、Ｔａ2
Ｏ5 膜３４、ＴｉＮ膜３６及びＤＯＰＯＳ膜３８をパタ
ーニングして容量素子４０を形成する。次いで、基板全
面にＢＰＳＧ膜４２をＣＶＤ法により成膜し、平坦化す
る。ＢＰＳＧ膜４２に代えて、ＰＳＧ膜、ＢＳＧ膜、又
はＳｉＯ2 膜でも良い。平坦化は、リフロー、エッチバ
ック、又はＣＭＰ法のいずれかの方法により行う。次い
で、ＢＰＳＧ膜４２を貫通して、コンタクトプラグ２６
Ｂの上端面を露出させる接続孔４４を開口する。更に基
板全面にタングステン（Ｗ）膜をＣＶＤ法により成膜
し、エッチバック又はＣＭＰ法でＢＰＳＧ膜４２上のＷ
膜を除去して接続孔４４を埋め込んだＷプラグ４６を形
成する。[0035] Then, as shown in FIG. 2 (e), Ta 2
The capacitive element 40 is formed by patterning the O 5 film 34, the TiN film 36, and the DOPOS film 38. Next, a BPSG film 42 is formed on the entire surface of the substrate by a CVD method, and is flattened. Instead of the BPSG film 42, a PSG film, a BSG film, or a SiO 2 film may be used. The planarization is performed by any of reflow, etch back, and CMP. Next, the contact plug 26 is penetrated through the BPSG film 42.
A connection hole 44 exposing the upper end surface of B is opened. Further, a tungsten (W) film is formed on the entire surface of the substrate by a CVD method, and the tungsten (W) film on the BPSG film 42 is etched back or CMP.
The film is removed to form a W plug 46 in which the connection hole 44 is buried.
【００３６】続いて、ＣＶＤ−Ｗ膜又はＡｌ膜、Ａｕ膜
を基板全面に堆積して、ビット線４８を形成し、必要に
応じてその上にパッシベーション膜（図示せず）を成膜
する。これにより、図２（ｅ）に示す、容量素子とＮＭ
ＯＳとを備えた半導体装置４９を作製することができ
る。Subsequently, a CVD-W film, an Al film, or an Au film is deposited on the entire surface of the substrate to form a bit line 48, and a passivation film (not shown) is formed thereon as required. As a result, the capacitor and the NM shown in FIG.
The semiconductor device 49 including the OS can be manufactured.
【００３７】実施形態例２ 本実施形態例は、Ｔａ2 Ｏ5 膜からなるゲート絶縁膜
と、ＴｉＮ膜及びＤＯＰＯＳ膜の積層膜からなるゲート
電極とを有するＮＭＯＳを備えた備えた半導体装置の製
造に、本発明に係る半導体装置の製造方法を適用した実
施形態の一の例である。図４（ａ）及び（ｂ）と図５
（ｃ）及び（ｄ）は、それぞれ、本実施形態例の製造方
法を適用して、上述の半導体装置を製造する際の基板の
断面図である。本実施形態例の製造方法では、先ず、実
施形態例１と同様にして、図４（ａ）に示すように、ｐ
型シリコン基板５０にフィールド絶縁膜５２を形成して
フィールド領域を区画し、ｎ型不純物をイオン注入し
て、ソース／ドレイン領域５４Ａ、Ｂを形成する。ｐ型
シリコン基板５０は、シリコン基板中に設けられたｐ型
ウェルでも良い。 Embodiment 2 This embodiment is directed to the manufacture of a semiconductor device provided with an NMOS having a gate insulating film made of a Ta 2 O 5 film and a gate electrode made of a laminated film of a TiN film and a DOPOS film. Next, an example of an embodiment to which a method of manufacturing a semiconductor device according to the present invention is applied. FIGS. 4A and 4B and FIG.
(C) and (d) are cross-sectional views of the substrate when the above-described semiconductor device is manufactured by applying the manufacturing method of the present embodiment. In the manufacturing method according to the present embodiment, first, as in the first embodiment, as shown in FIG.
A field insulating film 52 is formed on the type silicon substrate 50 to divide a field region, and n-type impurities are ion-implanted to form source / drain regions 54A and 54B. The p-type silicon substrate 50 may be a p-type well provided in the silicon substrate.
【００３８】次いで、ゲート酸化膜として熱酸化ＳｉＯ
2 膜５５を成膜し、ＣＶＤ法によりポリシリコン層５６
を成膜し、パターニングして、ゲート電極（ワード線）
形成領域６０を形成する。ポリシリコン層５６は、ゲー
ト長を規定するためのダミーであって、後述するよう
に、熱酸化ＳｉＯ2 膜５５及びポリシリコン層５６を除
去して、ワード線とは別構成のゲート電極を形成する。
次いで、ゲート形成領域６０上にＳｉ3 Ｎ4 膜をＣＶＤ
法により成膜し、エッチバックして、Ｓｉ3 Ｎ4 膜から
なるサイドウォール６２を形成し、更に基板全面にＣＶ
Ｄ法によりＳｉＯ2 膜６４を成膜する。続いて、ポリシ
リコン層５６が露出するようにＳｉＯ2 膜６４をエッチ
バックして、図４（ａ）に示す基板を得る。Next, thermally oxidized SiO 2 is used as a gate oxide film.
2 A film 55 is formed, and a polysilicon layer 56 is formed by a CVD method.
Is formed and patterned to form a gate electrode (word line)
The formation region 60 is formed. The polysilicon layer 56 is a dummy for defining a gate length. As will be described later, the thermally oxidized SiO 2 film 55 and the polysilicon layer 56 are removed to form a gate electrode having a structure different from a word line. I do.
Next, a Si 3 N 4 film is formed on the gate formation region 60 by CVD.
A film 62 is formed by a method and etched back to form a sidewall 62 made of a Si 3 N 4 film.
The SiO 2 film 64 is formed by the method D. Subsequently, the SiO 2 film 64 is etched back so that the polysilicon layer 56 is exposed, thereby obtaining the substrate shown in FIG.
【００３９】次に、図４（ｂ）に示すように、ウェット
エッチング法により、熱酸化ＳｉＯ 2 膜５５及びポリシ
リコン層５６を除去して、ゲート形成領域６０を開口す
る。Next, as shown in FIG.
Thermally oxidized SiO by etching method TwoFilm 55 and policy
The recon layer 56 is removed to open the gate formation region 60.
You.
【００４０】次いで、図５（ｃ）に示すように、実施形
態例１と同様にして、Ｔａ2 Ｏ5 膜６６及びＴｉＮ膜６
８を成膜する。続いて、ＴｉＮ膜６８上にＤＯＰＯＳ膜
７０を成膜する。尚、ＤＯＰＯＳ膜７０に代えて、Ｗ−
ＣＶＤ膜、ポリサイド膜でも良い。Next, as shown in FIG. 5C, the Ta 2 O 5 film 66 and the TiN film 6 are formed in the same manner as in the first embodiment.
8 is formed. Subsequently, a DOPOS film 70 is formed on the TiN film 68. Incidentally, instead of the DOPOS film 70, W-
A CVD film or a polycide film may be used.
【００４１】次いで、図５（ｄ）に示すように、ＤＯＰ
ＯＳ膜７０、ＴｉＮ膜６８、及びＴａ2 Ｏ5 膜６６をエ
ッチングして、ゲート電極７２を形成する。ＤＯＰＯＳ
膜７０上にＢＰＳＧ膜７４を成膜し、続いてＢＰＳＧ膜
７４を貫通してソース／ドレイン領域５４Ａ、Ｂをそれ
ぞれ露出させるコンタクトホールを開口し、次いで実施
形態例１と同様にＷプラグ７６及びＷ配線７８を形成す
る。これにより、図５（ｄ）に示すように、ゲート絶縁
膜としてＴａ2 Ｏ5 膜６６を、ゲート電極としてＴｉＮ
膜６８とＤＯＰＯＳ膜７０との積層膜を備えたＮＭＯＳ
を有する半導体装置７９を得ることができる。尚、ＢＰ
ＳＧ膜７４に代えて、ＰＳＧ膜、ＢＳＧ膜、又はＳｉＯ
2 膜でも良い。配線７４は、Ｗに代えてＡｌやＡｕでも
良い。Next, as shown in FIG.
The OS film 70, the TiN film 68, and the Ta 2 O 5 film 66 are etched to form a gate electrode 72. DOPOS
A BPSG film 74 is formed on the film 70, contact holes are formed through the BPSG film 74 to expose the source / drain regions 54A and 54B, and then the W plug 76 and the W plug 76 are formed as in the first embodiment. A W wiring 78 is formed. As a result, as shown in FIG. 5D, the Ta 2 O 5 film 66 is used as a gate insulating film, and the TiN film is used as a gate electrode.
NMOS having a laminated film of a film 68 and a DOPOS film 70
Can be obtained. In addition, BP
Instead of the SG film 74, a PSG film, BSG film, or SiO
Two films may be used. The wiring 74 may be made of Al or Au instead of W.
【００４２】実施形態例３ 本実施形態例は、本発明に係る半導体装置の製造方法の
実施形態の更に別の例であって、図６は本実施形態例の
方法で製造した半導体装置の断面を示す模式図である。
図７は、本実施形態例でＣＶＤ−ＷＮ膜を成膜する際の
チャンバ圧力及び導入ガスのスケジュールを示すフロー
チャートである。実施形態例１の製造方法では、ＴｉＮ
膜３６に代えてＷＮ膜８０、及び、ＤＯＰＯＳ膜３８に
代えてＷ膜８２を成膜することを除いて、実施形態例１
と同様にして、半導体装置を製造する。これにより、容
量絶縁膜としてＴａ2 Ｏ5 膜３４を有する容量素子と、
ＮＭＯＳとを備えた半導体装置８４を製造することがで
きる。 Embodiment 3 This embodiment is still another example of the embodiment of the method of manufacturing a semiconductor device according to the present invention. FIG. 6 is a sectional view of a semiconductor device manufactured by the method of this embodiment. FIG.
FIG. 7 is a flowchart showing a chamber pressure and a schedule of an introduced gas when a CVD-WN film is formed in this embodiment. In the manufacturing method of the first embodiment, TiN
Embodiment 1 except that a WN film 80 is formed instead of the film 36 and a W film 82 is formed instead of the DOPOS film 38.
A semiconductor device is manufactured in the same manner as described above. As a result, a capacitive element having the Ta 2 O 5 film 34 as a capacitive insulating film,
The semiconductor device 84 including the NMOS can be manufactured.
【００４３】尚、ＷＮ膜８０を成膜する際には、図７に
示すフローチャートに従って、ＣＶＤ法により成膜す
る。 （１）基板をＣＶＤ成膜装置に送入し、成膜チャンバを
０．１ｍTorrになるように排気する。排気ステップの排
気所要時間は、１０〜６０秒である。 （２）次いで、基板加熱ステップに移行し、１００sccm
の流量で成膜チャンバにＮＨ3 ガスを導入して、ＮＨ3
ガスの分圧（この時点では、チャンバ圧力と同じ）を
０．３Torrに保持し、４００℃から５００℃、例えば４
５０℃になるように基板を加熱し、その温度に保持す
る。基板加熱ステップの所要時間は５０秒から７０秒で
ある。尚、本実施形態例では、基板加熱ステップでＮＨ
3 ガスを導入しているが、必ずしもこれに限らず、成膜
ステップの前であれば良く、流量安定化ステップでＮＨ
3 ガスを導入してもよい。When forming the WN film 80, the WN film 80 is formed by the CVD method according to the flowchart shown in FIG. (1) The substrate is fed into the CVD film forming apparatus, and the film forming chamber is evacuated to 0.1 mTorr. The evacuation time of the evacuation step is 10 to 60 seconds. (2) Next, the process proceeds to the substrate heating step, and
NH at a flow rate of the deposition chamber 3 by introducing gas, NH 3
The partial pressure of the gas (at this point, the same as the chamber pressure) is maintained at 0.3 Torr, and 400 to 500 ° C., for example, 4 Torr.
The substrate is heated to 50 ° C. and kept at that temperature. The time required for the substrate heating step is 50 seconds to 70 seconds. In the embodiment, NH is used in the substrate heating step.
Although three gases are introduced, the present invention is not limited to this, and may be any time before the film forming step.
Three gases may be introduced.
【００４４】（３）次いで、ガス流量の安定化ステップ
に移行する。ガス流量の安定化ステップでは、チャンバ
に導入するガスの流量の変動を収束させて流量を安定さ
せ、ＣＶＤ−ＷＮ膜の成膜に移行するまでの暫定期間で
ある。１０００sccmの流量でＮ 2 ガスを成膜チャンバに
導入すると共にＮＨ3 ガスの流量を１００sccmに保持
し、チャンバ圧力を３Torrに昇圧する。ＮＨ3 ガスの分
圧は０．３Torrである。また、ガス流量の安定化ステッ
プの所要時間は１０秒である。(3) Next, a gas flow stabilization step
Move to In the gas flow stabilization step, the chamber
Stabilizes flow by converging fluctuations in the flow of gas introduced into the
In the interim period until the transition to CVD-WN film formation.
is there. N at a flow rate of 1000 sccm TwoGas into deposition chamber
Introduction and NHThreeKeep gas flow at 100sccm
Then, the chamber pressure is increased to 3 Torr. NHThreeMinute of gas
The pressure is 0.3 Torr. In addition, the gas flow stabilization step
The time required for the loop is 10 seconds.
【００４５】（４）成膜ステップに移行し、チャンバ圧
力を３Torrに保持しつつ１０sccmの流量でＷＦ6 ガスを
成膜チャンバに導入して、ＣＶＤ−ＷＮ膜を成膜する。
成膜ステップの所要時間は１５秒から３０秒である。 （５）チャンバ圧力、及びＮ2 ガスの流量を成膜ステッ
プと同じ条件に保持しつつ、ＷＦ6 ガスの流量は０とし
て、ＮＨ3 ガスの流量を１０００sccmに増加して、ＮＨ
3 ガスの分圧を５Torrに昇圧し、ＣＶＤ−ＷＮ膜にＮＨ
3 アニールを施し、膜厚１００ÅのＷＮ膜を成膜する。
ＮＨ3 アニール・ステップの所要時間は、３０秒であ
る。 （６）次いで、パージ・ステップに移行し、Ｎ2 ガス以
外のガスの導入を停止し、真空吸引してチャンバ圧力を
０．１ｍTorrに減圧する。パージ・ステップの所要時間
は１０秒から３０秒である。 （７）次いで、Ｎ2 ガスの導入を停止し、続いて排気す
る。(4) The process proceeds to a film forming step, in which a WF 6 gas is introduced into the film forming chamber at a flow rate of 10 sccm while maintaining the chamber pressure at 3 Torr, and a CVD-WN film is formed.
The time required for the film forming step is 15 to 30 seconds. (5) While maintaining the chamber pressure and the flow rate of the N 2 gas under the same conditions as those of the film forming step, the flow rate of the WF 6 gas is set to 0, and the flow rate of the NH 3 gas is increased to 1000 sccm, and the NH 3 gas is increased.
The partial pressure of the three gases is increased to 5 Torr, and NH is added to the CVD-WN film.
3 Annealing is performed to form a WN film having a thickness of 100 °.
The time required for the NH 3 annealing step is 30 seconds. (6) Next, the process proceeds to a purge step, in which the introduction of gases other than the N 2 gas is stopped, and the chamber pressure is reduced to 0.1 mTorr by vacuum suction. The duration of the purge step is between 10 and 30 seconds. (7) Next, the introduction of the N 2 gas is stopped, and then the gas is exhausted.
【００４６】実施形態例１から３の製造方法に従って、
半導体装置４９、７９、８４と同じ構成の試料半導体装
置を作製し、リーク電流を測定したところ、実験例１及
び実験例５と同様にリーク電流が小さいことが確認でき
た。According to the manufacturing methods of Embodiments 1 to 3,
When a sample semiconductor device having the same configuration as the semiconductor devices 49, 79, and 84 was manufactured and the leak current was measured, it was confirmed that the leak current was small as in Experimental Examples 1 and 5.
【００４７】[0047]
【発明の効果】本発明によれば、高融点金属含有ソース
ガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶ
Ｄ法により成膜する際、高融点金属含有ソースガスを導
入する前に、１．０Torr以下０．１Torr以上のＮＨ3 ガ
ス分圧のＮＨ3 ガス雰囲気内で、誘電体膜が形成された
基板を所定の加熱温度で加熱することにより、誘電体膜
のリーク電流を小さくし、特性の良好な半導体装置を製
造することができる。According to the present invention, a source gas containing a refractory metal is introduced to deposit a refractory metal nitride film on a dielectric film.
When forming the D method, prior to introducing the refractory metal-containing source gas, in the NH 3 gas atmosphere 1.0Torr following 0.1Torr or more of the NH 3 gas partial pressure, the dielectric film is formed substrate Is heated at a predetermined heating temperature, the leakage current of the dielectric film is reduced, and a semiconductor device having good characteristics can be manufactured.
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態
例１の製造方法を適用して、半導体装置を製造する際の
基板の断面図である。FIGS. 1A to 1C are cross-sectional views of a substrate when a semiconductor device is manufactured by applying the manufacturing method according to the first embodiment.
【図２】図２（ｄ）と（ｅ）は、それぞれ、図１（ｃ）
に続いて、実施形態例１の製造方法を適用して、半導体
装置を製造する際の基板の断面図である。FIGS. 2 (d) and (e) are respectively FIGS. 1 (c)
FIG. 10 is a cross-sectional view of the substrate when manufacturing the semiconductor device by applying the manufacturing method according to the first embodiment.
【図３】実施形態例１でＣＶＤ−ＴｉＮ膜を成膜する際
のチャンバ圧力及び導入ガスのスケジュールを示すフロ
ーチャートである。FIG. 3 is a flowchart illustrating a chamber pressure and a schedule of an introduced gas when a CVD-TiN film is formed in the first embodiment.
【図４】図４（ａ）及び（ｂ）は、それぞれ、実施形態
例２の製造方法を適用して、半導体装置を製造する際の
基板の断面図である。FIGS. 4A and 4B are cross-sectional views of a substrate when a semiconductor device is manufactured by applying the manufacturing method according to the second embodiment.
【図５】図５（ｃ）及び（ｄ）は、それぞれ、図４
（ｂ）に続いて、実施形態例２の製造方法を適用して、
半導体装置を製造する際の基板の断面図である。FIGS. 5 (c) and (d) are FIGS.
Subsequent to (b), by applying the manufacturing method of the second embodiment,
It is sectional drawing of the board | substrate at the time of manufacturing a semiconductor device.
【図６】実施形態例３の方法で製造した半導体装置の断
面を示す模式図である。FIG. 6 is a schematic view showing a cross section of a semiconductor device manufactured by the method of the third embodiment.
【図７】実施形態例３でＣＶＤ−ＷＮ膜を成膜する際の
チャンバ圧力及び導入ガスのスケジュールを示すフロー
チャートである。FIG. 7 is a flowchart illustrating a schedule of a chamber pressure and an introduced gas when a CVD-WN film is formed in a third embodiment.
【図８】図８（ａ）から（ｃ）は、それぞれ、従来の方
法に従って、Ｔａ2 Ｏ5 膜を容量絶縁膜とする容量素子
を作製する際の基本的工程毎の基板断面を示す模式図で
ある。FIGS. 8A to 8C are schematic views showing a substrate cross section in each of basic steps when manufacturing a capacitive element using a Ta 2 O 5 film as a capacitive insulating film according to a conventional method. FIG.
【図９】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜す
る際のガスの導入スケジュールを示すグラフである。FIG. 9 is a graph showing a gas introduction schedule when a CVD-TiN film is formed according to a conventional method.
【図１０】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜
する際のガスの別の導入スケジュールを示すグラフであ
る。FIG. 10 is a graph showing another gas introduction schedule when a CVD-TiN film is formed according to a conventional method.
【図１１】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜
する際のガスの更に別の導入スケジュールを示すグラフ
である。FIG. 11 is a graph showing still another gas introduction schedule when forming a CVD-TiN film according to a conventional method.
【図１２】実験例での試料ウェルの断面構成を示し、か
つ実験方法を示す模式図である。FIG. 12 is a schematic diagram illustrating a cross-sectional configuration of a sample well in an experimental example and illustrating an experimental method.
１ シリコン基板 ２ 絶縁膜 ３ 下部電極 ４ 容量絶縁膜 ５ ＣＶＤ−ＴｉＮ膜 ６ ポリシリコン膜 ７ プレート電極 １０ ｐ型シリコン基板 １２ フィールド絶縁膜 １４ ソース／ドレイン領域 １５ 熱酸化ＳｉＯ2 膜 １６ ポリシリコン層 １８ Ｓｉ3 Ｎ4 膜 ２０ ゲート電極（ワード線） ２２ サイドウォール ２４ ＳｉＯ2 膜 ２６ コンタクトプラグ ２８ ＢＰＳＧ膜 ３０ 接続孔 ３２ ポリシリコン層／下部電極 ３４ Ｔａ2 Ｏ5 膜 ３６ ＴｉＮ膜 ３８ ＤＯＰＯＳ膜 ４０ 容量素子 ４２ ＢＰＳＧ膜 ４４ 接続孔 ４６ Ｗプラグ ４８ ビット線 ４９ 半導体装置 ５０ ｐ型シリコン基板 ５２ フィールド絶縁膜 ５４ ソース／ドレイン領域 ５５ 熱酸化ＳｉＯ2 膜 ５６ ポリシリコン層 ６０ ゲート形成領域 ６２ サイドウォール ６４ ＳｉＯ2 膜 ６６ Ｔａ2 Ｏ5 膜 ６８ ＴｉＮ膜 ７０ ＤＯＰＯＳ膜 ７２ ゲート電極 ７４ ＢＰＳＧ膜 ７６ Ｗプラグ ７８ Ｗ配線 ７９ 半導体装置 ８０ ＷＮ膜 ８２ Ｗ膜Reference Signs List 1 silicon substrate 2 insulating film 3 lower electrode 4 capacitance insulating film 5 CVD-TiN film 6 polysilicon film 7 plate electrode 10 p-type silicon substrate 12 field insulating film 14 source / drain region 15 thermally oxidized SiO 2 film 16 polysilicon layer 18 Si 3 N 4 film 20 Gate electrode (word line) 22 Side wall 24 SiO 2 film 26 Contact plug 28 BPSG film 30 Connection hole 32 Polysilicon layer / lower electrode 34 Ta 2 O 5 film 36 TiN film 38 DOPOS film 40 Capacitive element 42 BPSG film 44 connection hole 46 W plug 48 bit line 49 semiconductor device 50 p-type silicon substrate 52 field insulating film 54 source / drain region 55 thermally oxidized SiO 2 film 56 polysilicon layer 60 gate forming region 62 sidewall 64 SiO 2 film 66 Ta 2 5 film 68 TiN film 70 DOPOS film 72 gate electrode 74 BPSG film 76 W plugs 78 W wiring 79 semiconductor device 80 WN film 82 W film
フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB18 CC01 EE05 EE12 EE16 FF16 GG16 5F058 BC03 BD05 BF23 BF33 BH01 BH20 BJ01 BJ10 5F083 AD21 AD24 AD60 AD62 GA30 JA06 JA39 JA40 MA06 MA17 PR00 PR21 PR33 Continued on the front page F term (reference) 4M104 AA01 BB01 BB18 CC01 EE05 EE12 EE16 FF16 GG16 5F058 BC03 BD05 BF23 BF33 BH01 BH20 BJ01 BJ10 5F083 AD21 AD24 AD60 AD62 GA30 JA06 JA39 JA40 MA06 MA17 PR00 PR21 PR33
Claims (10)
膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構
造を備えた半導体装置の製造方法であって、高融点金属
含有ソースガスを導入して、高融点金属窒化膜を誘電体
膜上にＣＶＤ法により成膜する際、 高融点金属含有ソースガスを導入する前に、１．０Torr
以下０．１Torr以上のＮＨ3 ガス分圧のＮＨ3 ガス雰囲
気内で、誘電体膜が形成された基板を所定の加熱温度で
加熱することを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device having a laminated structure of a dielectric film made of a metal oxide and a CVD-refractory metal nitride film formed on the dielectric film, comprising: When the high melting point metal nitride film is formed on the dielectric film by the CVD method by introducing the high melting point metal-containing source gas, 1.0 Torr before introducing the high melting point metal containing source gas.
The following 0.1Torr more NH 3 in NH 3 gas atmosphere at a gas partial pressure, a method of manufacturing a semiconductor device, which comprises heating the substrate to the dielectric film is formed at a predetermined heating temperature.
2 Ｏ5 ）膜であることを特徴とする請求項１に記載の半
導体装置の製造方法。2. The method according to claim 1, wherein the dielectric film is made of tantalum oxide (Ta).
2. The method for manufacturing a semiconductor device according to claim 1, wherein the film is a 2 O 5 ) film.
に、 基板を所定の加熱温度で加熱する基板加熱ステップと、 基板温度を保持しつつ酸化タンタルに対する非反応性ガ
スを導入して、流量を安定化させる流量安定化ステップ
とを備え、基板加熱ステップ又は流量安定化ステップで
ＮＨ3 ガスを導入することを特徴とする請求項１又は２
に記載の半導体装置の製造方法。3. A substrate heating step of heating the substrate at a predetermined heating temperature before introducing the refractory metal-containing source gas; and introducing a non-reactive gas for tantalum oxide while maintaining the substrate temperature. And a flow rate stabilizing step for stabilizing the pressure, wherein NH 3 gas is introduced in the substrate heating step or the flow rate stabilizing step.
13. The method for manufacturing a semiconductor device according to item 5.
℃以下の温度であることを特徴とする請求項１から３の
いずれか１項に記載の半導体装置の製造成膜方法。4. The heating temperature of the substrate is 400 ° C. or more and 700 ° C.
4. The method according to claim 1, wherein the temperature is equal to or lower than a degree C. 5.
金属窒化膜を成膜するステップと、 ＣＶＤ−高融点金属窒化膜の成膜ステップの後半では、
ＮＨ3 ガスの分圧を高くして、ＮＨ3 ガスによる熱処理
を施すステップとを有することを特徴とする請求項１か
ら４のいずれか１項に記載の半導体装置の製造方法。5. A step of introducing a source gas containing a high melting point metal to form a CVD-high melting point metal nitride film after the flow rate stabilizing step, and a step of forming a CVD-high melting point metal nitride film. In the second half,
By increasing the partial pressure of NH 3 gas, a method of manufacturing a semiconductor device according to claim 1, any one of 4, characterized in that a step of performing heat treatment according to the NH 3 gas.
て、アルゴンガスを含む希ガス、窒素ガス、水素ガス及
びそれらの混合ガスのいずれかのガスを導入することを
特徴とする請求項３から５のうちのいずれか１項に記載
の半導体装置の製造方法。6. The method according to claim 3, wherein any one of a rare gas including an argon gas, a nitrogen gas, a hydrogen gas, and a mixed gas thereof is introduced as a non-reactive gas for the tantalum oxide. A method for manufacturing a semiconductor device according to any one of the preceding claims.
チタン含有ソースガスとして、四塩化チタン（ＴｉＣｌ
4 ）、テトラキス・ジエチル・アミノ・チタン・（ＴＤ
ＭＡＴ）及びテトラキス・ジエチル・アミン（ＴＤＥＡ
Ｔ）の少なくとも一種類のガスを導入することを特徴と
する請求項１から６のいずれか１項に記載の半導体装置
の製造方法。7. The refractory metal nitride film is a TiN film,
As a titanium-containing source gas, titanium tetrachloride (TiCl
4 ), tetrakis / diethyl / amino / titanium / (TD
MAT) and tetrakis diethylamine (TDEA)
7. The method for manufacturing a semiconductor device according to claim 1, wherein at least one kind of gas of T) is introduced.
ングステン含有ソースガスとして、ＷＦ6 ガスを導入す
ることを特徴とする請求項１から７のいずれか１項に記
載の半導体装置の製造方法。8. The semiconductor device according to claim 1, wherein the refractory metal nitride film is a WN film, and WF 6 gas is introduced as a tungsten-containing source gas. Production method.
が容量素子の容量絶縁膜であり、ＣＶＤ−高融点金属窒
化膜が、容量絶縁膜と容量素子の上部電極との間に介在
する容量絶縁膜の保護膜であることを特徴とする請求項
１から８のうちのいずれか１項に記載の半導体装置の製
造方法。9. A semiconductor device comprising a capacitor, a dielectric film serving as a capacitor insulating film of the capacitor, and a CVD-high melting point metal nitride film interposed between the capacitor insulating film and an upper electrode of the capacitor. 9. The method of manufacturing a semiconductor device according to claim 1, wherein the method is a protective film of a capacitance insulating film.
電体膜がＭＯＳＦＥＴのゲート絶縁膜、ＣＶＤ−高融点
金属窒化膜がゲート絶縁膜上に形成されている積層ゲー
ト電極層の最下層であることを特徴とする請求項１から
９のうちのいずれか１項に記載の半導体装置の製造方
法。10. A semiconductor device comprising a MOSFET, a dielectric film being a gate insulating film of the MOSFET, and a CVD-refractory metal nitride film being a lowermost layer of a laminated gate electrode layer formed on the gate insulating film. The method of manufacturing a semiconductor device according to claim 1, wherein:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05518599A JP3563288B2 (en) | 1999-03-03 | 1999-03-03 | Method for manufacturing semiconductor device |
| KR1019990053274A KR100347400B1 (en) | 1998-11-27 | 1999-11-27 | A method for manufacturing a semiconductor device |
| US09/450,351 US20020006739A1 (en) | 1998-11-27 | 1999-11-29 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05518599A JP3563288B2 (en) | 1999-03-03 | 1999-03-03 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252443A true JP2000252443A (en) | 2000-09-14 |
| JP3563288B2 JP3563288B2 (en) | 2004-09-08 |
Family
ID=12991666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05518599A Expired - Fee Related JP3563288B2 (en) | 1998-11-27 | 1999-03-03 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563288B2 (en) |
-
1999
- 1999-03-03 JP JP05518599A patent/JP3563288B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3563288B2 (en) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247059B2 (en) | Method for manufacturing an integrated circuit capacitor using a tantalum pentoxide layer | |
| US7029985B2 (en) | Method of forming MIS capacitor | |
| US20110233778A1 (en) | Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance | |
| US6872639B2 (en) | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers | |
| US7382014B2 (en) | Semiconductor device with capacitor suppressing leak current | |
| US6613669B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| US20030235947A1 (en) | Method for fabricating capacitor in semiconductor device | |
| US20010041442A1 (en) | Fabrication process of semiconductor device with titanium film. | |
| KR100347400B1 (en) | A method for manufacturing a semiconductor device | |
| KR100406546B1 (en) | Method for fabricating capacitor | |
| JP3563288B2 (en) | Method for manufacturing semiconductor device | |
| KR100422596B1 (en) | Method for fabricating capacitor | |
| JP2000150826A (en) | Method for manufacturing semiconductor integrated circuit device | |
| KR100414868B1 (en) | Method for fabricating capacitor | |
| JP3045158B1 (en) | Method for forming CVD-TiN film | |
| KR100444303B1 (en) | A method for forming a capacitor of a semiconductor device | |
| US6632683B2 (en) | Method for forming a capacitor of a semiconductor device | |
| KR20040086858A (en) | A method for forming a bit line of semiconductor device | |
| KR100359784B1 (en) | Method for Fabricating Capacitor of Semiconductor Device | |
| JPH04356945A (en) | Manufacture of semiconductor device | |
| KR20090056673A (en) | Electrode Formation Method of Semiconductor Device | |
| KR20040001882A (en) | Method for forming ruthenium and method for fabricating capacitor using the same | |
| KR20050099113A (en) | Method for forming a cylindrical capacitor in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |