JP2000252458A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JP2000252458A
JP2000252458A JP11056788A JP5678899A JP2000252458A JP 2000252458 A JP2000252458 A JP 2000252458A JP 11056788 A JP11056788 A JP 11056788A JP 5678899 A JP5678899 A JP 5678899A JP 2000252458 A JP2000252458 A JP 2000252458A
Authority
JP
Japan
Prior art keywords
insulating film
aluminum
layer
film
composition ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11056788A
Other languages
English (en)
Other versions
JP4224737B2 (ja
Inventor
Toshiharu Imanaga
俊治 今永
Masateru Hara
昌輝 原
Fumihiko Nakamura
中村　　文彦
Hiroharu Kawai
弘治 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP05678899A priority Critical patent/JP4224737B2/ja
Publication of JP2000252458A publication Critical patent/JP2000252458A/ja
Application granted granted Critical
Publication of JP4224737B2 publication Critical patent/JP4224737B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 絶縁膜を通過するリーク電流を抑制すること
ができるＦＥＴなどの半導体素子を提供する。 【解決手段】 サファイアよりなる基板１１の上にundo
pe−ＡｌＧａＮよりそれぞれなるバッファ層１２および
下地層１３を介してｎ型ＡｌＧａＮよりなる電子供給層
１４およびｎ型ＧａＮよりなる電子走行層１５が順次積
層されている。電子走行層１５の上には絶縁膜１６を介
してゲート電極１７が設けられている。絶縁膜１６はＡ
ｌＮよりなる第１の絶縁膜１６ａとＳｉＯ2 よりなる第
２の絶縁膜１６ｂとが電子走行層１５の側から順に積層
された構造を有している。このように第２の絶縁膜１６
ｂを設けることにより、第１の絶縁膜１６ａのみでは発
生してしまうリーク電流を抑制できる。また、第２の絶
縁膜を備える代わりに、第１の絶縁膜をＡｌの組成比が
異なるＡｌ含有窒化物系ＩＩＩ族ナイトライド化合物半
導体の多層膜により構成するようにしてもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、窒化物系ＩＩＩ−
Ｖ族化合物半導体によりチャネル層が構成されると共
に、チャネル層と制御電極との間に絶縁膜が設けられた
半導体素子に関する。
【０００２】
【従来の技術】窒化物系ＩＩＩ−Ｖ族化合物半導体であ
るガリウムナイトライド（ＧａＮ）はその禁制帯幅が
３．４ｅＶと大きく、間接遷移伝導帯は更にその上２．
０ｅＶ以上のところにあると考えられている。また、Ｇ
ａＮの飽和速度は約２．５×１０7 ｃｍ／ｓであり、他
の半導体であるシリコン（Ｓｉ）やガリウム砒素（Ｇａ
Ａｓ）や炭化ケイ素（ＳｉＣ）に比べて大きい。更に、
ＧａＮの破壊電場は約５×１０6 Ｖ／ｃｍと、ＳｉやＧ
ａＡｓよりも一桁以上大きく、ＳｉＣよりも大きい。そ
れゆえ、ＧａＮは高周波、高温、大電力用半導体素子を
構成する材料として大きな可能性を持つことが予想され
てきた。
【０００３】近年では、このようなＧａＮを用いた半導
体素子の試作例も見られるようになった。例えば、電界
効果トランジスタ（Field Effect Transistor ；ＦＥ
Ｔ）に関しては、ショットキーゲート電界効果トランジ
スタ（Metal-Semiconductor Field Effect Transistor
；ＭＥＳＦＥＴ）あるいは高電子移動度トランジスタ
（High Electron Mobility Transistor ；ＨＥＭＴ）な
どの例が報告されている（例えば、Appl. Phys. Lett.,
62 (1993) p.1786 ; Appl. Phys. Lett., 65 (1994)
p.1121 ; Appl. Phys. Lett., 69 (1996) p.794 ; App
l. Phys. Lett., 68 (1996) p.2849）。更に、最近に至
っては、金属−絶縁体−半導体電界効果トランジスタ
（Metal-Insulator-Semiconductor Field Effect Trans
istor ；ＭＩＳＦＥＴ）の例も報告されている（例え
ば、Electron Lett., 34 (1998) p.592 ; J.Appl. Phy
s., 82 (1997) p.5843 ）。
【０００４】図８は、従来のＧａＮを用いたＭＩＳＦＥ
Ｔの一例を表すものである（Electron Lett., 34 (199
8) p.592 参照）。このＭＩＳＦＥＴは、例えば、サフ
ァイアよりなる基板１０１の上にＧａＮよりなるバッフ
ァ層１０２，不純物を添加していないアルミニウムガリ
ウムナイトライド（undope−ＡｌＧａＮ；undope−は不
純物を添加していないことを表す）よりなる下地層１０
３およびｎ型ＧａＮよりなるチャネル層としての電子走
行層１０４が順次積層され、電子走行層１０４の上には
アルミニウムナイトライド（ＡｌＮ）よりなる絶縁膜１
０５を介して制御電極としてのゲート電極１０６が形成
された構造を有している。電子走行層１０４の上には、
また、ｎ型ＧａＮよりそれぞれなるソース領域１０７お
よびドレイン領域１０８がゲート電極１０６を間に挟む
ように形成されており、それぞれに対応してソース電極
１０９およびドレイン電極１１０がそれぞれ設けられて
いる。これらソース電極１０９およびドレイン電極１１
０はソース領域１０７およびドレイン領域１０８とそれ
ぞれオーミック接触しており、ゲート電極１０６は絶縁
膜１０５と非オーミック接触状態となっている。
【０００５】このような構成を有するＭＩＳＦＥＴは、
化学的および熱的に安定でかつ高抵抗のＡｌＮよりなる
絶縁膜１０５をゲート電極１０６と電子走行層１０４と
の間に有しているので、Ｓｉ系の金属−酸化膜−半導体
電界効果トランジスタ（Metal-Oxide-Semiconductor Fi
eld Effect Transistor ；ＭＯＳＦＥＴ）と同様に反転
層をチャネルとして動作させることが可能であり、入力
振幅を大きくとることができるものと期待されていた
（J.Appl.Phys.; 82 (1997) p.5843参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、ＡｌＮ
よりなる絶縁膜１０５を用いた従来のＭＩＳＦＥＴで
は、ゲート電極１０６に電圧を印加すると電荷が絶縁膜
１０５を通過してしまい、ゲート電極１０６と電子走行
層１０４との間のリーク電流を少なく押さえることが難
しいという問題があった。そのため、ＭＩＳＦＥＴが有
する本来の性能を十分に得ることができなかった。
【０００７】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、絶縁膜を通過するリーク電流を少な
くすることができる半導体素子を提供することにある。
【０００８】
【課題を解決するための手段】本発明による半導体素子
は、チャネル層と制御電極との間に絶縁膜を備えると共
に、チャネル層は、ＩＩＩ族元素であるガリウム，アル
ミニウム，ホウ素およびインジウムからなる群のうちの
少なくとも１種と、Ｖ族元素である窒素，リンおよびヒ
素からなる群のうちの少なくとも窒素とを含む窒化物系
ＩＩＩ−Ｖ族化合物半導体よりなるものであって、絶縁
膜は多層膜により構成されている。
【０００９】本発明による他の半導体素子は、チャネル
層と制御電極との間に絶縁膜を備えると共に、チャネル
層は、ＩＩＩ族元素であるガリウム，アルミニウム，ホ
ウ素およびインジウムからなる群のうちの少なくとも１
種と、Ｖ族元素である窒素，リンおよびヒ素からなる群
のうちの少なくとも窒素とを含む窒化物系ＩＩＩ−Ｖ族
化合物半導体よりなるものであって、絶縁膜はＩＩＩ族
元素としてアルミニウムを少なくとも含む窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体よりなると共に、チャネル層の側
から制御電極の側に向かってアルミニウムの組成比が変
化しているものである。
【００１０】本発明による半導体素子では、絶縁膜が多
層膜により構成されているので、制御電極に電圧が印加
されても、絶縁膜を通過するリーク電流が抑制される。
【００１１】本発明による他の半導体素子では、絶縁膜
がＩＩＩ族元素としてアルミニウムを少なくとも含む窒
化物系ＩＩＩ−Ｖ族化合物半導体よりなると共に、チャ
ネル層の側から制御電極の側に向かってアルミニウムの
組成比が変化しているので、制御電極に電圧が印加され
ても、絶縁膜を通過するリーク電流が抑制される。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１３】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る半導体素子であるＦＥＴの断面構
成を表すものである。このＦＥＴは、例えば、基板１１
の一面に、バッファ層１２を介して下地層１３，電子供
給層１４およびチャネル層としての電子走行層１５が順
次積層された構成を有している。
【００１４】基板１１は例えばサファイアにより構成さ
れており、バッファ層１２などは基板１１のｃ面すなわ
ち劈開（０００１）面に形成されている。バッファ層１
２は、例えば、厚さが５０ｎｍであり、不純物を添加し
ないundope−Ａｌ0.15Ｇａ0.85Ｎにより構成されてい
る。このバッファ層１２は非晶質に近い結晶よりなり、
下地層１３を成長させる際の核となる核形成層（nuclea
tion layer）ともいわれるものである。
【００１５】下地層１３は、例えば、厚さが２μｍであ
り、不純物を添加しないundope−Ａｌ0.15Ｇａ0.85Ｎの
結晶により構成されている。電子供給層１４は、例え
ば、厚さが５ｎｍであり、Ｓｉなどのｎ型不純物が添加
されたｎ型Ａｌ0.15Ｇａ0.85Ｎの結晶により構成されて
いる。この電子供給層１４の不純物濃度は、例えば、２
×１０19／ｃｍ3 程度となっている。電子走行層１５
は、例えば、厚さが１５ｎｍであり、Ｓｉなどのｎ型不
純物が添加されたｎ型ＧａＮの結晶により構成されてい
る。この電子走行層１５の不純物濃度は、例えば、２×
１０19／ｃｍ3 程度となっている。
【００１６】なお、電子走行層１５の不純物濃度と厚さ
とをそれぞれ制御することにより、または、後述するゲ
ート電極１７を構成する金属の種類を変えてゲート電極
１７の仕事関数値を変えることにより、ゲート閾値電圧
を適宜に調節することができる。すなわち、不純物濃度
を高くすればノルマルオン（デプレッションモード；de
pletion mode）となり、不純物濃度を低くすればノルマ
ルオフ（エンハンスメントモード；enhancement mode）
となる。ちなみに、本実施の形態ではデプレッションモ
ードとなっている。
【００１７】電子走行層１５の基板１１と反対側には、
例えば、絶縁膜１６を介して制御電極としてのゲート電
極１７が形成されている。この絶縁膜１６は電子走行層
１５とゲート電極１７との間において積層された多層膜
により構成されており、例えば、電子走行層１５の側に
設けられた第１の絶縁膜１６ａと、第１の絶縁膜１６ａ
とゲート電極１７との間に設けられた第２の絶縁膜１６
ｂとを含んでいる。
【００１８】第１の絶縁膜１６ａは、例えば、厚さが６
ｎｍであり、ＩＩＩ族元素としてアルミニウム（Ａｌ）
を少なくとも含む窒化物系ＩＩＩ−Ｖ族化合物半導体に
より構成されている。具体的には、例えば、不純物を添
加しないundope−ＡｌＮまたはundope−ＡｌＧａＮなど
により構成されている。なお、第１の絶縁膜１６ａを構
成する窒化物系ＩＩＩ−Ｖ族化合物半導体におけるアル
ミニウムの組成比は高い方が好ましい。アルミニウムの
組成比が高いほど絶縁障壁が大きくなると共に、格子不
整合が緩和していない場合にはピエゾ効果による界面の
二次電子生成量が多くなるからである。従って、第１の
絶縁膜１６ａはＡｌＮにより構成される方がより好まし
い。
【００１９】第２の絶縁膜１６ｂは、例えば、厚さが１
０ｎｍであり、アルミニウムを少なくとも含む窒化物系
ＩＩＩ−Ｖ族化合物半導体以外の絶縁体により構成され
ている。具体的には、二酸化ケイ素（ＳｉＯ2 ），窒化
ケイ素（Ｓｉ3 Ｎ4 ）または酸化アルミニウム（Ａｌ2
Ｏ3 ）などにより構成されている。このように、アルミ
ニウム含有窒化物系ＩＩＩ−Ｖ族化合物半導体よりなる
第１の絶縁膜１６ａに加えて、ＳｉＯ2 ，Ｓｉ3 Ｎ4 ま
たはＡｌ2 Ｏ3 などよりなる第２の絶縁膜１６ｂを設け
ているのは、第２の絶縁膜１６ｂにより絶縁膜１６を通
過するリーク電流を抑制するためである。
【００２０】ゲート電極１７は、例えば、絶縁膜１６の
側からニッケル（Ｎｉ）層および金（Ａｕ）層を順次積
層した構成を有しており、絶縁膜１６とは非オーミック
接触状態となっている。
【００２１】電子走行層１５の基板１１と反対側には、
また、例えば、ゲート電極１７を間に挟むように第１の
絶縁膜１６ａを介してソース電極１８とドレイン電極１
９とが離間してそれぞれ設けられている。但し、これら
ソース電極１８およびドレイン電極１９は電子走行層１
５に直接設けられていてもよい。ソース電極１８および
ドレイン電極１９は、例えば、第１の絶縁膜１６ａの側
からチタン（Ｔｉ）層，アルミニウム層，白金（Ｐｔ）
層および金層を順次積層して加熱処理により合金化した
構造をそれぞれ有している。これらソース電極１８およ
びドレイン電極１９は、電子走行層１５とそれぞれオー
ミック接触している。
【００２２】このような構成を有するＦＥＴは、次のよ
うにして製造することができる。
【００２３】まず、例えば、サファイアよりなるｃ面の
基板１１を用意し、水素（Ｈ2 ）ガス雰囲気中において
１０５０℃でクリーニングする。次いで、基板１１の一
面に、例えば、ＭＯＣＶＤ（Metal Organic Chemical V
apor Deposition ）法により温度を５５０℃に下げて原
料ガスを供給しつつ、undope−Ａｌ0.15Ｇａ0.85Ｎより
なるバッファ層１２を成長させる。続いて、このバッフ
ァ層１２の上に、例えば、同じくＭＯＣＶＤ法により温
度を９９０℃に上げて原料ガスを供給しつつ、undope−
Ａｌ0.15Ｇａ0.85Ｎよりなる下地層１３，ｎ型Ａｌ0.15
Ｇａ0.85Ｎよりなる電子供給層１４，ｎ型ＧａＮよりな
る電子走行層１５を順次成長させる。そののち、電子走
行層１５の上に、例えば、同じくＭＯＣＶＤ法により温
度を１０００℃に上げて原料ガスを供給しつつ、undope
−ＡｌＮあるいはundope−ＡｌＧａＮよりなる第１の絶
縁膜１６ａを成長させる。
【００２４】なお、ＭＯＣＶＤにおける原料ガスには、
例えば、ガリウムの原料としてトリメチルガリウム（Ｇ
ａ（ＣＨ3 ）3 ；ＴＭＧ），アルミニウムの原料として
トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ；ＴＭ
Ａ），窒素の原料としてアンモニア（ＮＨ3 ）およびｎ
型不純物の原料としてシラン（ＳｉＨ4 ）をそれぞれ用
いる。各ガスの流量は、例えば、ＴＭＧが４０μｍｏｌ
／ｍｉｎ，ＴＭＡが１０μｍｏｌ／ｍｉｎ，アンモニア
が０．４ｍｏｌ／ｍｉｎおよびシランが約０．０１〜
０．１μｍｏｌ／ｍｉｎである。また、原料ガスと共
に、キャリアガスとして例えば８リットル／ｍｉｎの水
素ガスと８リットル／ｍｉｎの窒素（Ｎ2 ）ガスを流
す。成長圧力は例えば２５０Ｔｏｒｒである。
【００２５】このようにして第１の絶縁膜１６ａを成長
させたのち、この第１の絶縁膜１６ａの上に、例えば、
プラズマＣＶＤ（Chemical Vapor Deposition ）法によ
りＳｉＯ2 などの絶縁体よりなる第２の絶縁膜１６ｂを
形成する。第２の絶縁膜１６ｂを形成したのち、例え
ば、反応性イオンエッチング（Reactive Ion Etching；
ＲＩＥ）法により、ソース電極１８およびドレイン電極
１９の各形成領域にそれぞれ対応して第２の絶縁膜１６
ｂを選択的に除去し、第１の絶縁膜１６ａを露出させ
る。
【００２６】第１の絶縁膜１６ａを選択的に除去したの
ち、露出させた第１の絶縁膜１６ａの上に、例えば、チ
タン層，アルミニウム層，白金層および金層を順次蒸着
し、熱処理により合金化を行い、ソース電極１８および
ドレイン電極１９をそれぞれ形成する。そののち、ソー
ス電極１８とドレイン電極１９との間の第２の絶縁膜１
６ｂの上に、例えば、ニッケル層および金層を順次蒸着
してゲート電極１７を形成する。これにより、図１に示
したＦＥＴが形成される。
【００２７】このＦＥＴは、次のように動作する。
【００２８】このＦＥＴでは、デプレッションモードな
ので、ゲート電極１７に負の電圧を印加すると電子走行
層１５内に空乏層が形成され、ソース電極１８とドレイ
ン電極１９との間に流れるドレイン電流が減る。ここで
は、アルミニウム含有窒化物系ＩＩＩ−Ｖ族化合物半導
体よりなる第１の絶縁膜１６ａとゲート電極１７との間
にアルミニウム含有窒化物系ＩＩＩ−Ｖ族化合物半導体
以外の絶縁体よりなる第２の絶縁膜１６ｂが設けられて
いるので、絶縁膜１６を通過するリーク電流が抑制され
る。
【００２９】なお、ここで具体的な実験結果を示し、こ
のＦＥＴの作用について更に説明する。
【００３０】ここでは、第１の絶縁膜１６ａを厚さ６ｎ
ｍのＡｌＮにより構成すると共に、第２の絶縁膜１６ｂ
を厚さ１０ｎｍのＳｉＯ2 により構成した上述のＦＥＴ
を用意し、ゲート電極１７に印加するゲート電圧ＶG を
変化させてソース電極１８とドレイン電極１９との間の
ドレイン電流ＩD およびドレイン電圧ＶD をそれぞれ測
定した。なお、ゲート長は２μｍ、ゲート幅は４０μｍ
であり、ゲート電圧ＶG は−１５Ｖ，−１２Ｖ，−９
Ｖ，−６Ｖ，−３Ｖ，０Ｖおよび３Ｖと変化させた。そ
の結果を図２に示す。
【００３１】図２において縦軸はドレイン電流ＩD （単
位；ｍＡ）であり、横軸はドレイン電圧ＶD （単位；
Ｖ）である。また、Ａはゲート電圧ＶG が−１５Ｖの場
合、Ｂはゲート電圧ＶG が−１２Ｖの場合、Ｃはゲート
電圧ＶG が−９Ｖの場合、Ｄはゲート電圧ＶG が−６Ｖ
の場合、Ｅはゲート電圧ＶG が−３Ｖの場合、Ｆはゲー
ト電圧ＶG が０Ｖの場合、Ｇはゲート電圧ＶG が３Ｖの
場合における各ドレイン電流ＩD −ドレイン電圧ＶD 特
性をそれぞれ示している。図２から分かるように、本実
施の形態のＦＥＴでは、Ａ〜Ｇのいずれにおいても、ド
レイン電圧ＶD が０Ｖの時のドレイン電流ＩD は約５
８．２０８ｐＡであり、０に極めて近い値となってい
る。すなわち、絶縁膜１６を通過するリーク電流は極め
て少ない。
【００３２】また、本実施の形態に対する比較例１とし
て、第２の絶縁膜を削除したことを除き本実施の形態と
同一の構成を有するＦＥＴを用意すると共に、比較例２
として、第２の絶縁膜を削除しかつ第１の絶縁膜の厚さ
を１２ｎｍとしたことを除き本実施の形態と同一の構成
を有するＦＥＴを用意し、本実施の形態と同様にしてド
レイン電流ＩD −ドレイン電圧ＶD 特性をそれぞれ調べ
た。なお、それらにおけるゲート長およびゲート幅は本
実施の形態と同一であり、ゲート電圧ＶG は−４Ｖ，−
３Ｖ，−２，−１Ｖ，０Ｖ，１Ｖ，２Ｖおよび３Ｖと変
化させた。比較例１の結果を図３に、比較例２の結果を
図４にそれぞれ示す。
【００３３】図３および図４において縦軸はドレイン電
流ＩD （単位；ｍＡ）であり、横軸はドレイン電圧ＶD
（単位；Ｖ）である。また、Ａはゲート電圧ＶG が−４
Ｖの場合、Ｂはゲート電圧ＶG が−３Ｖの場合、Ｃはゲ
ート電圧ＶG が−２Ｖの場合、Ｄはゲート電圧ＶG が−
１Ｖの場合、Ｅはゲート電圧ＶG が０Ｖの場合、Ｆはゲ
ート電圧ＶG が１Ｖの場合、Ｇはゲート電圧ＶG が２Ｖ
の場合，Ｈはゲート電圧ＶG が３Ｖの場合における各ド
レイン電流ＩD −ドレイン電圧ＶD 特性をそれぞれ示し
ている。
【００３４】図３および図４から分かるように、絶縁膜
がＡｌＮよりなる第１の絶縁膜のみにより構成されてい
る場合には、ドレイン電圧ＶD が２．５Ｖ程度よりも低
い領域においてドレイン電流ＩD の値が負となり、しか
もその絶対値がかなり大きくなっている。すなわち、比
較例１および比較例２においては、絶縁膜を通過するリ
ーク電流が多く発生している。また、比較例１と比較例
２とを比較すれば分かるように、ＡｌＮよりなる第１の
絶縁膜を多少厚くしても、リーク電流は抑制されず、む
しろ特性は悪化していることが分かる。すなわち、リー
ク電流の発生は絶縁膜の膜厚が薄いためではなく、Ａｌ
Ｎよりなる絶縁膜に原因があるものと考えられる。
【００３５】従って、これらの結果から、本実施の形態
のように、アルミニウム含有窒化物系ＩＩＩ−Ｖ族化合
物半導体よりなる第１の絶縁膜１６ａとゲート電極１７
との間にアルミニウム含有窒化物系ＩＩＩ−Ｖ族化合物
半導体以外の絶縁体よりなる第２の絶縁膜１６ｂを設け
ることにより、絶縁膜１６を通過するリーク電流を大幅
に抑制できることが分かる。
【００３６】このように本実施の形態によれば、絶縁膜
１６をアルミニウム含有窒化物系ＩＩＩ−Ｖ族化合物半
導体よりなる第１の絶縁膜１６ａと、アルミニウム含有
窒化物系ＩＩＩ−Ｖ族化合物半導体以外の絶縁体よりな
る第２の絶縁膜１６ｂとの多層膜により構成するように
したので、絶縁膜１６の信頼性を高めることができ、絶
縁膜１６を通過するリーク電流の発生を抑制することが
できる。よって、ゲート電極１７に大きなゲート電圧を
印加することができ、反転層の形成などの本来ＭＩＳＦ
ＥＴが有する性能（J.Appl.Phys.; 82 (1997) p.5843参
照）を十分に得ることができる。
【００３７】（第２の実施の形態）図５は本発明の第２
の実施の形態に係るＦＥＴの断面構成を表すものであ
る。このＦＥＴは、絶縁層２６の構成が異なることを除
き、第１の実施の形態に係るＦＥＴと同一の構成を有し
ている。よって、ここでは、同一の構成要素には同一の
符号を付し、その詳細な説明を省略する。
【００３８】絶縁層２６は、ＩＩＩ族元素としてアルミ
ニウムを少なくとも含む窒化物系ＩＩＩ−Ｖ族化合物半
導体よりなる第１の絶縁層により構成されている。但
し、この絶縁層２６は、電子走行層１５とゲート電極１
７との間において積層されアルミニウムの組成比が異な
る多層膜により構成されている。例えば、ここでは、電
子走行層１５の側に設けられアルミニウムの組成比が低
い低Ａｌ膜２６ａと、この低Ａｌ膜２６ａとゲート電極
１７との間に設けられ低Ａｌ膜２６ａよりもアルミニウ
ムの組成比が高い高Ａｌ膜２６ｂとを含んでいる。すな
わち、電子走行層１５の側よりもゲート電極１７の側の
方がアルミニウムの組成比が高くなっている。
【００３９】具体的には、例えば、低Ａｌ膜２６ａは厚
さが６ｎｍのＡｌＧａＮにより構成されており、高Ａｌ
膜２６ｂは厚さが６ｎｍのＡｌＮまたは低Ａｌ膜２６ａ
よりもアルミニウムの組成比が高いＡｌＧａＮにより構
成されている。なお、このようにアルミニウムの組成比
が異なるアルミニウム含有窒化物系ＩＩＩ−Ｖ族化合物
半導体の多層膜により絶縁膜２６を構成しているのは、
アルミニウムの組成比が高いと絶縁障壁は大きくなる
が、その一方で電子走行層１５との格子不整が大きくな
るために欠陥が生じやすく、リーク電流が発生する原因
となってしまうと考えられるからである。そこで、電子
走行層１５とアルミニウムの組成比が高く絶縁障壁が大
きい高Ａｌ膜２６ｂとの間にアルミニウムの組成比が低
い低Ａｌ膜２６ａを設け、絶縁膜２６の欠陥を削減して
リーク電流を抑制するようになっている。
【００４０】なお、ソース電極１８およびドレイン電極
１９は、低Ａｌ膜２６ａおよび高Ａｌ膜２６ｂを介して
電子走行層１５の基板１１と反対側に設けられている。
但し、電子走行層１５に直接設けるようにしてもよい。
【００４１】このような構成を有するＦＥＴは、第１の
実施の形態と同様にして製造することができる。また、
第１の実施の形態と同様に作用し、アルミニウムの組成
比が異なるアルミニウム含有窒化物系ＩＩＩ−Ｖ族化合
物半導体の多層膜により構成された絶縁膜２６によっ
て、リーク電流が抑制される。
【００４２】このように本実施の形態によれば、絶縁膜
２６をアルミニウムの組成比が異なるアルミニウム含有
窒化物系ＩＩＩ−Ｖ族化合物半導体の多層膜により構成
するようにしたので、絶縁膜２６の欠陥を低減すること
ができる。すなわち、第１の実施の形態と同様に、絶縁
膜２６の信頼性を高くすることができ、絶縁膜２６を通
過するリーク電流の発生を抑制することができる。
【００４３】（第３の実施の形態）図６は本発明の第３
の実施の形態に係るＦＥＴの断面構成を表すものであ
る。このＦＥＴは、絶縁層３６の構成が異なることを除
き、第１の実施の形態に係るＦＥＴと同一の構成を有し
ている。よって、ここでは、同一の構成要素には同一の
符号を付し、その詳細な説明を省略する。
【００４４】絶縁層３６は、例えば、厚さが６ｎｍであ
り、ＩＩＩ族元素としてアルミニウムを少なくとも含む
窒化物系ＩＩＩ−Ｖ族化合物半導体よりなる第１の絶縁
層により構成されている。また、この絶縁層３６は電子
走行層１５の側からゲート電極１７の側に向かってアル
ミニウムの組成比が徐々に高くなるように変化してい
る。具体的には、例えば、電子走行層１５の側はアルミ
ニウムの組成比が低いＡｌＧａＮにより構成されてお
り、ゲート電極１７の側に向かうに従って徐々にアルミ
ニウムの組成比が高いＡｌＧａＮにより構成され、ゲー
ト電極１７の側はＡｌＮにより構成されている。
【００４５】このようにアルミニウムの組成比が電子走
行層１５の側からゲート電極１７の側に向かって高くな
っているのは、第２の実施の形態でも説明したように、
アルミニウムの組成比が高いと絶縁障壁は大きくなる
が、その一方で電子走行層１５との格子不整が大きくな
り欠陥が生じやすいからである。そこで、アルミニウム
の組成比を徐々に高くして絶縁膜３６の欠陥を削減し、
リーク電流を抑制するようになっている。
【００４６】なお、ソース電極１８およびドレイン電極
１９は、絶縁膜３６を介して電子走行層１５の基板１１
と反対側に設けられている。但し、電子走行層１５に直
接設けるようにしてもよい。
【００４７】このような構成を有するＦＥＴは、第１の
実施の形態と同様にして製造することができる。また、
第１の実施の形態と同様に作用し、アルミニウムの組成
比変化しているアルミニウム含有窒化物系ＩＩＩ−Ｖ族
化合物半導体よりなる絶縁膜３６によって、リーク電流
が抑制される。
【００４８】このように本実施の形態によれば、絶縁膜
３６をアルミニウムの組成比が変化しているアルミニウ
ム含有窒化物系ＩＩＩ−Ｖ族化合物半導体により構成す
るようにしたので、第１の実施の形態と同様に、絶縁膜
３６の信頼性を高くすることができ、絶縁膜３６を通過
するリーク電流の発生を抑制することができる。
【００４９】（第４の実施の形態）図７は本発明の第４
の実施の形態に係るＦＥＴの断面構成を表すものであ
る。このＦＥＴは、絶縁層４６の構成が異なることを除
き、第１の実施の形態に係るＦＥＴと同一の構成を有し
ている。よって、ここでは、同一の構成要素には同一の
符号を付し、その詳細な説明を省略する。
【００５０】絶縁層４６は、第１の実施の形態と同様
に、電子走行層１５とゲート電極１７との間において積
層された多層膜により構成されている。例えば、電子走
行層１５の側から順に積層された低Ａｌ膜４６ａ，高Ａ
ｌ膜４６ｂおよび第２の絶縁膜４６ｃを含んでいる。低
Ａｌ膜４６ａは、例えば、厚さが６ｎｍであり、アルミ
ニウム含有窒化物系ＩＩＩ−Ｖ族化合物半導体により構
成されている。高Ａｌ膜４６ｂは、例えば、厚さが６ｎ
ｍであり、低Ａｌ膜４６ａよりもアルミニウムの組成比
が高いアルミニウム含有窒化物系ＩＩＩ−Ｖ族化合物半
導体により構成されている。すなわち、本実施の形態で
は、低Ａｌ膜４６ａと高Ａｌ膜４６ｂとにより第１の実
施の形態に係る第１の絶縁膜が構成されている。また、
第２の絶縁膜４６ｃは、第１の実施の形態に係る第２の
絶縁膜１６ｂと同一の構成を有している。
【００５１】このような構成を有するＦＥＴは、第１の
実施の形態と同様にして製造することができる。また、
第１の実施の形態と同様に作用し、低Ａｌ膜４６ａと高
Ａｌ膜４６ｂとの多層膜よりなる第１の絶縁膜および第
２の絶縁膜４６ｃによって、より効果的にリーク電流が
抑制される。
【００５２】このように本実施の形態によれば、絶縁膜
４６を順次積層された低Ａｌ膜４６ａ，高Ａｌ膜４６ｂ
および第２の絶縁膜４６ｃにより構成するようにしたの
で、第１の実施の形態よりも更に絶縁膜４６の信頼性を
高くすることができ、絶縁膜４６を通過するリーク電流
の発生をより効果的に抑制することができる。
【００５３】なお、本実施の形態では、第１の実施の形
態における第１の絶縁膜１６ａを第２の実施の形態と同
様にアルミニウムの組成比が異なる多層膜によって構成
する場合について説明したが、第３の実施の形態と同様
にアルミニウムの組成比が電子走行層１５の側からゲー
ト電極１７の側に向かって変化するように構成してもよ
い。
【００５４】以上、各実施の形態を挙げて本発明を説明
したが、本発明は上記各実施の形態に限定されるもので
はなく、種々変形可能である。例えば、上記各実施の形
態では、基板１１に積層したバッファ層１２，下地層１
３，電子供給層１４および電子走行層１５をそれぞれ構
成する窒化物系ＩＩＩ−Ｖ族化合物半導体について具体
的に例を挙げて説明したが、他の窒化物系ＩＩＩ−Ｖ族
化合物半導体によりそれぞれ構成するようにしてもよ
い。すなわち、ＩＩＩ族元素であるガリウム，アルミニ
ウム，ホウ素（Ｂ）およびインジウム（Ｉｎ）からなる
群のうちの少なくとも１種と、窒素（Ｎ），リン（Ｐ）
およびヒ素（Ａｓ）からなる群のうちの少なくとも窒素
とを含む他の窒化物系ＩＩＩ−Ｖ族化合物半導体により
それぞれ構成するようにしてもよい。
【００５５】また、上記各実施の形態では、アルミニウ
ム含有窒化物系ＩＩＩ−Ｖ族化合物半導体よりなる各絶
縁膜について具体的に例を挙げて説明したが、他のアル
ミニウム含有窒化物系ＩＩＩ−Ｖ族化合物半導体により
それぞれ構成するようにしてもよい。すなわち、ＩＩＩ
族元素であるガリウム，アルミニウム，ホウ素およびイ
ンジウムからなる群のうちの少なくともアルミニウム
と、窒素，リンおよびヒ素からなる群のうちの少なくと
も窒素とを含む他の窒化物系ＩＩＩ−Ｖ族化合物半導体
によりそれぞれ構成するようにしてもよい。
【００５６】更に、上記第１または第４の実施の形態で
は、第２の絶縁膜１６ｂ，４６ｃをＳｉＯ2 ，Ｓｉ3 Ｎ
4 またはＡｌ2 Ｏ3 などにより構成する場合について説
明したが、これらの２種以上よりなる積層膜により構成
するようにしてもよい。
【００５７】加えて、上記第１または第４の実施の形態
では、第１の絶縁膜１６ａとゲート電極１７との間に第
２の絶縁膜１６ｂ，４６ｃをそれぞれ設けるようにした
が、第１の絶縁膜１６ａと電子走行層１５との間に第２
の絶縁膜をそれぞれ設けるようにしてもよい。
【００５８】更にまた、上記第２または第４の実施の形
態では、第１の絶縁膜を低Ａｌ膜２６ａ，４６ａと高Ａ
ｌ膜２６ｂ，４６ｂとの多層膜により構成するようにし
たが、アルミニウムの組成比が異なる３以上の多層膜に
より構成するようにしてもよい。なお、その際も、電子
走行層１５の側よりもゲート電極１７の側の方がよりア
ルミニウムの組成比が高くなるように構成した方が好ま
しい。但し、アルミニウムの組成比が異なる多層膜によ
り構成されていればよく、電子走行層１５の側よりもゲ
ート電極１７の側の方がよりアルミニウムの組成比が低
くてもよい。これは、第２または第４の実施の形態にお
いても同様である。また、電子走行層１５の側およびゲ
ート電極１７の側よりも中央部の方がアルミニウムの組
成比が高くても、または低くてもよい。
【００５９】加えてまた、上記第３の実施の形態では、
絶縁膜３６におけるアルミニウムの組成比が電子走行層
１５の側からゲート電極１７の側に向かって高くなるよ
うに構成したが、アルミニウムの組成比に変化を有して
いれば他の変化の状態であってもよい。例えば、アルミ
ニウムの組成比が電子走行層１５の側からゲート電極１
７の側に向かって低くなっていてもよく、電子走行層１
５の側およびゲート電極１７の側よりも中央部の方がア
ルミニウムの組成比が高く、または低くなっていてもよ
い。
【００６０】更にまた、上記各実施の形態では、絶縁膜
がアルミニウム含有窒化物系ＩＩＩ−Ｖ族化合物半導体
よりなる第１の絶縁膜を有する場合について説明した
が、アルミニウム含有窒化物系ＩＩＩ−Ｖ族化合物半導
体以外の絶縁体よりなる多層膜を有するようにしてもよ
い。
【００６１】加えてまた、上記各実施の形態では、ＦＥ
Ｔの構成について具体的に例を挙げて説明したが、本発
明は、他の構成を有するＦＥＴについても同様に適用さ
れる。例えば、上記各実施の形態では、デプレッション
モードの場合について具体的に説明したが、本発明は、
エンハンスメントモードの場合についても同様に適用さ
れる。その場合、ゲート電極１９に正の電圧を加えると
電子走行層１５内に電荷が誘起されてドレイン電流が流
れることを除き、または電子走行層１５と絶縁膜１６，
２６，３６，４６との界面の電子走行層１５側内に電荷
が誘起され反転層が形成されてドレイン電流が流れるこ
とを除き、デプレッションモードと同様である。
【００６２】また、上記各実施の形態では、チャネル層
を電子の通路である電子走行層１５とする場合について
説明したが、チャネル層が正孔の通路となるように構成
してもよい。この場合も、デプレッションモードおよび
エンハンスメントモードのいずれでもよい。
【００６３】更にまた、上記各実施の形態では、半導体
素子としてＦＥＴを具体的に説明したが、本発明は、チ
ャネル層が窒化物系ＩＩＩ−Ｖ族化合物半導体よりな
り、チャネル層と制御電極との間に絶縁膜を有する半導
体素子について広く適用される。
【００６４】加えてまた、上記各実施の形態では、バッ
ファ層１２，下地層１３，電子供給層１４，電子走行層
１５および第１の絶縁膜１６ａをＭＯＣＶＤ法によりそ
れぞれエピタキシャル成長させるようにしたが、分子線
エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法，
有機金属分子線エピタキシー（Metal Organic Molecula
r Beam Epitaxy；ＭＯＭＢＥ）法あるいはＭＯＣＶＤ法
以外のＣＶＤ法などの他の方法によりエピタキシャル成
長させるようにしてもよい。
【００６５】
【発明の効果】以上説明したように請求項１ないし請求
項８のいずれか１に記載の半導体素子によれば、絶縁膜
を多層膜により構成するようにしたので、絶縁膜の信頼
性を高めることができ、絶縁膜を通過するリーク電流の
発生を抑制することができる。よって、制御電極に大き
な電圧を印加することができ、例えば、反転層の形成な
どの本来ＭＩＳＦＥＴが有する性能を十分に得ることが
できるという効果を奏する。
【００６６】特に、請求項３記載の半導体素子によれ
ば、少なくともアルミニウムを含む窒化物系ＩＩＩ−Ｖ
族化合物半導体よりなる第１の絶縁膜と、二酸化ケイ
素，窒化ケイ素および酸化アルミニウムからなる群のう
ちの少なくとも１種よりなる第２の絶縁膜とを有するよ
うに構成したので、第２の絶縁膜により絶縁膜を通過す
るリーク電流を効果的に抑制することができるという効
果を奏する。
【００６７】また、請求項６記載の半導体素子によれ
ば、少なくともアルミニウムを含む窒化物系ＩＩＩ−Ｖ
族化合物半導体よりなりアルミニウムの組成比が異なる
多層膜を有するようにしたので、絶縁膜の欠陥を低減す
ることができ、絶縁膜を通過するリーク電流を効果的に
抑制することができるという効果を奏する。
【００６８】更に、請求項８ないし請求項１０のいずれ
か１に記載の半導体素子によれば、少なくともアルミニ
ウムを含む窒化物系ＩＩＩ−Ｖ族化合物半導体よりなり
アルミニウムの組成比がチャネル層の側から制御電極の
側に向かって変化している第１の絶縁膜または絶縁膜を
有するようにしたので、絶縁膜の欠陥を低減することが
でき、絶縁膜を通過するリーク電流を効果的に抑制する
ことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＦＥＴの構成
を表す断面図である。
【図２】図１に示したＦＥＴのドレイン電流とドレイン
電圧との関係を表す特性図である。
【図３】図１に示したＦＥＴに対する比較例のドレイン
電流とドレイン電圧との関係を表す特性図である。
【図４】図１に示したＦＥＴに対する他の比較例のドレ
イン電流とドレイン電圧との関係を表す特性図である。
【図５】本発明の第２の実施の形態に係るＦＥＴの構成
を表す断面図である。
【図６】本発明の第３の実施の形態に係るＦＥＴの構成
を表す断面図である。
【図７】本発明の第４の実施の形態に係るＦＥＴの構成
を表す断面図である。
【図８】従来のＦＥＴの一構成例を表す断面図である。
【符号の説明】
１１，１０１…基板、１２，１０２…バッファ層、１
３，１０３…下地層、１４…電子供給層、１５，１０４
…電子走行層（チャネル層）、１６，２６，３６，４
６，１０５…絶縁膜、１６ａ…第１の絶縁膜、１６ｂ，
４６ｃ…第２の絶縁膜、１７，１０６…ゲート電極（制
御電極）、１８，１０９…ソース電極、１９，１１０…
ドレイン電極、２６ａ，４６ａ…低Ａｌ膜、２６ｂ，４
６ｂ…高Ａｌ膜、１０７…ソース領域、１０８…ドレイ
ン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 文彦 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 河合 弘治 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F040 DA00 DC03 DC04 DC10 EB12 EC01 EC04 EC08 ED01 ED03 ED04 ED06 EH01 EH02 5F102 FA00 GB01 GC01 GD10 GJ10 GK04 GL04 GQ02 GR01 GT03 HC01 HC21

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 チャネル層と制御電極との間に絶縁膜を
    備えると共に、前記チャネル層は、ＩＩＩ族元素である
    ガリウム（Ｇａ），アルミニウム（Ａｌ），ホウ素
    （Ｂ）およびインジウム（Ｉｎ）からなる群のうちの少
    なくとも１種と、Ｖ族元素である窒素（Ｎ），リン
    （Ｐ）およびヒ素（Ａｓ）からなる群のうちの少なくと
    も窒素とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体より
    なる半導体素子であって、 前記絶縁膜は多層膜よりなることを特徴とする半導体素
    子。
  2. 【請求項２】 前記絶縁膜は、ＩＩＩ族元素としてアル
    ミニウムを少なくとも含む窒化物系ＩＩＩ−Ｖ族化合物
    半導体よりなる第１の絶縁膜を含むことを特徴とする請
    求項１記載の半導体素子。
  3. 【請求項３】 前記絶縁膜は、更に、二酸化ケイ素，窒
    化ケイ素および酸化アルミニウムからなる群のうちの少
    なくとも１種よりなる第２の絶縁膜を含むことを特徴と
    する請求項２記載の半導体素子。
  4. 【請求項４】 前記第２の絶縁膜は、前記第１の絶縁膜
    と前記制御電極との間に設けられたことを特徴とする請
    求項３記載の半導体素子。
  5. 【請求項５】 前記第１の絶縁膜は、ＡｌＮおよびＡｌ
    ＧａＮのうちの少なくとも一方よりなることを特徴とす
    る請求項２記載の半導体素子。
  6. 【請求項６】 前記第１の絶縁膜は、アルミニウムの組
    成比が異なる多層膜よりなることを特徴とする請求項２
    記載の半導体素子。
  7. 【請求項７】 前記第１の絶縁膜は、前記チャネル層の
    側よりも前記制御電極の側の方がアルミニウムの組成比
    が高いことを特徴とする請求項６記載の半導体素子。
  8. 【請求項８】 前記第１の絶縁膜は、前記チャネル層の
    側から前記制御電極の側に向かってアルミニウムの組成
    比が変化していることを特徴とする請求項２記載の半導
    体素子。
  9. 【請求項９】 チャネル層と制御電極との間に絶縁膜を
    備えると共に、前記チャネル層は、ＩＩＩ族元素である
    ガリウム（Ｇａ），アルミニウム（Ａｌ），ホウ素
    （Ｂ）およびインジウム（Ｉｎ）からなる群のうちの少
    なくとも１種と、Ｖ族元素である窒素（Ｎ），リン
    （Ｐ）およびヒ素（Ａｓ）からなる群のうちの少なくと
    も窒素とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体より
    なる半導体素子であって、 前記絶縁膜はＩＩＩ族元素としてアルミニウムを少なく
    とも含む窒化物系ＩＩＩ−Ｖ族化合物半導体よりなると
    共に、前記チャネル層の側から前記制御電極の側に向か
    ってアルミニウムの組成比が変化していることを特徴と
    する半導体素子。
  10. 【請求項１０】 前記絶縁膜は、前記制御電極の側の方
    が前記チャネル層の側よりもアルミニウムの組成比が高
    いことを特徴とする請求項９記載の半導体素子。
JP05678899A 1999-03-04 1999-03-04 半導体素子 Expired - Fee Related JP4224737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05678899A JP4224737B2 (ja) 1999-03-04 1999-03-04 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05678899A JP4224737B2 (ja) 1999-03-04 1999-03-04 半導体素子

Publications (2)

Publication Number Publication Date
JP2000252458A true JP2000252458A (ja) 2000-09-14
JP4224737B2 JP4224737B2 (ja) 2009-02-18

Family

ID=13037166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05678899A Expired - Fee Related JP4224737B2 (ja) 1999-03-04 1999-03-04 半導体素子

Country Status (1)

Country Link
JP (1) JP4224737B2 (ja)

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329863A (ja) * 2001-02-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd ２次元電子ガスを用いた電子デバイス
KR20040049744A (ko) * 2002-12-07 2004-06-12 한국전자통신연구원 이종접합 전계효과 트랜지스터
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005183733A (ja) * 2003-12-19 2005-07-07 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2005183597A (ja) * 2003-12-18 2005-07-07 Nec Corp 窒化物半導体ｍｉｓ型電界効果トランジスタ
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
US6953954B2 (en) 2002-10-09 2005-10-11 Matsushita Electric Industrial Co., Ltd. Plasma oscillation switching device
JP2006173294A (ja) * 2004-12-15 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2007165493A (ja) * 2005-12-13 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2007227621A (ja) * 2006-02-23 2007-09-06 Toyota Central Res & Dev Lab Inc 絶縁ゲート構造体を有する半導体装置とその製造方法
JP2007250950A (ja) * 2006-03-17 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7304331B2 (en) 2004-07-14 2007-12-04 Kabushiki Kaisha Toshiba Nitride semiconductor device such as transverse power FET for high frequency signal amplification or power control
US7307292B2 (en) 2001-02-27 2007-12-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2008500732A (ja) * 2004-05-22 2008-01-10 クリー　インコーポレイテッド 半導体デバイス用の改良型誘電体パシベーション
JP2008010526A (ja) * 2006-06-28 2008-01-17 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
WO2008047845A1 (fr) * 2006-10-17 2008-04-24 The Furukawa Electric Co., Ltd. Transistor à semi-conducteur de composé de nitrure et son procédé de fabrication
JP2008112750A (ja) * 2006-10-27 2008-05-15 Furukawa Electric Co Ltd:The 半導体素子製造方法
JP2008140812A (ja) * 2006-11-30 2008-06-19 Oki Electric Ind Co Ltd ＧａＮ系高電子移動度電界効果トランジスタ
DE102008032897A1 (de) 2007-08-31 2009-03-05 Fujitsu Limited, Kawasaki Nitridhalbleitervorrichtung, Doherty-Verstärker und Drainspannungsgesteuerter Verstärker
JP2010021233A (ja) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc 半導体装置およびその製造方法
JP2010021232A (ja) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc 半導体装置およびその製造方法
EP2157612A1 (en) 2008-08-21 2010-02-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2010206110A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体装置
US7859014B2 (en) 2004-06-24 2010-12-28 Nec Corporation Semiconductor device
US8169005B2 (en) 2006-11-21 2012-05-01 Cree, Inc. High voltage GaN transistors
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
US8283700B2 (en) 2010-03-29 2012-10-09 Furukawa Electric Co., Ltd. Field effect transistor and manufacturing method thereof
US8344422B2 (en) 2007-12-26 2013-01-01 Nec Corporation Semiconductor device
JPWO2012026396A1 (ja) * 2010-08-25 2013-10-28 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
US8669589B2 (en) 2005-09-07 2014-03-11 Cree, Inc. Robust transistors with fluorine treatment
US8674407B2 (en) 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
JP2016100452A (ja) * 2014-11-21 2016-05-30 日本電信電話株式会社 インプレーンダブルゲートトランジスタ
US10084052B2 (en) 2014-09-29 2018-09-25 Denso Corporation Semiconductor device and method for manufacturing the same
EP2657976B1 (en) * 2006-03-16 2018-12-26 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
EP2296173B1 (en) * 2008-06-13 2019-08-14 Gpower Semiconductor, Inc. A hemt device and a manufacturing of the hemt device
CN111656498A (zh) * 2018-02-01 2020-09-11 三菱电机株式会社 半导体装置及其制造方法
WO2021172067A1 (ja) * 2020-02-27 2021-09-02 学校法人早稲田大学 半導体装置及びその製造方法、電界効果トランジスタ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071893B2 (ja) 2018-07-23 2022-05-19 株式会社東芝 半導体装置及びその製造方法

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859060B1 (ko) * 2001-02-27 2008-09-17 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US7307292B2 (en) 2001-02-27 2007-12-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2002329863A (ja) * 2001-02-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP2267784B1 (en) * 2001-07-24 2020-04-29 Cree, Inc. INSULATING GATE AlGaN/GaN HEMT
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
JP2010021581A (ja) * 2001-07-24 2010-01-28 Cree Inc 高電子移動度トランジスタの製造方法
US9419124B2 (en) 2001-07-24 2016-08-16 Cree, Inc. Insulating gate AlGaN/GaN HEMT
US10224427B2 (en) 2001-07-24 2019-03-05 Cree, Inc. Insulting gate AlGaN/GaN HEMT
JP2010021582A (ja) * 2001-07-24 2010-01-28 Cree Inc トランジスタ
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd ２次元電子ガスを用いた電子デバイス
US6953954B2 (en) 2002-10-09 2005-10-11 Matsushita Electric Industrial Co., Ltd. Plasma oscillation switching device
KR20040049744A (ko) * 2002-12-07 2004-06-12 한국전자통신연구원 이종접합 전계효과 트랜지스터
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005183597A (ja) * 2003-12-18 2005-07-07 Nec Corp 窒化物半導体ｍｉｓ型電界効果トランジスタ
JP2005183733A (ja) * 2003-12-19 2005-07-07 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2008500732A (ja) * 2004-05-22 2008-01-10 クリー　インコーポレイテッド 半導体デバイス用の改良型誘電体パシベーション
US7859014B2 (en) 2004-06-24 2010-12-28 Nec Corporation Semiconductor device
US7304331B2 (en) 2004-07-14 2007-12-04 Kabushiki Kaisha Toshiba Nitride semiconductor device such as transverse power FET for high frequency signal amplification or power control
JP2006173294A (ja) * 2004-12-15 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US8669589B2 (en) 2005-09-07 2014-03-11 Cree, Inc. Robust transistors with fluorine treatment
JP2007165493A (ja) * 2005-12-13 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2007227621A (ja) * 2006-02-23 2007-09-06 Toyota Central Res & Dev Lab Inc 絶縁ゲート構造体を有する半導体装置とその製造方法
EP2657976B1 (en) * 2006-03-16 2018-12-26 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
JP2007250950A (ja) * 2006-03-17 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008010526A (ja) * 2006-06-28 2008-01-17 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
WO2008047845A1 (fr) * 2006-10-17 2008-04-24 The Furukawa Electric Co., Ltd. Transistor à semi-conducteur de composé de nitrure et son procédé de fabrication
JP2008112750A (ja) * 2006-10-27 2008-05-15 Furukawa Electric Co Ltd:The 半導体素子製造方法
US9450081B2 (en) 2006-11-21 2016-09-20 Cree, Inc. High voltage GaN transistor
US8169005B2 (en) 2006-11-21 2012-05-01 Cree, Inc. High voltage GaN transistors
US9041064B2 (en) 2006-11-21 2015-05-26 Cree, Inc. High voltage GaN transistor
JP2008140812A (ja) * 2006-11-30 2008-06-19 Oki Electric Ind Co Ltd ＧａＮ系高電子移動度電界効果トランジスタ
US9240473B2 (en) 2007-03-23 2016-01-19 Cree, Inc. High temperature performance capable gallium nitride transistor
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
DE102008032897B4 (de) * 2007-08-31 2014-01-16 Fujitsu Limited Nitridhalbleitervorrichtung, Doherty-Verstärker und drainspannungsgesteuerter Verstärker
DE102008032897A1 (de) 2007-08-31 2009-03-05 Fujitsu Limited, Kawasaki Nitridhalbleitervorrichtung, Doherty-Verstärker und Drainspannungsgesteuerter Verstärker
US7859020B2 (en) 2007-08-31 2010-12-28 Fujitsu Limited Nitride semiconductor device, Doherty amplifier and drain voltage controlled amplifier
US8344422B2 (en) 2007-12-26 2013-01-01 Nec Corporation Semiconductor device
US8674407B2 (en) 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
EP2296173B1 (en) * 2008-06-13 2019-08-14 Gpower Semiconductor, Inc. A hemt device and a manufacturing of the hemt device
JP2010021232A (ja) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc 半導体装置およびその製造方法
JP2010021233A (ja) * 2008-07-09 2010-01-28 Chubu Electric Power Co Inc 半導体装置およびその製造方法
EP2157612A1 (en) 2008-08-21 2010-02-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2010206110A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体装置
US8283700B2 (en) 2010-03-29 2012-10-09 Furukawa Electric Co., Ltd. Field effect transistor and manufacturing method thereof
JPWO2012026396A1 (ja) * 2010-08-25 2013-10-28 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
US10084052B2 (en) 2014-09-29 2018-09-25 Denso Corporation Semiconductor device and method for manufacturing the same
JP2016100452A (ja) * 2014-11-21 2016-05-30 日本電信電話株式会社 インプレーンダブルゲートトランジスタ
CN111656498A (zh) * 2018-02-01 2020-09-11 三菱电机株式会社 半导体装置及其制造方法
CN111656498B (zh) * 2018-02-01 2024-01-16 三菱电机株式会社 半导体装置及其制造方法
WO2021172067A1 (ja) * 2020-02-27 2021-09-02 学校法人早稲田大学 半導体装置及びその製造方法、電界効果トランジスタ

Also Published As

Publication number Publication date
JP4224737B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
JP4224737B2 (ja) 半導体素子
JP4577460B2 (ja) 半導体素子およびその製造方法
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
US5929467A (en) Field effect transistor with nitride compound
CN102694013B (zh) 采用耗尽模式GaN基FET的串叠电路
JP5923712B2 (ja) 半導体装置及びその製造方法
JP4916671B2 (ja) 半導体装置
JP3708810B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
JPH10223901A (ja) 電界効果型トランジスタおよびその製造方法
US8669592B2 (en) Compound semiconductor device and method for fabricating the same
KR101008272B1 (ko) 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법
US20080079009A1 (en) Semiconductor device
JP2011166067A (ja) 窒化物半導体装置
JP2012015304A (ja) 半導体装置
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
JP2007088185A (ja) 半導体装置及びその製造方法
JP5242156B2 (ja) Ｉｉｉ−ｖ族窒化物系化合物半導体装置、及び電極形成方法
JP2008186936A (ja) 電界効果トランジスタ
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
US20180069112A1 (en) Semiconductor Device and Manufacturing Method
CN100499162C (zh) 场效应晶体管
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP2007088252A5 (ja)
JP4729872B2 (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees