JP2000252824A - 信号処理システム - Google Patents

Abstract

(57)【要約】 【課題】コストを抑え、簡単な構成で誤差の少ない演算
を行うことのできる信号処理システムを提供する。 【解決手段】例えば２チャンネルのアナログ信号Ａ，Ｂ
は、それぞれアナログ−デジタルコンバータＡＤＣ１に
入力され、デジタル変換される。この時分割の各デジタ
ル信号はデジタルシグナルプロセッサＤＳＰ１に供給さ
れる。ＤＳＰ１に与えられた各デジタル信号は位相が互
いにずれているので、まず、デジタル位相シフトフィル
タ１２ａ，１２ｂに入力され、位相が合わせられた状態
にされる。その後、これらデジタル信号Ａ，Ｂは、演算
処理ブロック１３に供給され演算が行われる。より精度
を必要とするなら位相シフトフィルタの周波数特性を調
整（補正）するフィルタ１１ａ，１１ｂ等を配備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＤコンバータを
利用したデジタル信号処理装置等に用いられる信号処理
システムに関する。

【０００２】

【従来の技術】１つのアナログ−デジタルコンバータ
（以下ＡＤＣと称する）を用いて、多チャンネルのアナ
ログ信号をデジタル信号に変換する際には、時分割での
処理を行う。

【０００３】図１７は、１つのＡＤＣで３チャンネルの
アナログ信号を変換する際の波形図である。この例で
は、１サンプリング周期にＡ信号、Ｂ信号、Ｃ信号の順
番でデジタル信号に変換して出力している。

【０００４】例えば、デジタル変換後に、デジタルシグ
ナルプロセッサ（以下ＤＳＰ）などで、あるチャンネル
とあるチャンネルとの値を用いて演算を行う場合、それ
らのチャンネルは当然時分割で変換されていて位相がず
れているため、正確な値を求めることはできない。

【０００５】従来、あまり演算精度を求めない場合で
は、位相がずれていてもそのまま演算を行っていた。ま
た、演算精度を求める場合では、ＤＳＰでそのチャンネ
ル数倍のオーバーサンプリングフィルタを構成し、図１
８に示す概念図のように演算を行う時点でのデータを補
間して演算を行っている。

【０００６】

【発明が解決しようとする課題】ところで上記従来の演
算に関し、位相がずれたままでの演算は、演算結果に大
きな誤差を生じてしまう。各チャンネルのサンプリング
のずれ時間による位相ずれ量は、入力信号の周波数が高
くなれば大きくなるため、低い周波数領域のみの入力信
号において演算を行う分には演算結果にほとんど影響は
ないが、高い周波数をも含む入力信号において演算を行
うときには問題となる。

【０００７】また、オーバーサンプリングフィルタを構
成する方式では、上記図１８のようにある程度正確に補
間できるため、演算結果の誤差はあまり生じない。しか
し、フィルタの特性を理想に近づけ、補間値を正確に求
めようとすればするほど、フィルタの次数が増大し、演
算ステップ数やメモリ容量が増大するため、コスト高の
システムになってしまう。

【０００８】このように、アナログ信号をデジタル信号
に変換後に演算処理する場合、位相を合わせずに演算す
るより、位相を合わせて演算する方が演算精度は高くな
る。しかし、複雑なオーバーサンプリングフィルタを適
用して位相合わせを行う従来の技法では誤差の少ない演
算を実現できるとしても、コスト高になるのを抑えるこ
とはできない。

【０００９】本発明は、上記事情を考慮してなされたも
のであり、その課題は、コストを抑え、簡単な構成で誤
差の少ない演算を行うことのできる信号処理システムを
提供することにある。

【００１０】

【課題を解決するための手段】本発明の信号処理システ
ムは、２チャンネル以上の複数のアナログ信号を一定周
期で選択してデジタル信号に変換するＡＤコンバータ
と、前記ＡＤコンバータの時分割処理により生成される
互いに位相のずれたデジタル信号について、位相が合う
所定のポイントを補間する位相シフトフィルタと、前記
位相シフトフィルタそれぞれの周波数特性を調整するた
めのフィルタとを具備し、各位相が実質的に一致した状
態のデジタル信号で演算が行われることを特徴とする。

【００１１】この発明によれば、位相シフトフィルタを
利用した簡単な構成で、ある程度の精度が得られ、オー
バーサンプリングでの補間を行わなくても位相を合わせ
て演算を行う環境ができる。

【００１２】

【発明の実施の形態】図１は、本発明の第１の実施形態
に係る信号処理システムを示すブロック図である。例え
ば２チャンネルのアナログ信号Ａ，Ｂは、それぞれアナ
ログ−デジタルコンバータＡＤＣ１に入力され、デジタ
ル変換される。この時分割の各デジタル信号はデジタル
シグナルプロセッサＤＳＰ１に供給される。ＤＳＰ１に
与えられた各デジタル信号は位相が互いにずれているの
で、まず、デジタル位相シフトフィルタ１２ａ，１２ｂ
に入力され、位相が合わせられた状態にされる。その
後、これらデジタル信号Ａ，Ｂは、演算処理ブロック１
３に供給され演算が行われる。

【００１３】図２は、上記デジタル位相シフトフィルタ
を示す回路ブロック図である。このフィルタは２タップ
のＦＩＲ（Finite Impulse Response ）フィルタで構成
される。すなわち、１サンプル信号を遅延する遅延素子
１０１が設けられ、入力信号を直接入力する乗算器１０
２と、入力信号を遅延素子１０１を介して入力する乗算
器１０３のそれぞれの出力が加算器１０４に接続され
る。加算器１０４の出力がフィルタの出力となってい
る。

【００１４】乗算器１０２、１０３それぞれの乗数がフ
ィルタの係数となる。乗算器１０２の乗数をｈ（０）、
乗算器１０３の乗数をｈ（１）とする。このようなフィ
ルタ係数は一般に図３のように求めることができる。

【００１５】図３において表示される□や×や○は、時
分割にサンプリングされたそれぞれ異なるアナログ信号
の標本化パルス波形（振幅）である。例えばアナログ信
号Ａについて、Ａ１とＡ２の間のＡ１′にシフトさせた
信号を得ようとすれば、サンプリング周期内（すなわち
チャンネル数ｘ内）で定めるポイント数ｙに応じて、ｈ
（０）＝ｙ／ｘ、ｈ（０）＝（ｘ−ｙ）／ｘとする各乗
数が得られる。

【００１６】図１の実施形態ではチャンネル数ｘ＝２で
あるから、それぞれの位相シフトフィルタ１２ａ，２ｂ
でシフトするポイント数を例えば１．５、０．５と定め
たなら、次の表のとおりになる。

【００１７】

【表１】

【００１８】

【表２】

【００１９】すなわち、上記［表１］は、図１における
デジタル信号Ａを受ける位相シフトフィルタ１２ａの係
数であり、上記［表２］は、デジタル信号Ｂを受ける位
相シフトフィルタ１２ｂの係数である。

【００２０】ここで、位相をシフトしようとする信号の
サンプリング周波数を例えばコンパクトディスクのサン
プリング周波数４４．１ｋＨｚとした場合を考える。す
ると、周波数特性は、［表１］、［表２］の係数を有す
る位相シフトフィルタ（１２ａ，１２ｂ）の場合、図４
のようになる。

【００２１】図４において、音声帯域の上限とされる２
０ｋＨｚではゲインが６ｄＢ近くも落ち込む。このた
め、高音質を求めるアプリケーションの場合は、この特
性のままで使用することはできない。そこで、ＡＤＣ１
の前段に、これらのデジタル位相シフトフィルタ１２
ａ，１２ｂとは逆の特性を持つアナログハイパスフィル
タ１１ａ，１１ｂを設けるとよい。

【００２２】図５は、アナログハイパスフィルタ１１
ａ，１１ｂの周波数特性である。すなわち、デジタル位
相シフトフィルタ１２ａ，１２ｂとは逆の周波数特性を
有する。これにより、デジタル位相シフトフィルタ１２
ａ，１２ｂの周波数特性を改善する、いわゆるエンファ
シス回路を設けたことになる。そしてデジタル位相シフ
トフィルタ１２ａ，１２ｂの周波数特性がいわゆるディ
エンファシスとして活用される。

【００２３】上記構成によれば、ＤＳＰ１内に図２のよ
うな簡単な構成の位相シフトフィルタ（直線補間フィル
タ）１２ａ，１２ｂを設けることにより、また、高性能
化のため位相シフトフィルタ１２ａ，１２ｂの周波数特
性を調整する（補正する）アナログハイパスフィルタ１
１ａ，１１ｂを設けることにより、各位相が一致した状
態のデジタル信号で演算を行うことができる。また、さ
らに複数の信号を扱う場合、演算処理ブロック１３の前
段に位相シフトフィルタの周波数特性を調整する（補正
する）ために新たなディジタルフィルタを配備しても良
い。

【００２４】このように、位相シフトフィルタを利用し
た簡単な構成で、ある程度の精度が得られ、コスト高に
なるオーバーサンプリングでの補間を行わなくても、位
相を合わせて演算を行う環境ができる。

【００２５】図６は、本発明の第２の実施形態に係る信
号処理システムを示すブロック図である。この例では、
アナログ−デジタルコンバータＡＤＣ２の入力を４チャ
ンネルとし、これらのＡ，Ｂ，Ｃ，Ｄの各信号がデジタ
ル変換後の演算対象になる。

【００２６】これらＡ，Ｂ，Ｃ，Ｄのアナログ信号は、
それぞれアナログハイパスフィルタ２１ａ，２１ｂ，２
１ｃ，２１ｄを通り、その後、ＡＤＣ２に入力される。
フィルタ２１ａ，２１ｂ，２１ｃ，２１ｄを設ける理由
は第１の実施形態と同様であり、周波数特性を調整する
ためである。すなわち、各信号Ａ，Ｂ，Ｃ，Ｄはデジタ
ル変換後に後述するデジタルシグナルプロセッサＤＳＰ
２内の位相シフトフィルタ（２２ａ，２２ｂ，２２ｃ，
２２ｄ）とディエンファシスフィルタ（２３ａ，２３
ｂ）を通るため、予めエンファシス回路としてのフィル
タ２１ａ，２１ｂ，２１ｃ，２１ｄを通るようにする。

【００２７】上記ＡＤＣ２では、例えば１サンプリング
周期にＡ信号、Ｂ信号、Ｃ信号、Ｄ信号の順番でデジタ
ル信号に変換して出力される。この時分割のデジタル信
号は当然互いに位相のずれたデジタル信号となる。

【００２８】デジタル信号に変換された各信号はデジタ
ルシグナルプロセッサＤＳＰ２に供給される。ここで、
各デジタル信号は、前記図２と同様に構成される位相シ
フトフィルタ２２ａ，２２ｂ，２２ｃ，２２ｄにより位
相がシフトされる。各位相シフトフィルタ２２ａ，２２
ｂ，２２ｃ，２２ｄの係数はそれぞれ次の［表３］〜
［表６］のとおりである。

【００２９】

【表３】

【００３０】

【表４】

【００３１】

【表５】

【００３２】

【表６】

【００３３】これらＡ，Ｂ，Ｃ，Ｄ信号のサンプリング
周波数を例えば４４．１ｋＨｚ（コンパクトディスクの
サンプリング周波数）とした場合、各信号によってこれ
らの位相シフトフィルタ２２ａ〜２２ｄの周波数特性は
図７、図８のように異なっている。

【００３４】図７は、図６の位相シフトフィルタ２２
ａ，２２ｄの周波数特性を示す特性曲線図、図８は、図
６の位相シフトフィルタ２２ｂ，２２ｃの周波数特性を
示す特性曲線図である。

【００３５】図９は、上記したアナログハイパスフィル
タ２１ａ，２１ｂ，２１ｃ，２１ｄの周波数特性を示す
特性曲線図である。ここでは、図８に示した位相シフト
フィルタ２２ｂ，２２ｃの周波数特性と逆の周波数特性
を有する。従って、図７のような周波数特性を持つ位相
シフトフィルタ２２ａ，２２ｄでは、さらなるディエン
ファシスが必要となる。そこで、ディエンファシスフィ
ルタ２３ａ，２３ｄを位相シフトフィルタ２２ａ、２２
ｄの後に設ける。

【００３６】図１０は、ディエンファシスフィルタ２３
ａ，２３ｄの周波数特性を示す特性曲線図である。これ
により、演算処理ブロック２４に供給する各信号Ａ，
Ｂ，Ｃ，Ｄ全チャンネルの周波数特性を一致させる。

【００３７】図１１は、図６に示すディエンファシスフ
ィルタ２３ａ，２３ｄの構成例を示す回路ブロック図で
ある。このフィルタは一次のＩＩＲ（Infinite Impulse
Response ）フィルタ（ローパスフィルタ）で構成され
る。

【００３８】すなわち、１サンプル信号を遅延する遅延
素子２０１が設けられ、入力信号を直接入力する乗算器
２０２と、入力信号を遅延素子２０１を介して入力する
乗算器２０３のそれぞれの出力が加算器２０４に接続さ
れる。また、加算器２０４の出力は１サンプル信号を遅
延する遅延素子２０５を通り乗算器２０６に入力され、
その出力は再び加算器２０４に接続される。このような
加算器２０４の出力がフィルタの出力となっている。乗
算器２０２，２０３，２０６の乗数ｂ０、ｂ１、ａ１
は、位相シフトフィルタ２２ｂ，２２ｃの出力と周波数
特性が揃うように決めればよい。

【００３９】図１２は、このような図６に示す構成の信
号処理システムの概念図である。各位相シフトフィルタ
（直線補間フィルタ）２２ａ，２２ｂ，２２ｃ，２２
ｄ、及びその周波数特性を調整するディエンファシスフ
ィルタ２３ａ，２３ｄやアナログハイパスフィルタ２１
ａ，２１ｂ，２１ｃ，２１ｄにより、各信号Ａ，Ｂ，
Ｃ，Ｄの位相が一致した状態のデジタル信号が演算処理
ブロック２４に供給でき、精度のよい演算を行うことが
できる。

【００４０】上記構成によれば、位相シフトを行うチャ
ンネルは何チャンネルあっても、位相シフトフィルタや
ローパスフィルタ（ディエンファシスフィルタ）の係
数、及びアナログハイパスフィルタの周波数特性を変更
することで、第１の実施形態と同様に信頼性の良い演算
が実現できる。また、サンプリング周波数は１チャンネ
ルあたり４４．１ｋＨｚの場合について示しているが、
その他の場合でも同様に実現できる。

【００４１】図１３は、本発明の第３の実施形態に係る
信号処理システムを示すブロック図である。この例で
は、アナログ−デジタルコンバータＡＤＣ３の入力を３
チャンネルとし、これらのＡ，Ｂ，Ｃの各信号がデジタ
ル変換後の演算対象になる。この例では、Ａ信号はマイ
ク入力など、位相シフト処理を行う必要のない信号、
Ｂ,Ｃ信号は音声のＬｃｈ、Ｒｃｈ入力など位相シフト
フィルタを通る信号とする。

【００４２】これらＡ，Ｂ，Ｃのアナログ信号はＡＤＣ
３に入力される。そのうち、Ｂ，Ｃの信号についてはア
ナログハイパスフィルタ３１ｂ，３１ｃを通ってからＡ
ＤＣ３に入力される。フィルタ３１ｂ，３１ｃを設ける
理由は第１の実施形態と同様であり、周波数特性を調整
するためである。すなわち、各信号Ｂ，Ｃはデジタル変
換後に後述するデジタルシグナルプロセッサＤＳＰ３内
の位相シフトフィルタ（３２ｂ，３２ｃ）を通るため、
予めエンファシス回路としてのフィルタ３１ｂ，３１ｃ
を通るようにする。

【００４３】上記ＡＤＣ３では、例えば１サンプリング
周期にＡ信号、Ｂ信号、Ｃ信号の順番でデジタル信号に
変換して出力される。この時分割のデジタル信号は当然
互いに位相のずれたデジタル信号となる。

【００４４】デジタル信号に変換された各信号はデジタ
ルシグナルプロセッサＤＳＰ３に供給される。ここで、
信号Ｂ，Ｃの各デジタル信号は、前記図２と同様構成の
シフトフィルタ３２ｂ，３２ｃにより位相がシフトされ
る。この例では、信号Ｂ，Ｃの位相をデジタル信号Ａの
位相に一致させた状態にする。各位相シフトフィルタ３
２ｂ，３２ｃの係数はそれぞれ次の［表７］、［表８］
のとおりである。

【００４５】

【表７】

【００４６】

【表８】

【００４７】信号Ａ，Ｂ，Ｃのサンプリング周波数を４
４．１ｋＨｚとした場合、位相シフトフィルタ３２ｂ，
３２ｃの周波数特性は図１４のようになる。このような
位相シフトフィルタの周波数特性を補正するため、前記
アナログハイパスフィルタ３１ｂ，３１ｃは位相シフト
フィルタ３２ｂ，３２ｃと逆の周波数特性を有してお
り、図１５のようになる。つまり、アナログハイパスフ
ィルタ３１ｂ，３１ｃと位相シフトフィルタ３２ｂ，３
２ｃはエンファシス回路とディエンファシス回路の関係
であるともいえる。

【００４８】図１６は、このような図１３に示す構成の
信号処理システムの概念図である。各位相シフトフィル
タ（直線補間フィルタ）３２ｂ，３２ｃ、及びその周波
数特性を調整するアナログハイパスフィルタ３１ｂ，３
１ｃにより、各信号Ａ，Ｂ，Ｃの位相が一致した状態の
デジタル信号が演算処理ブロック３３に供給でき、精度
のよい演算を行うことができる。

【００４９】なお、この実施形態では位相シフトフィル
タを通らない信号を１チャンネル設けているが、位相シ
フトフィルタの係数、及びアナログハイパスフィルタの
周波数特性を変更することで、位相シフトフィルタを通
る構成とすることもできる。また、サンプリング周波数
は１チャンネルあたり４４．１ｋＨｚの場合について示
しているが、その他の場合でも同様に実現できる。

【００５０】上記各実施形態によれば、ディジタルシグ
ナルプロセッサ内に簡単な構成の位相シフトフィルタ
（直線補間フィルタ）を配備することにより、また、高
性能化のため位相シフトフィルタの周波数特性を調整す
る（補正する）フィルタ等を設けることにより、各位相
が一致した状態のデジタル信号で演算を行うことができ
る。

【００５１】従って、位相を合わせずに演算した場合に
比べて誤差の少ない演算を行うことができる。さらに従
来のように複雑なオーバーサンプリングフィルタを用い
て位相合わせを行う必要がないため、コストを抑えたシ
ステムを構成することができる。さらに、アナログハイ
パスフィルタとその逆周波数特性を持つデジタル位相シ
フトフィルタを使用することは、言い換えればエンファ
シス−ディエンファシス回路を構成していることにな
る。従って、入力信号の高域のＡＤ変換の分解能を高め
ることができるため、Ｓ／Ｎの優れたシステムを組むこ
とができる。特に２タップのＦＩＲフィルタの構成のみ
でディエンファシスフィルタを構成できるため、回路規
模を小さくできる技術として非常に有効である。

【００５２】

【発明の効果】以上説明したように本発明によれば、位
相シフトフィルタを利用した簡単な構成である程度の精
度が得られ、コスト高になるオーバーサンプリングでの
補間を行わなくても、位相を合わせて誤差の少ない演算
を行う環境ができる信号処理システムを提供することが
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る信号処理システ
ムを示すブロック図。

【図２】本発明に係るデジタル位相シフトフィルタを示
す回路ブロック図。

【図３】デジタル位相シフトフィルタの係数を求める手
法を示す概念図。

【図４】第１の実施形態に係る位相シフトフィルタの周
波数特性を示す特性曲線図。

【図５】第１の実施形態に係るアナログハイパスフィル
タの周波数特性を示す特性曲線図。

【図６】本発明の第２の実施形態に係る信号処理システ
ムを示すブロック図。

【図７】第２の実施形態に係る第１の位相シフトフィル
タの周波数特性を示す特性曲線図。

【図８】第２の実施形態に係る第２の位相シフトフィル
タの周波数特性を示す特性曲線図。

【図９】第２の実施形態に係るアナログハイパスフィル
タの周波数特性を示す特性曲線図。

【図１０】第２の実施形態に係るディエンファシスフィ
ルタの周波数特性を示す特性曲線図。

【図１１】ディエンファシスフィルタの構成例を示す回
路ブロック図。

【図１２】第２の実施形態に係る信号処理システムの概
念図。

【図１３】本発明の第３の実施形態に係る信号処理シス
テムを示すブロック図。

【図１４】第３の実施形態に係る位相シフトフィルタの
周波数特性を示す特性曲線図。

【図１５】第３の実施形態に係るアナログハイパスフィ
ルタの周波数特性を示す特性曲線図。

【図１６】第３の実施形態に係る信号処理システムの概
念図。

【図１７】時分割アナログ−デジタル変換の概念図。

【図１８】デジタル信号のオーバーサンプリングの概念
図。

【符号の説明】

ＡＤＣ１，２，３…アナログ−デジタルコンバータ ＤＳＰ１，２，３…デジタルシグナルプロセッサ １１ａ，１１ｂ，２１ａ，２１ｂ，２１ｃ，２１ｄ，３
１ｂ，３１ｃ…アナログハイパスフィルタ １２ａ，１２ｂ，２２ａ，２２ｂ，２２ｃ，２２ｄ，３
２ｂ，３２ｃ…デジタル位相シフトフィルタ ２３ａ，２３ｄ…ディエンファシスフィルタ １３，２４，３３…演算処理ブロック

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ２チャンネル以上の複数のアナログ信号
   を一定周期で選択してデジタル信号に変換するＡＤコン
   バータと、 前記ＡＤコンバータの時分割処理により生成される互い
   に位相のずれたデジタル信号について、位相が合う所定
   のポイントを補間する位相シフトフィルタと、 前記位相シフトフィルタそれぞれの周波数特性を調整す
   るためのフィルタとを具備し、 各位相が実質的に一致した状態のデジタル信号で演算が
   行われることを特徴とする信号処理システム。
2. 【請求項２】 前記フィルタとして、前記ＡＤコンバー
   タの入力の前段に前記位相シフトフィルタの逆の周波数
   特性を持つアナログフィルタを具備したことを特徴とす
   る請求項１記載の信号処理システム。
3. 【請求項３】 前記フィルタとして、各チャンネルの周
   波数特性を実質的に一致させるデジタルフィルタをさら
   に具備したことを特徴とする請求項２記載の信号処理シ
   ステム。
4. 【請求項４】 前記位相シフトフィルタは、２タップの
   ＦＩＲフィルタで構成されることを特徴とする請求項１
   〜３いずれか記載の信号処理システム。