JP2000252904A

JP2000252904A - 冗長パケット・スイッチ・コントローラ

Info

Publication number: JP2000252904A
Application number: JP2000042768A
Authority: JP
Inventors: Maria A Tirabassi; マリア・エイ・ティラバッシ; Edward A Arenberg; エドワード・エイ・アレンバーグ
Original assignee: TRW Inc
Current assignee: Northrop Grumman Space and Mission Systems Corp
Priority date: 1999-02-25
Filing date: 2000-02-21
Publication date: 2000-09-14
Also published as: CA2298916A1; EP1032167A2; EP1032167A3

Abstract

(57)【要約】【課題】地上からの制御指令の受入れ、地上からの誘
導の受信処理セットの全体動作を管理し相互動作の中心
点を与える、一連の処理の全体的な操作を管理する通信
衛星における制御プロセッサを提供する。【解決手段】アップリンク・サブシステムから複数のデ
ータ・パケットを受取り、該データ・パケットを切換
え、そのデータ・パケットを出力ポートに提供する高速
度パケット・スイッチを有するプロセッサ・サブシステ
ム５０１と、プロセッサ・サブシステムのパケット・ス
イッチ５０２により出力されたデータ・パケットを受取
り、ダウンリンク伝送においてデータ・パケットを変調
するダウンリンク・サブシステムとを備え、プロセッサ
・サブシステムが、少なくともひとつの汎用目的プロセ
ッサの分散階層的構造に構成された複数の結合された独
立プロセッサを含む。

Description

【発明の詳細な説明】

【０００１】（関連出願の相互引証）参考のため本文に
援用される本願と同日付で出願した関連出願「階層化さ
れたソフトウエアを使用するパケット・スイッチ制御
（ＰａｃｋｅｔＳｗｉｔｃｈＣｏｎｔｒｏｌｌＵｔ
ｉｌｉｚｉｎｇＬａｙｅｒｅｄＳｏｆｔｗａｒ
ｅ）」（ＴＲＷ事件簿第２２−００３１号）を参照す
る。

【０００２】

【発明の属する技術分野】本発明は、データ通信システ
ムおよび方法に関する。特に、本発明は、通信衛星への
組込みに適するパケット・データ・スイッチ・コントロ
ーラに関する。

【０００３】

【従来の技術】スイッチド・パケット・データ通信シス
テムおよびスイッチド・パケット・データ通信方法は、
当技術において周知である。スイッチド・パケット・デ
ータ通信システムの広く用いられる事例は、おそらく
は、情報を高速度で有効に移動するため開発された非同
期伝送モード（ＡＴＭ）ネットワーク・プロトコルを用
いるものである。スイッチド・パケット・データ通信シ
ステムのネットワークは、パケット（時に、セルと呼ば
れる）に密閉されたユーザ情報を入力ポートから出力ポ
ートに対して移動する他の最小機能の多数のパケット・
スイッチを含んでいる。ユーザ（または、ペイロード）
・データに加えて、これらのパケットは、経路指示、エ
ラー補正、流れ制御などのためネットワーク内部で用い
られる情報を含むヘッダを有する。例えば、ＡＴＭネッ
トワークにおけるパケットは、５バイトのヘッダと４８
バイトのペイロード情報とからなる５３バイトを有する
ものと定義される。

【０００４】このようなネットワークにおける従来のパ
ケット・スイッチ１００の一般的なアーキテクチャが、
図１に示される。このアーキテクチャは、入力インター
フェース・モジュール１０１₁ないし１０１_nと、スイッ
チング・モジュール１０２と、複数の出力インターフェ
ース・モジュール１０３₁ないし１０３_nと、スイッチ・
マネージャ１０４とからなっている。入力インターフェ
ース・モジュール１０１₁ないし１０１_nの各々は、ＣＡ
ＴＶシステムにおいて広く用いられるネットワークの光
ファイバ、または同軸ケーブルのようなケーブルに対す
る物理的インターフェースを含んでいる。入力インター
フェース・モジュール１０１₁ないし１０１_nの各々は、
仮想チャンネル識別子（ＶＣＩ）および仮想経路識別子
（ＶＰＩ）の妥当性検査および解析、ヘッダ・エラー制
御（ＨＥＣ）検査、統計値の収集、一致トラフィック検
査、および一般的トラフィックの整理および治安維持を
行う。スイッチング・モジュール１０２は、入力インタ
ーフェース・モジュール１０１₁ないし１０１_nの各々か
らのパケットを補正出力ポートへ送り、マルチキャスト
・パケットを複写し、トラフィックの渋滞に応じてパケ
ットを廃棄し、パケットの優先権順序付けを行う。出力
インターフェース・モジュール１０３₁ないし１０３_nの
各々は、ネットワークの光ファイバ、またはＣＡＴＶシ
ステムに一般に使用される同軸ケーブルのようなケーブ
ルに対する物理的インターフェースをも含み、かつ統計
値の収集も行う。スイッチ・マネージャ１０４は、ネッ
トワークの管理および接続管理を行う。

【０００５】

【発明が解決しようとする課題】図１には示さないが、
従来のパケット・スイッチ１００は、複数の汎用プロセ
ッサを使用することがある。これらプロセッサは、通
常、ハードウエアにより固定された汎用プロセッサ間の
接続経路によって特定の形態に確実に結合され、プロセ
ッサの構成に対する一貫した管理を行う１つのオペレー
ティング・システムを有する。しかし、汎用プロセッサ
は、相互に緩く結合され、独立したオペレーティング・
システムによって操作される。このような緩く結合され
たシステムにおいては、１つのプロセッサが故障する
と、システムは、再起動されそして故障したプロセッサ
は別のプロセッサと交換されることができる。

【０００６】パケット・スイッチ１００は、通常、地上
局に基くネットワークにおける離散的な要素として設け
られる。このため、故障あるいは誤作動の事態におい
て、保守、診断テスト、あるいはソフトウエア更新の架
設を行うために、パケット・スイッチに対するアクセス
は通常は容易である。このように、パケット・スイッチ
１００は非常に遠隔場所の設備に対しては一般に受入れ
が難しく、従ってネットワークは、大量の水および距離
のような地理的な制約を有する。

【０００７】遠隔場所は他の障害ともなる。例えば、宇
宙空間に基く通信衛星においては、一連の処理の全体的
な操作を管理する制御プロセッサを提供すること、およ
び地上からの制御指令の受入れ、応動および実現、統計
値の収集および編纂、処理活動についての報告の作成お
よび送出などのための相互動作の中核点を提供すること
が慣例である。パケット・スイッチ１００が地上の通信
システムにおける離散的な要素であるため、通常は、こ
の要素が組み込まれ通信衛星における使用に適するネッ
トワークの他の要素を考慮に入れることなく独立的に設
計される。例えば、軌道における長期の動作中に、通信
衛星の幾つかのプロセッサおよび他の要素が故障するお
それがある。制限された量の冗長性は上述された緩やか
に結合されたプロセッサを持つシステムに固有である
が、動作性能の諸要件を有効に満たし更なる動作上の堅
固性、障害の許容範囲および信頼性に対する枠組みを提
供する構成が必要である。

【０００８】

【課題を解決するための手段】グローバルなパケット・
データ通信システムを提供することが、本発明の下記の
望ましい実施形態の目的である。特に、前記望ましい実
施態様は、宇宙空間における地球静止軌道、中間地球周
回軌道、あるいは低地球周回軌道に置かれた衛星上に搭
載されるパケット・スイッチを含むことが望ましい。こ
れらの実施の形態の衛星は、異なる通信用途において動
作し得ることが望ましい。

【０００９】望ましい実施形態の一部として、上記目的
によく適合する汎用アーキテクチャを有する高速なセル
／パケット・スイッチを提供することが特定目的であ
る。高速なセル／パケット・スイッチのアーキテクチャ
は、異なるユーザの通信要求を満たすことができるよう
に柔軟性に富むことが望ましい。特に、当該スイッチ
は、従来のパケット・スイッチより高速で動作できなけ
ればならない。

【００１０】リアルタイムの制御プロセッサが、望まし
い実施形態の通信衛星において用いられる。処理セット
の全体的動作を管理することに加えて、当該プロセッサ
は、スイッチの構成および管理、および諸分散機能を行
うパケット・スイッチ・コントローラをも提供する。パ
ケット・スイッチ・コントローラを含むこのようなリア
ルタイム制御プロセッサは、スイッチ制御機能に要求さ
れるスループットを達成するため効率的に故障に耐えて
動作する。

【００１１】スループットの効率性は、汎用目的プロセ
ッサ（ＧＰ）および多重ディジタル信号プロセッサ（Ｄ
ＳＰ）を組合わせた階層的構造および組織を通して達成
され、各プロセッサに対してソフトウエア制御機能およ
びアプリケーション・ソフトウエアの独立分散形態およ
び分散の最適性において作用する。故障の堅固性は、
（ａ）分散されそして緩やかに結合された統合制御方
法、（ｂ）冗長プロセッサの使用、および（ｃ）双対冗
長バスによるプロセッサの相互接続、により達成され
る。

【００１２】本発明の望ましい使途は、非常に高いデー
タ速度で多数の異なる周波数チャンネルにわたりペイロ
ード・データを伝送する広帯域の衛星通信システムにあ
る。このようなシステムの通信衛星は、パケット・スイ
ッチ・コントローラに加えて、狭帯域チャンネルへの広
帯域信号の復調およびチャンネル化などの重要な処理要
件を有する。当該システムは、通信衛星により送信され
た波形の受信が通信衛星により送信されたデータのホッ
ピング分離（ｄｅｈｏｐｐｉｎｇ）および（または）周
波数ホッピングを要求する「安全な」周波数ホップされ
る通信システムでよい。

【００１３】前記の概要に加えて、添付図面に関して望
ましい実施形態の以降の詳細な記述を読めば、これから
実施形態の更なる理解が明らかになるであろう。前記お
よび以降の文言および図示による開示が本発明の望まし
い実施形態の開示に向けられるが、かかる開示は例示に
過ぎず限定と見なされるべきでないことを明瞭に理解す
べきである。特に、望ましい実施形態の幾つかの要素お
よび特徴は、本発明の実現のために必須のものではな
い。本発明の趣旨および範囲は、頭書の特許請求の範囲
によってのみ限定され、望ましい実施形態によって限定
されるものではない。

【００１４】

【発明の実施の形態】本発明による冗長パケット・スイ
ッチ・コントローラの望ましい実施の形態を詳細に説明
する前に、本発明が構成要素と制御と機能と動作ならび
に構造の新規な組合わせを含むことを知るべきである。
従って、望ましい実施の形態を示す図面のブロック図
は、本発明の例示的な構造的配置を示し、あるいは単に
本発明の機能的および動作的な特質を当業者に明らかに
するように伝えるものである。

【００１５】図２は、本発明の望ましい実施の形態が実
現される例示的な衛星通信システム２００を示す概略図
である。当該システムは、通信衛星２０１₁および２０
１₂が示される、地球静止軌道における複数の通信衛星
を含んでいる。望ましい実施の形態は地球静止軌道上の
衛星において使用されるものであるが、本発明は低地球
周回軌道（ＬＥＯ）と中間地球周回軌道（ＭＥＯ）とに
おける衛星においても有効である。通信衛星は、相互に
リンクされ、複数の比較的狭い帯域の信号発振チャンネ
ルを含みそれぞれネットワーク・オペレーション・セン
ター（ＮＯＣ_s）２０２を持つ２方向性のＫａ広帯域リ
ンクを有する。当該ＮＯＣ_s２０２は更に、衛星通信シ
ステムを管理する衛星管理センター（ＳＭＣ）を備える
地上のネットワークに対して、おそらくは適切な種類の
有線接続によって接続されている。

【００１６】各通信衛星２０１は、多数のユーザ側端末
（ＵＥＴ）の各々間に相互送信するために、多数の比較
的狭い帯域のデータおよび信号送信チャンネルを持つＫ
ａ広帯域送信リンクを有する。これらの端末は、単一の
ユーザに対するものか、あるいはスイッチド公衆電話ネ
ットワーク（ＰＳＴＮ）、インターネットあるいはビデ
オ・サーバなどによる多数のユーザに対するあるいはユ
ーザからの情報に対するゲートウエイとなる。

【００１７】衛星通信システム２００における通信衛星
２０１のスイッチング・サブシステムは、絶縁されて図
３に示される。ＮＯＣ２０２は、ＵＥＴではなく通信衛
星に対する個々のインターフェースを介して、望ましく
は別のアンテナを介して周波数ホッピング方式のような
安全モードにおいてスイッチを管理するため通信衛星２
０１と通信する。ＮＯＣ２０２は、あるスイッチ形態お
よび管理指令部を提供するためのスイッチ・マネージャ
３０１を構成し、この指令部はＮＯＣ２０２あるいはＳ
ＭＣに物理的に配置され、あるいはそれらの間にある方
法で分散される。衛星通信システム２００におけるスイ
ッチ・マネージャ３０１は従来のパケット・スイッチ１
００におけるスイッチ・マネージャ１０４とは異なるこ
とに注意すべきである。

【００１８】図４は、図２の例示的な衛星通信システム
における衛星スイッチおよび通信リンクの概略図であ
る。同図は、全体的に見たとき衛星通信システム２００
が多数のユーザ端末間のスイッチド・パケット・データ
通信を可能にする完全なネットワークを提供することを
示すのに役立つ。

【００１９】通信衛星２０１は非常に多数の要素を含ん
でいるが、図３では本発明を強調するためにスイッチの
みが示される。通信衛星２０１において、データ・パケ
ットを受信し、切換え、かつ送信するために、幾つかの
機能が行われなければならず、これらは周波数による種
々のアップリンク・チャンネルの分離、バースト部から
の変調されたデータ・パケットの見込みの回復、および
エラー制御処理に対する見込みの送通、および復号の実
施である。

【００２０】通信衛星２０１は、３つの主要な機能サブ
システムを有する。衛星のアップリンクで送られるＫａ
広帯域データは、典型的に周波数分割多重化（ＦＤＭ）
され、更に送信バーストにより占有されるスロットへ時
分割多重化（ＴＤＭ）される。これらのバーストは、変
調方法として横軸位相偏移変調（通常は、ＢＰＳＫかあ
るいはＱＰＳＫ）を用いる。送信バーストは、キャリア
位相の初期推定の実施を容易にするヘッダと、エラー制
御コードにより典型的に復号される情報を含む部分とを
有する。第１の機能サブシステムは、送信バーストのデ
ータを典型的に１７ＭＨzであるサブ帯域へ分割するチ
ューナ兼チャンネライザと、送信バーストから生じるキ
ャリア位相の初期推定を用いてチャネライザにより出力
される各サブ帯域におけるデータの復号およびデコーデ
ィングを行う復調器およびデコーダを有する。データ・
パケットは、当技術において周知であるＡＴＭセルの形
態である。エンコーティングがＡＴＭセルを用いると
き、復号されたデータからセルを復元しそれらデータに
ついて妥当性検査（ｉｎｔｅｇｒｉｔｙｃｈｅｃｋ
ｓ）を行うことが必要である。このような処理は、リー
ド・ソロモン・外部符号（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ
ｏｕｔｅｒｃｏｄｅ）の復号を含む。

【００２１】データ伝送は、３つのモードの任意の１つ
に構成される。これらモードおよび対応して選好される
復調器およびデコーダの詳細は、参考のため本文におい
て全体的に援用される１９９９年１月１９日出願の係属
中の米国特許出願「単一の共有された二直角デコーダに
対する多重チャンネルの緩慢決定のバッファリングおよ
びシーケンシング（ＢｕｆｆｅｒｉｎｇａｎｄＳｅ
ｑｕｅｎｃｉｎｇｏｆＳｏｆｔＤｅｃｉｓｉｏｎ
ｓｏｆＭｕｌｔｉｐｌｅＣｈａｎｎｅｌｓＩｎ
ｔｏａＳｉｎｇｌｅＳｈａｒｅｄＢｉｏｒｔｈ
ｏｇｏｎａｌＤｅｃｏｄｅｒ）」（事件簿第２２−００
７１号）、１９９９年１月１９日出願の同出願「多チャ
ンネルにおける単一バッファの共有を容易にするデータ
の直並列変換（ＳｅｒｉａｌｔｏＰａｒａｌｌｅｌ
ＣｏｎｖｅｒｓｉｏｎｏｆＤａｔａｔｏＦａｃ
ｉｌｉｔａｔｅＳｈａｒｉｎｇａＳｉｎｇｌｅ
ＢｕｆｆｅｒＡｍｏｎｇＭｕｌｔｉｐｌｅＣｈ
ａｎｎｅｌｓ）」（事件簿第２２−００７２号）、およ
び１９９９年１月１９日出願の同出願「共有されたデコ
ーダを介する多チャンネルからのデータのバッファリン
グおよびシーケンシング（Ｂｕｆｆｅｒｉｎｇａｎｄ
ＳｅｑｕｅｎｃｉｎｇｏｆＤａｔａＦｒｏｍ
ＭｕｌｔｉｐｌｅＣｈａｎｎｅｌｓＴｈｒｏｕｇｈ
ａＳｈａｒｅｄＤｅｃｏｄｅｒ）」（事件簿第２
２−００７３号）において更に詳細に説明されている。

【００２２】第２の機能サブシステムは、第１のサブシ
ステムにおける復調器およびデコーダから受取るデータ
に対するセル・レベルの諸機能を行い、かつデータ・パ
ケットの適切な切換えを行う。第２のサブシステムは、
図３に示されるスイッチを含んでいる。これは、本願の
主たる観点であり、以下において更に詳細に記述され
る。第３の主な機能サブシステムは、スイッチからデー
タ・パケットを受取りこれらパケットをユーザ側の端末
へ送出するダウンリンク変調器を有する。ダウンリンク
・ホッピング・ビーム方式を含む多数の異なる伝送モー
ドを許容し得ることが望ましい。

【００２３】通信衛星２０１には３つの主要機能サブシ
ステムがあるが、これらの機能サブシステムはその物理
的構成が異なるものではない。例えば、第１の機能アッ
プリンク・サブシステムの復調器およびデコーダは、衛
星搭載のプロセッサからの制御信号、タイミング信号お
よびコード信号を用い、かつこのプロセッサの全体的な
制御下にある。図５は、通信衛星２０１の望ましい実施
の形態におけるプロセッサ・サブシステム５０１の物理
的構成の全体ブロック図である。プロセッサ・サブシス
テム５０１は、復調器およびデコーダ５０３₁ないし５
０３_nならびに高速パケット／セル・スイッチ５０２を
制御する資源コントローラ５０４を含んでいる。先に説
明したように、復調器およびデコーダ５０３₁ないし５
０３_nは、第１の機能アップリンク・サブシステムのダ
ウン・コンバータから信号を受取り、かつそれ自体がこ
のサブシステムの一部である。それにも拘わらず、部分
的には実施されたデータ処理量により、これら復調器お
よびデコーダは、プロセッサ・サブシステム５０１にお
ける高速パケット／セル・スイッチ５０２と共に、資源
コントローラ５０４によって制御される。プロセッサ・
サブシステム５０１からのデータ出力は、第３のダウン
リンク機能サブシステムの変調器へ与えられる。

【００２４】図６は、プロセッサ・サブシステム５０１
の更に詳細なブロック図である。資源コントローラ５０
４は、主要かつ冗長な汎用（ＧＰ）コンピュータ・モジ
ュール６０１と、主要かつ冗長な不揮発性（ＮＶ）シス
テム・メモリ６０２と、複数のディジタル信号プロセッ
サ（ＤＳＰ）・コントローラ・モジュール６０３とを有
する。不揮発性メモリ６０２は、通信衛星２０１の残部
に対する１５５３インターフェースと、自律的ソフトウ
エア・アップロード能力とを有する。ＮＯＣ２０２から
の信号は、前記１５５３インターフェースを介し、ある
いは安全アップリンク・チャンネルによるＡＴＭデータ
経路を介して、ＧＰコンピュータ・モジュール６０１へ
送られる。

【００２５】２つのタイプの冗長メモリが存在してい
る。各ＧＰコンピュータ・モジュール６０１は、関連す
るそれ自体のメモリ空間を有する。プロセッサが冗長で
あるならば、該プロセッサと関連するメモリもまた冗長
である。静的イメージおよび構成情報を格納するため用
いられる不揮発性メモリ６０２は、それ自体の冗長メモ
リ・セットを有する。このメモリは、アップロードされ
プロセッサ・サブシステムへ送られるヘルスおよび状態
情報（ｈｅａｌｔｈａｎｄｓｔａｔｕｓｉｎｆｏ
ｒｍａｔｉｏｎ）、ソフトウエア・イメージなどをテレ
メトリに接続するため、宇宙船バスに接続される。資源
コントローラに含まれる高能力Ｉ／Ｏプロセッサが、メ
モリに関するデータの転入出、およびメモリ・セグメン
トのロッキング、動作タイプが特定のプロセッサへ操作
されるべき通信データにより実施される必要がある領域
を取扱う。これが実際にアップロードされつつある新た
なイメージならば、このプロセッサが揮発性メモリに含
まれること、および新たなメモリ・イメージがロードさ
れたプロセッサに信号することが必要である。

【００２６】各ＧＰコンピュータ・モジュール６０１
は、４０ないし１００の百万命令／毎秒（ＭＩＰＳ）を
実施できる３２ビット・コンピュータを含むことが望ま
しい。高速パケット／セル・スイッチ５０２の処理およ
びスループット要求に応じて、パワーＰＣまたはＲＨ３
２のような任意の適切な汎用プロセッサを用いることが
できる。それほど強力でない１６ビット・プロセッサで
よい保守プロセッサもまた、各汎用コンピュータ・モジ
ュール６０１に含まれる。

【００２７】ＧＰコンピュータ・モジュール６０１は、
１７７３Ａのような直列インターフェースを介して復調
器５０３₁ないし５０３_nの復調器ＤＳＰコントローラ・
モジュール６０４に接続される。各復調器ＤＳＰコント
ローラ・モジュール６０４は、ＴＥＭＩＣ社製の２１０
２０ディジタル信号プロセッサを用いて構成されること
が望ましい。双対冗長ＰＢＩインターフェースが、各復
調器コントローラ・モジュール６０４を復調器ボード６
０５へ接続する。復調器ボード６０５の数は、復調器５
０３₁ないし５０３_nにより受取られるＩＦ入力数に等し
いことが望ましい。

【００２８】ＧＰコンピュータ・モジュール６０１は、
双対冗長ＰＣＩインターフェースを介してＤＳＰコント
ローラ・モジュール６０３に接続されている。各ＤＳＰ
コントローラ・モジュール６０３は、以下に図７に関し
て更に詳細に論述される双対冗長ＰＣＩバスを介してス
イッチ５０２における複数のモジュールに接続される。

【００２９】プロセッサ・サブシステム５０１のスイッ
チ５０２では、インバウンド・モジュール６０６が復調
器５０３₁ないし５０３_nの出力を受取る。インバウンド
・モジュール６０６の出力は、主要かつ冗長なスイッチ
機構６０７へ与えられる。アウトバウンド・モジュール
６０８が、スイッチ機構６０７の出力を受取り、ダウン
リンク・サブシステムにより送られるディジタル出力を
生じる。多重キャスト・モジュール６０９が、スイッチ
機構６０７の出力を受取り、ポート複写により多重キャ
ストを実施するためにスイッチ機構６０７に対する入力
を生じる。

【００３０】望ましい実施の形態におけるプロセッサ・
サブシステムの１つの重要な特徴は、多数のモジュール
へ組み込まれ更に双対冗長バスの形態で与えられる冗長
性である。先に述べたプロセッサ・サブシステム５０１
の種々のモジュールは、同じバスの複写に相互接続され
得る。バスの１つあるいはバスに接続する構成要素の１
つが故障すると、冗長なバスまたは冗長な構成要素に対
して切換えを行うことができる。これらのバスは、望ま
しい実施の形態によるモジュールの背面に２組の個々の
物理的トレース線があり各バスに対する個々のピン出口
があるように、真に物理的に冗長である。

【００３１】例えば、ＧＰコンピュータ・モジュール６
０１においては、ＧＰプロセッサからの単一の入出力を
２つの冗長ＰＣＩバスのいずれか１つに与えることがで
きる相互複写を生じるようにＩ／Ｏインターフェースが
修正される。主要なＧＰコンピュータ・モジュール６０
１におけるプロセッサ、あるいは冗長のＧＰコンピュー
タ・モジュール６０１におけるプロセッサがともに、い
ずれか一方のバスを使用することができる。ＧＰコンピ
ュータ・モジュールが冗長プロセッサのＰＣＩバスＡへ
の切換えが故障するか、あるいはバスＡ自体が故障する
ならば、冗長プロセッサをＰＣＩバスＢへ接続すること
ができる。

【００３２】ＰＣＩバスＡまたはＰＣＩバスＢの適正な
選択は、その時のプロセッサ・サブシステム５０１の故
障モードに依存する。この故障モードは、プロセッサ・
サブシステム５０１における多くの場所におけるレジス
タによって追跡される。例えば、１つのバスがつねに時
間切れでそのＩ／Ｏ通信を適正に処理しなければ、バス
に接続されこのバスを用いるプロセッサにおいて実行中
であるソフトウエアを通知することができる。故障の種
類および場所に応じて、プロセッサ・サブシステム５０
１は故障モードを選定するため更に高いレベルの判定へ
進む。例えば、ＧＰコンピュータ・モジュール６０１あ
るいはＤＳＰコントローラ・モジュール６０３全体が動
作できなければ、故障はつねに接地状態になり得、この
場合、モードは単に電源オフとなり、動作不能モジュー
ルに関するデータの出入り指定はこのモードを用いない
ように変換される。同日に出願された（ＴＲＷ事件簿２
２−００３１）、「階層化されたソフトウエアを使用す
るパケット・スイッチ制御」と題された関連同時係属の
出願にさらに詳細に説明されている、ソフトウエア設計
は、特定の汎用プロセッサ、ディジタル信号プロセッサ
あるいはバスのような最下位の交換可能なユニットを決
定するため、故障モードを逐次降順で検出することが可
能である。

【００３３】これらの故障モードは、ＧＰコンピュータ
・モジュール６０１の１６ビットの保守プロセッサにお
ける多数のレジスタを使用する。保守プロセッサは、そ
のレジスタを連続的に更新し、これによりソフトウエア
は故障があるかないかを知る。バスに故障が存在したか
どうかを記録する１つのＰＣＩバスごとに故障レジスタ
も存在する。故障管理タブは、これらレジスタの状態を
周期的に調べて任意の故障情報を記録する。

【００３４】より高いレベルの判定プロセスは、設計の
多くのレベルにおいて起生し得る。故障がプロセッサに
おいて検知されると、故障を見つけるかあるいはこれを
ソフトウエアにおいて直すように試みがなされる。故障
がプロセッサにおいて起生し続けるならば、プロセッサ
を遮断する判定プロセスはどこか他において行われる。
ある量の情報が記録されると、ネットワーク管理に関し
て適切な判定を行うことができるように、ＮＯＣ２０２
あるいは通信衛星２０１の他の装置へ送ることができ
る。当該プロセスがなんらかの方法で実施されなければ
ならないわけではないが、望ましい実施形態のキーの特
質は自律的に行われないものである。

【００３５】図７は、双対の冗長な産業規格ＰＣＩバス
を用いて緩やかに結合された分散処理アーキテクチャに
おける汎用プロセッサ（ＧＰ）、ディジタル信号プロセ
ッサ（ＤＳＰ）およびアプリケーション特定ハードウエ
ア（ＡＳＨ）の望ましい構成を更に明瞭に示している。
階層の最上部には、ＤＳＰ間の不統一な高レベルの制御
および連帯機能を行って宇宙船の制御プロセッサと共働
するＧＰコンピュータ・モジュールがある。物理的な近
さに応じて、ＧＰセットは、双対冗長な１７７３標準直
列バスを介して遠隔ＤＳＰと通信し、また双対冗長な並
列ＰＣＩバスを介して物理的に近い場所のＤＳＰと通信
する。更に、ＤＳＰは、双対冗長なＰＣＩバスを用いて
も同様にＡＳＨと接続する。

【００３６】図示されないが、ＡＳＨ要素自体は、機能
性および冗長性の予備的管理を行うため、それ自体の特
化された内部方式で相互接続される。全てのプロセッサ
は、緩く結合された多重処理構造により動作可能状態に
相互に連携しながら、それらの特化タスクを実行する。
一部のプロセッサは、パワーオンされ、短時間で処理の
役務を行う用意ができる。他のプロセッサは、電力を節
減するためターンオフされるが、故障したプロセッサを
交換するため要求されるように構成される用意がある。

【００３７】このようなアーキテクチャを用いる望まし
い実施の形態は、故障に対抗し、故障を正しあるいは補
償するよう再構成し、かつプロセッサの故障後に正常な
動作を再開する有効な能力を通信衛星２０１に提供す
る。ＡＳＨに接続された任意のプロセッサにおいて機能
を実行し得るように、特定用途プロセッサ・コードが階
層的に分散されるオペレーティング・システムの最上位
に設けられる。故障の検出と同時に、故障したプロセッ
サのタスクの割当ておよび関連データベースが、故障し
たプロセッサのタスクを継続する双対冗長バスにより接
続される新たなプロセッサへ送られる。双対冗長バス接
続は、プロセッサとＡＳＨ間に経路が存在することを保
証することによって、システムの信頼性を高める。

【００３８】図示されないが、各双対ＤＳＰ信号プロセ
ッサ７０１は実際に双対冗長である。２つのバスならび
に２つの信号プロセッサが存在する。故障の場所に応じ
て、例えば故障が主要ＤＳＰプロセッサ７０１に生じる
ならば、このプロセッサを冗長信号プロセッサへ切換え
ることができる。両方の信号プロセッサが故障するなら
ば、タスクを引き継ぐことができる双対ＤＳＰ信号プロ
セッサ７０１の別の１つによってシステムを動作させる
ことができる。各要素は多くの群（クラスタ）に一緒に
分類され、各群はそれぞれの冗長な群のバスを有する。
群および信号プロセッサの一方あるいはその両方が故障
すると、この群中にはもはや冗長性がない。このような
場合は、別の群の信号プロセッサの１つが故障した信号
プロセッサのタスクを引き継ぐことができる。複数の群
が、資源コントローラ５０４における主要な双対冗長バ
スに影響を及ぼすことなく異なるプロセッサ間での切換
えを可能にする。

【００３９】各冗長信号プロセッサ７０１上にソフトウ
エアおよび／またはファームウエアがあり、他の信号プ
ロセッサ７０１上のソフトウエアおよび／またはファー
ムウエアの冗長性がある。階層化ソフトウエア方式のさ
らに詳細は、同日に出願された（ＴＲＷ事件簿２２−０
０３１）、「階層化されたソフトウエアを使用するパケ
ット・スイッチ制御」と題された関連同時係属の出願に
記載されている。たとえ群のひとつが全体的に失われて
も、地上はシステムを再考慮し、そしてＧＰコンピュー
タ・モジュール６０１のひとつに情報をアップロードし
なければならない、それからＧＰコンピュータ・モジュ
ールは残りの３つの群の一つを実行するタスクを許容す
るであろう。タスクの割当ては緩く構成され、分散され
たアーキテクチャおよび階層化されたソフトウエアによ
り行われ、自律的には為されない。

【００４０】オペレーションは殆どソフトウエアにおい
て実行される。各ＤＳＰの特定の経路は他の経路から独
立し、確実に同時に確実に同一タスクを作業する両方の
経路に対立するようにさらに分散化システムへする。ソ
フトウエアは、各コンピュータ上に為される作業の量を
求めるであろう。このことは、コンピュータが例えばル
ープ・アップ・タイプ・モードで相互にしっかりと連絡
する必要がないように分散化させる。ＤＳＰは、従来の
リアルタイムＯＳ割込みとループ・タイマとを持ち、処
理が１つのループにおいて捕捉されるかどうかを検出す
る。各タイマと関連する異なるアプリケーションが存在
する。例えば、ＤＳＰがタスクの切換えを取扱うとき、
タスクはスタック状態となりスイッチ・オフを適正に行
わなければ、タイムアウトを生じてシステムにおけるエ
ラーの存在を表示するよう割込みが可能であり、通信が
異なるプロセッサ間に生じて、事象を信号するために用
いられる。プロセッサおよびタイマに割込みそしてタイ
ムアウトとなると言う意味では、事象は全て包括的であ
る。緊密にあるいは更に密に結合されたプロセッサは、
より高い帯域を持ち、タスクが分散される状態に関して
プロセッサへ連絡を行うことができる。これらプロセッ
サは、更に頻繁に通信するようにセットアップすること
が可能であり、更に頻繁に通信することを必要とするな
らば、再割当てが可能である。プロセッサは、緩く結合
されるゆえに更に独立的となる。プロセッサは、個々に
動作することができ、情報が増えてもなお通信すること
が可能である。

【００４１】正常な動作においては、通信衛星２０１に
おいてペイロードを処理するための制限された資源量が
つねに存在する。ロードされるシステムのソフトウエア
は、その時実行中であるハードウエア形態で動作するよ
うに構成される。２つのＤＳＰプロセッサおよび（また
は）群が失われる結果タスクを再割当てしなければなら
ない重大な故障が生じるならば、特定のＤＳＰプロセッ
サを用いるための命令を与えるため、新たなコード・イ
メージがＮＯＣ２０２によりプロセッサ・サブシステム
５０１へアップロードされる。更に他のハードウエア範
囲を制御するために、資源コントローラ５０４が資源の
再割当てを行う。しかし、ハードウエアのこのような再
割当ては、恒久的あるいは一時的の如何を問わず、故障
モードの順位は低い。大半の故障は、データの過負荷に
よって生じる、構成要素またはバスが一時的に応答でき
ないことである。

【００４２】ＰＣＩ局部バスに対する仕様である改定版
２．１は、多数の再構成可能な項目を有する。望ましい
実施の形態は、これら構成可能項目の一部を故障状態に
ついて規定している。バスへ転送されるある情報を記録
する双対冗長ＰＣＩバスのそれぞれに対して、更なる状
態レジスタが含まれる。これらの拡張は、例えば、ＰＣ
Ｉバスに対するパリティ、およびデータ受取りの確認が
あるかないかを示すための更なる公表情報を含んでい
る。ＰＣＩバスに接続されたＧＰおよびＤＳＰ信号プロ
セッサ、メモリおよびスイッチ・モジュールの各々の内
部には、システムにおけるマスタとなることができる集
積チップがあり、従ってこれらブロックの各々の内部の
ＰＣＩバスに対する制御可能な接続がある。特定のブロ
ックがＰＣＩバスに接続されバスのマスタとなり得るこ
れらブロックの各々には少なくとも１つの状態が存在す
る。その結果、多数の可能なマスタとスレーブがある
が、いずれの場合も、バス上でデータを相互に転送する
各プロセッサ間の情報の調停のため対応し得る１つのチ
ップが存在する。

【００４３】本発明の他の特徴については、実施の形態
の詳細な記述および特許請求の範囲を添付図面に関して
参照すれば、当業者には明らかであろう。以上および以
降の記述および図示による開示は本発明の実施の形態の
開示に終始したが、この開示が例示に過ぎず、限定とと
るべきでないこと、および本発明の習得された実施にお
いて変更できることを理解すべきである。以上の記述は
本発明の実施の形態と見なされることについてなされた
が、種々の変更が可能であり本発明が種々の形態および
実施の形態で実現されること、および僅かに一部を述べ
た多くの用途において適用されることが理解されよう。
頭書の特許請求の範囲によって、このような変更および
修正の全てが包含されるものとする。

【図面の簡単な説明】

【図１】従来技術の地上局に基くスイッチド・パケット
・データ通信システムにおいて用いられるパケット・ス
イッチを示すブロック図である。

【図２】本発明の望ましい実施形態が実現される例示的
な衛星通信システムの概略図である。

【図３】図２の例示的な衛星通信システムにおけるスイ
ッチング・サブシステムを示す全体図である。

【図４】図２の例示的な衛星通信システムにおける通信
リンクを示す概略図である。

【図５】図３の通信衛星のスイッチに関するプロセッサ
・サブシステムおよび他の機能サブシステムの望ましい
実施形態を示す全体ブロック図である。

【図６】図３の通信衛星におけるプロセッサ・サブシス
テムの望ましい実施の形態を示す更に詳細なブロック図
である。

【図７】図３の通信衛星における緩く結合されたプロセ
ッサ・スブシステムを例示する図である。

【符号の説明】

１００パケット・スイッチ１０１₁ないし１０１_n 入力インターフェース・モジュ
ール１０２スイッチング・モジュール１０３₁ないし１０３_n 出力インターフェース・モジ
ュール１０４スイッチ・マネージャ２００衛星通信システム２０１₁および２０１₂ 通信衛星２０２ネットワーク・オペレーショ
ン・センター（ＮＯＣ）３０１スイッチ・マネージャ５０１プロセッサ・サブシステム５０２スイッチ５０３₁ないし５０３_n 復調器／デコーダ５０４資源コントローラ６０１ＧＰコンピュータ・モジュー
ル６０２不揮発性メモリ６０３ＤＳＰコントローラ・モジュ
ール６０４復調器ＤＳＰコントローラ・
モジュール６０５復調器ボード６０６インバウンド・モジュール６０７スイッチ機構体６０８アウトバウンド・モジュール６０９多重パス・モジュール７０１双対ＤＳＰ信号プロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者エドワード・エイ・アレンバーグアメリカ合衆国カリフォルニア州90277, リダンド・ビーチ，バーバラ・ストリート 1115，ナンバー２

Claims

【特許請求の範囲】

【請求項１】データ・パケットに構成された情報を含
む広帯域信号送信を受取るダウンコンバータと、前記デ
ータ・パケットを取得するため前記広帯域信号伝送を復
調して前記情報を復号する復調器兼デコーダとを有する
アップリンク・サブシステムと、前記アップリンク・サブシステムから複数のデータ・パ
ケットを受取り、該データ・パケットを切換え、そのデ
ータ・パケットを出力ポートに提供する高速度パケット
・スイッチを有するプロセッサ・サブシステムと、前記プロセッサ・サブシステムのパケット・スイッチに
より出力されたデータ・パケットを受取り、ダウンリン
ク伝送においてデータ・パケットを変調するダウンリン
ク・サブシステムと、を備え、前記プロセッサ・サブシステムが、少なくともひとつの
汎用目的プロセッサの分散階層的構造に構成された複数
の結合された独立プロセッサを含む、通信衛星。
【請求項２】前記少なくともひとつの汎用目的プロセ
ッサおよび前記複数のデジタル信号プロセッサの少なく
ともひとつは双対冗長バスにより相互接続されている、
請求項１記載の通信衛星。
【請求項３】前記双対冗長バスは双対ＰＣＩ冗長バス
を含む、請求項２に記載の通信衛星。
【請求項４】スイッチ管理を前記高速パケット・スイ
ッチに与える資源コントローラを含む、請求項１に記載
の通信衛星。
【請求項５】前記資源コントローラは前記アップリン
ク・サブシステムにおける復調器と復号器および高速パ
ケット・スイッチの統合した制御を与える、請求項４記
載の通信衛星。
【請求項６】複数のインバウンド・モジュールと、複数の前記インバウンド・モジュールからのデータ・パ
ケットを複数の入力ポートで受取り、前記データ・パケ
ットを選択された出力ポートから制御可能に出力される
ように切換えるスイッチ機構と、前記スイッチ機構の前記出力ポートからの前記データ・
パケットを受取る複数のアウトバウンド・モジュール
と、前記インバウンド・モジュールとスイッチ機構とアウト
バウンド・モジュールの各々を制御する資源コントロー
ラと、を備え、前記インバウンド・モジュールと、前記スイッチ機構
と、前記アウトバウンド・モジュールと、前記資源コン
トローラは、複数の緩く結合された独立プロセッサを用
いて実現され、少なくともひとつの汎用目的プロセッサ
と複数のデジタル信号プロセッサの分散階層構造に構成
されている、高速度パケットデータ・スイッチ。
【請求項７】前記少なくともひとつの汎用目的プロセ
ッサ用の冗長プロセッサと、少なくとも幾つかの前記複
数のデジタル信号プロセッサに対応する冗長プロセッサ
をさらに含む、請求項６に記載の高速度パケットデータ
・スイッチ。
【請求項８】前記資源コントローラは、前記複数の緩
く結合された独立プロセッサにおける故障を検出しそし
て訂正する故障管理プログラムを実施する、請求項６に
記載の高速度パケットデータ・スイッチ。
【請求項９】前記資源コントローラはさらに故障情報
を記憶する状態レジスタをさらに含む、請求項８に記載
の高速度パケットデータ・スイッチ。
【請求項１０】前記資源コントローラは、前記状態レ
ジスタに記憶された故障情報に従って故障管理プログラ
ムを実行し、もし故障が何らかの対の双対冗長バスの活
動するひとつに関して検出されるならば、前記ひとつの
バスから別の前記双対冗長バスへ前記ひとつのバスにお
いてデータを送信するプロセッサを切換える、請求項９
に記載の高速度パケットデータ・スイッチ。