JP2000258496A - 半導体装置の検査方法及び装置 - Google Patents
半導体装置の検査方法及び装置Info
- Publication number
- JP2000258496A JP2000258496A JP11057950A JP5795099A JP2000258496A JP 2000258496 A JP2000258496 A JP 2000258496A JP 11057950 A JP11057950 A JP 11057950A JP 5795099 A JP5795099 A JP 5795099A JP 2000258496 A JP2000258496 A JP 2000258496A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- socket
- defective
- dut
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 97
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000002950 deficient Effects 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000012360 testing method Methods 0.000 claims description 57
- 238000013102 re-test Methods 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 21
- 238000012937 correction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】半導体装置の検査において、本来製品の実力的
には良品であるものを不良品にしていたものを、再検査
により救済できる可能性を向上する検査方法及び装置の
提供。 【解決手段】被試験デバイスがセットされて検査が行わ
れるソケットを複数有し再検査機能を有する半導体検査
装置の検査方法において、検査の結果不良と判定された
被試験デバイスの各被試験デバイスについて前記検査が
行なわれたソケット毎に分類し、不良と判定された被試
験デバイスを再検査トレーに移し替える際に、不良と判
定された被試験デバイスについて再検査時のソケットが
前回ソケットとは異なるトレーに位置するように配置
し、検査の結果不良と判定された被試験デバイスを再検
査する際に、前記被試験デバイスを、前記検査が行われ
たソケットとは別のソケットにセットし再検査を行う。
には良品であるものを不良品にしていたものを、再検査
により救済できる可能性を向上する検査方法及び装置の
提供。 【解決手段】被試験デバイスがセットされて検査が行わ
れるソケットを複数有し再検査機能を有する半導体検査
装置の検査方法において、検査の結果不良と判定された
被試験デバイスの各被試験デバイスについて前記検査が
行なわれたソケット毎に分類し、不良と判定された被試
験デバイスを再検査トレーに移し替える際に、不良と判
定された被試験デバイスについて再検査時のソケットが
前回ソケットとは異なるトレーに位置するように配置
し、検査の結果不良と判定された被試験デバイスを再検
査する際に、前記被試験デバイスを、前記検査が行われ
たソケットとは別のソケットにセットし再検査を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の検査
方法及び装置に関し、特に複数のＤＵＴソケットを有す
るハンドラーにおける再選方法及び装置に関する。
方法及び装置に関し、特に複数のＤＵＴソケットを有す
るハンドラーにおける再選方法及び装置に関する。
【０００２】
【従来の技術】半導体装置の検査工程においては、ＬＳ
Ｉテスタ等の試験装置と一体化されたハンドラーがＤＵ
Ｔ（Device Under Test;被試験デバイス）を載置する
トレー及びＤＵＴを搬送及びハンドリングしてＤＵＴを
ロードしてソケットにセットしテストを実行し、テスト
結果に基づき、カテゴリ（試験結果に基づくＤＵＴの良
・不良品別の分類及びランク別け）毎にソートしてアン
ロードする一連の処理が行われる。
Ｉテスタ等の試験装置と一体化されたハンドラーがＤＵ
Ｔ（Device Under Test;被試験デバイス）を載置する
トレー及びＤＵＴを搬送及びハンドリングしてＤＵＴを
ロードしてソケットにセットしテストを実行し、テスト
結果に基づき、カテゴリ（試験結果に基づくＤＵＴの良
・不良品別の分類及びランク別け）毎にソートしてアン
ロードする一連の処理が行われる。
【０００３】そしてテスト（検査）の結果、不良と判定
されたＤＵＴの再検査を行う機能をもつ従来のハンドラ
ー装置において、初回の検査後、不良判定されたＤＵＴ
には、再検査トレー（「再検査待機トレー」ともいう）
に再配置され、検査が終了後、再検査トレーに格納され
ている再検査待ちのＤＵＴを再検査するという構成とさ
れている。
されたＤＵＴの再検査を行う機能をもつ従来のハンドラ
ー装置において、初回の検査後、不良判定されたＤＵＴ
には、再検査トレー（「再検査待機トレー」ともいう）
に再配置され、検査が終了後、再検査トレーに格納され
ている再検査待ちのＤＵＴを再検査するという構成とさ
れている。
【０００４】この場合、初回の検査後、不良判定された
ＤＵＴが、該検査が行われたソケットから再検査用トレ
ーにそのまま移動するため、検査時のソケットと再検査
時のソケットが同一となる場合がある。
ＤＵＴが、該検査が行われたソケットから再検査用トレ
ーにそのまま移動するため、検査時のソケットと再検査
時のソケットが同一となる場合がある。
【０００５】そして、同一のソケットにて、再検査を行
う場合、本来製品の実力的には、良品であるＤＵＴも再
び不良品と判定されることになる。
う場合、本来製品の実力的には、良品であるＤＵＴも再
び不良品と判定されることになる。
【０００６】
【発明が解決しようとする課題】半導体装置の動作周波
数の高速化に伴い、試験装置の精度（能力）とＤＵＴの
測定要求精度とが接近してきており、また半導体装置の
最高動作周波数が試験装置の能力を上回るものも出現し
ており、従来では顕在化していなかった、ソケット間の
特性ばらつきが顕著となるに至っている。
数の高速化に伴い、試験装置の精度（能力）とＤＵＴの
測定要求精度とが接近してきており、また半導体装置の
最高動作周波数が試験装置の能力を上回るものも出現し
ており、従来では顕在化していなかった、ソケット間の
特性ばらつきが顕著となるに至っている。
【０００７】すなわち、複数のソケットを有するハンド
ラー装置において、あるソケットで検査した測定結果と
他のソケットで検査した測定結果との測定結果のばらつ
きが問題となっている。
ラー装置において、あるソケットで検査した測定結果と
他のソケットで検査した測定結果との測定結果のばらつ
きが問題となっている。
【０００８】一方、試験装置においてＤＵＴを検査する
ためのテストプログラムにおける各測定項目の測定規格
（測定結果がパスかフェイルかを判定し判定結果に応じ
ランク別け処理するための測定規格）は、半導体製造装
置の検査装置のもつソケット間の測定ばらつきを考慮し
て、その測定規格は、通常、最良条件の電気的特性値を
示すソケットを基準として、その補正値が決定されてい
る。
ためのテストプログラムにおける各測定項目の測定規格
（測定結果がパスかフェイルかを判定し判定結果に応じ
ランク別け処理するための測定規格）は、半導体製造装
置の検査装置のもつソケット間の測定ばらつきを考慮し
て、その測定規格は、通常、最良条件の電気的特性値を
示すソケットを基準として、その補正値が決定されてい
る。
【０００９】すなわち、検査において、不良ＤＵＴは、
不良判定されるように、つまり不良ＤＵＴが良品と誤判
定されないように、補正値を設定して測定規格を決定し
ているため、最悪条件の電気的特性値を示すソケットに
セットされて検査が行われた場合、ＤＵＴは本来の実力
は良品であるにもかかわらず、検査結果は、良品の範囲
に到らず、不良判定されてしまう場合がある。
不良判定されるように、つまり不良ＤＵＴが良品と誤判
定されないように、補正値を設定して測定規格を決定し
ているため、最悪条件の電気的特性値を示すソケットに
セットされて検査が行われた場合、ＤＵＴは本来の実力
は良品であるにもかかわらず、検査結果は、良品の範囲
に到らず、不良判定されてしまう場合がある。
【００１０】例えば、ＤＵＴの入力信号と出力信号の信
号伝搬遅延時間の測定において、最良条件の電気的特性
値を示す第１のソケットでのＤＵＴの信号伝搬遅延時間
の測定結果（ｔpd1）を、最良条件の電気的特性値を示
すソケットを基準とした補正値（ｔpdCAL）に基づき補
正した場合、良品測定規格（ｔpdmax）以下となり、良
品判定されるという状態にあって、該ＤＵＴについて最
悪条件の電気的特性値を示す第２のソケットで信号伝搬
遅延時間を測定し、その測定結果（ｔpd2）に対して補
正値（ｔpdCAL）で補正しても、上記良品測定規格（ｔ
pdmax）を超えてしまう場合があり、この場合、不良判
定され、同一ソケットで再検査を行っても再び不良とな
る。ＡＣ試験に限らず、ＤＵＴの電圧、電流測定等のＤ
Ｃ試験、及びファンクション試験における試験装置のタ
イミング設定、コンパレータにおける出力信号レベルの
設定の補正についても、最悪条件の電気的特性値を示す
（規格とのマージンの小さい）ソケットにセットされて
検査が行われたＤＵＴは、本来の実力は良品であるにも
かかわらず、測定結果は、良品の範囲に到らず、不良判
定されてしまう。
号伝搬遅延時間の測定において、最良条件の電気的特性
値を示す第１のソケットでのＤＵＴの信号伝搬遅延時間
の測定結果（ｔpd1）を、最良条件の電気的特性値を示
すソケットを基準とした補正値（ｔpdCAL）に基づき補
正した場合、良品測定規格（ｔpdmax）以下となり、良
品判定されるという状態にあって、該ＤＵＴについて最
悪条件の電気的特性値を示す第２のソケットで信号伝搬
遅延時間を測定し、その測定結果（ｔpd2）に対して補
正値（ｔpdCAL）で補正しても、上記良品測定規格（ｔ
pdmax）を超えてしまう場合があり、この場合、不良判
定され、同一ソケットで再検査を行っても再び不良とな
る。ＡＣ試験に限らず、ＤＵＴの電圧、電流測定等のＤ
Ｃ試験、及びファンクション試験における試験装置のタ
イミング設定、コンパレータにおける出力信号レベルの
設定の補正についても、最悪条件の電気的特性値を示す
（規格とのマージンの小さい）ソケットにセットされて
検査が行われたＤＵＴは、本来の実力は良品であるにも
かかわらず、測定結果は、良品の範囲に到らず、不良判
定されてしまう。
【００１１】このように、ソケット間の特性ばらつきに
より、ＤＵＴの良否判定、カテゴリ分けを正しく行うこ
とができない。
より、ＤＵＴの良否判定、カテゴリ分けを正しく行うこ
とができない。
【００１２】なお、不良ソケットにＤＵＴを装着して長
時間バーンイン試験を行うことを回避する装置として、
例えば特開平１０−２３９３８８号公報には、バーンイ
ンボードのソケットに装着したＤＵＴの試験を行うプリ
テスタを備えた構成が開示されている。
時間バーンイン試験を行うことを回避する装置として、
例えば特開平１０−２３９３８８号公報には、バーンイ
ンボードのソケットに装着したＤＵＴの試験を行うプリ
テスタを備えた構成が開示されている。
【００１３】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、本来製品の実力的
には良品であるものを不良品にしていたものを、再検査
により救済できる可能性を向上する検査方法及び装置を
提供することにある。
なされたものであって、その目的は、本来製品の実力的
には良品であるものを不良品にしていたものを、再検査
により救済できる可能性を向上する検査方法及び装置を
提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成する本発
明は、被試験デバイスがセットされて検査が行われるソ
ケットを複数有し再検査機能を有する半導体検査装置の
検査方法において、検査の結果不良と判定された被試験
デバイスを再検査する際に、前記被試験デバイスを、前
記検査が行われたソケットとは別のソケットにセットし
て、再検査を行う。
明は、被試験デバイスがセットされて検査が行われるソ
ケットを複数有し再検査機能を有する半導体検査装置の
検査方法において、検査の結果不良と判定された被試験
デバイスを再検査する際に、前記被試験デバイスを、前
記検査が行われたソケットとは別のソケットにセットし
て、再検査を行う。
【００１５】本発明においては、前記試験の結果不良と
判定された被試験デバイスを、再検査のために再検査待
機トレーに配置する場合、初回検査時のソケットとは異
なるソケットにて再検査されるように前記再検査待機ト
レーに配置する。
判定された被試験デバイスを、再検査のために再検査待
機トレーに配置する場合、初回検査時のソケットとは異
なるソケットにて再検査されるように前記再検査待機ト
レーに配置する。
【００１６】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、被試験デバイス（DeviceUnder Tes
t；ＤＵＴ）がセットされ、試験装置から電源、印加信
号が供給され、ＤＵＴの出力信号等を試験装置に出力す
るためのソケットを複数有し、再検査機能を有するハン
ドラー装置に、試験装置での検査の結果、不良判定され
たＤＵＴを、再検査する際に、再検査されるＤＵＴを、
前回検査が行われたソケットとは別のソケットにセット
して再検査を行う機能を具備している。
する。本発明は、被試験デバイス（DeviceUnder Tes
t；ＤＵＴ）がセットされ、試験装置から電源、印加信
号が供給され、ＤＵＴの出力信号等を試験装置に出力す
るためのソケットを複数有し、再検査機能を有するハン
ドラー装置に、試験装置での検査の結果、不良判定され
たＤＵＴを、再検査する際に、再検査されるＤＵＴを、
前回検査が行われたソケットとは別のソケットにセット
して再検査を行う機能を具備している。
【００１７】
【実施例】本発明の実施例について図面を参照して説明
する。本発明の一実施例は、複数のソケットを有し、再
検査を行う機能をもつハンドラー装置において、ＬＳＩ
テスタ等の試験装置によるＤＵＴの検査の結果、不良判
定されたＤＵＴを、再検査用トレーに移動する前に、検
査時のソケットに対応するトレー毎に分類した後、再検
査トレーに再配置する際に、初回のソケットとは異なる
ソケットにて再選されるように、再検査トレーに再配置
する機能を備えている。
する。本発明の一実施例は、複数のソケットを有し、再
検査を行う機能をもつハンドラー装置において、ＬＳＩ
テスタ等の試験装置によるＤＵＴの検査の結果、不良判
定されたＤＵＴを、再検査用トレーに移動する前に、検
査時のソケットに対応するトレー毎に分類した後、再検
査トレーに再配置する際に、初回のソケットとは異なる
ソケットにて再選されるように、再検査トレーに再配置
する機能を備えている。
【００１８】本発明は、公知の水平搬送方式のハンドラ
ー装置において、図６を参照すると、搬送されたＤＵＴ
を複数のソケットに収容し、ＤＵＴと試験装置との電気
的接続をとることで試験を行う検査部１０と、検査部１
０での検査の結果から、良品、不良品として判定された
ＤＵＴをソケットから取り出す手段（アンローダ）１１
と、良品判定されたＤＵＴを収納し、不良品と判定され
たＤＵＴを検査時のソケットに対応するトレー毎に分類
する手段１２と、不良判定されたＤＵＴを初回の検査時
のソケットとは異なるソケットにて再検査されるよう
に、再検査トレーに再配列する手段１３と、再選モード
時に再配列された再検査トレーに収容されたＤＵＴを複
数の測定ソケットにセットする手段（ローダ）１４と、
を備え、複数のソケットに移動したＤＵＴを再検査が行
われる。
ー装置において、図６を参照すると、搬送されたＤＵＴ
を複数のソケットに収容し、ＤＵＴと試験装置との電気
的接続をとることで試験を行う検査部１０と、検査部１
０での検査の結果から、良品、不良品として判定された
ＤＵＴをソケットから取り出す手段（アンローダ）１１
と、良品判定されたＤＵＴを収納し、不良品と判定され
たＤＵＴを検査時のソケットに対応するトレー毎に分類
する手段１２と、不良判定されたＤＵＴを初回の検査時
のソケットとは異なるソケットにて再検査されるよう
に、再検査トレーに再配列する手段１３と、再選モード
時に再配列された再検査トレーに収容されたＤＵＴを複
数の測定ソケットにセットする手段（ローダ）１４と、
を備え、複数のソケットに移動したＤＵＴを再検査が行
われる。
【００１９】図１乃至図４は、本発明の一実施例の検査
装置の動作を説明するための図である。本発明の一実施
例の動作について説明する。
装置の動作を説明するための図である。本発明の一実施
例の動作について説明する。
【００２０】図１は、本発明の一実施例における検査部
のソケットの配置の一例を示したものであり、検査用ト
レーから複数のソケットＡ−ＨのそれぞれにＤＵＴ（サ
ンプル（Sample）Ａ−Ｈ）を収納し、不図示の試験装置
からのＤＵＴへの電気的信号の設定、ＤＵＴの測定結果
の判定等による電気的検査を行う。試験装置は、測定結
果（例えばＤＣ試験、ＡＣ試験、ファンクション試験
等）から良品、不良品を判別する。
のソケットの配置の一例を示したものであり、検査用ト
レーから複数のソケットＡ−ＨのそれぞれにＤＵＴ（サ
ンプル（Sample）Ａ−Ｈ）を収納し、不図示の試験装置
からのＤＵＴへの電気的信号の設定、ＤＵＴの測定結果
の判定等による電気的検査を行う。試験装置は、測定結
果（例えばＤＣ試験、ＡＣ試験、ファンクション試験
等）から良品、不良品を判別する。
【００２１】テストの結果、ＤＵＴは、不良、良品と不
良品に選別され、良品と判定されたＤＵＴはソケットか
ら取り出され良品受け皿に移動される。その際、図２に
示すように、テスト結果に基づきランク別（良品１〜良
品ｎ）にソートされる。
良品に選別され、良品と判定されたＤＵＴはソケットか
ら取り出され良品受け皿に移動される。その際、図２に
示すように、テスト結果に基づきランク別（良品１〜良
品ｎ）にソートされる。
【００２２】テストの結果、不良と判定されたＤＵＴは
電気的検査が行われた複数のソケットに対応する複数の
検査用トレーに１次格納される。
電気的検査が行われた複数のソケットに対応する複数の
検査用トレーに１次格納される。
【００２３】検査用トレーに１次格納されたＤＵＴは、
前回の検査が行われたソケットに対応する複数のトレー
から、再検査待機トレー（単に「再検査トレー」ともい
う）に移動する際に、再検査を行うソケットと、前回の
ソケットが異なるように、再検査待機トレーに配置する
（図３参照）。
前回の検査が行われたソケットに対応する複数のトレー
から、再検査待機トレー（単に「再検査トレー」ともい
う）に移動する際に、再検査を行うソケットと、前回の
ソケットが異なるように、再検査待機トレーに配置する
（図３参照）。
【００２４】そして図４に示すように、再検査待機トレ
ーに格納され、検査を待機していたＤＵＴをソケットに
収容して再検査を行い、最終の良品不良品の判定を行
う。
ーに格納され、検査を待機していたＤＵＴをソケットに
収容して再検査を行い、最終の良品不良品の判定を行
う。
【００２５】図５は、本発明の一実施例の処理手順を示
す流れ図である。図５を参照すると、一回目の電気的特
性検査後、良品と判定されたＤＵＴはカテゴリ毎にソー
トされ分類される（ステップ１０１〜１０２）。
す流れ図である。図５を参照すると、一回目の電気的特
性検査後、良品と判定されたＤＵＴはカテゴリ毎にソー
トされ分類される（ステップ１０１〜１０２）。
【００２６】一方、不良品と判定されたＤＵＴは、個々
のＤＵＴについて一回目に電気的特性を行なったソケッ
ト毎に分類し（ステップ１０３、１０４）、一回目の不
良品ＤＵＴを再検査トレーに移し替え、その際に、不良
判定ＤＵＴについて再検査時のソケットが一回目のソケ
ットとは異なるトレーに配置されるように配列する（ス
テップ１０５）。そして、１回目の測定終了後、再検査
トレーから不良判定ＤＵＴを各ソケットにセットして再
検査を行ない（ステップ１０６）、再検査結果に基づ
き、良、不良判定を行なう（ステップ１０７、１０
８）。
のＤＵＴについて一回目に電気的特性を行なったソケッ
ト毎に分類し（ステップ１０３、１０４）、一回目の不
良品ＤＵＴを再検査トレーに移し替え、その際に、不良
判定ＤＵＴについて再検査時のソケットが一回目のソケ
ットとは異なるトレーに配置されるように配列する（ス
テップ１０５）。そして、１回目の測定終了後、再検査
トレーから不良判定ＤＵＴを各ソケットにセットして再
検査を行ない（ステップ１０６）、再検査結果に基づ
き、良、不良判定を行なう（ステップ１０７、１０
８）。
【００２７】前記実施例においては、１回目の電気的測
定検査終了後、不良判定されたＤＵＴを１次格納するた
めに、電気的検査したソケットに対応させて、複数のト
レーを用意しているが、複数のトレーを備えずに、ソケ
ットから直接、再検査待機トレーに移動し、その際１回
目の検査とは、異なるソケットにセットできるように配
列する、ようにしてもよい。
定検査終了後、不良判定されたＤＵＴを１次格納するた
めに、電気的検査したソケットに対応させて、複数のト
レーを用意しているが、複数のトレーを備えずに、ソケ
ットから直接、再検査待機トレーに移動し、その際１回
目の検査とは、異なるソケットにセットできるように配
列する、ようにしてもよい。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
再検査時に、初回検査時と異なるソケットにセットして
再検査を行うようにしたことにより、ソケット間のばら
つきによるＤＵＴの選別誤りを抑止低減し、検査精度を
向上する、という効果を奏する。
再検査時に、初回検査時と異なるソケットにセットして
再検査を行うようにしたことにより、ソケット間のばら
つきによるＤＵＴの選別誤りを抑止低減し、検査精度を
向上する、という効果を奏する。
【図１】本発明の一実施例を説明するための図である。
【図２】本発明の一実施例を説明するための図である。
【図３】本発明の一実施例を説明するための図である。
【図４】本発明の一実施例を説明するための図である。
【図５】本発明の一実施例の処理手順を説明するための
流れ図である。
流れ図である。
【図６】本発明の一実施例を構成を説明するためのブロ
ック図である。
ック図である。
１０ 検査部 １１ 取出部（アンローダ） １２ 分類部 １３ 再配列部 １４ 装着部（ローダ） Ａ〜Ｈ ソケット
Claims (5)
- 【請求項１】被試験デバイスがセットされて検査が行わ
れるソケットを複数有し再検査機能を有する半導体検査
装置の検査方法において、 検査の結果不良と判定された被試験デバイスを再検査す
る際に、前記被試験デバイスを、前記検査が行われたソ
ケットとは別のソケットにて再検査が行われるように再
配置する、ことを特徴とする半導体装置の検査方法。 - 【請求項２】前記検査の結果不良と判定された被試験デ
バイスを、再検査のために再検査トレーに配置する際
に、初回検査時のソケットとは異なるソケットにて再検
査されるように、前記再検査トレーに配置する、ことを
特徴とする半導体製造装置の検査方法。 - 【請求項３】被試験デバイスがセットされて検査が行わ
れるソケットを複数有し再検査機能を有する半導体検査
装置の検査方法において、 検査の結果不良と判定された被試験デバイスの各被試験
デバイスについて前記検査が行なわれたソケット毎に分
類し、不良と判定された前記被試験デバイスを再検査ト
レーに移し替える際に、不良と判定された前記被試験デ
バイスについて再検査が行われるソケットが前回検査時
のソケットとは異なるトレーに位置するように配置す
る、ことを特徴とする半導体検査装置の検査方法。 - 【請求項４】被試験デバイスがセットされて検査が行わ
れるソケットを複数有し再検査機能を有する半導体検査
装置において、 検査の結果不良と判定された被試験デバイスを再検査す
る際に、前記被試験デバイスを、前記検査が行われたソ
ケットとは別のソケットにセットして再検査を行うよう
に制御する手段を備えた、ことを特徴とする半導体検査
装置。 - 【請求項５】水平搬送方式のハンドラー装置において、
搬送された被試験デバイス（「ＤＵＴ」という）を複数
のソケットに収容し、前記ＤＵＴと試験装置との電気的
接続をとることで試験を行うための手段と、 前記検査の結果から、良品、不良品として判定されたＤ
ＵＴをソケットから取り出して選別する手段と、 良品判定されたＤＵＴを収納する手段と、 不良品と判定されたＤＵＴを検査時のソケットに対応す
るトレー毎に分類する手段と、 不良判定されたＤＵＴを初回の検査時のソケットとは異
なるソケットにて再検査されるように、再検査トレーに
再配列する手段と、 再検査時に、再配列された再検査トレーに収容されたＤ
ＵＴを前記複数のソケットにセットする手段と、 を備えたことを特徴とする半導体検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11057950A JP2000258496A (ja) | 1999-03-05 | 1999-03-05 | 半導体装置の検査方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11057950A JP2000258496A (ja) | 1999-03-05 | 1999-03-05 | 半導体装置の検査方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000258496A true JP2000258496A (ja) | 2000-09-22 |
Family
ID=13070325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11057950A Pending JP2000258496A (ja) | 1999-03-05 | 1999-03-05 | 半導体装置の検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000258496A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705655B1 (ko) | 2005-10-19 | 2007-04-09 | (주) 인텍플러스 | 반도체 패키지의 분류 방법 |
| JP2008521017A (ja) * | 2004-11-22 | 2008-06-19 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 電気部品を繰り返し試験するための方法及び機械 |
| CN106841989A (zh) * | 2017-02-13 | 2017-06-13 | 张家港市欧微自动化研发有限公司 | 一种cmos传感器测试方法 |
| US10672470B1 (en) | 2018-12-04 | 2020-06-02 | Micron Technology, Inc. | Performing a test of memory components with fault tolerance |
-
1999
- 1999-03-05 JP JP11057950A patent/JP2000258496A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008521017A (ja) * | 2004-11-22 | 2008-06-19 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 電気部品を繰り返し試験するための方法及び機械 |
| KR101164984B1 (ko) * | 2004-11-22 | 2012-07-17 | 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 | 전기 부품의 반복적인 테스트를 위한 방법 및 기계 |
| KR100705655B1 (ko) | 2005-10-19 | 2007-04-09 | (주) 인텍플러스 | 반도체 패키지의 분류 방법 |
| CN106841989A (zh) * | 2017-02-13 | 2017-06-13 | 张家港市欧微自动化研发有限公司 | 一种cmos传感器测试方法 |
| US10672470B1 (en) | 2018-12-04 | 2020-06-02 | Micron Technology, Inc. | Performing a test of memory components with fault tolerance |
| WO2020117907A1 (en) * | 2018-12-04 | 2020-06-11 | Micron Technology, Inc. | Performing a test of memory components with fault tolerance |
| US11043269B2 (en) | 2018-12-04 | 2021-06-22 | Micron Technology, Inc. | Performing a test of memory components with fault tolerance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7237158B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US6960908B2 (en) | Method for electrical testing of semiconductor package that detects socket defects in real time | |
| KR20090056599A (ko) | 반도체 장치의 테스트 방법 | |
| US8036848B2 (en) | Semiconductor wafer testing apparatus and method of testing semiconductor wafer | |
| US5654632A (en) | Method for inspecting semiconductor devices on a wafer | |
| WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
| US6380753B1 (en) | Screening method of semiconductor device and apparatus thereof | |
| JP4515815B2 (ja) | 半導体素子の検査方法 | |
| JPH08262102A (ja) | Ｉｃテスタ用ハンドラにおけるデバイス再検査方法 | |
| JP2000258496A (ja) | 半導体装置の検査方法及び装置 | |
| JP3960872B2 (ja) | プローバ装置及び半導体装置の検査方法 | |
| US6230293B1 (en) | Method for quality and reliability assurance testing of integrated circuits using differential Iddq screening in lieu of burn-in | |
| KR101117655B1 (ko) | 프로브 및 선별장치 | |
| Lee et al. | IC handler throughput evaluation for test process optimization | |
| US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
| JP4409687B2 (ja) | 電子部品試験装置および電子部品の試験方法 | |
| Higami et al. | Selection of Test Patterns and Primary Outputs for Volume Diagnosis | |
| US7317323B2 (en) | Signal test procedure for testing semi-conductor components and a test apparatus for testing semi-conductor components | |
| JP2984155B2 (ja) | ウエハのｉｃチップ検査方法 | |
| Bahukudumbi et al. | AWafer-Level Defect Screening Technique to Reduce Test and Packaging Costs for" Big-D/Small-A" Mixed-Signal SoCs | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| JP2006201069A (ja) | 半導体装置の選別方法および半導体装置の選別装置 | |
| JP2002214294A (ja) | 半導体装置の検査方法及び検査装置 | |
| JPH04255240A (ja) | 半導体集積回路テスト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020409 |