JP2000259111A - 半導体表示装置およびその駆動回路 - Google Patents

半導体表示装置およびその駆動回路

Info

Publication number
JP2000259111A
JP2000259111A JP11366541A JP36654199A JP2000259111A JP 2000259111 A JP2000259111 A JP 2000259111A JP 11366541 A JP11366541 A JP 11366541A JP 36654199 A JP36654199 A JP 36654199A JP 2000259111 A JP2000259111 A JP 2000259111A
Authority
JP
Japan
Prior art keywords
circuit
level shifter
input
shift register
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11366541A
Other languages
English (en)
Other versions
JP2000259111A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP11366541A priority Critical patent/JP2000259111A/ja
Publication of JP2000259111A publication Critical patent/JP2000259111A/ja
Publication of JP2000259111A5 publication Critical patent/JP2000259111A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 低消費電力で、電磁ノイズ、不要輻射の小さ
い半導体表示装置を提供する。 【解決手段】 周辺駆動回路において、レベルシフタ回
路によって電圧レベルが上げられたクロック信号を、シ
フトレジスタ回路に入力する。そしてシフトレジスタ回
路からのタイミング信号をレベルシフタ回路に入力し、
２段階で電圧レベルを上げてやる。これによって、駆動
回路の消費電力を小さくし、電磁ノイズを抑え、不要輻
射を小さくすることを実現した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、半導体表示装置
に関する。中でもマトリクス状に配置された画素ＴＦＴ
を駆動することによって画像の表示を行なう半導体表示
装置および半導体表示装置の駆動回路に関する。また、
これらの半導体表示装置を用いた電子機器に関する。
【０００２】
【従来の技術】最近、安価なガラス基板上に半導体薄膜
を形成した半導体表示装置、例えば薄膜トランジスタ
（ＴＦＴ）を作製する技術が急速に発達してきている。
その理由は、アクティブマトリクス型液晶表示装置の需
要が高まってきたことによる。
【０００３】アクティブマトリクス型液晶表示装置に
は、マトリクス状に配置された数十〜数百万個もの画素
領域にそれぞれＴＦＴが配置されている。画素領域に配
置されているＴＦＴのスイッチング機能により、各画素
電極に出入りする電荷を制御している。
【０００４】図１８に従来のアクティブマトリクス型液
晶表示装置の構成を示す。ソース信号線側駆動回路１８
０１とゲート信号線側駆動回路１８０２は、一般に駆動
回路と総称されている。近年この駆動回路は、アクティ
ブマトリクス回路でなる画素マトリクス部と同一基板上
に一体形成されている。
【０００５】また、画素マトリクス部１８０８では、ソ
ース信号線側駆動回路１８０１に接続されたソース信号
線１８０３と、ゲート信号線側駆動回路１８０２に接続
されたゲート信号線１８０４が交差している。そのソー
ス信号線１８０３とゲート信号線１８０４に囲まれた領
域に、画素の薄膜トランジスタ（画素ＴＦＴ）１８０５
と、対向電極と画素電極の間に液晶を挟んだ液晶セル１
８０６と、保持容量１８０７が設けられている。
【０００６】ソース信号線１８０３に入力された画像信
号は、画素ＴＦＴ１８０５により選択され、所定の画素
電極に書き込まれる。
【０００７】ソース信号線側駆動回路１８０１から出力
されたタイミング信号によりサンプリングされた、画像
信号がソース信号線１８０３に供給される。
【０００８】画素ＴＦＴ１８０５は、ゲート信号線側駆
動回路１８０２からゲート信号線１８０４を介して入力
される選択信号により動作する。
【０００９】
【発明が解決しようとする課題】〔従来技術Ａ〕図１９
（Ａ）に、従来のソース信号線側駆動回路１８０１の一
例をブロック図で示す。
【００１０】ソース信号線側駆動回路の外部から入力さ
れた入力信号、この場合はクロック信号（ＣＬＫ）（例
えば３Ｖ）がソース信号線側駆動回路に入力される。入
力されたクロック信号は、レベルシフタ回路によって、
その電圧振幅レベルが上げられる（例えば３Ｖ→１６
Ｖ）。
【００１１】ここで本明細書において電圧振幅レベルと
は信号の最も高い電位と最も低い電位の差（電位差）の
絶対値を意味しており、電圧振幅レベルが高くなる（上
げられる）とは電位差が大きくなることを意味し、電圧
振幅レベルが低くなるとは電位差が小さくなることを意
味する。
【００１２】そして、電圧振幅レベルが上げられたクロ
ック信号は、シフトレジスタ回路に入力される。入力さ
れたクロック信号および同じ時にシフトレジスタ回路に
入力したスタートパルス信号によってシフトレジスタ回
路が動作し、画像信号のサンプリングのためのタイミン
グ信号を順に生成する。このタイミング信号はサンプリ
ング回路に入力され、入力されたタイミング信号に基づ
いてサンプリング回路が画像信号をサンプリングする動
作をする。
【００１３】図１９（Ａ）の具体的な回路構成の一例を
図２１に示す。レベルシフタ回路１１、シフトレジスタ
回路１２、サンプリング回路１３、画像信号線１４が図
に示すように配置されている。
【００１４】クロック信号（ＣＬＫ）および反転したク
ロック信号（ＣＬＫｂ）はレベルシフタ回路１１に入力
され、スタートパルス信号（ＳＰ）、駆動方向切り替え
信号（ＳＬ／Ｒ）は図に示されている配線からシフトレ
ジスタ回路に入力される。
【００１５】ソース信号線側駆動回路の外部からクロッ
ク信号（ＣＬＫ）（例えば３Ｖ）がレベルシフタ回路１
１に入力される。このクロック信号の電圧振幅レベル
は、レベルシフタ回路が動作可能な電圧振幅レベルであ
ることが必要である。
【００１６】またクロック信号によるセット上の問題と
して不要輻射がある。不要輻射とは非常に立上りの鋭い
矩形波列を用いるデジタル回路の高周波成分の発生によ
るものである。不要輻射は信号の周波数が高ければ高い
ほど大きくなるが、信号の電圧振幅レベルを低くすると
ある程度抑えることができる。
【００１７】不要輻射は国際無線障害特別委員会、通称
ＣＩＳＰＲ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｐｅｃｉ
ａｌ Ｃｏｍｍｉｔｔｅｅ ｏｎ Ｒａｄｉｏ Ｉｎｔ
ｅｒｆｅｒｅｎｃｅ）、で定められた規格に適合する範
囲よりも小さく抑えることが必要である。また、ＣＩＳ
ＰＲの他にも、米国連邦委員会（ＦＣＣＩ）、情報処理
装置等電波障害自主規制協議会（ＶＣＣＩ）、西独電気
技術協会規格（ＶＤＥ）等の国内外で定められた規格に
適合する範囲であることが必要である。例えばＦＣＣＩ
に定められた規格だと、工業用機器の場合、周波数が
０.４５〜１．６ＭＨｚだと１０００μＶ、周波数が
１．６〜３０ＭＨｚだと３０００μＶが許容値となって
いる。ソース信号線側駆動回路の外部から入力されるク
ロック信号の電圧振幅レベルは、不要輻射がＣＩＳＰＲ
および国内外で定められた規格に適合するような、問題
とならない程度まで低くする必要がある。
【００１８】レベルシフタ回路に入力されたクロック信
号は、その電圧振幅レベルが上げられる。レベルシフタ
回路１１の等価回路図を図２０に示す。Ｖｉｎは信号が
入力されることを意味し、ＶｉｎｂはＶｉｎの反転信号
が入力されることを意味する。また、Ｖｄｄｈはプラス
の電圧、Ｖｓｓはマイナスの電圧の印加を示している。
レベルシフタ回路１１は、Ｖｉｎに入力された信号を高
電圧化し反転させた信号が、Ｖｏｕｔｂから出力される
ように設計されている。つまり、ＶｉｎにＨｉが入力さ
れるとＶｏｕｔｂからＶｓｓ相当の信号が、Ｌｏが入力
されるとＶｏｕｔからＶｄｄｈ相当の信号が出力され
る。
【００１９】クロック信号の電圧振幅レベルは、図２０
に示したようなレベルシフタによって、液晶が飽和状態
に駆動される電圧振幅レベル（液晶の飽和電圧）にある
一定のマージン電圧を設けた電圧振幅レベルまで上げら
れる。また、本願では飽和電圧とは液晶の飽和電圧のこ
とを指し示している。液晶が飽和状態に駆動した状態と
は、液晶に印加される電圧を更に上昇しても液晶の配列
変化に伴う電気光学的特性が変化しなくなる状態（飽和
状態）のことを指す。
【００２０】サンプリング回路に入力された画像信号を
サンプリングするための信号がタイミング信号である。
サンプリング回路に入力されたタイミング信号の電圧が
サンプリング回路のアナログスイッチを構成するＴＦＴ
のゲート電極に印加さる。それによりアナログスイッチ
を構成するＴＦＴにチャネルが形成され、ソースからド
レインへ電流が流れる。よって画像信号がサンプリング
され、ソース信号線を介して画素ＴＦＴのソースに供給
される。
【００２１】例えば５Ｖ駆動のＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）液晶の場合、５Ｖが飽和電圧となる。
液晶は交流駆動するので、結果として−５Ｖ〜＋５Ｖ、
すなわち１０Ｖの電圧振幅レベルが液晶に印加される。
液晶を飽和状態で駆動する場合は、１０Ｖの画像信号
（この場合は画像信号と飽和電圧が等しい）をサンプリ
ングし、画素ＴＦＴのソースに供給する必要がある。
【００２２】この画像信号をサンプリングするために
は、飽和電圧にある一定のマージン電圧（例えば±３
Ｖ）を設けた電圧振幅レベルのタイミング信号をアナロ
グスイッチを構成するＴＦＴのゲートに印加することが
要求される。つまり−５Ｖ〜＋５Ｖの電圧、すなわち１
０Ｖの電圧振幅レベルの画像信号をサンプリングするに
は、タイミング信号の電圧振幅レベルは、−８〜＋８Ｖ
の差の絶対値、すなわち１６Ｖの電圧振幅レベルである
ことが要求される。
【００２３】このマージン電圧は確実に飽和電圧の画像
信号を画素ＴＦＴのソースに供給するためのものであ
る。±５Ｖの電圧振幅レベルの画像信号を、マージンを
設けない同じ±５Ｖの電圧振幅レベルのタイミング信号
でサンプリングしようとしても、アナログスイッチを構
成するｎチャネル型ＴＦＴが動作せず、サンプリングさ
れないという問題がある。これはアナログスイッチを構
成するｎチャネル型ＴＦＴのソースに印加される画像信
号の電圧振幅レベル（５Ｖ）と、ゲート電極に印加され
るタイミング信号（５Ｖ）の電圧振幅レベルの差が０Ｖ
となってしまい、ｎチャネル型ＴＦＴが動作しないから
である。またｐチャネル型ＴＦＴも同じ理由から動作し
ない。そのため液晶を飽和状態に駆動させるためには、
タイミング信号にマージン電圧を設けることが必要であ
る。マージン電圧の大きさは、飽和電圧の画像信号がタ
イミング信号によってサンプリングされて、確実にソー
ス信号線に供給されるぐらい大きいことが必要である。
【００２４】また近年、大画面で高解像度の液晶表示装
置の開発が進められている。同一フレームレートで表示
すると考えると、液晶表示装置の画素数が多くなればな
るほど、シフトレジスタ回路をより高速で動作させるこ
とが必要となり、シフトレジスタの駆動周波数をより高
くすることが要求される。
【００２５】シフトレジスタ回路の動作速度は、シフト
レジスタ回路のＴＦＴの移動度およびソースに印加され
るクロック信号の電圧振幅レベルに比例し、チャネル長
の２乗に反比例する。シフトレジスタ回路の動作速度が
チャネル長の２乗に反比例するのはＴＦＴのチャネル長
が短いとオン抵抗が小さくなり、かつゲート容量が小さ
くなるからである。
【００２６】シフトレジスタ回路をより高速で動作させ
るには、ＴＦＴの移動度の大きさには限界があるため、
シフトレジスタ回路の電源電圧を大きくするか、もしく
はチャネル長をより短くすることが要求される。
【００２７】しかし、シフトレジスタ回路の電源電圧を
より高くし、チャネル長をより短くしていくと、短チャ
ネル効果によるパンチスルーや、ホットエレクトロンに
よりＴＦＴが故障しやすい。よって、シフトレジスタ回
路の電源電圧を、ＴＦＴの故障が起きない程度に低くす
る必要があった。
【００２８】また、ソースに印加されるクロック信号の
電圧振幅レベルを、シフトレジスタ回路のＴＦＴが短チ
ャネル効果によるパンチスルーやホットエレクトロンに
よって故障しない程度まで低くし、ＴＦＴのチャネル長
をより短くしようとすると、ＴＦＴのチャネル長の短さ
には設計上の限界があるため、ＴＦＴが作製できない。
そのため、ある一定の速度以上はシフトレジスタ回路を
高速で動作させることができない。よって、シフトレジ
スタ回路をより高速で動作させるためには、ＴＦＴのチ
ャネル長を作成可能な範囲まで長くし、ソースに印加さ
れるクロック信号の電圧振幅レベルを、作製可能なチャ
ネル長のＴＦＴが動作する程度に高くする必要があっ
た。
【００２９】つまり、シフトレジスタ回路をより高速で
動作させるためには、シフトレジスタ回路の電源電圧
は、シフトレジスタ回路のＴＦＴが短チャネル効果によ
るパンチスルーやホットエレクトロンによって故障しな
い程度まで低く、作製可能なチャネル長のＴＦＴが動作
する程度に高くする必要があった。
【００３０】図２１における従来の回路構成において、
シフトレジスタ回路とサンプリング回路との間にレベル
シフタ回路がないため、シフトレジスタ回路のＴＦＴに
入力するクロック信号（ＣＬＫ，ＣＬＫｂ）は、サンプ
リング回路に入力されるタイミング信号と同じ電圧振幅
レベルとなってしまう。つまりシフトレジスタ回路に入
力するクロック信号の電圧振幅レベルを、シフトレジス
タ回路を構成するＴＦＴが短チャネル効果によるパンチ
スルーやホットエレクトロンによって故障しない程度に
低くすることができなかった。そのため、シフトレジス
タ回路のＴＦＴが故障しやすかった。
【００３１】上記問題は、３Ｖより小さい比較的低い電
圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を
用いることで解決の道がある。しかし使用される液晶は
電圧の保持率が低く、電圧を液晶にかけることによって
電流がリークし、液晶が劣化しやすいため信頼性が低
い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の
保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆
動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高
い。
【００３２】〔従来技術Ｂ〕図１９（Ｂ）に、従来のソ
ース信号線側駆動回路１８０１の別の例をブロック図で
示す。
【００３３】ソース信号線側駆動回路の外部から入力さ
れたクロック信号（ＣＬＫ）（例えば１０Ｖ）が直接シ
フトレジスタ回路に入力される。そして、入力されたク
ロック信号および同じ時にシフトレジスタ回路に入力し
たスタートパルス信号とによってシフトレジスタ回路が
動作し、画像のサンプリングのためのタイミング信号を
順に生成する。
【００３４】生成されたタイミング信号はレベルシフタ
回路に入力され電圧振幅レベルが上げられる。電圧振幅
レベルが上げられたタイミング信号はサンプリング回路
に入力され、入力されたタイミング信号に基づいてサン
プリング回路が画像信号をサンプリングする動作をす
る。
【００３５】図１９（Ｂ）の具体的な回路構成の一例を
図２２に示す。シフトレジスタ回路２１、レベルシフタ
回路２２、サンプリング回路２３、画像信号線２４が図
に示すように配置されている。
【００３６】クロック信号（ＣＬＫ）、反転したクロッ
ク信号（ＣＬＫｂ）、スタートパルス信号（ＳＰ）およ
び駆動方向切り替え信号（ＳＬ／Ｒ）は図に示されてい
る配線からシフトレジスタ回路に入力される。
【００３７】ソース信号線側駆動回路の外部からクロッ
ク信号（ＣＬＫ）（例えば１０Ｖ）がシフトレジスタ回
路２１に入力される。このとき入力されるクロック信号
の電圧振幅レベルは、シフトレジスタ回路２１が駆動可
能な高さの電圧振幅レベルである。
【００３８】入力したクロック信号および同じ時にシフ
トレジスタ回路に入力したスタートパルス信号とによっ
てシフトレジスタ回路２１が動作し、画像のサンプリン
グのためのタイミング信号を順に生成する。生成したタ
イミング信号はレベルシフタ回路２２に入力される。
【００３９】液晶を飽和状態に駆動させるためには、飽
和電圧に、ある一定のマージン電圧を設けた電圧振幅レ
ベルのタイミング信号をサンプリング回路２３に入力す
る必要があることは既に述べたとおりである。そのため
サンプリング回路２３に入力されるタイミング信号の電
圧振幅レベルが飽和電圧に、ある一定のマージン電圧を
設けた電圧振幅レベルに満たない場合、タイミング信号
の電圧振幅レベルを高くする必要がある。レベルシフタ
回路２２に入力されたタイミング信号は、飽和電圧にあ
る一定のマージン電圧を設けた電圧振幅レベル（例えば
１６Ｖ）にまで高くされて出力される。出力されたタイ
ミング信号はサンプリング回路２３へ入力される。
【００４０】シフトレジスタ回路を高速で動作させるた
めには、シフトレジスタ回路の電源電圧が、シフトレジ
スタ回路２１のＴＦＴを短チャネル効果によるパンチス
ルーやホットエレクトロンによって故障させない程度ま
で低く、作製可能なチャネル長のＴＦＴを動作する程度
に高くする必要があった。しかし、従来技術Ｂの回路構
成では、ソース信号線側駆動回路の外部から入力される
クロック信号の電圧振幅レベルを、シフトレジスタ回路
が高速で動作可能な電圧振幅レベルまで高電圧化する
と、ソース信号線側駆動回路の外部から入力されるクロ
ック信号の電圧振幅レベルを不要輻射を問題にならない
程度に抑えるのが難しい。またソース信号線側駆動回路
の外部から入力されるクロック信号の電圧振幅レベルが
高ければ高いほど消費電力が大きくなり好ましくない。
【００４１】上記問題は、３Ｖより小さい比較的低い電
圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を
用いることで解決の道がある。しかし使用される液晶は
電圧の保持率が低く、電圧を液晶にかけることによって
電流がリークし、液晶が劣化しやすいため信頼性が低
い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の
保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆
動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高
い。
【００４２】〔従来技術Ｃ〕図１９（Ｃ）に従来のソー
ス信号線側駆動回路１８０１の別の例をブロック図で示
す。
【００４３】ソース信号線側駆動回路の外部からクロッ
ク信号（例えば９Ｖ）がソース信号線側駆動回路に入力
される。そして入力したクロック信号をもとに、同じ時
にシフトレジスタ回路に入力したスタートパルス信号と
によって、シフトレジスタ回路が動作し、画像のサンプ
リングのためのタイミング信号を順に生成する。このタ
イミング信号に基づいてサンプリング回路が動作し、画
像信号がサンプリングされる。
【００４４】図２３に図１９（Ｃ）に示したブロック図
の具体的な回路構成の一例を示す。シフトレジスタ回路
３１、サンプリング回路３２、画像信号線３３が図に示
すように配置されている。
【００４５】クロック信号（ＣＬＫ）、反転したクロッ
ク信号（ＣＬＫｂ）、スタートパルス信号（ＳＰ）およ
び駆動方向切り替え信号（ＳＬ／Ｒ）は図に示されてい
る配線からシフトレジスタ回路に入力される。
【００４６】ソース信号線側駆動回路の外部からクロッ
ク信号（ＣＬＫ）（例えば９Ｖ）がシフトレジスタ回路
３１に入力される。
【００４７】入力されたクロック信号および同じ時にシ
フトレジスタ回路に入力したスタートパルス信号とによ
ってシフトレジスタ回路３１が動作し、画像のサンプリ
ングのためのタイミング信号を順に生成する。生成した
タイミング信号はサンプリング回路３２へ入力される。
【００４８】従来技術Ｃは、従来技術Ａと従来技術Ｂの
双方の欠点を有していることは自明である。液晶を飽和
状態に駆動させようとすると、シフトレジスタ回路のＴ
ＦＴが短チャネル効果によるパンチスルーやホットエレ
クトロンによって故障しやすいために、チャネル長を短
くできず、従って高速動作できないという問題があっ
た。
【００４９】またこの従来例の回路構成では、ソース信
号線側駆動回路の外部から入力された時点で、クロック
信号の電圧振幅レベルが飽和電圧にある一定のマージン
電圧を設けた電圧振幅レベルである。そのため不要輻射
および消費電力が問題にならない程度に抑えられなかっ
た。
【００５０】上記問題は、３Ｖより小さい比較的低い電
圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を
用いることで解決の道がある。しかし使用される液晶は
電圧の保持率が低く、電圧を液晶にかけることによって
電流がリークし、液晶が劣化しやすいため信頼性が低
い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の
保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆
動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高
い。
【００５１】〔従来技術Ｄ〕図２４（Ａ）に従来のゲー
ト信号線側駆動回路の従来例をブロック図で示す。
【００５２】ゲート信号線側駆動回路の外部からレベル
シフタ回路にクロック信号（ＣＬＫ）（例えば３Ｖ）が
入力される。このクロック信号の電圧振幅レベルは、レ
ベルシフタ回路が動作可能な電圧振幅レベルであること
を必要とする。
【００５３】レベルシフタ回路に入力されたクロック信
号は、その電圧振幅レベルが上げられる（例えば３Ｖ→
２５Ｖ）。
【００５４】ゲート信号線に入力される選択信号は、選
択されたゲート信号線に接続されている全ての画素ＴＦ
Ｔを確実に動作可能にする電圧振幅レベルであることが
必要である。選択信号の電圧は、ゲート信号線に接続さ
れた画素ＴＦＴのゲート電極に印加されることで、画素
ＴＦＴにチャネルが形成される。これによって画素ＴＦ
Ｔのソースからドレインへ電流が流れ画像信号が液晶に
供給され、液晶が駆動する。
【００５５】ゲート信号線は配線が長く配線抵抗が大き
いため、ゲート信号線に入力される選択信号は、最も遠
い画素ＴＦＴに印加されるときには電圧降下を起こして
いる。電圧降下は大きければ大きいほど、画素ＴＦＴの
ゲート電極に印加される電圧が小さくなり、最悪の場
合、画素ＴＦＴにチャネルが形成されなくなる。
【００５６】全ての画素ＴＦＴを確実に動作させ画像信
号を液晶に供給するには、ゲート信号線に入力される選
択信号の電圧振幅レベルを、画像信号の電圧振幅レベル
にある一定のマージン電圧を設けて高くすることが必要
である。またゲート配線の配線抵抗による電圧降下が問
題にならない程度に、選択信号が高い電圧振幅レベルで
あることが要求される。
【００５７】このマージン電圧は確実に飽和電圧と同じ
電圧振幅レベルの画像信号が、液晶セルの画素電極に供
給されるためのものである。マージン電圧は、飽和電圧
の画像信号が画素電極に確実に供給される大きさである
こと必要である。
【００５８】電圧振幅レベルが上げられたクロック信号
（例えば２５Ｖ）はシフトレジスタ回路に入力される。
入力したクロック信号および同じ時にシフトレジスタ回
路に入力したスタートパルス信号とによってシフトレジ
スタ回路が動作し、画素ＴＦＴを動作させるための選択
信号を順に生成する。生成した選択信号はゲート信号線
に入力され、画素ＴＦＴにチャネルが形成され、画像信
号が液晶に供給される。
【００５９】ゲート信号線側駆動回路の場合、ソース信
号線側駆動回路ほどシフトレジスタ回路を高速で動作さ
せる必要はない。上述したように、ＴＦＴの動作速度は
チャネル長の２乗に反比例する。ソース信号線側駆動回
路よりも動作速度が遅いゲート信号線側駆動回路は、シ
フトレジスタ回路のＴＦＴのチャネル長がソース信号線
側駆動回路の場合に比べて長く、短チャネル効果による
パンチスルーやホットエレクトロンによっての故障が起
きにくい。
【００６０】しかし近年、大画面で高解像度の液晶表示
装置の開発が進められているのは、上述したとおりであ
る。同じフレームレートで表示すると考えると、液晶表
示装置の画素数が多くなればなるほど、ゲート信号線側
駆動回路のシフトレジスタ回路もソース信号線側駆動回
路と同じく、より高速で動作させることが必要となって
くる。よってゲート信号線側駆動回路シフトレジスタの
駆動周波数をより高くすることが要求される。
【００６１】そして、電圧振幅レベルが上げられたクロ
ック信号は、シフトレジスタ回路に入力される。入力さ
れたクロック信号および同じ時にシフトレジスタ回路に
入力したスタートパルス信号によってシフトレジスタ回
路が動作し、画素ＴＦＴを確実に動作させる選択信号を
順に生成する。生成された選択信号はゲート信号線に入
力さる。
【００６２】従来技術Ｄは、従来技術Ａと同じ欠点を有
していることは自明である。従来技術Ｄでは、全ての画
素ＴＦＴを確実に動作可能にするために、シフトレジス
タ回路に入力する選択信号の電圧振幅レベルを、短チャ
ネル効果によるパンチスルーやホットエレクトロンによ
ってシフトレジスタ回路のＴＦＴが故障しない程度に低
くすることが難しかった。
【００６３】上記問題は、３Ｖより小さい比較的低い電
圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を
用いることで解決の道がある。しかし使用される液晶は
電圧の保持率が低く、電圧を液晶にかけることによって
電流がリークし、液晶が劣化しやすいため信頼性が低
い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の
保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆
動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高
い。
【００６４】〔従来技術Ｅ〕図２４（Ｂ）に、従来のゲ
ート信号線側駆動回路の別の例をブロック図で示す。
【００６５】ゲート信号線側駆動回路の外部から入力さ
れたクロック信号（ＣＬＫ）（例えば１０Ｖ）が直接シ
フトレジスタ回路に入力される。この入力されたクロッ
ク信号はシフトレジスタ回路が動作可能な電圧振幅レベ
ルである。そして、入力されたクロック信号および同じ
時にシフトレジスタ回路に入力したスタートパルス信号
とによってシフトレジスタ回路が動作し、画素ＴＦＴを
動作させる選択信号を順に生成する。
【００６６】生成された選択信号はレベルシフタ回路に
入力されて、その電圧振幅レベルが全ての画素ＴＦＴを
確実に動作可能する電圧振幅レベルまで上げられる（例
えば１０Ｖ→３０Ｖ）。電圧振幅レベルを高くされた選
択信号は、ゲート信号線に供給される。
【００６７】従来技術Ｅは、従来技術Ｂと同じ欠点を有
していることは自明である。従来技術Ｂでは、入力され
るクロック信号をシフトレジスタ回路の高速駆動が可能
な電圧振幅レベルにすると、不要輻射が問題にならない
程度に低くすることが難しく、また上述したように消費
電力も抑えられないという問題もあった。
【００６８】上記問題は、３Ｖより小さい比較的低い電
圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を
用いることで解決の道がある。しかし使用される液晶は
電圧の保持率が低く、電圧を液晶にかけることによって
電流がリークし、液晶が劣化しやすいため信頼性が低
い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の
保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆
動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高
い。
【００６９】〔従来技術Ｆ〕図２４（Ｃ）に従来のゲー
ト信号線側駆動回路の別の例をブロック図で示す。
【００７０】ゲート信号線側駆動回路の外部からクロッ
ク信号（例えば２０Ｖ）がシフトレジスタ回路に入力さ
れる。このとき入力されるクロック信号の電圧振幅レベ
ルは、液晶が飽和状態に駆動するのに必要な選択信号の
電圧振幅レベルである。
【００７１】そしてシフトレジスタ回路に入力したクロ
ック信号をもとに、同じ時にシフトレジスタ回路に入力
したスタートパルス信号とによって、シフトレジスタ回
路が動作し、画素ＴＦＴを動作させる選択信号を順に生
成する。生成された選択信号はゲート信号線に入力され
る。
【００７２】従来技術Ｆは、従来技術Ｃと同じ欠点を有
していることは自明である。全ての画素ＴＦＴが確実に
動作させようとすると、シフトレジスタ回路のＴＦＴが
短チャネル効果によるパンチスルーやホットエレクトロ
ンによって故障しやすいために、チャネル長を短くでき
ず、従って高速動作できないという問題があった。
【００７３】上記問題は、３Ｖより小さい比較的低い電
圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を
用いることで解決の道がある。しかし使用される液晶は
電圧の保持率が低く、電圧を液晶にかけることによって
電流がリークし、液晶が劣化しやすいため信頼性が低
い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の
保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆
動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高
い。
【００７４】従来技術Ａ〜Ｆの問題点を以下にまとめ
る。３Ｖ以下の比較的低い電圧で駆動可能な液晶表示装
置は、電圧の保持率が低く、電圧を液晶にかけることに
よって電流がリークし、液晶が劣化しやすいため信頼性
が低い。そこで、電圧の保持率が高い、比較的高い電圧
で駆動する液晶表示装置を用いることで、液晶表示装置
の信頼性を高くすることが望まれていた。しかし比較的
高い電圧で駆動する液晶表示装置を用いた場合、従来の
ソース信号線側駆動回路では、液晶を飽和状態に駆動さ
せると、シフトレジスタ回路のＴＦＴが短チャネル効果
によるパンチスルーやホットエレクトロンによって故障
しやすかった。そしてまた近年の液晶パネルの大画面化
に伴いシフトレジスタ回路の高速動作が要求されるよう
になってきている。しかし従来のソース信号線側駆動回
路では消費電力や不要輻射を抑えると、シフトレジスタ
回路の高速動作が難しく、液晶パネルの大画面化に伴う
要求に対応しきれなかった。
【００７５】また従来のゲート信号線側駆動回路も同様
に、全ての画素ＴＦＴを確実に動作させると、シフトレ
ジスタ回路のＴＦＴが短チャネル効果によるパンチスル
ーやホットエレクトロンによって故障しやすかった。そ
して消費電力や不要輻射を抑えると、シフトレジスタ回
路の高速動作が難しく、液晶パネルの大画面化に伴う要
求に対応しきれなかった。
【００７６】このような問題なしに駆動することが可能
な駆動回路、およびその駆動回路を有する信頼性の高い
半導体表示装置を実現することが要求されている。
【００７７】
【課題を解決するための手段】そこで本願発明は、シフ
トレジスタ回路に入力するクロック信号の電圧振幅レベ
ルを、シフトレジスタ回路を高速動作させる電圧とチャ
ネル長を得られる駆動回路の実現を目的とする。それに
よって、液晶を飽和状態に駆動、または全ての画素ＴＦ
Ｔを確実に動作させても、シフトレジスタ回路が故障せ
ず、高速動作する駆動回路およびその駆動回路を有する
半導体表示装置を実現することを目的とする。また、駆
動回路の外部から入力されるクロック信号の電圧振幅レ
ベルを、消費電力および不要輻射を問題にならない程度
に抑えても、シフトレジスタ回路の高速動作を可能にす
ることを目的とする。
【００７８】本願発明においては、駆動回路の外部から
入力されるクロック信号がレベルシフタ回路によってそ
の電圧振幅レベルが上げられ、シフトレジスタ回路に入
力される。そしてシフトレジスタ回路によって生成され
たタイミング信号を更にレベルシフタ回路に入力し、２
段階で電圧振幅レベルを上げてやる。
【００７９】このように本願発明は、レベルシフタ回路
をシフトレジスタ回路の前後に設けてやることで、シフ
トレジスタ回路の電源電圧を、短チャネル効果によるパ
ンチスルーやホットエレクトロンによってシフトレジス
タ回路のＴＦＴが故障しない程度に低くする。またシフ
トレジスタ回路のＴＦＴのチャネル長を作成可能な範囲
まで長くし、該ＴＦＴのソースに印加されるクロック信
号の電圧振幅レベルを、該ＴＦＴが動作する程度にまで
高くし、シフトレジスタ回路を動作させる。それによっ
て、液晶を飽和状態に駆動、または全ての画素ＴＦＴを
確実に動作させても、シフトレジスタ回路が故障せず、
高速動作する駆動回路およびその駆動回路を有する半導
体表示装置を提供する。また、シフトレジスタ回路の高
速動作させても、消費電力および不要輻射を問題になら
ない程度に抑えていることが可能な駆動回路を有する半
導体表示装置を提供するものである。
【００８０】以下に、本願発明の構成を説明する。
【００８１】本願発明のある実施形態によると、第１の
レベルシフタ回路と、第２のレベルシフタ回路と、シフ
トレジスタ回路と、サンプリング回路とを有するソース
信号線側駆動回路で、前記第１のレベルシフタ回路は、
前記ソース信号線側駆動回路の外部から前記第１のレベ
ルシフタ回路に入力された入力信号を、前記シフトレジ
スタ回路が動作可能な電圧振幅レベルまで高電圧化し
て、前記シフトレジスタ回路に入力し、前記シフトレジ
スタ回路は、入力された前記入力信号をもとに、前記ソ
ース信号線側駆動回路の外部から供給される画像信号を
サンプリングするためのタイミング信号を生成して、生
成した前記タイミング信号を前記第２のレベルシフタ回
路に入力し、前記第２のレベルシフタ回路は、入力され
た前記タイミング信号の電圧振幅レベルを、さらに高電
圧化して前記サンプリング回路に入力し、前記サンプリ
ング回路は、入力された前記タイミング信号により前記
画像信号をサンプリングし、前記ソース信号線側駆動回
路に接続されたソース信号線へ供給することを特徴とす
るソース信号線側駆動回路が提供される。このことによ
って上記目的が達成される。
【００８２】また、本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路
と、シフトレジスタ回路と、サンプリング回路とを有す
るソース信号線側駆動回路で、前記第１のレベルシフタ
回路は、前記ソース信号線側駆動回路の外部から前記第
１のレベルシフタ回路に入力された、前記第１のレベル
シフタ回路が動作可能な電圧振幅レベルのクロック信号
を、前記シフトレジスタ回路が動作可能な電圧振幅レベ
ルまで高電圧化して、前記シフトレジスタ回路に入力
し、前記シフトレジスタ回路は、前記シフトレジスタ回
路に入力された前記クロック信号をもとに、前記ソース
信号線側駆動回路の外部から供給される画像信号をサン
プリングするためのタイミング信号を生成して、生成し
た前記タイミング信号を前記第２のレベルシフタ回路に
入力し、前記第２のレベルシフタ回路は、前記第２のレ
ベルシフタ回路に入力された前記タイミング信号の電圧
振幅レベルを、液晶の飽和電圧にある一定のマージン電
圧を設けた電圧振幅レベルまで高電圧化して前記サンプ
リング回路に入力し、前記サンプリング回路は、前記サ
ンプリング回路に入力された前記タイミング信号により
前記画像信号をサンプリングし、前記ソース信号線側駆
動回路に接続されたソース信号線へ供給することを特徴
とするソース信号線側駆動回路が提供される。このこと
によって、上記目的が達成される。
【００８３】また、本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路
と、シフトレジスタ回路とを有するゲート信号線側駆動
回路で、前記第１のレベルシフタ回路は、前記ゲート信
号線側駆動回路の外部から入力された入力信号を、前記
シフトレジスタ回路が動作可能な電圧振幅レベルまで高
電圧化して、前記シフトレジスタ回路に入力し、前記シ
フトレジスタ回路は、前記シフトレジスタ回路に入力さ
れた前記入力信号をもとに、選択信号を生成して、生成
した前記選択信号を前記第２のレベルシフタ回路に入力
し、前記第２のレベルシフタ回路は、入力された前記選
択信号の電圧振幅レベルを、ゲート信号線に接続されて
いる全ての画素ＴＦＴを確実に動作させることが可能な
電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高
電圧化された前記選択信号を直接またはバッファ回路を
介して供給することを特徴とするゲート信号線側駆動回
路が提供される。このことによって上記目的が達成され
る。
【００８４】また、本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路
と、シフトレジスタ回路とを有するゲート信号線側駆動
回路で、前記第１のレベルシフタ回路は、前記ゲート信
号線側駆動回路の外部から前記第１のレベルシフタ回路
に入力された、前記第１のレベルシフタ回路が動作可能
な電圧振幅レベルのクロック信号を、前記シフトレジス
タ回路が動作可能な電圧振幅レベルまで高電圧化して、
前記シフトレジスタ回路に入力し、前記シフトレジスタ
回路は、前記シフトレジスタ回路に入力された前記クロ
ック信号をもとに、ゲート信号線を介してゲート信号線
側駆動回路に接続されている画素ＴＦＴを動作させる選
択信号を生成して、生成した前記選択信号を前記第２の
レベルシフタ回路に入力し、前記第２のレベルシフタ回
路は、前記第２のレベルシフタ回路に入力された前記選
択信号の電圧振幅レベルを、前記ゲート信号線に接続さ
れている全ての前記画素ＴＦＴを確実に動作させること
が可能な電圧振幅レベルまで高電圧化し、前記ゲート信
号線へ前記第２のレベルシフタ回路によって高電圧化さ
れた前記選択信号を供給することを特徴とするゲート信
号線側駆動回路が提供される。このことによって上記目
的が達成される。
【００８５】また、本願発明のある実施形態によると、
複数の画素ＴＦＴがマトリクス状に配置されたアクティ
ブマトリクス回路と、前記複数の画素ＴＦＴのそれぞれ
のソース電極に接続された複数のソース信号線と、前記
複数の画素ＴＦＴのそれぞれのゲート電極に接続された
複数のゲート信号線と、前記複数のソース信号線に接続
されたソース信号線側駆動回路と、前記複数のゲート信
号線に接続されたゲート信号線側駆動回路と有する半導
体表示装置で、前記ソース信号線側駆動回路は、第１の
レベルシフタ回路と、第２のレベルシフタ回路と、シフ
トレジスタ回路と、サンプリング回路とを有しており、
前記第１のレベルシフタ回路は、前記ソース信号線側駆
動回路の外部から前記第１のレベルシフタ回路に入力さ
れた、前記第１のレベルシフタ回路が動作可能な電圧振
幅レベルのクロック信号を、前記シフトレジスタ回路が
動作可能な電圧振幅レベルまで高電圧化して、前記シフ
トレジスタ回路に入力し、前記シフトレジスタ回路は、
前記シフトレジスタ回路に入力された前記クロック信号
をもとに、前記ソース信号線側駆動回路の外部から供給
される画像信号をサンプリングするためのタイミング信
号を生成して、生成した前記タイミング信号を前記第２
のレベルシフタ回路に入力し、前記第２のレベルシフタ
回路は、前記第２のレベルシフタ回路に入力された前記
タイミング信号の電圧振幅レベルを、液晶の飽和電圧に
ある一定のマージン電圧を設けた電圧振幅レベルまで高
電圧化して前記サンプリング回路に入力し、前記サンプ
リング回路は、前記サンプリング回路に入力された前記
タイミング信号により前記画像信号をサンプリングし、
前記ソース信号線へ供給することを特徴とする半導体表
示装置が提供される。このことによって上記目的が達成
される。
【００８６】前記ソース信号線側駆動回路は前記アクテ
ィブマトリクス回路と同一基板上に形成されるようにし
てもよい。
【００８７】また、本願発明のある実施形態によると、
複数の画素ＴＦＴがマトリクス状に配置されたアクティ
ブマトリクス回路と、前記複数の画素ＴＦＴのそれぞれ
のソース電極に接続された複数のソース信号線と、前記
複数の画素ＴＦＴのそれぞれのゲート電極に接続された
複数のゲート信号線と、前記複数のソース信号線に接続
されたソース信号線側駆動回路と、前記複数のゲート信
号線に接続されたゲート信号線側駆動回路と有する半導
体表示装置で、前記ゲート信号線側駆動回路は、第１の
レベルシフタ回路と、第２のレベルシフタ回路と、シフ
トレジスタ回路とを有しており、前記第１のレベルシフ
タ回路は、前記ゲート信号線側駆動回路の外部から前記
第１のレベルシフタ回路に入力された、前記第１のレベ
ルシフタ回路が動作可能な電圧振幅レベルのクロック信
号を、前記シフトレジスタ回路が動作可能な電圧振幅レ
ベルまで高電圧化して、前記シフトレジスタ回路に入力
し、前記シフトレジスタ回路は、前記シフトレジスタ回
路に入力された前記クロック信号をもとに、前記ゲート
信号線を介して前記ゲート信号線側駆動回路に接続され
ている前記画素ＴＦＴを動作させる選択信号を生成し
て、生成した選択信号を前記第２のレベルシフタ回路に
入力し、前記第２のレベルシフタ回路は、前記第２のレ
ベルシフタ回路に入力された前記タイミング信号の電圧
振幅レベルを、前記ゲート信号線に接続されている全て
の前記画素ＴＦＴを確実に動作させることが可能な電圧
振幅レベルまで高電圧化し、前記ゲート信号線へ前記第
２のレベルシフタ回路によって高電圧化された選択信号
を供給することを特徴とする半導体表示装置が提供され
る。このことによって上記目的が達成される。
【００８８】前記ゲート信号線側駆動回路は前記アクテ
ィブマトリクス回路と同一基板上に形成されるようにし
てもよい。
【００８９】また、本願発明のある実施形態によると、
複数の画素ＴＦＴがマトリクス状に配置されたアクティ
ブマトリクス回路と、前記複数の画素ＴＦＴのそれぞれ
のソース電極に接続された複数のソース信号線と、前記
複数の画素ＴＦＴのそれぞれのゲート電極に接続された
複数のゲート信号線と、前記複数のソース信号線に接続
されたソース信号線側駆動回路と、前記複数のゲート信
号線に接続されたゲート信号線側駆動回路と有する半導
体表示装置で、前記ソース信号線側駆動回路は第１レベ
ルシフタ回路と、第２レベルシフタ回路と、第１シフト
レジスタ回路と、第１サンプリング回路とを有してお
り、前記第１レベルシフタ回路は、前記ソース信号線側
駆動回路の外部から前記第１レベルシフタ回路に入力さ
れた、前記第１レベルシフタ回路が動作可能な電圧振幅
レベルのクロック信号を、前記第１シフトレジスタ回路
が動作可能な電圧振幅レベルまで高電圧化して、前記第
１シフトレジスタ回路に入力し、前記第１シフトレジス
タ回路は、前記第１シフトレジスタ回路に入力された前
記クロック信号をもとに、前記ソース信号線側駆動回路
の外部から供給される画像信号をサンプリングするため
のタイミング信号を生成して、生成したタイミング信号
を前記第２レベルシフタ回路に入力し、前記第２レベル
シフタ回路は、前記第２レベルシフタ回路に入力された
前記タイミング信号の電圧振幅レベルを、液晶の飽和電
圧にある一定のマージン電圧を設けた電圧振幅レベルま
で高電圧化して前記第１サンプリング回路に入力し、前
記第１サンプリング回路は、前記第１サンプリング回路
に入力された前記タイミング信号により前記画像信号を
サンプリングし、前記ソース信号線へ供給し、前記ゲー
ト信号線側駆動回路は第３レベルシフタ回路と、第４レ
ベルシフタ回路と、第２シフトレジスタ回路とを有して
おり、前記第３レベルシフタ回路は、前記ゲート信号線
側駆動回路の外部から前記第３レベルシフタ回路に入力
された、前記第３レベルシフタ回路が動作可能な電圧振
幅レベルのクロック信号を、前記第２シフトレジスタ回
路が動作可能な電圧振幅レベルまで高電圧化して、前記
第２シフトレジスタ回路に入力し、前記第２シフトレジ
スタ回路は、前記第２シフトレジスタ回路に入力された
前記クロック信号をもとに、前記ゲート信号線を介して
前記ゲート信号線側駆動回路に接続されている前記画素
ＴＦＴを動作させる選択信号を生成して、生成した前記
選択信号を前記第４レベルシフタ回路に入力し、前記第
４のレベルシフタ回路は、前記第４レベルシフタ回路に
入力された前記タイミング信号の電圧振幅レベルを、前
記ゲート信号線に接続されている全ての前記画素ＴＦＴ
を確実に動作させることが可能な電圧振幅レベルまで高
電圧化し、前記ゲート信号線へ前記第４レベルシフタ回
路によって高電圧化された選択信号を供給することを特
徴とする半導体表示装置が提供される。このことによっ
て上記目的が達成される。
【００９０】前記ソース信号線側駆動回路および前記ゲ
ート信号線側駆動回路は前記アクティブマトリクス回路
と同一基板上に形成されるようにしてもよい。
【００９１】また、本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路
と、第３のレベルシフタ回路と、第１のラッチ回路と、
第２のラッチ回路と、シフトレジスタ回路と、Ｄ／Ａ変
換回路とを有するデジタル駆動の半導体表示装置の駆動
回路において、前記第１のレベルシフタ回路は、前記駆
動回路の外部から前記第１のレベルシフタ回路に入力さ
れた入力信号を、前記シフトレジスタ回路が動作可能な
電圧振幅レベルまで高電圧化して、前記シフトレジスタ
回路に入力し、前記シフトレジスタ回路は、入力された
前記入力信号をもとに、前記駆動回路の外部から供給さ
れるデジタル信号を前記第１のラッチ回路に書き込むタ
イミングを決定するタイミング信号を生成して前記第１
のラッチ回路に入力し、前記デジタル信号は前記第３の
レベルシフタ回路に入力され、前記第３のレベルシフタ
回路から出力されたデジタル信号は、タイミング信号に
よって決定されたタイミングで前記第１のラッチ回路に
入力され、前記第１のラッチ回路に入力されたデジタル
信号は、論理演質の後、前記第２のラッチ回路にて演質
を行い出力され、前記出力されたデジタル信号は、前記
第２のレベルシフタ回路を介してＤ／Ａ変換回路に入力
され、アナログ変換されることを特徴とした半導体表示
装置の駆動回路が提供される。このことによって上記目
的が達成される。
【００９２】
【発明の実施の形態】
【００９３】本願発明の駆動回路をソース信号線側駆動
回路を例にとって説明する。まずソース信号線側駆動回
路の構成のブロック図を図１に示す。
【００９４】ソース信号線側駆動回路の外部からクロッ
ク信号（ＣＬＫ）がソース信号線側駆動回路に入力され
る。
【００９５】入力されたクロック信号は第１のレベルシ
フタ回路に入力されて、その電圧振幅レベルが上げられ
る。そして第１のレベルシフタ回路によって電圧振幅レ
ベルが上げられたクロック信号は、シフトレジスタ回路
に入力される。この入力したクロック信号をもとに、同
じ時にシフトレジスタ回路に入力したスタートパルス信
号によって、シフトレジスタ回路が動作し、画像のサン
プリングのためのタイミング信号が順に生成される。
【００９６】このタイミング信号は第２のレベルシフタ
回路に入力されて、再びその電圧振幅レベルが上げられ
る。第２のレベルシフタ回路によって電圧振幅レベルが
上げられたタイミング信号に基づいて、サンプリング回
路が動作し、画像信号がサンプリングされる。サンプリ
ングされた画像信号はソース信号線に供給されて、該ソ
ース信号線に接続された画素ＴＦＴのソースに入力され
る。
【００９７】図２に、図１に示したブロック図の回路構
成の一例を示す。
【００９８】第１のレベルシフタ回路２０１にソース信
号線側駆動回路の外部からクロック信号（ＣＬＫ、ＣＬ
Ｋｂ）が入力される。このクロック信号の電圧振幅レベ
ルは、第１のレベルシフタ回路２０１が駆動可能な範囲
でできる限り低いことが、不要輻射を問題にならない程
度に抑えるために要求される。また消費電力を抑えるた
めにも必要である。
【００９９】第１のレベルシフタ回路２０１に入力され
たクロック信号は、高電圧化され、出力される。このと
きクロック信号の電圧振幅レベルは、シフトレジスタ回
路２０２のＴＦＴが短チャネル効果によるパンチスルー
やホットエレクトロンによって故障しない程度で、かつ
作製可能なチャネル長のＴＦＴが動作する程度の電圧振
幅レベルまで高電圧化する必要がある。
【０１００】第１のレベルシフタ回路２０１によって電
圧振幅レベルが上げられたクロック信号はシフトレジス
タ回路２０２に入力される。またレベルシフタ回路によ
って電圧振幅レベルを上げられたスタートパルス信号
（ＳＰ）がシフトレジスタ回路２０２に入力される。シ
フトレジスタ回路２０２に入力されたクロック信号をも
とに、同じ時にシフトレジスタ回路２０２に入力された
スタートパルス信号によってシフトレジスタ回路２０２
が、ソース信号線（Ｓ１、Ｓ２）に対応した画素ＴＦＴ
への画像信号のサンプリングのタイミングを決定するタ
イミング信号を生成する動作を開始する。シフトレジス
タ回路２０２によって生成されたタイミング信号は第２
のレベルシフタ回路２０３へ入力される。
【０１０１】第２のレベルシフタ回路２０３に入力され
たタイミング信号は、高電圧化される。このときタイミ
ング信号は、液晶が飽和状態に駆動される電圧振幅レベ
ル（飽和電圧）の画像信号をサンプリングするために、
飽和電圧にある一定のマージン電圧を設けた電圧振幅レ
ベルまで高電圧化することが必要である。
【０１０２】このマージン電圧は確実に飽和電圧の画像
信号を画素ＴＦＴのソースに供給するためのものであ
る。マージン電圧の大きさは、飽和電圧の画像信号がタ
イミング信号によってサンプリングされて、確実にソー
ス信号線（Ｓ１、Ｓ２）に供給されるぐらい大きいこと
が必要である。
【０１０３】第２のレベルシフタ回路２０３によって高
電圧化されたタイミング信号は、サンプリング回路２０
４に入力される。
【０１０４】サンプリング回路２０４は、各ソース線
（Ｓ１、Ｓ２）に接続されたアナログスイッチの集合体
である。サンプリング回路２０４にタイミング信号が入
力されると、タイミング信号の電圧が、サンプリング回
路２０４のアナログスイッチを構成するＴＦＴのゲート
電極に印加さる。それによりアナログスイッチを構成す
るＴＦＴにチャネルが形成され、ソースからドレインへ
電流が流れる。よって画像信号がサンプリングされ、ソ
ース信号線（Ｓ１、Ｓ２）を介して画素ＴＦＴのソース
に供給される。
【０１０５】本願発明では、レベルシフタ回路をシフト
レジスタ回路の前後に設けることによって、シフトレジ
スタ回路のＴＦＴが短チャネル効果によるパンチスルー
やホットエレクトロンによって故障せず、かつ作製可能
なチャネル長のＴＦＴが動作する程度の電圧振幅レベル
のクロック信号で、シフトレジスタ回路を動作させるこ
とができる。その結果、シフトレジスタ回路が故障する
ことなしに高速動作させることができ、液晶を飽和状態
に駆動させることが可能になる。また、ソース信号線側
駆動回路の外部から入力されるクロック信号の電圧振幅
レベルを、レベルシフタ回路の動作が可能な範囲ででき
る限り低くしても、シフトレジスタ回路の高速動作が可
能になるので、消費電力および不要輻射を問題にならな
い程度に抑えることができる。
【０１０６】
【実施例】ここで以下の実施例をもって、本願発明の駆
動回路およびその駆動回路を有する半導体表示装置につ
いて、図３〜図１７を用いて詳しく説明する。
【０１０７】（実施例１）本実施例では、レベルシフタ
回路をシフトレジスタ回路の前後に設けることにより、
信号の電圧振幅レベルをシフトレジスタ回路の前後２段
階で上げる本願発明の構成をソース信号線側駆動回路に
用いた例を示す。図３に本実施例の半導体表示装置、特
にアクティブマトリクス型液晶表示装置の構成を示す。
【０１０８】ソース信号線側駆動回路３０１とゲート信
号線側駆動回路３０２は、アクティブマトリクス回路か
らなる画素マトリクス部３０８と同一基板上に一体形成
されている。
【０１０９】また、画素マトリクス部３０８では、ソー
ス信号線側駆動回路３０１に接続された複数のソース信
号線３０３と、ゲート信号線側駆動回路３０２に接続さ
れた複数のゲート信号線３０４が交差している。そのソ
ース信号線３０３とゲート信号線３０４に囲まれた領域
に、ソース信号線３０３とゲート信号線３０４に接続さ
れた複数の画素ＴＦＴ３０５がそれぞれ１つづつと、対
向電極と画素電極の間に液晶を挟んだ液晶セル３０６
と、保持容量３０７が設けられている。
【０１１０】ソース信号線３０３に入力された画像信号
は、画素ＴＦＴ３０５により選択され、所定の画素電極
に書き込まれる。
【０１１１】ソース信号線側駆動回路３０１から出力さ
れたタイミング信号によりサンプリングされた画像信号
が、サンプリング回路によりソース信号線に３０３に供
給される。
【０１１２】画素ＴＦＴ３０５は、ゲート信号線側駆動
回路３０２からゲート信号線３０４を介して入力される
選択信号により動作する。
【０１１３】次に本実施例のソース信号線側駆動回路の
ブロック図を図４に示す。本実施例では５Ｖの飽和電圧
の液晶を用いる。ソース信号線側駆動回路の外部から
２．５Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）が
ソース信号線側駆動回路の第１のレベルシフタ回路に入
力される。第１のレベルシフタ回路に入力されるクロッ
ク信号の電圧振幅レベルは、第１のレベルシフタ回路が
駆動可能な範囲でできる限り低いことが、不要輻射を問
題にならない程度に抑えるために要求される。また消費
電力を抑えるためにも必要である。
【０１１４】第１のレベルシフタ回路に入力したクロッ
ク信号は第１のレベルシフタ回路によって、その電圧振
幅レベルが２．５Ｖから、本実施例では５Ｖまで上げら
れ（高電圧化され）、シフトレジスタ回路に入力され
る。
【０１１５】シフトレジスタ回路に入力されるクロック
信号の電圧振幅レベルは、シフトレジスタ回路が動作可
能な範囲の電圧振幅レベルであることが要求される。本
実施例では５Ｖでシフトレジスタ回路が動作可能であ
る。例えば本実施例において、ソース信号線側駆動回路
の、チャネル長が２μｍのＴＦＴで構成されるシフトレ
ジスタ回路を周波数１２．５ＭＨｚ以上で動作させるた
めには、シフトレジスタ回路に入力するクロック信号の
電圧振幅レベルを４Ｖ以上にする必要がある。本実施例
では５Ｖまで電圧振幅レベルを上げたが、本願発明では
電圧振幅レベルはこの値に限られない。シフトレジスタ
回路に入力されるクロック信号の電圧振幅レベルは、シ
フトレジスタ回路が動作可能な範囲であることが、必要
条件である。また、レベルシフタ回路はクロック信号の
みではなく、その他スタートパルス信号に用いてもかま
わない。
【０１１６】レベルシフタ回路から出力された電圧振幅
レベルが５Ｖのクロック信号がシフトレジスタ回路に入
力される。このシフトレジスタ回路に入力したクロック
信号をもとに、同じ時にシフトレジスタ回路に入力した
スタートパルス信号によって、シフトレジスタ回路が、
画像信号線から供給された画像信号のサンプリングのた
めのタイミング信号を順に生成する動作をする。生成し
たタイミング信号は、第２のレベルシフタ回路に入力さ
れる。
【０１１７】第２のレベルシフタ回路により、第２のレ
ベルシフタ回路に入力されたタイミング信号の電圧振幅
レベルが上げられる。このタイミング信号は、飽和電圧
にある一定のマージン電圧を設けた電圧振幅レベルまで
高くすることが必要である。５Ｖで第２のレベルシフタ
に入力したタイミング信号が１２Ｖまで上げられ、その
１２Ｖのタイミング信号がサンプリング回路に入力され
る。サンプリング回路に入力されたタイミング信号によ
りサンプリング回路が画像信号線から供給される画像信
号をサンプリングする動作を行う。
【０１１８】サンプリングされた画像信号はソース信号
線に供給され、ソース信号線に接続された画素ＴＦＴに
入力されて、液晶が駆動される。
【０１１９】なお、図５に本実施例のソース信号線側駆
動回路の具体的な回路構成を、また図６に図５に示した
本実施例の具体的な回路の、クロック信号とポイント
Ａ、Ｂ１、Ｂ２、Ｃ１、Ｃ２、およびソース信号線Ｓ
１、Ｓ２におけるタイミングチャートを示す。
【０１２０】電圧振幅レベルが２．５Ｖのクロック信号
（ＣＬＫ）が、第１のレベルシフタ回路５０１により５
Ｖに増幅される（ポイントＡ）。電圧振幅レベルが高く
なったクロック信号がシフトレジスタ回路５０２に入力
され、また同じ時にレベルシフタ回路によって電圧振幅
レベルを上げられたスタートパルス信号（ＳＰ）がシフ
トレジスタ回路５０２に入力され、タイミング信号が生
成される（ポイントＢ１、Ｂ２）。
【０１２１】このタイミング信号が第２のレベルシフタ
回路５０３により更に増幅されて１２Ｖになる（ポイン
トＣ１、Ｃ２）。そしてこのタイミング信号はアナログ
スイッチ５０５に入力されて、画像信号がサンプリング
され、画像信号が選択されたソース信号線（Ｓ１、Ｓ
２）に供給される。
【０１２２】このように、本願発明ではレベルシフタ回
路をシフトレジスタ回路の前後に設けることによって、
シフトレジスタ回路のＴＦＴが短チャネル効果によるパ
ンチスルーやホットエレクトロンによって故障しない程
度に低く、作製可能なチャネル長のＴＦＴが動作する程
度に高い電圧振幅レベルのクロック信号を、シフトレジ
スタ回路に入力することができる。その結果シフトレジ
スタ回路をより高速で動作させることができる。また、
ソース信号線側駆動回路の外部から入力されるクロック
信号の電圧振幅レベルを、レベルシフタ回路の動作が可
能な範囲でできる限り低くしても、シフトレジスタ回路
の高速動作が可能になるので、消費電力および不要輻射
を問題にならない程度に抑えることができる。本実施例
ではソース信号線側駆動回路に本願発明を適用した例に
ついて説明したが、本願発明はこの実施例の形態に限ら
れない。
【０１２３】（実施例２）本実施例では、レベルシフタ
回路をシフトレジスタ回路の前後に設けることにより、
信号の電圧振幅レベルをシフトレジスタ回路の前後２段
階で上げる本願発明の構成をソース信号線側駆動回路に
用いた別の例を示す。
【０１２４】次に本実施例のソース信号線側駆動回路の
ブロック図を図７に示す。本実施例では６Ｖの飽和電圧
の液晶を用いる。ソース信号線側駆動回路の外部から３
Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）がソース
信号線側駆動回路の第１のレベルシフタ回路に入力され
る。第１のレベルシフタ回路に入力されるクロック信号
の電圧振幅レベルは、第１のレベルシフタ回路が駆動可
能な範囲でできる限り低いことが、不要輻射を問題にな
らない程度に抑えるために要求される。また消費電力を
抑えるためにも必要である。
【０１２５】第１のレベルシフタ回路に入力したクロッ
ク信号は第１のレベルシフタ回路によって、その電圧振
幅レベルが３Ｖから、本実施例では１０Ｖまで上げられ
（高電圧化され）、シフトレジスタ回路に入力される。
【０１２６】シフトレジスタ回路に入力されるクロック
信号の電圧振幅レベルは、シフトレジスタ回路が動作可
能な範囲の電圧振幅レベルであることが要求される。本
実施例では１０Ｖでシフトレジスタ回路が動作可能であ
る。例えば本実施例において、ソース信号線側駆動回路
の、チャネル長が３μｍのＴＦＴで構成されるシフトレ
ジスタ回路を周波数５ＭＨｚ以上で動作させるために
は、シフトレジスタ回路に入力するクロック信号の電圧
振幅レベルを８Ｖ以上にする必要がある。本実施例では
１０Ｖまで電圧振幅レベルを上げたが、本願発明では電
圧振幅レベルはこの値に限られない。シフトレジスタ回
路に入力されるクロック信号の電圧振幅レベルは、シフ
トレジスタ回路が動作可能な範囲であることが、必要条
件である。また、レベルシフタ回路はクロック信号のみ
ではなく、その他スタートパルス信号に用いてもかまわ
ない。
【０１２７】レベルシフタ回路から出力された電圧振幅
レベルが１０Ｖのクロック信号がシフトレジスタ回路に
入力される。このシフトレジスタ回路に入力したクロッ
ク信号をもとに、同じ時にシフトレジスタ回路に入力し
たスタートパルス信号によって、シフトレジスタ回路
が、画像信号線から供給された画像信号のサンプリング
のためのタイミング信号を順に生成する動作をする。生
成したタイミング信号は、第２のレベルシフタ回路に入
力される。
【０１２８】第２のレベルシフタ回路により、第２のレ
ベルシフタ回路に入力されたタイミング信号の電圧振幅
レベルが上げられる。このタイミング信号は、飽和電圧
にある一定のマージン電圧を設けた電圧振幅レベルまで
高くすることが必要である。１０Ｖで第２のレベルシフ
タに入力したタイミング信号が１５Ｖまで上げられ、そ
の１５Ｖのタイミング信号がサンプリング回路に入力さ
れる。サンプリング回路に入力されたタイミング信号に
よりサンプリング回路が画像信号線から供給される画像
信号をサンプリングする動作を行なう。
【０１２９】サンプリングされた画像信号はソース信号
線に供給され、ソース信号線に接続された画素ＴＦＴに
入力されて、液晶が駆動される。
【０１３０】このように、本願発明ではレベルシフタ回
路をシフトレジスタ回路の前後に設けることによって、
シフトレジスタ回路のＴＦＴが短チャネル効果によるパ
ンチスルーやホットエレクトロンによって故障しない程
度に低く、作製可能なチャネル長のＴＦＴが動作する程
度に高い電圧振幅レベルのクロック信号を、シフトレジ
スタ回路に入力することができる。その結果シフトレジ
スタ回路をより高速で動作させることができる。また、
ソース信号線側駆動回路の外部から入力されるクロック
信号の電圧振幅レベルを、レベルシフタ回路の動作が可
能な範囲でできる限り低くしても、シフトレジスタ回路
の高速動作が可能になるので、消費電力および不要輻射
を問題にならない程度に抑えることができる本実施例で
はソース信号線側駆動回路に本願発明を適用した例につ
いて説明したが、本願発明はこの実施例の形態に限られ
ない。
【０１３１】（実施例３）本実施例では、レベルシフタ
回路をシフトレジスタ回路の前後に設けることにより、
信号の電圧振幅レベルをシフトレジスタ回路の前後２段
階で上げる本願発明の構成をソース信号線側駆動回路に
用いた別の例を示す。
【０１３２】次に本実施例のソース信号線側駆動回路の
ブロック図を図８に示す。本実施例では７Ｖの飽和電圧
の液晶を用いる。ソース信号線側駆動回路の外部から５
Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）がソース
信号線側駆動回路の第１のレベルシフタ回路に入力され
る。第１のレベルシフタ回路に入力されるクロック信号
の電圧振幅レベルは、第１のレベルシフタ回路が駆動可
能な範囲でできる限り低いことが、不要輻射を問題にな
らない程度に抑えるために要求される。また消費電力を
抑えるためにも必要である。
【０１３３】第１のレベルシフタ回路に入力したクロッ
ク信号は第１のレベルシフタ回路によって、その電圧振
幅レベルが５Ｖから、本実施例では１２Ｖまで上げられ
（高電圧化され）、シフトレジスタ回路に入力される。
【０１３４】シフトレジスタ回路に入力されるクロック
信号の電圧振幅レベルは、シフトレジスタ回路が動作可
能な範囲の電圧振幅レベルであることが要求される。本
実施例では１２Ｖでシフトレジスタ回路が動作可能であ
る。例えば本実施例において、ソース信号線側駆動回路
の、チャネル長が５μｍのＴＦＴで構成されるシフトレ
ジスタ回路を周波数３ＭＨｚ以上で動作させるために
は、シフトレジスタ回路に入力するクロック信号の電圧
振幅レベルを１０Ｖ以上にする必要がある。本実施例で
は１２Ｖまで電圧振幅レベルを上げたが、本願発明では
電圧振幅レベルはこの値に限られない。シフトレジスタ
回路に入力されるクロック信号の電圧振幅レベルは、シ
フトレジスタ回路が動作可能な範囲であることが、必要
条件である。また、レベルシフタ回路はクロック信号の
みではなく、その他スタートパルス信号に用いてもかま
わない。
【０１３５】レベルシフタ回路から出力された電圧振幅
レベルが１２Ｖのクロック信号がシフトレジスタ回路に
入力される。このシフトレジスタ回路に入力したクロッ
ク信号をもとに、同じ時にシフトレジスタ回路に入力し
たスタートパルス信号によって、シフトレジスタ回路
が、画像信号線から供給された画像信号のサンプリング
のためのタイミング信号を順に生成する動作をする。生
成したタイミング信号は、第２のレベルシフタ回路に入
力される。
【０１３６】第２のレベルシフタ回路により、第２のレ
ベルシフタ回路に入力されたタイミング信号の電圧振幅
レベルが上げられる。このタイミング信号は、飽和電圧
にある一定のマージン電圧を設けた電圧振幅レベルまで
高くすることが必要である。１２Ｖで第２のレベルシフ
タ回路に入力したタイミング信号が１８Ｖまで上げら
れ、その１８Ｖのタイミング信号がサンプリング回路に
入力される。サンプリング回路に入力されたタイミング
信号によりサンプリング回路が画像信号線から供給され
る画像信号をサンプリングする動作を行なう。
【０１３７】サンプリングされた画像信号はソース信号
線に供給され、ソース信号線に接続された画素ＴＦＴに
入力されて、液晶が駆動される。
【０１３８】このように、本願発明ではレベルシフタ回
路をシフトレジスタ回路の前後に設けることによって、
シフトレジスタ回路のＴＦＴが短チャネル効果によるパ
ンチスルーやホットエレクトロンによって故障しない程
度に低く、作製可能なチャネル長のＴＦＴが動作する程
度に高い電圧振幅レベルのクロック信号を、シフトレジ
スタ回路に入力することができる。その結果シフトレジ
スタ回路をより高速で動作させることができる。また、
ソース信号線側駆動回路の外部から入力されるクロック
信号の電圧振幅レベルを、レベルシフタ回路の動作が可
能な範囲でできる限り低くしても、シフトレジスタ回路
の高速動作が可能になるので、消費電力および不要輻射
を問題にならない程度に抑えることができる本実施例で
はソース信号線側駆動回路に本願発明を適用した例につ
いて説明したが、本願発明はこの実施例の形態に限られ
ない。
【０１３９】（実施例４）本実施例では、本願発明の構
成をゲート信号線側駆動回路に適用した例について説明
をする。
【０１４０】本実施例のゲート信号線側駆動回路のブロ
ック図を図９に示す。本実施例では１５Ｖの飽和電圧の
液晶を用いる。ゲート信号線側駆動回路の外部から３Ｖ
の電圧振幅レベルのクロック信号（ＣＬＫ）がゲート信
号線側駆動回路の第１のレベルシフタ回路に入力され
る。第１のレベルシフタ回路に入力されるクロック信号
の電圧振幅レベルは、第１のレベルシフタ回路が駆動可
能な範囲でできる限り低いことが、不要輻射を問題にな
らない程度に抑えるために要求される。また消費電力を
抑えるためにも必要である。
【０１４１】第１のレベルシフタ回路に入力したクロッ
ク信号は、第１のレベルシフタ回路によって、その電圧
振幅レベルが３Ｖから１０Ｖまで上げられ（高電圧化さ
れ）、シフトレジスタ回路に入力される。
【０１４２】シフトレジスタ回路に入力されるクロック
信号の電圧振幅レベルは、シフトレジスタ回路が動作可
能な範囲の電圧振幅レベルであることが要求される。本
実施例では１０Ｖまで電圧振幅レベルを上げたが、本願
発明では電圧振幅レベルはこの値に限られない。シフト
レジスタ回路に入力されるクロック信号の電圧振幅レベ
ルは、シフトレジスタ回路が動作可能な範囲であること
が、必要条件である。また、レベルシフタ回路はクロッ
ク信号のみではなく、その他スタートパルス信号に用い
てもかまわない。
【０１４３】レベルシフタ回路から出力された電圧振幅
レベルが１０Ｖのクロック信号がシフトレジスタ回路に
入力される。このシフトレジスタ回路に入力したクロッ
ク信号をもとに、同じ時にシフトレジスタ回路に入力し
たスタートパルス信号によって、シフトレジスタ回路
が、ゲート信号線に接続された全ての画素ＴＦＴを確実
に動作させるための選択信号を順に生成する動作をす
る。生成した選択信号は、第２のレベルシフタ回路に入
力される。
【０１４４】第２のレベルシフタ回路により、第２のレ
ベルシフタ回路に入力された選択信号の電圧振幅レベル
が上げられる。この選択信号は、全ての画素ＴＦＴを確
実に動作させるのに必要な電圧振幅レベルまで高くする
ことが必要である。１０Ｖで第２のレベルシフタに入力
した選択信号が２０Ｖまで上げられ、その２０Ｖの選択
信号がゲート信号線に入力され、画素ＴＦＴが、画像信
号を液晶に供給する動作をする。
【０１４５】図１０に、図９に示したブロック図の具体
的な回路構成を示す。
【０１４６】第１のレベルシフタ回路１００１に入力さ
れたクロック信号（ＣＬＫ）は、高電圧化され、出力さ
れる。このとき、電圧振幅レベルはレベルシフタ回路１
００１の動作が可能な電圧振幅レベルであり、画素ＴＦ
Ｔを確実に動作させるのに必要な選択信号の電圧振幅レ
ベルより低いことが好ましい。そのクロック信号がシフ
トレジスタ回路１００２に入力される。
【０１４７】レベルシフタ回路によって電圧振幅レベル
を上げられたスタートパルス信号（ＳＰ）がシフトレジ
スタ回路１００２に入力される。スタートパルス信号の
入力によりシフトレジスタ回路１００２が所定のタイミ
ングで動作を開始する。これによりシフトレジスタ回路
１００２に入力されたクロック信号に基づいて、画素Ｔ
ＦＴを動作させる選択信号が順に出力されて、第２のレ
ベルシフタ回路１００３へ入力される。
【０１４８】第２のレベルシフタ回路１００３に入力さ
れた選択信号は、再び高電圧化され出力される。この高
電圧化された選択信号はゲート信号線（ｇ１、ｇ２、ｇ
３）に入力される。このとき電圧振幅レベルは全ての画
素ＴＦＴを確実に動作させるのに必要な選択信号の電圧
振幅レベルまで上げることが必要である。
【０１４９】このように、レベルシフタ回路をシフトレ
ジスタ回路の前後に設けることによって、シフトレジス
タ回路のＴＦＴが短チャネル効果によるパンチスルーや
ホットエレクトロンによって故障しない程度に低く、か
つ作製可能なチャネル長のＴＦＴが動作する程度に高い
電圧振幅レベルのクロック信号を、シフトレジスタ回路
に入力することができ、消費電力を抑えることができ
る。また、ゲート信号線側駆動回路の外部から入力され
るクロック信号の電圧振幅レベルを、レベルシフタ回路
の動作が可能な範囲でできる限り低くしても、シフトレ
ジスタ回路の高速動作が可能になるので、消費電力およ
び不要輻射を問題にならない程度に抑えることができる
本実施例ではゲート信号線側駆動回路に本願発明を適用
した例について説明したが、本願発明はこの実施例の形
態に限られない。
【０１５０】なお本実施例で示すゲート信号線側駆動回
路は、実施例１の図３で示したアクティブマトリクス型
液晶表示装置において用いることが可能である。
【０１５１】（実施例５）本実施例では、本願発明の構
成をゲート信号線側駆動回路に適用した別の例について
説明する。
【０１５２】本実施例のゲート信号線側駆動回路のブロ
ック図を図１１に示す。本実施例では１４Ｖの飽和電圧
の液晶を用いる。ゲート信号線側駆動回路の外部から５
Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）がゲート
信号線側駆動回路の第１のレベルシフタ回路に入力され
る。第１のレベルシフタ回路に入力されるクロック信号
の電圧振幅レベルは、第１のレベルシフタ回路が動作可
能な範囲でできる限り低いことが、不要輻射を問題にな
らない程度に抑えるために要求される。また消費電力を
抑えるためにも必要である。
【０１５３】第１のレベルシフタ回路に入力したクロッ
ク信号は、第１のレベルシフタ回路によって、その電圧
振幅レベルが５Ｖから１２Ｖまで上げられ（高電圧化さ
れ）、シフトレジスタ回路に入力される。
【０１５４】シフトレジスタ回路に入力されるクロック
信号の電圧振幅レベルは、シフトレジスタ回路が動作可
能な範囲の電圧振幅レベルであることが要求される。本
実施例では１２Ｖまで電圧振幅レベルを上げたが、本願
発明では電圧振幅レベルはこの値に限られない。シフト
レジスタ回路に入力されるクロック信号の電圧振幅レベ
ルは、シフトレジスタ回路が動作可能な範囲であること
が、必要条件である。また、レベルシフタ回路はクロッ
ク信号のみではなく、その他スタートパルス信号に用い
てもかまわない。
【０１５５】第１のレベルシフタ回路から出力された電
圧振幅レベルが１２Ｖのクロック信号がシフトレジスタ
回路に入力される。このシフトレジスタ回路に入力した
クロック信号をもとに、同じ時にシフトレジスタ回路に
入力したスタートパルス信号によって、シフトレジスタ
回路が、ゲート信号線に接続された全ての画素ＴＦＴを
確実に動作させるための選択信号を順に生成する動作を
する。生成した選択信号は、第２のレベルシフタ回路に
入力される。
【０１５６】第２のレベルシフタ回路により、第２のレ
ベルシフタ回路に入力された選択信号の電圧振幅レベル
が上げられる。この選択信号は、全ての画素ＴＦＴを確
実に動作させるのに必要な電圧振幅レベルまで高くする
ことが必要である。１２Ｖで第２のレベルシフタに入力
した選択信号が２５Ｖまで上げられ、その２５Ｖの選択
信号がゲート信号線に入力され、画素ＴＦＴが、画像信
号を液晶に供給する動作をする。これにより液晶ディス
プレイに画像が表示される。
【０１５７】このように、本願発明ではレベルシフタ回
路をシフトレジスタ回路の前後に設けることによって、
シフトレジスタ回路のＴＦＴが短チャネル効果によるパ
ンチスルーやホットエレクトロンによって故障しない程
度に低く、作製可能なチャネル長のＴＦＴが動作する程
度に高い電圧振幅レベルのクロック信号をシフトレジス
タ回路に入力することができる。その結果、シフトレジ
スタ回路をより高速で動作させることができ、消費電力
を抑えることができる。また、ゲート信号線側駆動回路
の外部から入力されるクロック信号の電圧振幅レベル
を、レベルシフタ回路の動作が可能な範囲でできる限り
低くしても、シフトレジスタ回路の高速動作が可能にな
るので、消費電力および不要輻射を問題にならない程度
に抑えることができる。本実施例ではゲート信号線側駆
動回路に本願発明を適用した例について説明したが、本
願発明はこの実施例の形態に限られない。
【０１５８】（実施例６）本願発明は、ソース信号線側
駆動回路とゲート信号線側駆動回路の両方に適用しても
良い。この場合、ソース信号線側駆動回路およびゲート
信号線側駆動回路のそれぞれに、第１および第２のレベ
ルシフタ回路が用いられる。例えば上述の実施例を組み
合わせてもよい。
【０１５９】（実施例７）本実施例では、上述した実施
例１〜６のアクティブマトリクス型液晶表示装置の作製
工程について説明する。
【０１６０】本実施例では絶縁表面を有する基板上に複
数のトップゲート型のＴＦＴを形成し、画素マトリクス
回路とレベルシフタ回路、シフトレジスタ回路を含む動
作回路とをモノリシックに構成する例を図１２〜図１５
に示す。なお、本実施例では駆動回路やロジック回路等
の駆動回路の例として、基本回路であるＣＭＯＳ回路を
示す。なお、本実施例では、Ｐチャンネル型とＮチャン
ネル型とがそれぞれ１つのゲート電極を備えたＣＭＯＳ
回路について、その作製工程を説明するが、ダブルゲー
ト型のような複数のゲート電極を備えたＣＭＯＳ回路も
同様に作製することができる。
【０１６１】図１２（Ａ）を参照する。まず、絶縁表面
を有する基板としてガラス基板６０１を準備する。ガラ
ス基板の代わりに石英基板、熱酸化膜を形成したシリコ
ン基板を用いることもできる。また、石英基板上に一旦
非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜
とする様な方法をとっても良い。さらに、絶縁膜として
窒化珪素膜を形成した石英基板、セラミックス基板また
はシリコン基板を用いても良い。本実施例では、ガラス
基板６０１上に酸化シリコン膜６０２でなる下地膜を２
００nm厚に形成した。下地膜は窒化シリコン膜を積層し
ても良いし、窒化シリコン膜のみであっても良い。
【０１６２】６０３は非晶質珪素膜であり、最終的な膜
厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎ
ｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。
なお、成膜に際して膜中の不純物濃度の管理を徹底的に
行うことは重要である。
【０１６３】本実施例の場合、非晶質珪素膜６０３中に
おいて代表的な不純物であるＣ（炭素）、Ｎ（窒素）、
Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａ
ｔｏｍｓ／ｃｍ3未満（好ましくは １×１０18ａｔｏｍ
ｓ／ｃｍ3以下）となる様に管理している。各不純物濃
度がこれ以上の濃度で存在すると、結晶化の際に悪影響
を及ぼし、結晶化後の膜質を低下させる原因となりう
る。
【０１６４】なお、非晶質珪素膜６０３中の水素濃度も
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜６０３の成膜は減圧熱ＣＶＤ法であること
が好ましい。なお、成膜条件を最適化することでプラズ
マＣＶＤ法を用いることも可能である。
【０１６５】次に、非晶質珪素膜６０３の結晶化工程を
行う。結晶化の手段としては特開平７−１３０６５２号
公報記載の技術を用いる。同公報実施例１および実施例
２のどちらの手段でも良いが、本実施例では、同広報の
実施例２に記載した技術内容（特開平８−７８３２９号
公報に詳しい）を利用するのが好ましい。
【０１６６】特開平８−７８３２９号公報記載の技術
は、まず触媒元素の添加領域を選択するマスク絶縁膜６
０４を形成する。マスク絶縁膜６０４は触媒元素を添加
するために複数箇所の開口部を有している。この開口部
の位置によって結晶領域の位置を決定することができ
る。
【０１６７】そして、非晶質珪素膜６０３の結晶化を助
長する触媒元素としてニッケル（Ｎｉ）を含有した溶液
をスピンコート法により塗布し、Ｎｉ含有層６０５を形
成する。なお、触媒元素としてはニッケル以外にも、コ
バルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白
金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることが
できる（図１２（Ｂ））。
【０１６８】また、上記触媒元素の添加工程は、レジス
トマスクを利用したイオン注入法またはプラズマドーピ
ング法を用いることもできる。この場合、添加領域の占
有面積の低減、横成長領域の成長距離の制御が容易とな
るので、微細化した回路を構成する際に有効な技術とな
る。
【０１６９】次に、触媒元素の添加工程が終了したら、
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において ５００〜７０
０℃（代表的には５５０〜６５０℃）の温度で４〜２４
時間の加熱処理を加えて非晶質珪素膜６０３の結晶化を
行う。本実施例では窒素雰囲気で５７０℃、１４時間の
加熱処理を行う。
【０１７０】この時、非晶質珪素膜６０３の結晶化はニ
ッケルを添加した領域６０６および６０６で発生した核
から優先的に進行し、ガラス基板６０１の基板面に対し
てほぼ平行に成長した結晶領域６０７が形成される。こ
の結晶領域６０７を横成長領域と呼ぶ。横成長領域は比
較的揃った状態で個々の結晶が集合しているため、全体
的な結晶性に優れるという利点がある（図１２
（Ｃ））。
【０１７１】なお、上述の特開平７−１３０６５２号公
報の実施例１に記載された技術を用いた場合も微視的に
は横成長領域と呼びうる領域が形成されている。しかし
ながら、核発生が面内において不均一に起こるので結晶
粒界の制御性の面で難がある。
【０１７２】次に膜中のニッケルを除去するために、こ
の状態でリンをドーピングする。すると、ニッケルを添
加した領域６０６のみにリンがドーピングされる。これ
らの領域をリン添加領域６０８とする。このとき、ドー
ピングの加速電圧と、酸化膜で成るマスク絶縁膜６０４
厚さを最適化し、リンがマスク絶縁膜６０４を実質的に
突き抜けないようにする。（図１２（Ｄ））
【０１７３】リンのドーズ量は、１×１０14から１×１
０15ｉｏｎｓ／ｃｍ2程度が良い。本実施例では５×１
０14ｉｏｎｓ／ｃｍ2のドーズを、イオンドーピング装
置を用いて行った。
【０１７４】なお、イオンドープの際の加速電圧は１０
ｋｖとした。１０ｋｖの加速電圧であれば、リンは１０
００Åの絶縁膜マスクをほとんど通過することができな
い。
【０１７５】次に、図１２（Ｅ）を参照する。その後、
６００℃の窒素雰囲気にて１〜１２時間（本実施例では
１２時間）熱アニールし、ニッケル元素のゲッタリング
を行った。加熱によりニッケルがリンに吸い寄せられる
ことになる。６００℃の温度のもとでは、リン原子は膜
中をほとんど動かないが、ニッケル原子は数１００μｍ
程度またはそれ以上の距離を移動することができる。こ
のことからリンがニッケルのゲッタリングに最も適した
元素の１つであることが理解できる。
【０１７６】結晶化のための加熱処理が終了したら、マ
スク絶縁膜６０４を除去してパターニングを行い、横成
長領域６０７でなる島状半導体層（活性層）６０９、６
１０、および６１１を形成する（図１３（Ａ））。
【０１７７】ここで６０９はＣＭＯＳ回路を構成するＮ
型ＴＦＴの活性層、６１０はＣＭＯＳ回路を構成するＰ
型ＴＦＴの活性層、６１１は画素マトリクス回路を構成
するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【０１７８】活性層６０９、６１０、および６１１を形
成したら、その上に珪素を含む絶縁膜でなるゲート絶縁
膜６１２を成膜する。
【０１７９】次に、図示しないアルミニウムを主成分と
する金属膜を成膜し、パターニングによって後のゲート
電極の原型を形成する。本実施例では２ｗｔ％のスカン
ジウムを含有したアルミニウム膜を用いる。
【０１８０】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜６１３〜６２０、無孔
性の陽極酸化膜６２１〜６２４、およびゲート電極６２
５〜６２８を形成する（図１３（Ｂ））。
【０１８１】こうして図１３（Ｂ）の状態が得られた
ら、次にゲート電極６２５〜６２８および多孔性の陽極
酸化膜６１３〜６２０をマスクとしてゲート絶縁膜６１
２をエッチングする。そして、多孔性の陽極酸化膜６１
３〜６２０を除去して図１３（Ｃ）の状態を得る。な
お、図１３（Ｃ）において６２９〜６３２で示されるの
は加工後のゲート絶縁膜である。
【０１８２】図１４（Ａ）を参照する。次に、一導電性
を付与する不純物元素の添加工程を行う。不純物元素と
してはＮチャネル型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）
を用いれば良い。本実施例ではＮチャネル型およびＰチ
ャネル型のＴＦＴを形成するための不純物添加をそれぞ
れ２回の工程に分けて行う。
【０１８３】最初にＮチャネル型のＴＦＴを形成するた
めの不純物添加を行う。まず、１回目の不純物添加（本
実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅ
Ｖ程度で行い、ｎ-領域を形成する。 このｎ-領域は、
Ｐイオン濃度が１×１０18 ｉｏｎｓ／ｃｍ2〜１×１０
19ｉｏｎｓ／ｃｍ2このように調節する。
【０１８４】さらに、２回目の不純物添加を低加速電圧
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、
加速電圧が低いので、ゲート絶縁膜がマスクとして機能
する。また、このｎ+領域は、シート抵抗が５００Ω以
下（好ましくは３００Ω以下）となるように調節する。
【０１８５】以上の工程を経て、ＣＭＯＳ回路を構成す
るｎチャネル型ＴＦＴのソース領域およびドレイン領域
６３３および６３４、低濃度不純物領域（ＬＤＤ領域）
６３７、チャネル形成領域６４０が形成される。また、
画素ＴＦＴを構成するｎチャネル型ＴＦＴのソース領域
およびドレイン領域６３５および６３６、低濃度不純物
領域（ＬＤＤ領域）６３８および６３９、チャネル形成
領域６４１および６４２が確定する（図１４（Ａ））。
【０１８６】なお、図１４（Ａ）に示す状態ではＣＭＯ
Ｓ回路を構成するｐチャネル型ＴＦＴの活性層は、ｎチ
ャネル型ＴＦＴの活性層と同じ構成となっている。
【０１８７】次に、図１４（Ｂ）に示すように、ｎチャ
ネル型ＴＦＴを覆ってレジストマスク６４３を設け、Ｐ
型を付与する不純物イオン（本実施例ではボロンを用い
る）の添加を行う。
【０１８８】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎチャネル型をＰチャネル型に反
転させる必要があるため、前述のＰイオン添加濃度の数
倍にあたる程度の濃度のＢ（ボロン）イオンを添加す
る。
【０１８９】こうしてＣＭＯＳ回路を構成するｐチャネ
ル型ＴＦＴのソース領域およびドレイン領域６４４およ
び６４５、低濃度不純物領域（ＬＤＤ領域）６４６、チ
ャネル形成領域６４７が形成される（図１４（Ｂ））。
【０１９０】本実施例では、２ｗｔ％のスカンジウムを
含有したアルミニウム膜を用いてゲート電極を形成した
が、多結晶シリコン膜を用いてゲート電極を形成しても
良い。この場合、ＬＤＤ領域は、ＳｉＯ2やＳｉＮなど
のサイドウォールを用いて形成される。
【０１９１】次にファーネスアニール、レーザーアニー
ル、ランプアニール等の組み合わせによって不純物イオ
ンの活性化を行う。それと同時に添加行程で受けた活性
層の損傷も修復される。
【０１９２】図１４（Ｃ）を参照する。次に、第１層間
絶縁膜６４８として酸化シリコン膜と窒化シリコン膜と
の積層膜を形成し、コンタクトホールを形成した後、ソ
ース電極およびドレイン電極６４９〜６５３を形成して
図１４（Ｃ）に示す状態を得る。なお、第１層間絶縁膜
６４８として有機性樹脂膜を用いることもできる。
【０１９３】図１４（Ｃ）に示す状態が得られたら、有
機性樹脂膜からなる第２層間絶縁膜６５４を０．５〜３
μｍの厚さに形成する（図１５（Ａ））。有機性樹脂膜
としては、ポリイミド、アクリル、ポリイミドアミド等
が用いられる。有機性樹脂膜の利点は、成膜方法が簡単
である点、容易に膜厚を厚くできる点、比誘電率が低い
ので寄生容量を低減できる点、平坦性に優れている点な
どが挙げられる。なお、上述した以外の有機性樹脂膜を
用いることもできる。
【０１９４】次に、第２層間絶縁膜６５４の一部を除去
し、遮光性を有する膜でなるブラックマトリクス６５５
を形成する。本実施例では、ブラックマトリクス６５５
にはチタンを用い、画素ＴＦＴのドレイン電極６５３と
ブラックマトリクス６５５との間に保持容量６５８を形
成している。また、ブラックマトリクス６５５として
は、黒色顔料を含む樹脂膜等を用いることもできる。
【０１９５】次に、有機性樹脂膜からなる第３層間絶縁
膜６５６を０．５〜３μｍの厚さに形成する。有機性樹
脂膜としては、ポリイミド、アクリル、ポリイミドアミ
ド等が用いられる。なお、上述した以外の有機性樹脂膜
を用いることもできる。
【０１９６】そして第２層間絶縁膜６５４および第３層
間絶縁膜６５６にコンタクトホールを形成し、透明画素
電極６５７を１２０ｎｍの厚さに形成する。なお、本実
施例は透過型のアクティブマトリクス液晶表示装置の例
であるため透明画素電極６５７を構成する導電膜として
ＩＴＯ等の透明導電膜を用いる。
【０１９７】次に、基板全体を３５０℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上にＣＭＯＳ回
路および画素マトリクス回路を作製することができる。
【０１９８】次に、上記の工程によって作製されたアク
ティブマトリクス基板をもとに、アクティブマトリクス
型液晶表示装置を作製する工程を説明する。
【０１９９】図１５（Ｂ）の状態のアクティブマトリク
ス基板に配向膜６５９を形成する。本実施例では、配向
膜６５９には、ポリイミドを用いた。次に、対向基板を
用意する。対向基板は、ガラス基板６６０、対向電極６
６１、配向膜６６２とで構成される。
【０２００】なお、本実施例では、配向膜６６２には、
ポリイミド膜を用いた。なお、配向膜形成後、ラビング
処理を施した。なお、本実施例では、比較的小さなプレ
チル角を持つようなポリイミドを用いた。
【０２０１】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサ（共に図示せず）などを介して張り
合わせる。その後、両基板間に液晶６６３を注入し、封
止剤（図示せず）によって完全に封止する。本実施例で
は、液晶６６３としてネマティック液晶を用いた。
【０２０２】よって、図１５（Ｃ）に示すような透過型
のアクティブマトリクス型液晶表示装置が完成する。
【０２０３】（実施例８）本実施例では、上述した実施
例１〜６のアクティブマトリクス型液晶表示装置を実施
例７とは別の工程で作製した例について説明する。
【０２０４】図２５を参照する。まず、ガラス基板５０
０１上に酸化シリコン膜５００２でなる下地膜を２００
ｎｍの厚さに形成した。下地膜は窒化シリコン膜を積層
しても良いし、窒化シリコン膜のみであっても良い。
【０２０５】次に、酸化シリコン膜５００２上に３０ｎ
ｍ厚のアモルファスシリコン膜（非晶質シリコン膜）を
プラズマＣＶＤ法により形成し、脱水素処理後、エキシ
マレーザーアニールを行ってポリシリコン膜（結晶質シ
リコン膜または多結晶シリコン膜）を形成した。
【０２０６】この結晶化工程は公知のレーザー結晶化技
術または熱結晶化技術を用いれば良い。本実施例ではパ
ルス発振型のＫｒＦエキシマレーザーを線状に加工して
アモルファスシリコン膜の結晶化を行った。
【０２０７】なお、本実施例では初期膜をアモルファス
シリコン膜としてレーザーアニールで結晶化してポリシ
リコン膜を得たが、初期膜として微結晶シリコン膜を用
いても構わないし、直接ポリシリコン膜を成膜しても良
い。勿論、成膜したポリシリコン膜にレーザーアニール
を行っても良い。また、レーザーアニールの代わりにフ
ァーネスアニールを行っても良い。
【０２０８】こうして形成された結晶質シリコン膜をパ
ターニングして島状のシリコン層からなる活性層５００
３、５００４を形成した。
【０２０９】次に、活性層５００３、５００４を覆って
酸化シリコン膜でなるゲート絶縁膜５００５を形成し、
その上にタンタルと窒化タンタルの積層構造でなるゲー
ト配線（ゲート電極を含む）５００６、５００７を形成
した（図２５（Ａ））。
【０２１０】ゲート絶縁膜５００５の膜厚は１００nmと
した。勿論、酸化シリコン膜以外に酸化シリコン膜と窒
化シリコン膜との積層構造や酸化窒化シリコン膜を用い
ても構わない。また、ゲート配線５００６、５００７は
他の金属を用いることもできるが、後の工程においてシ
リコンとのエッチング選択比の高い材料が望ましい。
【０２１１】こうして図２５（Ａ）の状態が得られた
ら、１回目のリンドープ工程（リンの添加工程）を行っ
た。ここではゲート絶縁膜５００５を通して添加するた
め、加速電圧は８０KeVと高めに設定した。また、こう
して形成された第１不純物領域５００８、５００９は長
さ（幅）が０．５μm、リン濃度が１×１０17atoms/cm3
となるようにドーズ量を調節した。この時のリン濃度を
（n−）で表すことにする。なお、リンの代わりに砒素
を用いても良かった。
【０２１２】また、第１不純物領域５００８、５００９
はゲート配線５００６、５００７をマスクとして自己整
合的に形成された。この時、ゲート配線５００６、５０
０７の直下には真性な結晶質シリコン層が残り、チャネ
ル形成領域５０１０、５０１１が形成された。ただし、
実際には多少ゲート配線の内側に回り込んで添加される
分もあるため、ゲート配線５００６、５００７と第１不
純物領域５００８、５００９とがオーバーラップするよ
うな構造となった（図２５（Ｂ））。
【０２１３】次に、ゲート配線５００６、５００７を覆
うようにして０．１〜１μm（代表的には０．２〜０．
３μm）の厚さの非晶質シリコン層を形成し、異方性エ
ッチングを行うことによりサイドウォール５０１２、５
０１３を形成した。サイドウォール５０１２、５０１３
の幅（ゲート配線の側壁からみた厚さ）は０．２μmと
した（図２５（Ｃ））。
【０２１４】なお、本実施例では非晶質シリコン層とし
て不純物を何も添加しないものを用いるため、真性なシ
リコン層でなるサイドウォールが形成された。
【０２１５】図２５（Ｃ）の状態が得られたら、２回目
のリンドープ工程を行った。この場合も１回目と同様に
加速電圧を８０KeVとした。また、今回形成された第２
不純物領域５０１４、５０１５にはリンが１×１０18at
oms/cm3の濃度で含まれるようにドーズ量を調節した。
この時のリン濃度を（n）で表すことにする。
【０２１６】なお、図２５（Ｄ）に示すリンドープ工程
ではサイドウォール５０１２、５０１３の真下のみに第
１不純物領域５００８、５００９が残る。この第１不純
物領域５００８および５００９は１stＬＤＤ領域として
機能することになる。
【０２１７】また、図２５（Ｄ）の工程ではサイドウォ
ール５０１２、５０１３にもリンが添加された。実際に
は加速電圧が高いためリンの濃度プロファイルのテール
（裾）がサイドウォール内部に及ぶような状態でリンが
分布していた。このリンでサイドウォールの抵抗成分を
調節することもできる反面、リンの濃度分布が極端にば
らつくと第２不純物領域５０１４に印加されるゲート電
圧が素子毎に変動する要因ともなりかねないのでドーピ
ング時は精密な制御が必要である。
【０２１８】次に、ｎチャネル型ＴＦＴの一部を覆うレ
ジストマスク５０１６とｐチャネル型ＴＦＴの全部を覆
うレジストマスク５０１７を形成した。そして、この状
態でゲート絶縁膜５００５をドライエッチングして加工
されたゲート絶縁膜５０１８を形成した（図２５
（Ｅ））。
【０２１９】この時、ゲート絶縁膜５０１８がサイドウ
ォール５０１２よりも外側に突出している部分の長さ
（ゲート絶縁膜５０１８が第２不純物領域５０１４に接
している部分の長さ）が、第２不純物領域５０１４の長
さ（幅）を決定した。従って、レジストマスク５０１６
のマスク合わせは精度良く行うことが必要であった。
【０２２０】図２５（Ｅ）の状態が得られたら、３回目
のリンドープ工程を行った。今回は露出した活性層にリ
ンを添加することになるため、加速電圧を１０KeVと低
めに設定した。なお、こうして形成された第３不純物領
域５０１９にはリンが５×１０20atoms/cm3の濃度で含
まれるようにドーズ量を調節した。この時のリン濃度を
（n＋）で表すことにする（図２６（Ａ））。
【０２２１】この工程ではレジストマスク５０１６およ
び５０１７によって遮蔽された部分にはリンが添加され
ないため、その部分には第２不純物領域５０１４および
５０１５がそのまま残る。従って、第２不純物領域５０
１４が画定した。また同時に、第３不純物領域５０１９
が画定した。
【０２２２】この第２不純物領域５０１４は２ndＬＤＤ
領域として機能し、第３不純物領域５０１９はソース領
域又はドレイン領域として機能することになる。
【０２２３】次に、レジストマスク５０１６、５０１７
を除去し、新たにｎチャネル型ＴＦＴ全部を覆うレジス
トマスク５０２１を形成した。そして、まずｐチャネル
型ＴＦＴのサイドウォール５０１３を除去し、さらにゲ
ート絶縁膜５００５をドライエッチングしてゲート配線
５００７と同形状のゲート絶縁膜５０２２を形成した
（図２６（Ｂ））。
【０２２４】図２６（Ｂ）の状態が得られたら、ボロン
ドープ工程（ボロンの添加工程）を行った。ここでは加
速電圧を１０KeVとし、形成された第４不純物領域５０
２３に３×１０20atoms/cm3の濃度でボロンが含まれる
ようにドーズ量を調節した。この時のボロン濃度を（ｐ
＋＋）で表すことにする（図２６（Ｃ））。
【０２２５】この時、ボロンもゲート配線５００７の内
側に回り込んで添加されたため、チャネル形成領域５０
１１はゲート配線５００７の内側に形成された。また、
この工程ではｐチャネル型ＴＦＴ側に形成されていた第
１不純物領域５００９及び第２不純物領域５０１５をボ
ロンで反転させてＰ型にしている。従って、実際にはも
ともと第１不純物領域だった部分と第２不純物領域だっ
た部分とで抵抗値が変化するが、十分高い濃度でボロン
を添加しているので問題とはならない。
【０２２６】こうすることで第４不純物領域５０２３が
画定する。第４不純物領域５０２３はゲート配線５００
７をマスクとして完全に自己整合的に形成され、ソース
領域又はドレイン領域として機能する。本実施例ではｐ
チャネル型ＴＦＴに対してＬＤＤ領域もオフセット領域
も形成していないが、ｐチャネル型ＴＦＴはもともと信
頼性が高いので問題はなく、却ってＬＤＤ領域等を設け
ない方がオン電流を稼ぐことができるので都合が良い場
合もある。
【０２２７】こうして最終的には図２６（Ｃ）に示すよ
うに、ｎチャネル型ＴＦＴの活性層にはチャネル形成領
域、第１不純物領域、第２不純物領域及び第３不純物領
域が形成され、ｐチャネル型ＴＦＴの活性層にはチャネ
ル形成領域及び第４不純物領域のみが形成される。
【０２２８】そのようにして図２６（Ｃ）の状態が得ら
れたら、第１層間絶縁膜５０２４を１μmの厚さに形成
した。第１層間絶縁膜５０２４としては酸化シリコン
膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜
またはそれらの積層膜を用いることができる。本実施例
ではアクリル樹脂膜を採用した。
【０２２９】第１層間絶縁膜５０２４を形成したら、金
属材料でなるソース配線５０２５、５０２６及びドレイ
ン配線５０２７を形成した。本実施例ではチタンを含む
アルミニウム膜をチタンで挟み込んだ構造の三層配線を
用いた。
【０２３０】また、第１層間絶縁膜５０２４としてＢＣ
Ｂ（ベンゾシクロブテン）と呼ばれる樹脂膜を用いた場
合、平坦性が高まると同時に、配線材料として銅を用い
ることが可能となる。銅は配線抵抗が低いため、配線材
料として非常に有効である。
【０２３１】こうしてソース配線及びドレイン配線を形
成したら、パッシベーション膜として５０nm厚の窒化シ
リコン膜５０２８を形成した。さらにその上には保護膜
として第２層間絶縁膜５０２９を形成した。この第２層
間絶縁膜５０２９としては前記第１層間絶縁膜５０２４
と同様の材料を用いることが可能である。本実施例では
５０nm厚の酸化シリコン膜上にアクリル樹脂膜を積層し
た構造を採用した。
【０２３２】以上のような工程を経て、図２６（Ｄ）に
示すような構造のＣＭＯＳ回路が完成した。本実施例に
よって形成されたＣＭＯＳ回路は、ｎチャネル型ＴＦＴ
が優れた信頼性を有するため、回路全体として信頼性が
大幅に控向上した。また、本実施例のような構造とする
と、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの特性
バランス（電気特性のバランス）が優れたものとなっ
た。
【０２３３】なお、同様にして画素ＴＦＴもｎチャネル
型ＴＦＴによって構成され得る。
【０２３４】図２６（Ｄ）の状態が得られたら、コンタ
クトホールを開口し、画素ＴＦＴのドレイン電極に接続
した画素電極を形成する。そして、第３層間膜を形成
し、配向膜を形成する。また、必要に応じてブラックマ
トリクスを形成してもよい。
【０２３５】次に、対向基板を用意する。対向基板は、
ガラス基板、透明導電膜から成る対向電極、配向膜とで
構成される。
【０２３６】なお、本実施例では、配向膜にはポリイミ
ド膜を用いた。なお、配向膜形成後、ラビング処理を施
した。なお、本実施例では、配向膜に比較的大きなプレ
チル角を持つようなポリイミドを用いた。
【０２３７】次に、上記の工程を経たアクティブマトリ
クス基板と対向基板とを公知のセル組み工程によって、
シール材やスペーサなどを介して貼り合わせる。その
後、両基板の間に液晶を注入し、封止剤によって完全に
封止する。本実施例では、液晶にネマティック液晶を用
いた。
【０２３８】よって、透過型のアクティブマトリクス型
液晶表示装置が完成する。
【０２３９】（実施例９）
【０２４０】本実施例では、実施例７、８において活性
層となる結晶質半導体膜を、触媒元素を用いた熱結晶化
法により形成する例を示す。触媒元素を用いる場合、本
出願人による特開平７−１３０６５２号公報、特開平８
−７８３２９号公報に記載された技術を用いることが好
ましい。
【０２４１】ここで特開平７−１３０６５２号公報の技
術を本願発明に適用する場合の例を図２７に示す。まず
シリコン基板６００１上に熱酸化法により酸化シリコン
膜６００２を設け、その上にアモルファスシリコン膜６
００３を形成した。さらに、重量換算で１０ppmのニッ
ケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有
層６００４を形成した（図２７（Ａ））。
【０２４２】次に、５００℃１時間の水素だし工程の
後、５００〜６５０℃で４〜１２時間（本実施例では５
５０℃８時間）の熱処理を行い、ポリシリコン膜６００
５を形成した。こうして得られたポリシリコン膜６００
５は非常に優れた結晶性を有した（図２７（Ｂ））。
【０２４３】あとはポリシリコン膜６００５をパターニ
ングして活性層とし、実施例７、８と同様の工程を経て
ＴＦＴを作製した。
【０２４４】なお、上記二つの技術においては、ニッケ
ル（Ni）以外にも、ゲルマニウム（Ge）、鉄（Fe）、パ
ラジウム（Pd）、錫（Sn）、鉛（Pb）、コバルト（C
o）、白金（Pt）、銅（Cu）、金（Au）といった元素を
用いても良い。
【０２４５】（実施例１０）本実施例においては、上述
の実施例８において説明したアクティブマトリクス型液
晶表示装置とは別の作製方法の例について説明する。
【０２４６】図２８および図２９を参照する。まず基板
７００１には、例えばコーニング社の１７３７ガラス基
板に代表される無アルカリガラス基板を用いた。そし
て、基板７００１のＴＦＴが形成される表面に、酸化珪
素で成る下地膜７００２を２００ｎｍの厚さに形成し
た。下地膜７００２は、さらに窒化珪素膜を積層させて
も良いし、窒化珪素膜のみであっても良い。
【０２４７】次に、この下地膜７００２の上に５０ｎｍ
の厚さで、非晶質珪素膜をプラズマＣＶＤ法で形成し
た。非晶質珪素膜の含有水素量にもよるが、好ましくは
４００〜５００℃に加熱して脱水素処理を行い、非晶質
珪素膜の含有水素量を５atm％以下として、結晶化の工
程を行って結晶性珪素膜とした。
【０２４８】この結晶化の工程は、公知のレーザー結晶
化技術または熱結晶化の技術を用いれば良い。本実施例
では、パルス発振型のＫｒＦエキシマレーザー光を線状
に集光して非晶質珪素膜に照射して、結晶性珪素膜とし
た。なお、本実施例では初期膜をアモルファスシリコン
膜としてレーザーアニールで結晶化してポリシリコン膜
を得たが、初期膜として微結晶シリコン膜を用いても構
わないし、直接ポリシリコン膜を成膜しても良い。勿
論、成膜したポリシリコン膜にレーザーアニールを行っ
ても良い。また、レーザーアニールの代わりにファーネ
スアニールを行っても良い。また上述の実施例９で説明
した方法を用いても良い。
【０２４９】こうして形成された結晶性珪素膜をパター
ニングして、島状の半導体層７００３、７００４、７０
０５を形成した。
【０２５０】次に、半導体層７００３、７００４、７０
０５を覆って、酸化珪素または窒化珪素を主成分とする
ゲート絶縁膜７００６を形成した。ここではプラズマＣ
ＶＤ法で窒化酸化珪素膜を１００ｎｍの厚さに形成し
た。そして、図２８では説明しないが、ゲート絶縁膜７
００６の表面に第１のゲート電極を構成する、第１の導
電膜としてタンタル（Ｔａ）を１０〜２００ｎｍ、例え
ば５０ｎｍさらに第２の導電膜としてアルミニウム（Ａ
ｌ）を１００〜１０００ｎｍ、例えば２００ｎｍの厚さ
でスパッタ法で形成した。そして、公知のパターニング
技術により、第１のゲート電極を構成する第１の導電膜
７００７、７００８、７００９、７０１０と、第２の導
電膜の７０１２、７０１３、７０１４、７０１５が形成
された。
【０２５１】第１のゲート電極を構成する第２の導電膜
として、アルミニウムを用いる場合には、純アルミニウ
ムを用いても良いし、チタン、珪素、スカンジウムから
選ばれた元素が０．１〜５atm％添加されたアルミニウ
ム合金を用いても良い。また銅を用いる場合には、図示
しないが、ゲート絶縁膜７００６の表面に窒化珪素膜を
設けておくと好ましい。
【０２５２】また、図２８では画素マトリクス回路を構
成するｎチャネル型ＴＦＴのドレイン側に付加容量部を
設ける構造となっている。このとき、第１のゲート電極
と同じ材料で付加容量部の配線電極７０１１、７０１６
が形成される。
【０２５３】こうして図２８（Ａ）に示す構造が形成さ
れたら、１回目のｎ型不純物を添加する工程を行った。
結晶性半導体材料に対してｎ型を付与する不純物元素と
しては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓ
ｂ）などが知られているが、ここでは、リンを用い、フ
ォスフィン（ＰＨ3）を用いたイオンドープ法で行っ
た。この工程では、ゲート絶縁膜７００６を通してその
下の半導体層にリンを添加するために、加速電圧は８０
ｋｅＶと高めに設定した。また、こうして形成された不
純物領域は、後に示すｎチャネル型ＴＦＴの第１の不純
物領域７０３４、７０４２を形成するもので、ＬＤＤ領
域として機能するものである。従ってこの領域のリンの
濃度は、１×１０16〜１×１０19atms/cm3の範囲にする
のが好ましく、ここでは１×１０18atms/cm3とした。
【０２５４】半導体層中に添加された前記不純物元素
は、レーザーアニール法や、熱処理により活性化させる
必要があった。この工程は、ソース・ドレイン領域を形
成する不純物添加の工程のあと実施しても良いが、この
段階でレーザーアニール法により活性化させることは効
果的であった。
【０２５５】この工程で、第１のゲート電極を構成する
第１の導電膜７００７、７００８、７００９、７０１０
と第２の導電膜７０１２、７０１３、７０１４、７０１
５はリンの添加に対してマスクとして機能した。その結
果ゲート絶縁膜を介して存在する半導体層の第１のゲー
ト電極の真下の領域には、まったく、あるいは殆どリン
が添加されなかった。そして、図２８（Ｂ）に示すよう
に、リンが添加された低濃度不純物領域７０１７、７０
１８、７０１９、７０２０、７０２１、７０２２、７０
２３が形成された。
【０２５６】次にフォトレジスト膜をマスクとして、ｎ
チャネル型ＴＦＴを形成する領域をレジストマスク７０
２４、７０２５で覆って、ｐチャネル型ＴＦＴが形成さ
れる領域のみに、ｐ型を付与する不純物添加の工程を行
った。ｐ型を付与する不純物元素としては、ボロン
（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、が
知られているが、ここではボロンをその不純物元素とし
て、イオンドープ法でジボラン（Ｂ2Ｈ6）を用いて添加
した。ここでも加速電圧を８０ｋｅＶとして、２×１０
20atms/cm3の濃度にボロンを添加した。そして、図２８
（Ｃ）に示すようにボロンが高濃度に添加された領域７
０２６、７０２７が形成された。この領域は後にｐチャ
ネル型ＴＦＴのソース・ドレイン領域となる。
【０２５７】そして、レジストマスク７０２４、７０２
５を除去した後、第２のゲート電極を形成する工程を行
った。ここでは、第２のゲート電極の材料にタンタル
（Ｔａ）を用い、１００〜１０００ｎｍ、例えば２００
ｎｍの厚さに形成した。そして、公知の技術によりパタ
ーニングを行い、第２のゲート電極７０２８、７０２
９、７０３０、７０３１が形成された。この時、第２の
ゲート電極の長さは５μｍとなるようにパターニングし
た。結果として、第２のゲート電極は、第１のゲート電
極の両側にそれぞれ１．５μｍの長さでゲート絶縁膜と
接する領域が形成された。
【０２５８】また、画素マトリクス回路を構成するｎチ
ャネル型ＴＦＴのドレイン側に保持容量部が設けられる
が、この保持容量部の電極７０２８は第２のゲート電極
と同時に形成された。
【０２５９】そして、第２のゲート電極７０２５、７０
２６、７０２７をマスクとして、２回目のｎ型を付与す
る不純物元素を添加する工程を行った。ここでは同様
に、フォスフィン（ＰＨ3）を用いたイオンドープ法で
行った。この工程でも、ゲート絶縁膜７００６を通して
その下の半導体層にリンを添加するために、加速電圧は
８０ｋｅＶと高めに設定した。そして、ここでリンが添
加される領域は、ｎチャネル型ＴＦＴでソース領域７０
３２、７０４２、及びドレイン領域７０３３、７０４３
として機能させるため、この領域のリンの濃度は、１×
１０19〜１×１０ 21atms/cm3とするのが好ましく、ここ
では１×１０20atms/cm3とした。
【０２６０】また、ここで図示はしないが、ソース領域
７０３５、７０４３、及びドレイン領域７０３６、７０
４７を覆うゲート絶縁膜を除去して、その領域の半導体
層を露出させ、直接リンを添加しても良い。この工程を
加えると、イオンドープ法の加速電圧を１０ｋｅＶまで
下げることができ、また、効率良くリンを添加すること
ができた。
【０２６１】また、ｐチャネル型ＴＦＴのソース領域７
０３９とドレイン領域７０４０にも同じ濃度でリンが添
加されるが、前の工程でその２倍の濃度でボロンが添加
されているため、導電型は反転せず、ｐチャネル型ＴＦ
Ｔの動作上何ら問題はなかった。
【０２６２】それぞれの濃度で添加されたｎ型またはｐ
型を付与する不純物元素は、このままでは活性化せず有
効に作用しないので、活性化の工程を行う必要があっ
た。この工程は、電気加熱炉を用いた熱アニール法や、
前述のエキシマレーザーを用いたレーザーアニール法
や、ハロゲンランプを用いたラピットサーマルアニール
法（ＲＴＡ法）で行うことができた。
【０２６３】熱アニール法では、窒素雰囲気中において
５５０℃、２時間の加熱処理をして活性化を行った。本
実施例では、第１のゲート電極を構成する第２の導電膜
にアルミニウムを用いたが、タンタルで形成された第１
の導電膜と大２のゲート電極がアルミニウムを覆って形
成されているため、タンタルがブロッキング層として機
能して、アルミニウム原子が他の領域に拡散することを
防ぐことができた。また、レーザーアニール法では、パ
ルス発振型のＫｒＦエキシマレーザー光を線状に集光し
て照射することにより活性化が行われた。また、レーザ
ーアニール法を実施した後に熱アニール法を実施する
と、さらに良い結果が得られた。またこの工程は、イオ
ンドーピングによって結晶性が破壊された領域をアニー
ルする効果も兼ね備えていて、その領域の結晶性を改善
することもできた。
【０２６４】以上までの工程で、ゲート電極を第１のゲ
ート電極と、その第１のゲート電極を覆って第２のゲー
ト電極を設けられ、ｎチャネル型ＴＦＴでは、第２のゲ
ート電極の両側にソース領域とドレイン領域が形成され
た。また、ゲート絶縁膜を介して半導体層に設けられた
第１の不純物領域と、第２のゲート電極がゲート絶縁膜
に接している領域とが、重なって設けられた構造が自己
整合的に形成された。一方、ｐチャネル型ＴＦＴでは、
ソース領域とドレイン領域の一部が第２のゲート電極と
オーバーラップして形成されているが、実使用上何ら問
題はなかった。
【０２６５】図２８（Ｄ）の状態が得られたら、第１の
層間絶縁膜７０４９を１０００ｎｍの厚さに形成した。
第１の層間絶縁膜７０４９としては、酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの
積層膜をもちいることができる。本実施例では、図示し
ないが、最初に窒化珪素膜を５０ｎｍ形成し、さらに酸
化珪素膜を９５０ｎｍ形成した２層構造とした。
【０２６６】第１の層間絶縁膜７０４９はその後、パタ
ーニングでそれぞれのＴＦＴのソース領域と、ドレイン
領域にコンタクトホールが形成された。そして、ソース
電極７０５０、７０５２、７０５３とドレイン電極７０
５１、７０５４が形成した。図示していないが、本実施
例ではこの電極を、チタン膜を１００ｎｍ、チタンを含
むアルミニウム膜３００ｎｍ、チタン膜１５０ｎｍをス
パッタ法で連続して形成した３層構造の膜を、パターニ
ングして形成した。
【０２６７】こうして図２８（Ｅ）に示すように、基板
７００１上にＣＭＯＳ回路と、アクティブマトリクス回
路が形成された。また、アクティブマトリクス回路のｎ
チャネル型ＴＦＴのドレイン側には、付加容量部が同時
に形成された。以上のようにして、アクティブマトリク
ス基板が作製された。
【０２６８】次に、図２９を用いて、以上の工程によっ
て同一の基板に作製されたＣＭＯＳ回路と、アクティブ
マトリクス回路をもとに、アクティブマトリクス型液晶
表示装置を作製する工程を説明する。最初に、図２８
（Ｅ）の状態の基板に対して、ソース電極７０５０、７
０５２、７０５３とドレイン電極７０５１、７０５４
と、第１の層間絶縁膜７０４５を覆ってパッシベーショ
ン膜７０５５を形成した。パッシベーション膜７０５５
は、窒化珪素膜で５０ｎｍの厚さで形成した。さらに、
有機樹脂からなる第２の層間絶縁膜７０５６を約１００
０ｎｍの厚さに形成した。有機樹脂膜としては、ポリイ
ミド、アクリル、ポリイミドアミド等を使用することが
できる。有機性樹脂膜を用いることの利点は、成膜方法
が簡単である点や、比誘電率が低いので、寄生容量を低
減できる点、平坦性に優れる点などが上げられる。なお
上述した以外の有機性樹脂膜を用いることもできる。こ
こでは、基板に塗布後、熱重合するタイプのポリイミド
を用い、３００℃で焼成して形成した。
【０２６９】次に、第２の層間絶縁膜７０５６の画素領
域の一部に、遮光層７０５７を形成した。遮光層７０５
７は金属膜や顔料を含ませた有機樹脂膜で形成すれば良
いものである。ここでは、チタンをスパッタ法で形成し
た。
【０２７０】遮光膜７０５７を形成したら、第３の層間
絶縁膜７０５８を形成する。この第３の層間絶縁膜７０
５８は、第２の層間絶縁膜７０５６と同様に、有機樹脂
膜を用いて形成すると良い。そして、第２の層間絶縁膜
７０５６と第３の層間絶縁膜７０５８とにドレイン電極
７０５４に達するコンタクトホールを形成し、画素電極
７０５９を形成した。画素電極７０５９は、透過型液晶
表示装置とする場合には透明導電膜を用い、反射型の液
晶表示装置とする場合には金属膜を用いれば良い。ここ
では透過型の液晶表示装置とするために、酸化インジウ
ム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法
で形成し、画素電極７０５５を形成した。
【０２７１】図２９（Ａ）の状態が形成されたら、配向
膜７０６０を形成する。通常液晶表示素子の配向膜には
ポリイミド樹脂が多く用いられている。対向側の基板７
０７１には、対向電極７０７２と、配向膜７０７３とを
形成した。配向膜は形成された後、ラビング処理を施し
て液晶分子がある一定のプレチルト角を持って平行配向
するようにした。
【０２７２】上記の工程を経て、アクティブマトリクス
回路と、ＣＭＯＳ回路が形成された基板と対向基板と
を、公知のセル組み工程によってシール材やスペーサ
（共に図示せず）などを介して貼りあわせる。その後、
両基板の間に液晶材料（ネマティック液晶）７０７４を
注入し、封止剤（図示せず）によって完全に封止した。
よって図２９（Ｂ）に示すアクティブマトリクス型液晶
表示装置が完成した。
【０２７３】（実施例１１）実施例１〜１０では、ネマ
ティック液晶を用いたが、強誘電性液晶を用いても良
い。本実施例は液晶材料に限定されることはない。また
本願発明の駆動回路は、電圧によってその光学的パラメ
ーターが変化するような、いかなる材料を用いた半導体
表示装置にも用いることができる。
【０２７４】（実施例１２）実施例７、８では、トップ
ゲート型の薄膜トランジスタについて説明したが、本願
発明はボトムゲート型の薄膜トランジスタを用いてもよ
い。
【０２７５】（実施例１３）実施例７、８ではＴＦＴの
活性層にはＳｉが用いられたが、本願発明の半導体表示
装置に用いられる薄膜トランジスタは、Ｇｅ、ＳｉxＧ
ｅ1-xを有する半導体膜を用いても良い。
【０２７６】（実施例１４）本願発明によって作製され
た半導体表示装置（代表的には液晶表示装置）を用いた
電子機器には様々な用途がある。本実施例では、本願発
明によって作製された駆動回路を用いた半導体表示装置
を組み込んだ電子機器について説明する。
【０２７７】このような電子機器には、ビデオカメラ、
スチルカメラ、プロジェクタ、ヘッドマウントディスプ
レイ、カーナビゲーション、パーソナルコンピュータ、
携帯情報端末（モバイルコンピュータ、携帯電話など）
などが挙げられる。それらの一例を図１６、図１７に示
す。
【０２７８】図１６（Ａ）は携帯電話であり、本体１１
０１、音声出力部１１０２、音声入力部１１０３、半導
体表示装置１１０４、操作スイッチ１１０５、アンテナ
１１０６で構成される。
【０２７９】図１６（Ｂ）はビデオカメラであり、本体
１１０７、半導体表示装置１１０８、音声入力部１１０
９、操作スイッチ１１１０、バッテリー１１１１、受像
部１１１２で構成される。
【０２８０】図１６（Ｃ）はモバイルコンピュータであ
り、本体１１１３、カメラ部１１１４、受像部１１１
５、操作スイッチ１１１６、半導体表示装置１１１７で
構成される。
【０２８１】図１６（Ｄ）はヘッドマウントディスプレ
イであり、本体１１１８、半導体表示装置１１１９、ミ
ラー１１２０、バックライト１１２１で構成される。
【０２８２】図１６（Ｅ）はヘッドマウントディスプレ
イであり、半導体表示装置１１２３、バンド部１１２４
で構成される。図１６（Ｅ）に示すヘッドマウントディ
スプレイは、半導体表示装置が一つだけ装備されてい
る。
【０２８３】図１７（Ａ）はリア型プロジェクタであ
り、１２０１は本体、１２０２は半導体表示装置、１２
０３は光源、１２０４は光学系、１２０５はスクリーン
である。なお、リア型プロジェクタは、視聴者の見る位
置によって、本体を固定したままスクリーンの角度を変
えることができるのが好ましい。なお、半導体表示装置
１２０２を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させ
る）使用することによって、さらに高解像度・高精細の
リア型プロジェクタを実現することができる。
【０２８４】図１７（Ｂ）はフロント型プロジェクタで
あり、本体１２０６、半導体表示装置１２０７、光源１
２０８、リフレクター１２０９、スクリーン１２１０で
構成される。なお、半導体表示装置１２０７を３個
（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使用すること
によって、さらに高解像度・高精細のフロント型プロジ
ェクタを実現することができる。
【０２８５】（実施例１５）本実施例は、本願発明をデ
ジタル駆動方式のアクティブマトリクス型液晶表示装置
のソース信号線側駆動回路に適用した例である。図３０
は本実施例のデジタル駆動方式のソース信号線側駆動回
路の一例をブロック図で示したものである。
【０２８６】本実施例のデジタル駆動方式のソース信号
線側駆動回路は、第１のレベルシフタ回路、第３のレベ
ルシフタ回路、シフトレジスタ回路、ラッチ回路（１）
（第１のラッチ回路）、ラッチ回路（２）（第２のラッ
チ回路）、第２のレベルシフタ回路、Ｄ／Ａ変換回路が
図３０に示す順番で設けられている。
【０２８７】図３１に図３０に示したデジタル駆動方式
のソース信号線側駆動回路の具体的な回路図の一例を示
す。ここでは、４ビットのデジタル駆動方式の場合のア
クティブマトリクス型液晶表示装置を例にとっている。
【０２８８】第１のレベルシフタ回路３１００、シフト
レジスタ回路３１０１、デジタルデコーダのアドレス線
（ａ〜ｄ）３１０２、ラッチ回路（１）（ＬＡＴ１）３
１０３、ラッチ回路（２）（ＬＡＴ２）３１０４、ラッ
チパルス線３１０５、Ｄ／Ａ変換回路３１０６、階調電
圧線３１０７、ソース信号線３１０８、第２のレベルシ
フタ回路３１０９、第３のレベルシフタ回路３１１０が
図３１に示すように配置されている。なお、ラッチ回路
（ＬＡＴ１およびＬＡＴ２）は、４個のラッチ回路が便
宜上ひとまとめに示されている。また、クロック信号の
電圧振幅レベルを上げるレベルシフタ回路と、スタート
パルス信号の電圧振幅レベルを上げるレベルシフタ回路
の２つを便宜上ひとまとめにし、第１のレベルシフタ回
路３１００として示している。
【０２８９】第１のレベルシフタ回路３１００にソース
信号線側駆動回路の外部からクロック信号（ＣＬＫ）が
入力される。このクロック信号の電圧振幅レベルは、第
１のレベルシフタ回路３１００が駆動可能な範囲ででき
る限り低いことが、不要輻射を問題にならない程度に抑
えるために要求される。また消費電力を抑えるためにも
必要である。
【０２９０】第１のレベルシフタ回路３１００に入力さ
れたクロック信号は、高電圧化され、出力される。この
ときクロック信号の電圧振幅レベルは、シフトレジスタ
回路３１０１のＴＦＴが短チャネル効果によるパンチス
ルーやホットエレクトロンによって故障しない程度で、
かつ作製可能なチャネル長のＴＦＴが動作する程度の電
圧振幅レベルまで高電圧化する必要がある。
【０２９１】第１のレベルシフタ回路３１００によって
電圧振幅レベルが上げられたクロック信号はシフトレジ
スタ回路３１０１に入力される。また第１のレベルシフ
タ回路３１００によって電圧振幅レベルが上げられたス
タートパルス信号が、図３１に示した配線を介してシフ
トレジスタ回路３１０１に入力される。シフトレジスタ
回路３１０１に入力されたクロック信号をもとに、シフ
トレジスタ回路３１０１に入力されたスタートパルス信
号（ＳＰ）によってシフトレジスタ回路３１０１が、デ
ジタル信号をラッチ回路（１）３１０３に書き込むタイ
ミングを決定するタイミング信号を生成する動作を開始
する。
【０２９２】デジタルデコーダのアドレス線（ａ〜ｄ）
３１０２を介して、デジタル信号（デジタル階調信号）
が、第３のレベルシフタ回路３１１０に入力される。入
力されたデジタル信号は、高電圧化され、出力される。
このときデジタル信号の電圧振幅レベルは、シフトレジ
スタ回路３１０１のＴＦＴが短チャネル効果によるパン
チスルーやホットエレクトロンによって故障しない程度
で、かつ作製可能なチャネル長のＴＦＴが動作する程度
の電圧振幅レベルまで高電圧化する必要がある。高電圧
化され出力されたデジタル信号は、シフトレジスタ回路
３１０１で生成されるタイミング信号によりラッチ回路
（１）３１０３に順次書き込まれる。デジタルデコーダ
のアドレス線３１０２ａからデジタル信号の最上位ビッ
ト（ＭＳＢ）が入力され、デジタルデコーダのアドレス
線３１０２ｂからデジタル信号の最下位ビット（ＬＳ
Ｂ）が入力される。
【０２９３】ラッチ回路（１）３１０３に対するデジタ
ル信号の書き込みが終了した後、ラッチ回路（１）３１
０３に書き込まれたデジタル信号は、シフトレジスタ回
路３１０１の動作タイミングに合わせて、ラッチパルス
線３１０５にラッチパルスが流れた時にラッチ回路
（２）３１０４に一斉に送出され、書き込まれる。
【０２９４】デジタル信号をラッチ回路（２）３１０４
に送出し終えたラッチ回路（１）３１０３には、シフト
レジスタ回路３１０１からの信号により、再びデジタル
デコーダに供給されるデジタル信号の書き込みが順次行
なわれる。
【０２９５】この２順目の１ライン期間中には、２順目
の１ライン期間の開始に合わせてラッチ回路（２）３１
０４に送出されたデジタル信号に応じた電圧振幅レベル
のデジタル信号が第２のレベルシフタ回路３１０４に入
力される。
【０２９６】第２のレベルシフタ回路３１０９に入力さ
れたデジタル信号は、高電圧化される。このときデジタ
ル信号は、ある一定のマージン電圧を設けた電圧振幅レ
ベルまで高電圧化することが必要である。
【０２９７】このマージン電圧はＤ／Ａ変換回路３１０
６に入力されるデジタル信号をアナログ信号に変換する
ためのものである。マージン電圧の大きさは、Ｄ／Ａ変
換回路３１０６から出力される最も大きいアナログ信号
の電圧に依存する。
【０２９８】第２のレベルシフタ回路３１０９によって
高電圧化されたデジタル信号は、Ｄ／Ａ変換回路３１０
６に入力されてアナログ信号に変換され、アナログ信号
は１ライン期間の間対応するソース信号線３１０８に供
給される。ゲート信号線側駆動回路のシフトレジスタ回
路からの選択信号によって対応する画素ＴＦＴのスイッ
チングが行われ、液晶分子が駆動される。
【０２９９】上述した動作を走査線の数だけ繰り返すこ
とによって１画面（１フレーム）が形成される。一般
に、アクティブマトリクス型液晶表示装置装置では、１
秒間に６０フレームの画像の書き換えが行われている。
【０３００】このように、本願発明ではデジタル駆動方
式のソース信号線側駆動回路において、レベルシフタ回
路をシフトレジスタ回路の前後に設けることによって、
シフトレジスタ回路のＴＦＴが短チャネル効果によるパ
ンチスルーやホットエレクトロンによって故障しない程
度に低く、作製可能なチャネル長のＴＦＴが動作する程
度に高い電圧振幅レベルのクロック信号を、シフトレジ
スタ回路に入力することができる。その結果シフトレジ
スタ回路をより高速で動作させることができる。
【０３０１】また、デジタル駆動方式のソース信号線側
駆動回路の外部から入力されるクロック信号の電圧振幅
レベルを、レベルシフタ回路の動作が可能な範囲ででき
る限り低くしても、シフトレジスタ回路の高速動作が可
能になるので、消費電力および不要輻射を問題にならな
い程度に抑えることができる。
【０３０２】また、デジタル信号の周波数は数十ＭＨｚ
とアナログ式駆動回路の画像信号の周波数よりも大きい
ため不要輻射が問題となっていた。そのためデジタル信
号の電圧を下げることが望まれていたが、階調電圧より
もデジタル信号の電圧レベルが低いと、Ｄ／Ａ変換回路
でデジタル信号をアナログ信号に変換することが難しく
なってしまう。本願発明ではデジタル駆動方式のソース
信号線側駆動回路の外部からラッチ回路に入力されるデ
ジタル信号の電圧振幅レベルを、レベルシフタ回路の動
作が可能な範囲でできる限り低くすることが可能にな
る。よってラッチ回路に入力するデジタル信号の電圧を
抑えることができ、不要輻射および消費電力を抑えるこ
とが可能になる。
【０３０３】本実施例ではデジタル回路のソース信号線
側駆動回路に本願発明を適用した例について説明した
が、本願発明はこの実施例の形態に限られなく、デジタ
ル回路のゲート信号線側駆動回路に用いることも可能で
あり、また、デジタル回路のソース信号線側駆動回路と
ゲート信号線側駆動回路の両方に用いても良い。 （実施例１６）
【０３０４】上述の本願発明の液晶表示装置にはネマチ
ック液晶以外にも様々な液晶を用いることが可能であ
る。例えば、1998, SID, "Characteristics and Drivin
g Scheme of Polymer-Stabilized Monostable FLCD Exh
ibiting Fast Response Time and High Contrast Ratio
with Gray-Scale Capability" by H. Furue et al.
や、1997, SID DIGEST, 841, "A Full-Color Threshold
less Antiferroelectric LCD Exhibiting Wide Viewing
Angle with Fast Response Time" by T. Yoshidaet a
l.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresh
oldless antiferroelectricity in liquid crystals an
d its application to displays" by S. Inui et al.
や、米国特許第5594569 号に開示された液晶を用いるこ
とが可能である。
【０３０５】等方相−コレステリック相−カイラルスメ
クティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）
を用い、ＤＣ電圧を印加しながらコレステリック相−カ
イラルスメクティックＣ相転移をさせ、かつコーンエッ
ジをほぼラビング方向に一致させた単安定ＦＬＣの電気
光学特性を図３３に示す。図３３に示すような強誘電性
液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチング
モード」と呼ばれている。図３３に示すグラフの縦軸は
透過率（任意単位）、横軸は印加電圧である。「Ｈａｌ
ｆ−Ｖ字スイッチングモード」については、寺田らの”
Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６
回応用物理学関係連合講演会講演予稿集、１９９９年３
月、第１３１６頁、および吉原らの”強誘電性液晶によ
る時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９
０頁に詳しい。
【０３０６】図３３に示されるように、このような強誘
電性混合液晶を用いると、低電圧駆動かつ階調表示が可
能となることがわかる。本願発明の液晶表示装置には、
このような電気光学特性を示す強誘電性液晶も用いるこ
とができる。
【０３０７】また、ある温度域において反強誘電相を示
す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電
性液晶を有する混合液晶には、電場に対して透過率が連
続的に変化する電気光学応答特性を示す、無しきい値反
強誘電性混合液晶と呼ばれるものがある。この無しきい
値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応
答特性を示すものがあり、その駆動電圧が約±２．５Ｖ
程度（セル厚約１μｍ〜２μｍ）のものも見出されてい
る。
【０３０８】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。
【０３０９】なお、このような無しきい値反強誘電性混
合液晶を本願発明の液晶表示装置に用いることによって
低電圧駆動が実現されるので、低消費電力化が実現され
る。
【０３１０】（実施例１７）本実施例では、本願発明の
構成を有するＥＬ（エレクトロルミネッセンス）表示装
置を作製した例について説明する。
【０３１１】図３４（Ａ）は本願発明を用いたＥＬ表示
装置の上面図である。図３４（Ａ）において、４０１０
は基板、４０１１は画素マトリクス部、４０１２はソー
ス信号線側駆動回路、４０１３はゲート信号線側駆動回
路であり、それぞれの駆動回路は配線４０１４〜４０１
６を経てＦＰＣ４０１７に至り、外部機器へと接続され
る。
【０３１２】このとき、少なくとも画素マトリクス部、
好ましくは駆動回路及び画素マトリクス部を囲むように
してカバー材６０００、シーリング材（ハウジング材と
もいう）７０００、密封材（第２のシーリング材）７０
０１が設けられている。
【０３１３】また、図３４（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素マトリクス部用
ＴＦＴ（画素ＴＦＴ）４０２３（但し、ここではＥＬ素
子への電流を制御するＴＦＴだけ図示している。）が形
成されている。これらのＴＦＴは公知の構造（トップゲ
ート構造またはボトムゲート構造）を用いれば良い。
【０３１４】本願発明は、４０１２はソース信号線側駆
動回路または４０１３はゲート信号線側駆動回路に用い
ることができる。
【０３１５】駆動回路用ＴＦＴ４０２２、画素マトリク
ス部用ＴＦＴ４０２３を公知の方法で形成したら、樹脂
材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素
マトリクス部用ＴＦＴ４０２３のドレイン領域と電気的
に接続する透明導電膜でなる画素電極４０２７を形成す
る。透明導電膜としては、酸化インジウムと酸化スズと
の化合物（ＩＴＯと呼ばれる）または酸化インジウムと
酸化亜鉛との化合物を用いることができる。そして、画
素電極４０２７を形成したら、絶縁膜４０２８を形成
し、画素電極４０２７上に開口部を形成する。
【０３１６】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。
【０３１７】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。
【０３１８】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。
【０３１９】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。
【０３２０】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。
【０３２１】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。
【０３２２】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材７
０００が設けられ、さらにシーリング材７０００の外側
には密封材（第２のシーリング材）７００１が形成され
る。
【０３２３】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
【０３２４】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
【０３２５】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
【０３２６】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
【０３２７】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。
【０３２８】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１５も同様にしてシーリング材７０００および
密封材７００１の下を通ってＦＰＣ４０１７に電気的に
接続される。
【０３２９】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにシーリング材７０００を取り
付けているが、カバー材６０００及びシーリング材７０
００を取り付けてから、充填材６００４を設けても良
い。この場合、基板４０１０、カバー材６０００及びシ
ーリング材７０００で形成されている空隙に通じる充填
材の注入口を設ける。そして前記空隙を真空状態（１０
-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入
口を浸してから、空隙の外の気圧を空隙の中の気圧より
も高くして、充填材を空隙の中に充填する。
【０３３０】（実施例１８）本実施例では、本願発明を
用いて実施例１７とは異なる形態のＥＬ表示装置を作製
した例について、図３５（Ａ）、３５（Ｂ）を用いて説
明する。図３４（Ａ）、３４（Ｂ）と同じ番号のものは
同じ部分を指しているので説明は省略する。
【０３３１】図３５（Ａ）は本実施例のＥＬ表示装置の
上面図であり、図３５（Ａ）をＡ-Ａ'で切断した断面図
を図３５（Ｂ）に示す。
【０３３２】実施例１７に従って、ＥＬ素子の表面を覆
ってパッシベーション膜６００３までを形成する。
【０３３３】さらに、EL素子を覆うようにして充填材６
００４を設ける。この充填材６００４は、カバー材６０
００を接着するための接着剤としても機能する。充填材
６００４としては、ＰＶＣ（ポリビニルクロライド）、
エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブ
チラル）またはＥＶＡ（エチレンビニルアセテート）を
用いることができる。この充填材６００４の内部に乾燥
剤を設けておくと、吸湿効果を保持できるので好まし
い。
【０３３４】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
【０３３５】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
【０３３６】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
【０３３７】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。
【０３３８】次に、充填材６００４を用いてカバー材６
０００を接着した後、充填材６００４の側面（露呈面）
を覆うようにフレーム材６００１を取り付ける。フレー
ム材６００１はシーリング材（接着剤として機能する）
６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましい
が、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良
い。なお、シーリング材６００２はできるだけ水分や酸
素を透過しない材料であることが望ましい。また、シー
リング材６００２の内部に乾燥剤を添加してあっても良
い。
【０３３９】また、配線４０１６はシーリング材６００
２と基板４０１０との隙間を通ってＦＰＣ４０１７に電
気的に接続される。なお、ここでは配線４０１６につい
て説明したが、他の配線４０１４、４０１５も同様にし
てシーリング材６００２の下を通ってＦＰＣ４０１７に
電気的に接続される。
【０３４０】なお本実施例では、充填材６００４を設け
てからカバー材６０００を接着し、充填材６００４の側
面（露呈面）を覆うようにフレーム材６００１を取り付
けているが、カバー材６０００及びフレーム材６００１
を取り付けてから、充填材６００４を設けても良い。こ
の場合、基板４０１０、カバー材６０００及びフレーム
材６００１で形成されている空隙に通じる充填材の注入
口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒ
ｒ以下）にし、充填材の入っている水槽に注入口を浸し
てから、空隙の外の気圧を空隙の中の気圧よりも高くし
て、充填材を空隙の中に充填する。
【０３４１】［実施例１７］ここでＥＬ表示パネルにお
ける画素部のさらに詳細な断面構造を図３５に、上面構
造を図３６（Ａ）に、回路図を図３６（Ｂ）に示す。図
３５、図３６（Ａ）及び図３６（Ｂ）では共通の符号を
用いるので互いに参照すれば良い。
【０３４２】図３５において、基板３５０１上に設けら
れたスイッチング用ＴＦＴ３５０２は公知の方法で形成
されたｎチャネル型ＴＦＴを用いる。本実施例ではダブ
ルゲート構造としているが、構造及び作製プロセスに大
きな違いはないので説明は省略する。但し、ダブルゲー
ト構造とすることで実質的に二つのＴＦＴが直列された
構造となり、オフ電流値を低減することができるという
利点がある。なお、本実施例ではダブルゲート構造とし
ているが、シングルゲート構造でも構わないし、トリプ
ルゲート構造やそれ以上のゲート本数を持つマルチゲー
ト構造でも構わない。また、公知の方法で形成されたｐ
チャネル型ＴＦＴを用いて形成しても構わない。
【０３４３】また、電流制御用ＴＦＴ３５０３は公知の
方法で形成されたｎチャネル型ＴＦＴを用いる。スイッ
チング用ＴＦＴ３５０２のソース配線３４はそして、ス
イッチング用ＴＦＴ３５０２のドレイン配線３５は配線
３６によって電流制御用ＴＦＴのゲート電極３７に電気
的に接続されている。また、３８で示される配線は、ス
イッチング用ＴＦＴ３５０２のゲート電極３９a、３９b
を電気的に接続するゲート配線である。
【０３４４】電流制御用ＴＦＴ３５０３はＥＬ素子を流
れる電流量を制御するための素子であるため、多くの電
流が流れ、熱による劣化やホットキャリアによる劣化の
危険性が高い素子でもある。そのため、電流制御用ＴＦ
Ｔ３５０３のドレイン側に、ゲート絶縁膜を介してゲー
ト電極に重なるようにＬＤＤ領域を設ける構造は極めて
有効である。
【０３４５】また、本実施例では電流制御用ＴＦＴ３５
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【０３４６】また、図３６（Ａ）に示すように、電流制
御用ＴＦＴ３５０３のゲート電極３７となる配線３６は
３５０４で示される領域で、電流制御用ＴＦＴ３５０３
のドレイン配線４０と絶縁膜を介して重なる。このと
き、３５０４で示される領域ではコンデンサが形成され
る。保持容量３５０３は、電源供給線３５０６と電気的
に接続された半導体膜３５２０、ゲート絶縁膜と同一層
の絶縁膜（図示せず）及び配線３６との間で形成され
る。また、配線３６、第１層間絶縁膜と同一の層（図示
せず）及び電源供給線３５０６で形成される容量も保持
容量として用いることが可能である。このコンデンサ３
５０４は電流制御用ＴＦＴ３５０３のゲート電極３７に
かかる電圧を保持するためのコンデンサとして機能す
る。なお、電流制御用ＴＦＴのドレインは電源供給線
（電源線）３５０６に接続され、常に一定の電圧が加え
られている。
【０３４７】スイッチング用ＴＦＴ３５０２及び電流制
御用ＴＦＴ３５０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
ＥＬ層は非常に薄いため、段差が存在することによって
発光不良を起こす場合がある。従って、ＥＬ層をできる
だけ平坦面に形成しうるように画素電極を形成する前に
平坦化しておくことが望ましい。
【０３４８】また、４３は反射性の高い導電膜でなる画
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ３
５０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。
【０３４９】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４a、４４bにより形成された溝（画素に相
当する）の中に発光層４５が形成される。なお図３６
（Ａ）では、保持容量３５０４の位置を明確にするため
に一部バンクを省略しており、バンク４４a、４４bしか
図示していないが、電源供給線３５０６とソース配線３
４を一部覆うように電源供給線３５０６とソース配線３
４の間に設けられている。また、ここでは二画素しか図
示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色
に対応した発光層を作り分けても良い。発光層とする有
機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代
表的なポリマー系材料としては、ポリパラフェニレンビ
ニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶ
Ｋ）系、ポリフルオレン系などが挙げられる。
【０３５０】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。
【０３５１】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０３５２】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。
【０３５３】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。
【０３５４】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造のＥＬ層としてい
る。そして、正孔注入層４６の上には透明導電膜でなる
陽極４７が設けられる。本実施例の場合、発光層４５で
生成された光は上面側に向かって（ＴＦＴの上方に向か
って）放射されるため、陽極は透光性でなければならな
い。透明導電膜としては酸化インジウムと酸化スズとの
化合物や酸化インジウムと酸化亜鉛との化合物を用いる
ことができるが、耐熱性の低い発光層や正孔注入層を形
成した後で形成するため、可能な限り低温で成膜できる
ものが好ましい。
【０３５５】陽極４７まで形成された時点でＥＬ素子３
５０５が完成する。なお、ここでいうＥＬ素子３５０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成されたコンデンサを指す。図３６
（Ａ）に示すように画素電極４３は画素の面積にほぼ一
致するため、画素全体がＥＬ素子として機能する。従っ
て、発光の利用効率が非常に高く、明るい画像表示が可
能となる。
【０３５６】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。
【０３５７】以上のように本願発明のＥＬ表示パネルは
図３５のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。
【０３５８】なお、本実施例の構成は、実施例１〜１８
の構成と自由に組み合わせて実施することが可能であ
る。
【０３５９】（実施例２０）本実施例では、実施例１９
に示した画素マトリクス部において、ＥＬ素子３５０５
の構造を反転させた構造について説明する。説明には図
３８を用いる。なお、図３６の構造と異なる点はＥＬ素
子の部分と電流制御用ＴＦＴだけであるので、その他の
説明は省略することとする。
【０３６０】図３８において、電流制御用ＴＦＴ３５０
３は公知の方法を用いて作製されたｐチャネル型ＴＦＴ
である。作製プロセスは公知の方法を用いることが可能
である。
【０３６１】本実施例では、画素電極（陽極）５０とし
て透明導電膜を用いる。具体的には酸化インジウムと酸
化亜鉛との化合物でなる導電膜を用いる。勿論、酸化イ
ンジウムと酸化スズとの化合物でなる導電膜を用いても
良い。
【０３６２】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子３７０１が形成さ
れる。
【０３６３】本実施例の場合、発光層５２で発生した光
は、矢印で示されるようにＴＦＴが形成された基板の方
に向かって放射される。
【０３６４】なお、本実施例の構成は、実施例１〜１８
の構成と自由に組み合わせて実施することが可能であ
る。
【０３６５】（実施例２１）本実施例では、図３７
（Ｂ）に示した回路図とは異なる構造の画素とした場合
の例について図３９（Ａ）〜（Ｃ）に示す。なお、本実
施例において、３８０１はスイッチング用ＴＦＴ３８０
２のソース信号線、３８０３はスイッチング用ＴＦＴ３
８０２のゲート信号線、３８０４は電流制御用ＴＦＴ、
３８０５はコンデンサ、３８０６、３８０８は電源供給
線、３８０７はＥＬ素子とする。
【０３６６】図３９（Ａ）は、二つの画素間で電源供給
線３８０６を共通とした場合の例である。即ち、二つの
画素が電源供給線３８０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素マトリクス部を
さらに高精細化することができる。
【０３６７】また、図３９（Ｂ）は、電源供給線３８０
８をゲート信号線３８０３と平行に設けた場合の例であ
る。なお、図３９（Ｂ）では電源供給線３８０８とゲー
ト信号線３８０３とが重ならないように設けた構造とな
っているが、両者が異なる層に形成される配線であれ
ば、絶縁膜を介して重なるように設けることもできる。
この場合、電源供給線３８０８とゲート信号線３８０３
とで専有面積を共有させることができるため、画素マト
リクス部をさらに高精細化することができる。
【０３６８】また、図３９（Ｃ）は、図３９（Ｂ）の構
造と同様に電源供給線３８０８をゲート信号線３８０３
と平行に設け、さらに、二つの画素を電源供給線３８０
８を中心に線対称となるように形成する点に特徴があ
る。また、電源供給線３８０８をゲート信号線３８０３
のいずれか一方と重なるように設けることも有効であ
る。この場合、電源供給線の本数を減らすことができる
ため、画素マトリクス部をさらに高精細化することがで
きる。
【０３６９】なお、本実施例の構成は、実施例１〜１８
の構成と自由に組み合わせて実施することが可能であ
る。
【０３７０】（実施例２２）実施例１９に示した図３７
（Ａ）、３７（Ｂ）では電流制御用ＴＦＴ３５０３のゲ
ート電極にかかる電圧を保持するためにコンデンサ３５
０４を設ける構造としているが、コンデンサ３５０４を
省略することも可能である。実施例１９の場合、電流制
御用ＴＦＴ３５０３としてｎチャネル型ＴＦＴを用いて
いるため、ゲート絶縁膜を介してゲート電極に重なるよ
うに設けられたＬＤＤ領域を有している。この重なり合
った領域には一般的にゲート容量と呼ばれる寄生容量が
形成されるが、本実施例ではこの寄生容量をコンデンサ
３５０４の代わりとして積極的に用いる点に特徴があ
る。
【０３７１】この寄生容量のキャパシタンスは、上記ゲ
ート電極とＬＤＤ領域とが重なり合った面積によって変
化するため、その重なり合った領域に含まれるＬＤＤ領
域の長さによって決まる。
【０３７２】また、実施例２１に示した図３９（Ａ），
（Ｂ），（Ｃ）の構造においても同様に、コンデンサ３
８０５を省略することは可能である。
【０３７３】なお、本実施例の構成は、実施例１〜２１
の構成と自由に組み合わせて実施することが可能であ
る。
【０３７４】（実施例２３）本願発明によって作製され
た半導体表示装置（アクティブマトリクス型液晶ディス
プレイ、アクティブマトリクス型ＥＬディスプレイ、ア
クティブマトリクス型ＥＣディスプレイ）を用いた半導
体表示装置には様々な用途がある。本実施例では、本願
発明によって作製された駆動回路を用いた半導体表示装
置を組み込んだ電子機器について説明する。
【０３７５】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、ゲーム機、カーナビゲーション、パー
ソナルコンピュータ、携帯情報端末（モバイルコンピュ
ータ、携帯電話または電子書籍等）などが挙げられる。
それらの一例を図３２に示す。
【０３７６】図３２（Ａ）はパーソナルコンピュータで
あり、本体７００１、映像入力部７００２、表示装置７
００３、キーボード７００４で構成される。本願発明を
映像入力部７００２、半導体表示装置７００３やその他
の信号制御回路に適用することができる。
【０３７７】図３２（Ｂ）はビデオカメラであり、本体
７１０１、半導体表示装置７１０２、音声入力部７１０
３、操作スイッチ７１０４、バッテリー７１０５、受像
部７１０６で構成される。本願発明を半導体表示装置７
１０２、音声入力部７１０３やその他の信号制御回路に
適用することができる。
【０３７８】図３２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体７２０１、カメラ部
７２０２、受像部７２０３、操作スイッチ７２０４、半
導体表示装置７２０５で構成される。本願発明は半導体
表示装置７２０５やその他の信号制御回路に適用でき
る。
【０３７９】図３２（Ｄ）はゴーグル型ディスプレイで
あり、本体７３０１、半導体表示装置７３０２、アーム
部７３０３で構成される。本願発明は半導体表示装置７
３０２やその他の信号制御回路に適用することができ
る。
【０３８０】図３２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体７４０１、半導体表示装置７４０２、スピーカ
部７４０３、記録媒体７４０４、操作スイッチ７４０５
で構成される。なお、この装置は記録媒体としてＤＶＤ
（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、
ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインター
ネットを行うことができる。本願発明は半導体表示装置
７４０２やその他の信号制御回路に適用することができ
る。
【０３８１】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の半導体表示装置は実施例１〜１
３、１５〜１６のどのような組み合わせからなる構成を
用いても実現することができる。
【０３８２】
【発明の効果】本願発明は、レベルシフタ回路をシフト
レジスタ回路の前後に設けることによって、シフトレジ
スタ回路のＴＦＴが短チャネル効果によるパンチスルー
やホットエレクトロンによって故障せず、かつ作製可能
なチャネル長のＴＦＴが動作する程度の電圧振幅レベル
のクロック信号で、シフトレジスタ回路を動作させるこ
とができる。その結果、シフトレジスタ回路が故障する
ことなしに高速動作させることができ、液晶を飽和状態
に駆動させることが可能になる。また、ソース信号線側
駆動回路の外部から入力されるクロック信号の電圧振幅
レベルを、レベルシフタ回路の動作が可能な範囲ででき
る限り低くしても、シフトレジスタ回路の高速動作が可
能になるので、消費電力および不要輻射を問題にならな
い程度に抑えることができる。
【０３８３】
【図面の簡単な説明】
【図１】 本願発明のソース信号線側駆動回路のブロ
ック図。
【図２】 本願発明のソース信号線側駆動回路の回路
図。
【図３】 アクティブマトリクス表示装置の概略図。
【図４】 本願発明のソース信号線側駆動回路のブロ
ック図。
【図５】 本願発明のソース信号線側駆動回路の回路
図。
【図６】 本願発明のソース信号線側駆動回路のタイ
ミングチャート図。
【図７】 本願発明のソース信号線側駆動回路のブロ
ック図。
【図８】 本願発明のソース信号線側駆動回路のブロ
ック図。
【図９】 本願発明のゲート信号線側駆動回路のブロ
ック図。
【図１０】 本願発明のゲート信号線側駆動回路の回路
図。
【図１１】 本願発明のゲート信号線側駆動回路のブロ
ック図。
【図１２】 ＴＦＴの作製工程を示す断面図。
【図１３】 ＴＦＴの作製工程を示す断面図。
【図１４】 ＴＦＴの作製工程を示す断面図。
【図１５】 ＴＦＴの作製工程を示す断面図。
【図１６】 本願発明を用いた電子機器の構成図。
【図１７】 本願発明を用いた電子機器の構成図。
【図１８】 アクティブマトリクス表示装置の概略図。
【図１９】 従来例のソース信号線側駆動回路のブロッ
ク図。
【図２０】 レベルシフタ回路の等価回路図。
【図２１】 従来例のソース信号線側駆動回路の回路
図。
【図２２】 従来例のソース信号線側駆動回路の回路
図。
【図２３】 従来例のソース信号線側駆動回路の回路
図。
【図２４】 従来例のソース信号線側駆動回路のブロッ
ク図。
【図２５】 ＴＦＴの作製工程を示す断面図。
【図２６】 ＴＦＴの作製工程を示す断面図。
【図２７】 ＴＦＴの作製工程を示す断面図。
【図２８】 ＴＦＴの作製工程を示す断面図。
【図２９】 ＴＦＴの作製工程を示す断面図。
【図３０】 本願発明のデジタル駆動方式のソース信号
線側駆動回路のブロック図。
【図３１】 本願発明のデジタル駆動方式のソース信号
線側駆動回路の回路図。
【図３２】 本願発明を用いた電子機器の構成図。
【図３３】 単安定ＦＬＣの電気光学特性を示す図。
【図３４】 本願発明を用いたのＥＬ表示装置の上面図
及び断面図。
【図３５】 本願発明を用いたのＥＬ表示装置の上面図
及び断面図。
【図３６】 本願発明を用いたのＥＬ表示装置の画素マ
トリクス部の断面図。
【図３７】 本願発明を用いたのＥＬ表示装置の画素マ
トリクス部の上面図及び回路図。
【図３８】 本願発明を用いたのＥＬ表示装置の画素マ
トリクス部の断面図。
【図３９】 本願発明を用いたのＥＬ表示装置の画素マ
トリクス部の回路図。
【符号の説明】
２０１ 第１のレベルシフタ回路 ２０２ シフトレジスタ回路 ２０３ 第２のレベルシフタ回路 ２０４ サンプリング回路 ２０５ アナログスイッチ ２０６ 画像信号線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｇ０２Ｆ 1/136 ５００ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｂ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】第１のレベルシフタ回路と、第２のレベル
    シフタ回路と、シフトレジスタ回路と、サンプリング回
    路とを有するソース信号線側駆動回路で、 前記第１のレベルシフタ回路は、前記ソース信号線側駆
    動回路の外部から前記第１のレベルシフタ回路に入力さ
    れた入力信号を、前記シフトレジスタ回路が動作可能な
    電圧振幅レベルまで高電圧化して、前記シフトレジスタ
    回路に入力し、 前記シフトレジスタ回路は、入力された前記入力信号を
    もとに、前記ソース信号線側駆動回路の外部から供給さ
    れる画像信号をサンプリングするためのタイミング信号
    を生成して、生成した前記タイミング信号を前記第２の
    レベルシフタ回路に入力し、 前記第２のレベルシフタ回路は、入力された前記タイミ
    ング信号の電圧振幅レベルを、さらに高電圧化して前記
    サンプリング回路に入力し、 前記サンプリング回路は、入力された前記タイミング信
    号により前記画像信号をサンプリングし、前記ソース信
    号線側駆動回路に接続されたソース信号線へ供給するこ
    とを特徴とするソース信号線側駆動回路。
  2. 【請求項２】第１のレベルシフタ回路と、第２のレベル
    シフタ回路と、シフトレジスタ回路と、サンプリング回
    路とを有するソース信号線側駆動回路で、 前記第１のレベルシフタ回路は、前記ソース信号線側駆
    動回路の外部から前記第１のレベルシフタ回路に入力さ
    れた、前記第１のレベルシフタ回路が動作可能な電圧振
    幅レベルのクロック信号を、前記シフトレジスタ回路が
    動作可能な電圧振幅レベルまで高電圧化して、前記シフ
    トレジスタ回路に入力し、 前記シフトレジスタ回路は、前記シフトレジスタ回路に
    入力された前記クロック信号をもとに、前記ソース信号
    線側駆動回路の外部から供給される画像信号をサンプリ
    ングするためのタイミング信号を生成して、生成した前
    記タイミング信号を前記第２のレベルシフタ回路に入力
    し、 前記第２のレベルシフタ回路は、前記第２のレベルシフ
    タ回路に入力された前記タイミング信号の電圧振幅レベ
    ルを、液晶の飽和電圧にある一定のマージン電圧を設け
    た電圧振幅レベルまで高電圧化して前記サンプリング回
    路に入力し、 前記サンプリング回路は、前記サンプリング回路に入力
    された前記タイミング信号により前記画像信号をサンプ
    リングし、前記ソース信号線側駆動回路に接続されたソ
    ース信号線へ供給することを特徴とするソース信号線側
    駆動回路。
  3. 【請求項３】第１のレベルシフタ回路と、第２のレベル
    シフタ回路と、シフトレジスタ回路とを有するゲート信
    号線側駆動回路で、 前記第１のレベルシフタ回路は、前記ゲート信号線側駆
    動回路の外部から入力された入力信号を、前記シフトレ
    ジスタ回路が動作可能な電圧振幅レベルまで高電圧化し
    て、前記シフトレジスタ回路に入力し、 前記シフトレジスタ回路は、前記シフトレジスタ回路に
    入力された前記入力信号をもとに、選択信号を生成し
    て、生成した前記選択信号を前記第２のレベルシフタ回
    路に入力し、 前記第２のレベルシフタ回路は、入力された前記選択信
    号の電圧振幅レベルを、ゲート信号線に接続されている
    全ての画素ＴＦＴを確実に動作させることが可能な電圧
    振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧
    化された前記選択信号を直接またはバッファ回路を介し
    て供給することを特徴とするゲート信号線側駆動回路。
  4. 【請求項４】第１のレベルシフタ回路と、第２のレベル
    シフタ回路と、シフトレジスタ回路とを有するゲート信
    号線側駆動回路で、 前記第１のレベルシフタ回路は、前記ゲート信号線側駆
    動回路の外部から前記第１のレベルシフタ回路に入力さ
    れた、前記第１のレベルシフタ回路が動作可能な電圧振
    幅レベルのクロック信号を、前記シフトレジスタ回路が
    動作可能な電圧振幅レベルまで高電圧化して、前記シフ
    トレジスタ回路に入力し、 前記シフトレジスタ回路は、前記シフトレジスタ回路に
    入力された前記クロック信号をもとに、ゲート信号線を
    介してゲート信号線側駆動回路に接続されている画素Ｔ
    ＦＴを動作させる選択信号を生成して、生成した前記選
    択信号を前記第２のレベルシフタ回路に入力し、 前記第２のレベルシフタ回路は、前記第２のレベルシフ
    タ回路に入力された前記選択信号の電圧振幅レベルを、
    前記ゲート信号線に接続されている全ての前記画素ＴＦ
    Ｔを確実に動作させることが可能な電圧振幅レベルまで
    高電圧化し、前記ゲート信号線へ前記第２のレベルシフ
    タ回路によって高電圧化された前記選択信号を供給する
    ことを特徴とするゲート信号線側駆動回路。
  5. 【請求項５】複数の画素ＴＦＴがマトリクス状に配置さ
    れたアクティブマトリクス回路と、前記複数の画素ＴＦ
    Ｔのそれぞれのソース電極に接続された複数のソース信
    号線と、 前記複数の画素ＴＦＴのそれぞれのゲート電極に接続さ
    れた複数のゲート信号線と、 前記複数のソース信号線に接続されたソース信号線側駆
    動回路と、 前記複数のゲート信号線に接続されたゲート信号線側駆
    動回路と有する半導体表示装置で、 前記ソース信号線側駆動回路は、第１のレベルシフタ回
    路と、第２のレベルシフタ回路と、シフトレジスタ回路
    と、サンプリング回路とを有しており、 前記第１のレベルシフタ回路は、前記ソース信号線側駆
    動回路の外部から前記第１のレベルシフタ回路に入力さ
    れた、前記第１のレベルシフタ回路が動作可能な電圧振
    幅レベルのクロック信号を、前記シフトレジスタ回路が
    動作可能な電圧振幅レベルまで高電圧化して、前記シフ
    トレジスタ回路に入力し、 前記シフトレジスタ回路は、前記シフトレジスタ回路に
    入力された前記クロック信号をもとに、前記ソース信号
    線側駆動回路の外部から供給される画像信号をサンプリ
    ングするためのタイミング信号を生成して、生成した前
    記タイミング信号を前記第２のレベルシフタ回路に入力
    し、 前記第２のレベルシフタ回路は、前記第２のレベルシフ
    タ回路に入力された前記タイミング信号の電圧振幅レベ
    ルを、液晶の飽和電圧にある一定のマージン電圧を設け
    た電圧振幅レベルまで高電圧化して前記サンプリング回
    路に入力し、 前記サンプリング回路は、前記サンプリング回路に入力
    された前記タイミング信号により前記画像信号をサンプ
    リングし、前記ソース信号線へ供給することを特徴とす
    る半導体表示装置。
  6. 【請求項６】請求項５において、前記ソース信号線側駆
    動回路は前記アクティブマトリクス回路と同一基板上に
    形成されることを特徴とする半導体表示装置。
  7. 【請求項７】複数の画素ＴＦＴがマトリクス状に配置さ
    れたアクティブマトリクス回路と、前記複数の画素ＴＦ
    Ｔのそれぞれのソース電極に接続された複数のソース信
    号線と、 前記複数の画素ＴＦＴのそれぞれのゲート電極に接続さ
    れた複数のゲート信号線と、 前記複数のソース信号線に接続されたソース信号線側駆
    動回路と、 前記複数のゲート信号線に接続されたゲート信号線側駆
    動回路と有する半導体表示装置で、 前記ゲート信号線側駆動回路は、第１のレベルシフタ回
    路と、第２のレベルシフタ回路と、シフトレジスタ回路
    とを有しており、 前記第１のレベルシフタ回路は、前記ゲート信号線側駆
    動回路の外部から前記第１のレベルシフタ回路に入力さ
    れた、前記第１のレベルシフタ回路が動作可能な電圧振
    幅レベルのクロック信号を、前記シフトレジスタ回路が
    動作可能な電圧振幅レベルまで高電圧化して、前記シフ
    トレジスタ回路に入力し、 前記シフトレジスタ回路は、前記シフトレジスタ回路に
    入力された前記クロック信号をもとに、前記ゲート信号
    線を介して前記ゲート信号線側駆動回路に接続されてい
    る前記画素ＴＦＴを動作させる選択信号を生成して、生
    成した選択信号を前記第２のレベルシフタ回路に入力
    し、 前記第２のレベルシフタ回路は、前記第２のレベルシフ
    タ回路に入力された前記タイミング信号の電圧振幅レベ
    ルを、前記ゲート信号線に接続されている全ての前記画
    素ＴＦＴを確実に動作させることが可能な電圧振幅レベ
    ルまで高電圧化し、前記ゲート信号線へ前記第２のレベ
    ルシフタ回路によって高電圧化された選択信号を供給す
    ることを特徴とする半導体表示装置。
  8. 【請求項８】請求項７において、前記ゲート信号線側駆
    動回路は前記アクティブマトリクス回路と同一基板上に
    形成されることを特徴とする半導体表示装置。
  9. 【請求項９】複数の画素ＴＦＴがマトリクス状に配置さ
    れたアクティブマトリクス回路と、 前記複数の画素ＴＦＴのそれぞれのソース電極に接続さ
    れた複数のソース信号線と、 前記複数の画素ＴＦＴのそれぞれのゲート電極に接続さ
    れた複数のゲート信号線と、 前記複数のソース信号線に接続されたソース信号線側駆
    動回路と、 前記複数のゲート信号線に接続されたゲート信号線側駆
    動回路と有する半導体表示装置で、 前記ソース信号線側駆動回路は第１レベルシフタ回路
    と、第２レベルシフタ回路と、第１シフトレジスタ回路
    と、第１サンプリング回路とを有しており、 前記第１レベルシフタ回路は、前記ソース信号線側駆動
    回路の外部から前記第１レベルシフタ回路に入力され
    た、前記第１レベルシフタ回路が動作可能な電圧振幅レ
    ベルのクロック信号を、前記第１シフトレジスタ回路が
    動作可能な電圧振幅レベルまで高電圧化して、前記第１
    シフトレジスタ回路に入力し、 前記第１シフトレジスタ回路は、前記第１シフトレジス
    タ回路に入力された前記クロック信号をもとに、前記ソ
    ース信号線側駆動回路の外部から供給される画像信号を
    サンプリングするためのタイミング信号を生成して、生
    成したタイミング信号を前記第２レベルシフタ回路に入
    力し、 前記第２レベルシフタ回路は、前記第２レベルシフタ回
    路に入力された前記タイミング信号の電圧振幅レベル
    を、液晶の飽和電圧にある一定のマージン電圧を設けた
    電圧振幅レベルまで高電圧化して前記第１サンプリング
    回路に入力し、 前記第１サンプリング回路は、前記第１サンプリング回
    路に入力された前記タイミング信号により前記画像信号
    をサンプリングし、前記ソース信号線へ供給し、 前記ゲート信号線側駆動回路は第３レベルシフタ回路
    と、第４レベルシフタ回路と、第２シフトレジスタ回路
    とを有しており、 前記第３レベルシフタ回路は、前記ゲート信号線側駆動
    回路の外部から前記第３レベルシフタ回路に入力され
    た、前記第３レベルシフタ回路が動作可能な電圧振幅レ
    ベルのクロック信号を、前記第２シフトレジスタ回路が
    動作可能な電圧振幅レベルまで高電圧化して、前記第２
    シフトレジスタ回路に入力し、 前記第２シフトレジスタ回路は、前記第２シフトレジス
    タ回路に入力された前記クロック信号をもとに、前記ゲ
    ート信号線を介して前記ゲート信号線側駆動回路に接続
    されている前記画素ＴＦＴを動作させる選択信号を生成
    して、生成した前記選択信号を前記第４レベルシフタ回
    路に入力し、 前記第４のレベルシフタ回路は、前記第４レベルシフタ
    回路に入力された前記タイミング信号の電圧振幅レベル
    を、前記ゲート信号線に接続されている全ての前記画素
    ＴＦＴを確実に動作させることが可能な電圧振幅レベル
    まで高電圧化し、 前記ゲート信号線へ前記第４レベルシフタ回路によって
    高電圧化された選択信号を供給することを特徴とする半
    導体表示装置。
  10. 【請求項１０】請求項９において、前記ソース信号線側
    駆動回路および前記ゲート信号線側駆動回路は前記アク
    ティブマトリクス回路と同一基板上に形成されることを
    特徴とする半導体表示装置。
  11. 【請求項１１】第１のレベルシフタ回路と、第２のレベ
    ルシフタ回路と、第３のレベルシフタ回路と、第１のラ
    ッチ回路と、第２のラッチ回路と、シフトレジスタ回路
    と、Ｄ／Ａ変換回路とを有するデジタル駆動の半導体表
    示装置の駆動回路において、 前記第１のレベルシフタ回路は、前記駆動回路の外部か
    ら前記第１のレベルシフタ回路に入力された入力信号
    を、前記シフトレジスタ回路が動作可能な電圧振幅レベ
    ルまで高電圧化して、前記シフトレジスタ回路に入力
    し、 前記シフトレジスタ回路は、入力された前記入力信号を
    もとに、前記駆動回路の外部から供給されるデジタル信
    号を前記第１のラッチ回路に書き込むタイミングを決定
    するタイミング信号を生成して前記第１のラッチ回路に
    入力し、 前記デジタル信号は前記第３のレベルシフタ回路に入力
    され、前記第３のレベルシフタ回路から出力されたデジ
    タル信号は、タイミング信号によって決定されたタイミ
    ングで前記第１のラッチ回路に入力され、 前記第１のラッチ回路に入力されたデジタル信号は、論
    理演質の後、前記第２のラッチ回路にて演質を行い出力
    され、 前記出力されたデジタル信号は、前記第２のレベルシフ
    タ回路を介してＤ／Ａ変換回路に入力され、アナログ変
    換されることを特徴とした半導体表示装置の駆動回路。
  12. 【請求項１２】基板上に画素マトリクス部と駆動回路が
    あり、 前記駆動回路は、ソース信号線側駆動回路とゲート信号
    線側駆動回路とを有しており、 前記ソース信号線側駆動回路は、第１のレベルシフタ回
    路と、第２のレベルシフタ回路と、シフトレジスタ回路
    と、サンプリング回路とを有しており、 前記第１のレベルシフタ回路は、前記ソース信号線側駆
    動回路の外部から前記第１のレベルシフタ回路に入力さ
    れた入力信号を、前記シフトレジスタ回路が動作可能な
    電圧振幅レベルまで高電圧化して、前記シフトレジスタ
    回路に入力し、 前記シフトレジスタ回路は、入力された前記入力信号を
    もとに、前記ソース信号線側駆動回路の外部から供給さ
    れる画像信号をサンプリングするためのタイミング信号
    を生成して、生成した前記タイミング信号を前記第２の
    レベルシフタ回路に入力し、 前記第２のレベルシフタ回路は、入力された前記タイミ
    ング信号の電圧振幅レベルを、さらに高電圧化して前記
    サンプリング回路に入力し、 前記サンプリング回路は、入力された前記タイミング信
    号により前記画像信号をサンプリングし、前記ソース信
    号線側駆動回路に接続されたソース信号線へ供給してお
    り、 前記画素マトリクス部には、少なくとも電流制御用の第
    一の薄膜トランジスタとスイッチング用の第二の薄膜ト
    ランジスタがあり、 前記第一の薄膜トランジスタには、 前記基板上に島状半導体があり、 前記島状半導体にはチャネル形成領域があり、 前記チャネル形成領域に接して少なくとも第一の不純物
    領域があり、 前記第二の不純物領域に接して少なくとも第二の不純物
    領域があり、 前記第二の不純物領域に接して少なくとも第三の不純物
    領域があり、 前記チャネル形成領域、前記第一の不純物領域、前記第
    二の不純物領域上にはゲイト絶縁膜があり、 前記チャネル形成領域上には、前記ゲイト絶縁膜を挟ん
    で、ゲイト電極があり、 前記第一の不純物領域上には少なくとも一つの導電性の
    サイドウォールがあり、 前記第一の薄膜トランジスタの第三の不純物領域に電気
    的に接続した画素電極があり、 前記画素電極上には発光層があり、 発光層上に電極があることを特徴とする半導体表示装
    置。
  13. 【請求項１３】基板上に画素マトリクス部と駆動回路が
    あり、 前記駆動回路は、ソース信号線側駆動回路とゲート信号
    線側駆動回路とを有しており、 前記ゲート信号線側駆動回路は、第１のレベルシフタ回
    路と、第２のレベルシフタ回路と、シフトレジスタ回路
    とを有しており、 前記第１のレベルシフタ回路は、前記ゲート信号線側駆
    動回路の外部から入力された入力信号を、前記シフトレ
    ジスタ回路が動作可能な電圧振幅レベルまで高電圧化し
    て、前記シフトレジスタ回路に入力し、 前記シフトレジスタ回路は、前記シフトレジスタ回路に
    入力された前記入力信号をもとに、選択信号を生成し
    て、生成した前記選択信号を前記第２のレベルシフタ回
    路に入力し、 前記第２のレベルシフタ回路は、入力された前記選択信
    号の電圧振幅レベルを、ゲート信号線に接続されている
    全ての前記画素ＴＦＴを確実に動作させることが可能な
    電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高
    電圧化された前記選択信号を直接またはバッファ回路を
    介して供給しており、 前記画素マトリクス部には、少なくとも電流制御用の第
    一の薄膜トランジスタとスイッチング用の第二の薄膜ト
    ランジスタがあり、 前記第一の薄膜トランジスタには、 前記基板上に島状半導体があり、 前記島状半導体にはチャネル形成領域があり、 前記チャネル形成領域に接して少なくとも第一の不純物
    領域があり、 前記第二の不純物領域に接して少なくとも第二の不純物
    領域があり、 前記第二の不純物領域に接して少なくとも第三の不純物
    領域があり、 前記チャネル形成領域、前記第一の不純物領域、前記第
    二の不純物領域上にはゲイト絶縁膜があり、 前記チャネル形成領域上には、前記ゲイト絶縁膜を挟ん
    で、ゲイト電極があり、 前記第一の不純物領域上には少なくとも一つの導電性の
    サイドウォールがあり、 前記第一の薄膜トランジスタの第三の不純物領域に電気
    的に接続した画素電極があり、 前記画素電極上には発光層があり、 発光層上に電極があることを特徴とする半導体表示装
    置。
  14. 【請求項１４】請求項１２または請求項１３において、
    前記発光層はＥＬ層であることを特徴とする半導体表示
    装置。
  15. 【請求項１５】請求項１２乃至請求項１４のいずれか１
    項において、前記第二の薄膜トランジスタのドレイン領
    域は、前記第一の薄膜トランジスタのゲイト電極に接続
    している半導体表示装置。
  16. 【請求項１６】請求項１２乃至請求項１５のいずれか１
    項において、前記第二の薄膜トランジスタはマルチゲー
    ト構造である半導体表示装置。
  17. 【請求項１７】請求項１２乃至請求項１６のいずれか１
    項において、前記画素電極及び前記電極の少なくとも一
    つは透明である半導体表示装置。
JP11366541A 1999-01-08 1999-12-24 半導体表示装置およびその駆動回路 Withdrawn JP2000259111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11366541A JP2000259111A (ja) 1999-01-08 1999-12-24 半導体表示装置およびその駆動回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP239099 1999-01-08
JP11-2390 1999-01-08
JP11366541A JP2000259111A (ja) 1999-01-08 1999-12-24 半導体表示装置およびその駆動回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005222011A Division JP2006031032A (ja) 1999-01-08 2005-07-29 半導体表示装置およびその駆動回路

Publications (2)

Publication Number Publication Date
JP2000259111A true JP2000259111A (ja) 2000-09-22
JP2000259111A5 JP2000259111A5 (ja) 2005-10-27

Family

ID=26335753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11366541A Withdrawn JP2000259111A (ja) 1999-01-08 1999-12-24 半導体表示装置およびその駆動回路

Country Status (1)

Country Link
JP (1) JP2000259111A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002221936A (ja) * 2000-10-24 2002-08-09 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2004171732A (ja) * 2002-11-07 2004-06-17 Sharp Corp 走査方向制御回路および表示装置
JP2005037842A (ja) * 2003-07-18 2005-02-10 Semiconductor Energy Lab Co Ltd 表示装置
JP2005192201A (ja) * 2003-12-04 2005-07-14 Sharp Corp パルス出力回路、それを用いた表示装置の駆動回路、表示装置、およびパルス出力方法
JP2007057637A (ja) * 2005-08-23 2007-03-08 Tohoku Pioneer Corp 表示パネルの駆動装置および駆動方法
US7394102B2 (en) 2001-05-29 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
JP2008197457A (ja) * 2007-02-14 2008-08-28 Sony Corp 画素回路および表示装置
JP2009122600A (ja) * 2007-11-19 2009-06-04 Seiko Epson Corp 電気泳動表示装置、及び電子機器
US7893913B2 (en) * 2000-11-07 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Display device including a drive circuit, including a level shifter and a constant current source
US8120388B2 (en) 2003-04-09 2012-02-21 Sony Corporation Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter
JP2012177928A (ja) * 2000-07-27 2012-09-13 Semiconductor Energy Lab Co Ltd 表示装置
US8803781B2 (en) 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2021039179A (ja) * 2019-08-30 2021-03-11 株式会社ジャパンディスプレイ 表示装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9489884B2 (en) 2000-07-27 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
US8508439B2 (en) 2000-07-27 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
JP2012177928A (ja) * 2000-07-27 2012-09-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2002221936A (ja) * 2000-10-24 2002-08-09 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
US8558764B2 (en) 2000-10-24 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
US7893913B2 (en) * 2000-11-07 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Display device including a drive circuit, including a level shifter and a constant current source
US9590632B2 (en) 2001-05-29 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
KR100867881B1 (ko) * 2001-05-29 2008-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
US10304399B2 (en) 2001-05-29 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US7394102B2 (en) 2001-05-29 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US9024930B2 (en) 2001-05-29 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
JP2004171732A (ja) * 2002-11-07 2004-06-17 Sharp Corp 走査方向制御回路および表示装置
US8120388B2 (en) 2003-04-09 2012-02-21 Sony Corporation Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter
US8310474B2 (en) 2003-07-18 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2005037842A (ja) * 2003-07-18 2005-02-10 Semiconductor Energy Lab Co Ltd 表示装置
US7786968B2 (en) 2003-12-04 2010-08-31 Sharp Kabushiki Kaisha Pulse output circuit, driving circuit for display device and display device using the pulse output circuit, and pulse output method
JP2005192201A (ja) * 2003-12-04 2005-07-14 Sharp Corp パルス出力回路、それを用いた表示装置の駆動回路、表示装置、およびパルス出力方法
JP2007057637A (ja) * 2005-08-23 2007-03-08 Tohoku Pioneer Corp 表示パネルの駆動装置および駆動方法
US8994623B2 (en) 2007-02-14 2015-03-31 Sony Corporation Pixel circuit and display device
KR20180094503A (ko) * 2007-02-14 2018-08-23 소니 주식회사 표시 장치
US8730134B2 (en) 2007-02-14 2014-05-20 Sony Corporation Pixel circuit and display device
US9324738B2 (en) 2007-02-14 2016-04-26 Sony Corporation Pixel circuit and display device
US9483980B2 (en) 2007-02-14 2016-11-01 Sony Corporation Pixel circuit and display device
US8552937B2 (en) 2007-02-14 2013-10-08 Sony Corporation Pixel circuit and display device
JP2008197457A (ja) * 2007-02-14 2008-08-28 Sony Corp 画素回路および表示装置
US10586492B2 (en) 2007-02-14 2020-03-10 Sony Corporation Pixel circuit and display device
US10147355B2 (en) 2007-02-14 2018-12-04 Sony Corporation Pixel circuit and display device
KR102007710B1 (ko) 2007-02-14 2019-08-07 소니 주식회사 표시 장치
US8803781B2 (en) 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2009122600A (ja) * 2007-11-19 2009-06-04 Seiko Epson Corp 電気泳動表示装置、及び電子機器
JP2021039179A (ja) * 2019-08-30 2021-03-11 株式会社ジャパンディスプレイ 表示装置
JP7269139B2 (ja) 2019-08-30 2023-05-08 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
US6392628B1 (en) Semiconductor display device and driving circuit therefor
US6702407B2 (en) Color image display device, method of driving the same, and electronic equipment
US7544981B2 (en) Active matrix type semicondcutor display device
US9214532B2 (en) Ferroelectric liquid crystal display device comprising gate-overlapped lightly doped drain structure
US6936844B1 (en) Semiconductor device having a gate wiring comprising laminated wirings
US6420988B1 (en) Digital analog converter and electronic device using the same
US20030122132A1 (en) Semiconductor device, and method of fabricating the same
JP5288666B2 (ja) 表示装置
JP4583529B2 (ja) 半導体装置およびその作製方法
JP2011070186A (ja) 半導体装置及び電子機器
JP4831872B2 (ja) 画像表示装置の駆動回路、画像表示装置及び電子機器
JP2000259111A (ja) 半導体表示装置およびその駆動回路
JP4666704B2 (ja) アクティブマトリクス型半導体表示装置
JP3859915B2 (ja) 半導体装置の作製方法
JP3978145B2 (ja) 半導体装置の作製方法
JP4583716B2 (ja) 半導体装置
JP4850326B2 (ja) 半導体装置の作製方法
JP2000338920A (ja) デジタルデータ分割回路およびそれを用いたアクティブマトリクス型表示装置
JP2001210833A (ja) 半導体装置およびその作製方法
JP2006031032A (ja) 半導体表示装置およびその駆動回路
JP2003303833A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050729

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060127

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060329

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061102

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080922