JP2000259410A

JP2000259410A - マイクロプロセッサ

Info

Publication number: JP2000259410A
Application number: JP11062790A
Authority: JP
Inventors: Masayoshi Kodama; 将義小玉
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-03-10
Filing date: 1999-03-10
Publication date: 2000-09-22

Abstract

(57)【要約】【課題】ソフトウェア開発のデバッグ段階において、
スタック領域の破壊を即時に発見して二次、三次障害を
未然に防止し、これによりデバッグ効率を向上して工数
低減を図ることができるマイクロプロセッサ技術を提供
する。【解決手段】マイクロプロセッサのスタックポインタ
を、スタック領域の先頭アドレスを設定するベースレジ
スタと、ベースアドレスから実際のスタックポインタま
でのオフセット値を設定するオフセットレジスタとの２
つに分け、更にオフセット値が取り得る範囲をマスクピ
ットパターンで設定するマスクレジスタを設けること
で、オフセット値とマスク値の論理積の結果から、スタ
ック領域のオーバーフローによるスタック領域の破壊が
検出できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ソフトウェアの開
発、特にマルチタスクシステムのデバッグにおいて、ス
タック領域内外の破壊による二次、三次障害を未然に防
止する場合に好適なマイクロプロセッサ技術に関する。

【０００２】

【従来の技術】例えば、メモリマネージメントユニット
を持たない計算機を用いたマルチタスクOS（オペレーテ
ィングシステム）においては、ハードウェアブレークポ
イントを利用して、スタック領域のオーバーフローおよ
びアンダーフローによるスタック領域破壊の検出が可能
である。

【０００３】また、メモリマネージメントユニットを持
つ計算機を用いたマルチタスクOSにおいては、メモリ空
間上を4Kバイトなどの既定サイズのページ単位に区切
り、個々のページに対してアクセス可能なプロセスIDを
定義することによって、あるプロセスがアクセスの許さ
れないページに対してアクセスしたことをハードウェア
的に検出することが可能である。

【０００４】

【発明が解決しようとする課題】前記のようなマルチタ
スクOS技術において、スタック領域破壊の検出は不可能
ではないが、対象目的とは関係のない不要な手続きが必
要であったり、また検出できても直接の障害の検出につ
ながらない場合がほとんどであり、現実的ではないと考
えられる。

【０００５】たとえば、前記ハードウェアブレークポイ
ントを利用する場合については、スタック領域の先頭ア
ドレスに予めブレークポイントを設定することでスタッ
クオーバーフローを検出できるが、ピンポイントでの設
定では実際にスタックオーバーフローが起きても、ブレ
ークポイントとして設定したアドレスに必ずメモリアク
セスが発生するとは限らず、単にスタックポインタがブ
レークポイントアドレスを飛び越えてしまう場合を検出
することができない。また、ブレークポイントアドレス
の下位ビットをマスクして特定の領域に対してハードウ
ェアブレークポイントを設定できるような場合では、そ
のブレークポイントが張られた領域へのメモリアクセス
全てを検出してしまうため、その領域を他の目的で使用
することができない。つまり、２つのタスクのスタック
エリアを連続したメモリ領域に配置するといったことが
できなくなる。また、ブレークポイントアドレスの下位
ビットをマスクしている関係から、スタック領域の先頭
アドレスを２のべき乗の値で表されるアドレス境界にア
ライメントする必要性があり、メモリレイアウトなどの
面で制限を被ることになる。これは、少ないランダムア
クセスメモリ（RAM）でシステムを実現しなければなら
ない組込みシステムではデメリットとなる。

【０００６】一方、メモリマネージメントユニット（MM
U）を利用する場合については、オーバーフローなどの
メモリアクセス例外を検出したいスタック領域を特定の
ページ上に配置して実装する。例えば、プロセスＩＤ＝
１の領域をメモリ上の0x1000〜0x1fff（ページサイズ４
Ｋバイト）に配置し、プロセスＩＤ＝２の領域をメモリ
上の0x2000〜0x2fffに配置するといった感じである。こ
の場合、プロセスＩＤ＝２のタスクは0x2000〜0x2fffの
領域に対しては自由にメモリアクセスできるが、0x1000
〜0x1fffの領域に対してメモリアクセスを行なった場
合、アクセス例外などの異常検出割込みが発生し、スタ
ックオーバーフローの検出が可能となるわけである。し
かし、全てのタスクのスタック領域をそれぞれ異なるペ
ージ上に配置した場合、各タスクのスタックサイズに関
係なく、最低でも（MMUのページサイズ）×（タスクの
数）分のRAMが必要となる。仮にページサイズを 4Kバイ
ト、各タスクの平均的なスタックサイズを2Kバイト、総
タスク数を30とした場合、本来なら60Kバイトで済むは
ずの総スタック領域サイズが、実際には120Kバイトも領
域を確保しなければならなくなる。このようにMMUでは
ページサイズという概念があるために、それよりも小さ
いスタック領域を設定しようとすると残った部分が無駄
になってしまう。ワークステーションやパーソナルコン
ピュータといった非常に多くのRAMを搭載するシステム
では、この程度のメモリ消費は微々たるものであるが、
組込みシステムなどのような小規模なシステムでは少な
いRAM資源を無駄使いするわけにはいかない。さらに、M
MUを実装しようとした場合、仮想メモリ空間と物理メモ
リ空間とのメモリレイアウトの対応表をページテーブル
として持たせ、これをTLB（Translate Lookaside Buffe
r）と呼ばれるMMU用の専用エントリへ登録するなどの作
業が必要である。しかし、これらはスタック領域のオー
バーフローを検出するためとは直接関係のない手続きで
あり、余分な工数を強いられることになり非常に効率が
悪い。実際に、これらTLBエントリへの登録部分（テー
ブルウォーク）のデバッグなどに時間が割かれてしまう
可能性がある。

【０００７】また、マルチタスクシステムにおいては、
各タスクや割込みハンドラがいつ実行されるかはそのと
きのシステム環境や周辺装置の動作状況などに依存して
おり、実際に動作させてみるまで分からない。そのた
め、例えばタスク１がタスク２のスタック領域を破壊し
たとしても、それによる動作不具合はタスク２が実行さ
れるまで表面的に現れることはない。また、同様に各タ
スクがOSのカーネル資源（カーネルが管理しているワー
クエリア等）を破壊した場合などは、その後のカーネル
の異常動作が全てのタスクや割込みハンドラに影響を及
ぼし、システムとしての安定性を一気に損なう結果とな
る。ここで仮にアプリケーションを開発しているユーザ
がデバッグを試みたとしても、ユーザがOSカーネルの内
部情報についてその詳細を知ることは少なく、やはりデ
バッグそのものが困難となる。このようにスタックのオ
ーバーフローまたはアンダーフローによって起こる他メ
モリ領域破壊の障害は即時に発見できるものではないと
同時に、非常にデバッグが困難である。

【０００８】なお、スタックのオーバーフローが起きる
原因として、Ｃ言語によるアプリケーション開発におい
ては、多段階の関数呼出しと、自動変数での配列や構造
体といった大きなサイズの領域確保が挙げられる。１つ
目の多段階の関数呼出しは、多人数によるアプリケーシ
ョン開発を行なっていると知らず知らずのうちに起こっ
ていることがある。デバイスドライバやシステムライブ
ラリといった各種サブルーチンをブラックボックス的に
使っている場合、ユーザが意図しないところで幾重にも
サブルーチンコールが行なわれスタックが消費されてい
く。また、再帰関数などはちょっとした不注意で何重に
もループしてしまう場合があり容易にスタックを消費す
ることとなる。また、関数内で自動変数として配列や構
造体を定義すると、これらの領域はスタック上に確保さ
れるため、これもまたスタック領域を多く消費し、スタ
ックオーバーフローを引き起こす原因となる。

【０００９】一方、スタックのアンダーフローが起こる
最も簡単な例は配列変数で説明することができる。これ
は関数内で自動変数として配列を定義し、その添え字と
して配列要素数の最大値よりも大きな値が与えられたと
きに容易に起こる。具体的には、関数内でchar tmp[1
0];などと宣言しておきながら、tmp[i]などのような記
述をした場合に、もしi=100であったならばスタックの
アンダーフローが発生し、自タスクスタックよりも上位
アドレスにあるメモリ領域をアクセスすることとなる。
しかし、実際にアクセスしたメモリはtmp[]という配列
変数のために確保されたメモリ領域ではない、つまり全
く関係のないメモリ領域をアクセスしたことになり、も
しこのメモリアドレス部分に書き込みなどをした場合
は、他のメモリ領域を破壊したことになる。

【００１０】以上のように、スタック領域のオーバーフ
ローやアンダーフローというものは容易に起こり易いに
も関わらず、マルチタスクシステム上ではその早期発見
は非常に難しい。また、この障害により、二次、三次障
害が発生しプログラムの誤動作につながる。例を挙げる
と、まず第１の障害としてタスク１がタスク２のスタッ
ク領域を破壊したとする。もし、その破壊されたものが
タスク２にとって関数リターンの戻りアドレスであった
場合、タスク２は全く予期せぬアドレスへ制御を移すこ
ととなる。ここでそのリターン先がプログラムコード領
域ではなくデータ領域などであった場合は、プログラム
が暴走し、もはや何が起こるかは予想できない。こうな
ると、もはや根本的な原因を追求することは非常に困難
である。なぜなら、タスク１、タスク２の間には何の因
果関係もないし、さらにこれらのタスクがいつ起動する
かはその開発者でさえ予想することができないからであ
る。以上のように、デバッグにおいて二次、三次障害が
発生すると、根本的な原因究明に多大な時間を費やして
しまうということが考えられる。

【００１１】すなわち、ソフトウェアの開発、特にマル
チタスクシステムのデバッグにおいて、スタック領域の
破壊やスタック領域のオーバーフローやアンダーフロー
により、二次、三次障害につながり、障害の原因究明に
多大な労力、費用を費やすことが考えられる。

【００１２】そこで、本発明の目的は、以上の問題を解
決し、マルチタスクシステムのデバッグにおいて、スタ
ック領域の破壊を即時に発見し、これによる二次、三次
障害を未然に防止することができ、またマルチタスクシ
ステムのデバッグ効率を向上し、工数低減を図ることが
できるマイクロプロセッサを提供することにある。

【００１３】

【課題を解決するための手段】本題において開示される
発明のうち、代表的なものの概要を簡単に説明すれば以
下の通りである。

【００１４】すなわち、本発明のマイクロプロセッサ
は、マイクロコンピュータが有する中央処理装置に適用
されるものであり、前記中央処理装置にスタック領域の
先頭アドレス値から現在のスタックポインタ値までのオ
フセット値と、所定のマスクビットパターン値との論理
積の結果によりスタック領域のオーバーフローならびに
アンダーフローを検出するスタック領域異常検出手段を
内蔵するものである。

【００１５】具体的には、前記スタック領域異常検出手
段の制御レジスタとして、スタック領域の先頭アドレス
を設定する第１のレジスタと、設定されたアドレスから
実際のスタックポインタ値までのオフセット値を設定す
る第２のレジスタと、前記第２のレジスタの値がスタッ
ク領域外かどうかを判定するためのマスクビットパター
ン値を設定する第３のレジスタとを設けるようにしたも
のである。

【００１６】これにより、第２レジスタの値と第３レジ
スタの値との論理積の結果が０でない場合に、割込みを
発生するようにする。また、ディスプレースメント付き
SP相対メモリアクセス命令で指定するディスプレースメ
ント値と前記第２レジスタとの加算値とが、第３レジス
タとの論理積の結果によって非０になった場合でも、同
様に割込みを発生するようにする。

【００１７】これにより、マイクロプロセッサを使った
マルチタスクシステムのデバッグにおいて、スタック領
域のオーバーフローおよびアンダーフローの検出が可能
となり、スタック領域破壊による二次、三次障害を防止
することができる。また、二次、三次障害の防止により
リアルタイムシステムのデバッグ効率の向上を図ること
ができる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１９】図１は本発明の実施の形態であるマイクロ
プロセッサのレジスタトランスファ部分の基本構成図を
示している。図２は図１のマイクロプロセッサの作用に
ついて、スタック領域異常検出の判断処理モデルをフロ
ーチャートで示している。図３は図２の判断処理モデル
におけるメモリレイアウト図を示している。

【００２０】図１が示すレジスタトランスファ部は、命
令フェッチステージ（以下、IFステージ）、解読および
レジスタ読出しステージ（以下、DECステージ）、演算
およびオペランドアドレス計算ステージ（以下、EXステ
ージ）、メモリアクセスステージ（以下、MEMステー
ジ）、レジスタ書戻しステージ（以下、WBステージ）の
５つのステージからなる５段パイプライン構造をもつ。

【００２１】同図中の１は機械語プログラムを格納する
ＲＯＭ、２はＲＯＭ１から取り出した機械語命令（以
下、命令と略す）を格納するＩラッチ、３はＩラッチ２
に保持された命令を解読しマイクロプロセッサの各部を
制御する命令解読器である。

【００２２】４はオペランドデータまたはオペランドを
指定するためのアドレスを格納するレジスタファイルで
ある。レジスタファイル４は、主にオペランドデータを
格納するデータレジスタと、主にアドレスを格納するア
ドレスレジスタとから構成され、それぞれ４本ずつのレ
ジスタＤ０からＤ３とＡ０からＡ３とからなる。レジス
タ長は３２ビットであるものとする。

【００２３】５、６、７は本発明によって追加されたレ
ジスタで、５はスタック領域の先頭アドレスを格納する
ベースレジスタ、６は先頭アドレス５から実際のスタッ
クポインタまでの差分を格納するオフセットレジスタ、
７はスタック領域のオーバーフローまたはアンダーフロ
ーを検出するためのマスクビットパターンを格納するマ
スクレジスタである。

【００２４】８はＩラッチ２の出力と、レジスタファイ
ル４の出力と、加算器１１の出力との３入力から１つを
選択するＤ１セレクタ、９はレジスタファイル４の出力
と、ベースレジスタ５の出力と、オフセットレジスタ６
との３入力から１つを選択するＤ２セレクタ、１０はＩ
ラッチ２の出力と、ベースレジスタ５の出力との２入力
から１つを選択するＤ３セレクタである。

【００２５】１１はＤ３セレクタ１０の出力値と、オフ
セットレジスタ６の出力値とを加算する加算器である。
本加算器は２入力から１つを選択して出力するセレクタ
としての機能も有する。

【００２６】１２は加算器１１の出力と、マスクレジス
タ７の出力とで論理積演算を行ない、その結果からスタ
ック領域異常割込みを発生する検出器である。両者の論
理積演算の結果が０x00000000でなければスタック領域
異常割込みを発生するための信号を生成する。

【００２７】１３、１４、１５はＤ１セレクタ８、Ｄ２
セレクタ９、加算器１１の出力をそれぞれ格納するＤ１
ラッチ、Ｄ２ラッチ、Ｄ３ラッチである。

【００２８】１６はＤ１ラッチ１３およびＤ２ラッチ１
４の内容を用いて算術論理演算を行う演算器である。本
演算器は２入力から１つを選択して出力するセレクタと
しての機能も有する。

【００２９】１７はレジスタファイル４の出力と、Ｄ３
ラッチ１５の出力との２入力から１つを選択するＥセレ
クタであり、１８、１９は演算器１６、Ｅセレクタ１７
の出力をそれぞれ格納するＥ１ラッチ、Ｅ２ラッチであ
る。

【００３０】２０はＥ１ラッチ１８の出力をアドレス入
力としてデータを読み書きするＲＡＭである。

【００３１】２１はＥ１ラッチ１８の出力と、ＲＡＭ２
０の出力との２入力から１つを選択するＭセレクタであ
り、２２はＭセレクタ２１の出力の最下位から８ビット
目もしくは１６ビット目の値をそれより上位側の２４ビ
ットおよび１６ビットにコピー（符号拡張）する符号拡
張器である。また、上位側の２４ビットおよび１６ビッ
トを全て０にする（ゼロ拡張）する拡張器としても動作
する。

【００３２】２３、２４は拡張器２２、Ｅ２ラッチ１９
の出力をそれぞれ格納するＭ１ラッチ、Ｍ２ラッチであ
り、２５はＭ１ラッチ２３の出力値からＭ２ラッチ２４
の出力値を減算する減算器である。本減算器は２入力か
ら１つを選択して出力するセレクタとしての機能も有す
る。

【００３３】上記マイクロプロセッサの構成のうちＩラ
ッチ２およびレジスタファイル４、ベースレジスタ５、
オフセットレジスタ６、マスクレジスタ７、Ｄ１ラッチ
１３およびＤ２ラッチ１４およびＤ３ラッチ１５、Ｅ１
ラッチ１８およびＥ２ラッチ１９、Ｍ１ラッチ２３およ
びＭ２ラッチ２４は、それぞれステージ間で処理結果を
受け渡すパイプラインレジスタとして設けられている。
また、ＲＯＭ１とＩラッチ２と命令解読器３を除く全て
の構成要素の入出力は３２ビット幅を有するものとす
る。なお、加算器１１、演算器１６および減算器２５は
２入力の演算をするだけでなく、２入力のうち１つを選
択して出力するセレクタと同様の機能を有するものとす
る。

【００３４】以上のように構成された本実施の形態によ
るマイクロプロセッサについて、その動作を説明する。
以下の命令語はアセンブリ言語形式（ニモニックとオペ
ランド）で記述しているが、実際は機械語コードとして
０と１のビットパターンで表されＲＯＭ１に格納されて
いる。また、下記の標記の中でＳＰはスタックポインタ
レジスタを表すが、本発明ではスタックポインタレジス
タという実態はない。そこで、ＳＰという仮想レジスタ
を、図１の回路上でベースレジスタ５とオフセットレジ
スタ６の２つのレジスタを使ってどのように再現するの
かを６つの例を挙げて詳しく述べる。

【００３５】以下に示す６つの例において、各命令を実
行する前のレジスタの値は、ベースレジスタ５は0x9000
2010、オフセットレジスタ６は0x00000134、マスクレジ
スタ７は0xfffff000であるとする。この場合の仮想ＳＰ
レジスタ値は0x90002010+0x00000134で0x90002144とな
る。（ａ）ＳＰレジスタへの即値の代入命令語：mov #imm,SP（仮に#immは0x90002130とする）まずＩＦステージでは即値である#imm=0x90002130がＲ
ＯＭ１から読込まれてＩラッチ２にラッチされる。次に
ＤＥＣステージで、Ｉラッチ２の出力がＤ１セレクタ８
を経由してＤ１ラッチ１３にラッチされる。一方、ベー
スレジスタ５の出力がＤ２セレクタ９を経由してＤ２ラ
ッチ１４にラッチされる。ＥＸステージでは、演算器１
６によってＤ１ラッチ１３の値からＤ２ラッチ１４の値
が減算され、Ｅ１ラッチ１８にラッチされる。このとき
Ｅ１ラッチ１８の内容は、0x90002130-0x90002010=0x00
000120である。ＭＥＭステージでは、Ｅ１ラッチ１８の
出力はＭセレクタ２１、拡張器２２を経由してＭ１ラッ
チ２３にラッチされる。拡張器２２では符号拡張もゼロ
拡張もせず、３２ビット幅のデータ値をそのままスルー
する。最後にＷＢステージにおいて、減算器２５でＭ１
ラッチ２３の値をスルーして出力し、オフセットレジス
タ６に格納する。このときＭ２ラッチ２４の出力は参照
されない。最終的にオフセットレジスタ６に格納される
値は、0x00000120となる。ベースレジスタ５の値は0x90
002010のまま変更されない。（ｂ）メモリからＳＰレジスタへのデータロード命令語：mov (mem),SP （仮にmemは0x90001234とし、
メモリ上の0x90001234で表されるアドレスから連続する
４バイトの領域には0x90003050が格納されているものと
する）まずＩＦステージではメモリアドレス値であるmem=0x90
001234がＲＯＭ１から読込まれてＩラッチ２にラッチさ
れる。次にＤＥＣステージで、Ｉラッチ２の出力はＤ１
セレクタ８を経由してＤ１ラッチ１３にラッチされる。
もし、memとして即値の代わりにアドレスレジスタＡ０
〜Ａ３が指定された場合は、レジスタファイル４の出力
がＤ１セレクタを経由して同様にＤ１ラッチ１３にラッ
チされる。一方、ベースレジスタ５の出力はＤ３セレク
タ１０および加算器１１を経由してＤ３ラッチ１５に格
納される。このとき加算器１１はセレクタとして機能し
オフセットレジスタ６の値は加算されない。ＥＸステー
ジではＤ１ラッチ１３の出力は演算器１６をスルーし、
Ｅ１ラッチ１８にラッチされる。このときＤ２ラッチ１
４の内容は参照されない。同様にＤ３ラッチ１５の値は
Ｅセレクタ１７を経由してＥ２ラッチ１９にそのままラ
ッチされる。次のＭＥＭステージでは、Ｅ１ラッチ１８
の出力値0x90001234をアドレス値としてＲＡＭ２０を参
照し、メモリからロードされたデータはＭセレクタ２１
を経由し、必要があれば拡張器２２で符号拡張またはゼ
ロ拡張が行なわれＭ１ラッチ２３にラッチされる。Ｅ２
ラッチ１９の出力はそのままＭ２ラッチ２４にラッチさ
れる。この時点でＭ１ラッチ２３とＭ２ラッチ２４の値
はそれぞれ0x90003050、0x90002010である。最後にＷＢ
ステージにおいて減算器２５によってＭ１ラッチ２３の
出力値からＭ２ラッチ２４の出力値を減算し、その結果
をオフセットレジスタ６に格納する。最終的にオフセッ
トレジスタ６に格納される値は0x90003050-0x90002010=
0x00001040である。（ｃ）ＳＰレジスタからメモリへのデータストア命令語：mov SP,(mem) （仮にmemは0x90001234とす
る）まずＩＦステージではメモリアドレス値mem=0x90001234
がＲＯＭ１から読込まれてＩラッチ２にラッチされる。
次にＤＥＣステージで、Ｉラッチ２の出力はＤ１セレク
タ８を経由してＤ１ラッチ１３にラッチされる。もし、
memとして即値の代わりにアドレスレジスタＡ０〜Ａ３
が指定された場合は、レジスタファイル４の出力がＤ１
セレクタを経由してＤ１ラッチ１３にラッチされる。一
方、ベースレジスタ５の出力はＤ３セレクタ１０を経由
して加算器１１に入力し、オフセットレジスタ６の出力
も同様に加算器１１に入力する。加算器１１で加算され
た結果はＤ３ラッチ１５にラッチされる。このときのＤ
３ラッチ１５の値は0x90002010+0x00000134=0x90002144
である。ＥＸステージではＤ１ラッチ１３の出力は演算
器１６をスルーし、Ｅ１ラッチ１８にラッチされる。こ
のときＤ２ラッチ１４の内容は参照されない。またＤ３
ラッチ１５の値はＥセレクタ１７を経由してＥ２ラッチ
１９にそのままラッチされる。次のＭＥＭステージで
は、ＲＡＭ２０に対してＥ１ラッチ１８の出力値0x9000
1234で示されるアドレスの部分に、Ｅ２ラッチ１９の出
力値0x90002144を書き込む。（ｄ）ＳＰレジスタへの加算命令語：add #imm,SP（仮に#immは0x00000220とする）まずＩＦステージでは即値である#imm=0x00000220がＲ
ＯＭ１から読込まれてＩラッチ２にラッチされる。次に
ＤＥＣステージで、Ｉラッチ２の出力がＤ１セレクタ８
を経由してＤ１ラッチ１３にラッチされる。一方、オフ
セットレジスタ６の出力がＤ２セレクタ９を経由してＤ
２ラッチ１４にラッチされる。ＥＸステージでは、演算
器１６によってＤ１ラッチ１３の値とＤ２ラッチ１４の
値が加算され、Ｅ１ラッチ１８にラッチされる。このと
きＥ１ラッチ１８の内容は、0x00000220+0x00000134=0x
00000354である。ＭＥＭステージでは、Ｅ１ラッチ１８
の出力はＭセレクタ２１、拡張器２２を経由してＭ１ラ
ッチ２３にラッチされる。拡張器２２では符号拡張もゼ
ロ拡張もせず、３２ビット幅のデータ値をそのままスル
ーする。最後にＷＢステージにおいて、Ｍ１ラッチ２３
の出力は減算器２５をスルーし、オフセットレジスタ６
に格納される。最終的にオフセットレジスタ６に格納さ
れる値は0x00000354である。ベースレジスタ５の値は0x
90002010のまま変更されない。（ｅ）ディスプレースメント付きＳＰ相対メモリアクセ
ス（メモリからレジスタへのデータロード）命令語：mov (#disp,SP),R （仮に#disp=0x20とする）まずＩＦステージで、即値である#disp=0x20がＲＯＭ１
から読込まれてＩラッチ２にラッチされる。次にＤＥＣ
ステージで、Ｉラッチ２の出力がＤ３セレクタ１０を経
由して加算器１１でオフセットレジスタ６の出力値と加
算される（0x00000020+0x00000134=0x00000154）。この
加算結果はＤ１セレクタ８を経由しＤ１ラッチ１３にラ
ッチされると同時に、マスクレジスタ７の出力値と論理
積演算されてスタック領域異常割込みを発生する要因と
なる。今回の場合、具体的には0x00000154 and 0xfffff
000=0x00000000となるため、スタック異常は発生してい
ないので割込みは発生しない。一方、ベースレジスタ５
の出力がＤ２セレクタ９を経由してＤ２ラッチ１４にラ
ッチされる。この時点でＤ１ラッチ１３の値は0x000001
54、Ｄ２ラッチ１４の値は0x90002010である。ＥＸステ
ージでは、演算器１６によってＤ１ラッチ１３の値とＤ
２ラッチ１４の値が加算され、Ｅ１ラッチ１８にラッチ
される。このときＥ１ラッチ１８の内容は、0x00000154
+0x90002010=0x90002164である。ＭＥＭステージでは、
Ｅ１ラッチ１８の出力値0x90002164をアドレス値として
ＲＡＭ２０が参照され、メモリからロードされたデータ
はＭセレクタ２１を経由し、必要があれば拡張器２２で
符号拡張またはゼロ拡張が行なわれＭ１ラッチ２３にラ
ッチされる。最後にＷＢステージにおいて、Ｍ１ラッチ
２３の出力は減算器２５をスルーし、レジスタファイル
４の指定されたレジスタに格納される。（ｆ）ディスプレースメント付きＳＰ相対メモリアクセ
ス（レジスタからのメモリへのデータストア）命令語：mov R,(#disp,SP) （仮に#disp=0x0f20とす
る）まずＩＦステージで、即値である#disp=0x0f20がＲＯＭ
１から読込まれてＩラッチ２にラッチされる。次にＤＥ
Ｃステージで、Ｉラッチ２の出力がＤ３セレクタ１０を
経由して加算器１１でオフセットレジスタ６の出力値と
加算される（0x00000f20+0x00000134=0x00001054）。こ
の加算結果は、Ｄ１セレクタ８を経由しＤ１ラッチ１３
にラッチされると同時に、マスクレジスタ７の出力値と
論理積演算されてスタック領域異常割込みを発生する要
因となる。具体的には0x00001054and 0xfffff000=0x000
01000となり、結果が０x00000000でないためスタック領
域異常割込みが発生する。なお、スタック領域異常割込
みが発生しなかったことを仮定して話を続けると、前記
Ｄ１ラッチ１３へのラッチと同時に、ベースレジスタ５
の出力がＤ２セレクタ９を経由してＤ２ラッチ１４にラ
ッチされる。この時点でＤ１ラッチ１３の値は0x000010
54、Ｄ２ラッチ１４の値は0x90002010である。ＥＸステ
ージでは、演算器１６によってＤ１ラッチ１３の値とＤ
２ラッチ１４の値が加算され、Ｅ１ラッチ１８にラッチ
される。このときＥ１ラッチ１８の値は0x00001054+0x9
0002010=0x90003064である。一方、レジスタファイル４
の中からレジスタＲの内容が出力されＥセレクタ１７を
経由してＥ２ラッチ１９にラッチされる。ＭＥＭステー
ジでは、Ｅ１ラッチ１８の出力値0x90003064をアドレス
値としてＲＡＭ２０をアクセスし、Ｅ２ラッチ１９の出
力値（レジスタＲの値）を書き込む。

【００３６】以上で説明したマイクロプロセッサはＲＯ
Ｍに記憶されているシステムやアプリケーションプログ
ラムに基づいて、マイクロコンピュータを構成するそれ
ぞれの構成要素の動作を制御することができるようにな
っている。

【００３７】本実施の形態の作用について、スタック領
域のオーバーフローによるスタック領域破壊の判断処理
モデルを図２のフローチャートに基づいて説明する。図
２のモデルは、２つのタスクが動作しているマルチタス
クシステムを示している。カーネルディスパッチャで
は、ベースレジスタ、オフセットレジスタおよびマスク
レジスタを設定して、タスク１もしくはタスク２に制御
を移すようになっている。ここで、タスク１およびタス
ク２がそれぞれ使用するスタック領域のメモリレイアウ
トを表しているのが図３である。ここで、タスク１のス
タックサイズは0x100バイトであり、タスク２のスタッ
クサイズは0x200バイトである。また、タスク２のスタ
ック領域は0x90001020番地から始まっている。つまり、
本実施の形態ではスタック領域の先頭アドレスにアライ
メントなどの制限はなく、自由なアドレスから開始する
ことができる。

【００３８】ここで図２のディスパッチャ201におい
て、ベースレジスタ=0x90001020、オフセットレジスタ=
0x00000140、マスクレジスタ=0xfffffc00を設定し、タ
スク２にディスパッチしたとする。この状態が図３にお
ける１）である。このときタスク２内で mov (0x10,S
P),D0という命令を実行した場合（図２のステップ203、
および図３の２）の状態）、図１のスタック領域異常検
出器１２では、（0x00000140 + 0x00000010）and 0xfffffc00 = 0x0000
0000 という論理積演算が行なわれる。演算の結果は０である
ので、スタック領域の異常は検出されず、割込みは発生
しない。しかし、同タスク２内でmov(-0x200,SP),D0と
いう命令を実行した場合（図３の３）の状態）、図１の
スタック領域異常検出器１２では、（0x00000140 - 0x00000200）and 0xfffffc00 = 0xffff
fc00 という論理積演算が行なわれる。演算の結果は非０であ
るので、スタック領域の異常が検出され、スタック領域
異常割込みが発生する。このとき、図２では割込みの発
生により、ステップ204に制御が移される。ここでは、
スタック領域の異常をユーザに通知するため、ステップ
205にジャンプする。ステップ205のスタック異常処理で
は、デバッガの画面上に「スタックオーバーフロー」な
どのメッセージを表示してユーザに知らせると同時に、
プログラムの実行を停止する。これにより、タスク２の
スタック領域のオーバーフローが起こっても、タスク１
のスタック領域を破壊する瞬間を割込みで検出すること
が可能となり、デバッグ効率の向上が期待できる。

【００３９】以上、本実施の形態のマイクロプロセッサ
によれば、スタック領域異常検出のための制御レジスタ
として、ベースレジスタ５、オフセットレジスタ６およ
びマスクレジスタ７を設け、かつそれらのレジスタを図
１で示したような構成にすることにより、スタック領域
の破壊を割込みにより即時に発見し、これによる二次、
三次障害を未然に防止することができる。

【００４０】また、スタック領域の破壊を即時に発見で
き、従来のような二次、三次障害につながることによる
障害の原因究明に多大な労力、費用を費やす必要がない
ので、ソフトウェア開発におけるデバッグ効率を向上さ
せることができ、工数の低減を図ることができる。

【００４１】これまで本発明の実施の形態について説明
したが、本発明は前記実施の形態に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
ことはいうまでもない。たとえば、図１に示した各種レ
ジスタやラッチは３２ビット幅ではなく１６ビットや８
ビットのレジスタでもよい。また、前記（ａ）〜（ｆ）
の例においてスタック領域異常の検出を行なっているも
のは（ｅ）と（ｆ）だけであるが、（ａ）〜（ｄ）にお
いても同様に検出できるような回路を付加することも可
能である。

【００４２】また、図２や図３においても、タスクの数
は２に限定されることはなく数十タスクから数百タスク
に至るまで、システムに依存した数だけ実装することも
可能である。

【００４３】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1) スタック領域のオーバーフローまたはアンダーフロ
ーを検出するスタック領域異常検出手段に、スタック領
域の先頭アドレスを設定する第１のレジスタと、設定ア
ドレスから実際のスタックポインタまでのオフセット値
を設定する第２のレジスタと、前記第２のレジスタの有
効範囲をマスクビットパターンで設定する第３のレジス
タとを設けることで、第２のレジスタ値と第３のレジス
タ値の論理積の結果によりスタック領域のオーバーフロ
ーおよびアンダーフローの検出が可能となる。 (2) 前記(1)に加えて、ディスプレースメント付きSP相
対メモリアクセス命令のディスプレースメント値を前記
第２のレジスタに加算し、その値と前記第３のレジスタ
との論理積の結果を監視することで、ディスプレースメ
ント付きSP相対メモリアクセス命令実行時のスタック領
域のオーバーフローおよびアンダーフローの検出が可能
となる。 (3) 前記(1)、(2)により、スタック領域のオーバーフロ
ーおよびアンダーフローが割込みにより検出できること
によって、スタック領域破壊の早期発見を実現すること
ができるので、このスタック領域破壊による二次、三次
障害を未然に防止することが可能となる。 (4) 前記(3)により、スタック領域破壊による二次、三
次障害を未然に防止することができるので、デバッグ効
率の向上が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態であるマイクロプロセッサ
を示すブロック図

【図２】実施の形態において、割込みによる判断処理モ
デルを示すフローチャート

【図３】実施の形態におけるタスクスタック領域のメモ
リ配置を示す説明図

【符号の説明】

１ＲＯＭ２Ｉラッチ３命令解読器４レジスタファイル５ベースレジスタ６オフセットレジスタ７マスクレジスタ８Ｄ１セレクタ９Ｄ２セレクタ１０Ｄ３セレクタ１１加算器１２割込み発生器１３Ｄ１ラッチ１４Ｄ２ラッチ１５Ｄ３ラッチ１６演算器１７Ｅセレクタ１８Ｅ１ラッチ１９Ｅ２ラッチ２０ＲＡＭ２１Ｍセレクタ２２符号拡張器２３Ｍ１ラッチ２４Ｍ２ラッチ２５減算器ＲＯＭリードオンリメモリＲＡＭランダムアクセスメモリＢＡＳＥベースレジスタＯＦＦＳＥＴオフセットレジスタＭＡＳＫマスクレジスタｄｉｓｐディスプレースメント値ｉｍｍ即値ＩＮＴ割込み発生器Ｄ０〜Ｄ３データレジスタＡ０〜Ａ３アドレスレジスタＩＦステージ命令フェッチステージＤＥＣステージデコードステージＥＸステージ実行ステージＭＥＭステージメモリアクセスステージＷＢステージライトバックステージ

Claims

【特許請求の範囲】

【請求項１】スタック領域の先頭アドレスを設定する
第１のレジスタと、前記先頭アドレスから現在のスタッ
クポインタ値までのオフセット値を設定する第２のレジ
スタとを備え、スタックポインタの値を前記第１のレジ
スタと前記第２のレジスタとに分けて保持することを特
徴とするマイクロプロセッサ。
【請求項２】前記オフセット値と、所定のマスクビッ
トパターン値との論理積の結果により、スタック領域の
オーバーフローまたはアンダーフローを検出するスタッ
ク領域異常検出手段を備えることを特徴とする請求項１
記載のマイクロプロセッサ。
【請求項３】前記スタック領域異常検出手段は、前記先頭アドレスを設定する第１の制御レジスタと、前記オフセット値を設定する第２の制御レジスタと、前記マスクビットパターン値を設定する第３の制御レジ
スタとを備えることを特徴とする請求項２記載のマイク
ロプロセッサ。
【請求項４】前記オフセット値とディスプレースメン
ト付きスタックポインタ相対アドレッシング命令におけ
るディスプレースメント値との加算結果と、所定のマス
クビットパターン値との論理積の結果により、スタック
のオーバーフローまたはアンダーフローを検出するスタ
ック領域異常検出手段を備えることを特徴とする請求項
１記載のマイクロプロセッサ。
【請求項５】前記スタック領域のサイズが２のべき乗
の数であることを特徴とする請求項１から４のいずれか
１項に記載のマイクロプロセッサ。