JP2000260809A - 半導体装置のパッケージ - Google Patents

半導体装置のパッケージ

Info

Publication number
JP2000260809A
JP2000260809A JP11066299A JP6629999A JP2000260809A JP 2000260809 A JP2000260809 A JP 2000260809A JP 11066299 A JP11066299 A JP 11066299A JP 6629999 A JP6629999 A JP 6629999A JP 2000260809 A JP2000260809 A JP 2000260809A
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor chip
wiring
bonding
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11066299A
Other languages
English (en)
Inventor
Mitsunari Takano
晃成 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11066299A priority Critical patent/JP2000260809A/ja
Priority to TW089102979A priority patent/TW461055B/zh
Priority to US09/520,784 priority patent/US6545348B1/en
Priority to KR10-2000-0012223A priority patent/KR100454833B1/ko
Publication of JP2000260809A publication Critical patent/JP2000260809A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 長いボンディングワイヤ、及び多くのループ
デザインを必要とし、チップの電気的特性劣化を招き、
ボンディング時の位置精度を向上することが困難であっ
た。 【解決手段】 半導体チップ１３の周囲に位置する前記
パッケージ本体１１上には、櫛歯形状とされた第１の配
線パターン１４が形成されている。この第１の配線パタ
ーン１４の周囲には、櫛歯形状とされた第２の配線パタ
ーン１５が配置されている。第１、第２の配線パターン
１４、１５の突出部１４ｂ、１５ｂは互いに噛み合わさ
れ、突出部１４ｂ、１５ｂから半導体チップ１３のボン
ディングパッドとの距離がほぼ等しく設定されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体装置
のパッケージ係わり、特に、多層基板を使用したプラス
チックパッケージに関する。
【０００２】
【従来の技術】図１０は、従来の半導体装置のパッケー
ジを示すものであり、例えばＰＰＧＡ（プラスチック・
ピン・グリッド・アレイ）パッケージを示している。多
層基板からなるプラスチックパッケージ本体（以下、パ
ッケージ本体と称す）１０１の中央部には半導体チップ
１０２が配置される。この半導体チップ１０２の周囲に
位置する前記パッケージ本体１０１には例えば接地電位
が供給される第１の配線パターン１０３が配置され、こ
の第１の配線パターン１０３の周囲には例えば電源電位
が供給される第２の配線パターン１０４が配置されてい
る。この第２の配線パターン１０４の周囲には、信号の
入出力端としての複数のボンディングパッド１０５が配
置され、これらボンディングパッド１０５の周囲に複数
のパッド１０６が配置されている。これらパッド１０６
は第１、第２の配線パターン１０３、１０４、ボンディ
ングパッド１０５に図示せぬ配線により接続されてい
る。
【０００３】図１１は、図１０に示す１１−１１線に沿
った断面を示している。図１１に示すように、前記第
１、第２の配線パターン１０３、１０４は、半導体チッ
プ１０２の周囲に設けられた図示せぬ複数の接地用ボン
ディングパッドと電源用ボンディングパッドにボンディ
ングワイヤ１１１、１１２により接続される。このよう
に、前記第１、第２の配線パターン１０３、１０４と半
導体チップ１０２に設けられた複数の接地用ボンディン
グパッドとを複数のワイヤで接続するのは、半導体チッ
プ１０２に安定した接地電位及び電源電位を供給するた
めである。さらに、複数のボンディングパッド１０５
は、半導体チップ１０２の周囲に配置された図示せぬ信
号用ボンディングパッドにボンディングワイヤ１１３に
より接続される。
【０００４】
【発明が解決しようとする課題】上記従来の半導体装置
のパッケージは、図１０、図１１に示すように、半導体
チップ１０２の周囲に第１、第２の配線パターン１０
３、１０４、及び複数のパッド１０６が同心状に配置さ
れている。したがって、第１、第２の配線パターン１０
３、１０４、及び複数のパッド１０６と半導体チップ１
０２のボンディングパッドとの相互間距離がそれぞれ異
なっているため、これらを接続するボンディングワイヤ
１１１、１１２、１１３はそれぞれループがデザインさ
れている。すなわち、上記従来の半導体装置のパッケー
ジは、３種類のボンディングループをデザインする必要
がある。
【０００５】また、上記従来の構成の場合、長さが異な
る３種類のボンディングワイヤ１１１、１１２、１１３
を使用しているため、ボンディングワイヤの数が多くな
ると、これらが互いに接触して不良が発生することがあ
る。
【０００６】さらに、多くの長いボンディングワイヤを
使用しているため、ワイヤの抵抗及びインダクンスが増
加する。したがって、高周波信号の伝送速度が低下し、
半導体チップ１０２の特性が劣化する。
【０００７】また、第１、第２の配線パターン１０３、
１０４は、半導体チップ１０２の周辺に沿って直線状に
配置されているため、第１、第２の配線パターン１０
３、１０４は特徴的な形状を有していない。したがっ
て、第１、第２の配線パターン１０３、１０４に対して
ワイヤボンディングを行う際、ボンディング装置による
位置検出精度が低下する虞を有している。
【０００８】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、ボンディン
グワイヤのループデザインを削減できるとともに、電気
的特性の劣化を防止でき、しかも、ワイヤボンディング
時の位置精度を向上可能な半導体装置のパッケージを提
供しようとするものである。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するため、中央部に半導体チップが配置される基板
と、前記半導体チップの周囲に位置する前記基板上に形
成され、連続した第１の配線本体と、この第１の配線本
体からほぼ等間隔に突出された複数の第１の突出部とを
有する第１の配線パターンと、前記半導体チップの周囲
に位置する前記基板上に、前記第１の配線パターンから
所定間隔離間され、連続した第２の配線本体と、この第
２の配線本体からほぼ等間隔に突出され、前記第１の配
線パターンの第１の突出部と非接触状態で噛み合うよう
に形成された複数の第２の突出部とを有する第２の配線
パターンとを具備している。
【００１０】前記第１、第２の配線パターンの第１、第
２の突出部は、前記半導体チップの周辺からほぼ等距離
に設定されている。
【００１１】前記第１、第２の配線パターンの第１、第
２の突出部相互間に配置された第３の配線パターンをさ
らに具備している。
【００１２】また、本発明は、中央部に半導体チップが
配置される基板と、前記半導体チップの周囲に位置する
前記基板上に形成され、連続した第１の配線本体と、こ
の第１の配線本体からほぼ等間隔に突出された複数の第
１の突出部とを有する第１の配線パターンと、前記半導
体チップの周囲に位置する前記基板上で、前記第１の配
線パターンの第１の突出部の相互間に配置された複数の
第２の配線パターンとを具備している。
【００１３】前記第１の配線パターンの突出部と前記第
２の配線パターンは、前記半導体チップの周辺からほぼ
等距離に設定されている。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【００１５】図１乃至図４は、本発明の第１の実施例を
示すものであり、例えばＰＰＧＡ（プラスチック・ピン
・グリッド・アレイ）パッケージの一例を示している。
図１に示すように、多層基板からなるパッケージ本体１
１の中央部には開口部１２が設けられ、この開口部１２
内に半導体チップ１３が収容される。この半導体チップ
１３の周囲に位置する前記パッケージ本体１１上には、
第１の配線パターン１４が形成されている。この第１の
配線パターン１４は例えば櫛歯形状とされており、前記
半導体チップ１３の周囲に位置するリング状の配線本体
１４aと、この配線本体１４aの側面に突出された突出部
１４ｂとにより構成されている。この第１の配線パター
ン１４の周囲には、第１の配線パターン１４から所定間
隔離間して第２の配線パターン１５が配置されている。
この第２の配線パターン１５は例えば櫛歯形状とされて
おり、第１の配線パターン１４の周囲に位置するリング
状の配線本体１５aと、この配線本体１５aの側面に突出
された突出部１５ｂとにより構成されている。前記第１
の配線パターン１４は例えば接地電位に接続され、第２
の配線パターン１５は例えば電源電位に接続される。
【００１６】前記第２の配線パターン１５の周囲に位置
するパッケージ本体１１上には、複数のボンディングパ
ッド１６が配置されている。これらボンディングパッド
１６は、例えば半導体チップ１３に対して信号を入出力
するために使用される。
【００１７】さらに、前記ボンディングパッド１６の周
囲に位置するパッケージ本体１１上には、複数のパッド
１７が配置されている。これらパッド１７はパッケージ
本体１１内に形成された配線パターン１８を介して前記
第１、第２の配線パターン１４、１５、及び複数のボン
ディングパッド１６にそれぞれ接続されている。
【００１８】図２は、図１の要部を示し、図３は図２の
要部を示している。図２、図３に示すように、第１の配
線パターン１４の突出部１４ｂは、第２の配線パターン
１５の突出部１５ｂと接触することなく噛み合わされて
いる。これら突出部１４ｂ、１５ｂは、半導体チップ１
３の周囲からほぼ等距離に配置されている。前記第１、
第２の配線パターン１４、１５の相互間には、例えばポ
リイミドからなる絶縁膜２５が形成され、さらに、パッ
ケージ本体１１表面の前記複数のボンディングパッド１
６、パッド１７以外の部分にも同様に図示せぬ絶縁膜が
形成されている。
【００１９】また、図３、図４に示すように、第１の配
線パターン１４の配線本体１４aは、パッケージ本体１
１内に形成された複数のコンタクト部２０を介して、パ
ッケージ本体１１内に形成された配線パターン１９に接
続されている。
【００２０】上記構成において、半導体チップ１３の表
面且つ周辺に形成された図示せぬ複数のボンディングパ
ッドは、前記第１、第２の配線パターン１４、１５、及
び複数のボンディングパッド１６にボンディングワイヤ
により接続される。すなわち、図３、図４に示すよう
に、第１の配線パターン１４は、その突出部１４ｂと半
導体チップ１３の図示せぬボンディングパッドとがボン
ディングワイヤ２１により接続され、第２の配線パター
ン１５は、その突出部１５ｂと半導体チップ１３の図示
せぬボンディングパッドとがボンディングワイヤ２２に
より接続される。さらに、ボンディングパッド１６はボ
ンディングワイヤ２３により半導体チップ１３の図示せ
ぬボンディングパッドと接続される。
【００２１】図３において、×印はボンディングポイン
トを示している。図３より明らかなように、半導体チッ
プ１３のボンディングポイントから突出部１４ｂ、１５
ｂまでの距離は等しく設定されている。このため、ボン
ディングワイヤ２１、２２は、互いに同一のループデザ
インを使用することができる。したがって、この第１の
実施例において、ボンディングワイヤのループデザイン
はボンディングワイヤ２１、２２用と、ボンディングワ
イヤ２３用の２種類とすることができる。
【００２２】上記第１の実施例によれば、半導体チップ
１３の周辺に位置するパッケージ本体１１上に櫛歯形状
の第１、第２の配線パターン１４、１５を形成し、これ
ら第１、第２の配線パターン１４、１５の突出部１４
ｂ、１５ｂを接触することなく噛み合わせている。この
ため、突出部１４ｂと半導体チップ１３のボンディング
パッドとの距離、及び突出部１５ｂと半導体チップ１３
のボンディングパッドとの距離との距離を等しくするこ
とができる。したがって、半導体チップ１３のボンディ
ングパッドとこれら突出部１４ｂ、１５ｂとを接続する
ボンディングワイヤを同一のループデザインとすること
ができるため、従来に比べてループデザインの種類を削
減できる。
【００２３】また、上記構成とすることにより、半導体
チップ１３のボンディングパッドと第２の配線パターン
１５とを接続するボンディングワイヤの長さを従来に比
べて短縮することができる。したがって、ボンディング
に要する時間を短縮でき、ボンディング作業を高速化す
ることが可能である。
【００２４】しかも、ボンディングワイヤが短いためボ
ンディングワイヤ相互の接触を低減でき、不良の発生を
抑えることができる。
【００２５】さらに、ボンディングワイヤを短縮するこ
とにより、ワイヤの抵抗、及びインダクタンスを低減で
きるため、高周波信号の伝送遅延を防止でき、半導体チ
ップの性能に影響を与えない利点を有している。
【００２６】また、第１、第２の配線パターン１４、１
５は突出部１４ｂ、１５ｂを有しており、これら突出部
１４ｂ、１５ｂがボンディング時に位置検出用の目標物
となる。このため、ボンディング装置の位置検出精度を
向上できる。
【００２７】図５は、本発明の第２の実施例を示してお
り、第１の実施例と同一部分には同一符号を付し、異な
る部分についてのみ説明する。
【００２８】第２の実施例は、第１の実施例における第
１の配線パターン１４の突出部１４ａに相当する位置に
配線パターン５１が形成されている。これら配線パター
ン５１は第２の配線パターン１５の突出部１５ｂの相互
間に、突出部１５ｂから絶縁して配置されている。各配
線パターン５１は、図４に示す構成と同様に、コンタク
ト部２０を介して、パッケージ本体１１内に形成された
配線パターン１９に接続されている。
【００２９】上記第２の実施例によれば、各配線パター
ン５１と半導体チップ１３のボンディングパッドとの距
離、及び第２の配線パターン１５の突出部１５ｂと半導
体チップ１３のボンディングパッドとの距離との距離を
等しくすることができる。したがって、配線パターン５
１に接続されるボンディングワイヤと突出部１５ｂに接
続されるボンディングワイヤを同一のループデザインと
することができるため、第１の実施例と同様の効果を得
ることができる。
【００３０】図６は、本発明の第３の実施例を示すもの
であり、第１の実施例と同一部分には同一符号を付す。
第３の実施例は、第２の実施例とは逆に、第１の実施例
の第２の配線パターンの突出部に相当する位置に配線パ
ターン６１が配置されている。これら配線パターン６１
は第１の配線パターン１４の突出部１４ｂの相互間に、
突出部１４ｂから絶縁して配置されている。各配線パタ
ーン６１は、図４に示す構成と同様に、コンタクト部２
０を介して、パッケージ本体１１内に形成された配線パ
ターン１９に接続されている。
【００３１】上記第３の実施例によれば、各配線パター
ン６１と半導体チップ１３のボンディングパッドとの距
離、及び第１の配線パターン１４の突出部１４ｂと半導
体チップ１３のボンディングパッドとの距離との距離を
等しくすることができる。したがって、配線パターン６
１に接続されるボンディングワイヤと突出部１４ｂに接
続されるボンディングワイヤを同一のループデザインと
することができるため、第１の実施例と同様の効果を得
ることができる。
【００３２】図７は、本発明の第４の実施例を示すもの
であり、第１の実施例と同一部分には同一符号を付す。
第４の実施例において、第１の配線パターン１４の突出
部１４ｂと第２の配線パターン１５の突出部１５ｂの相
互間にはこれらから絶縁して、第３の配線パターン７１
が形成されている。
【００３３】図８は、図７の要部を示している。図８に
示すように、第３の配線パターン７１は、パッケージ本
体１１内に形成されたコンタクト部８１を介して、パッ
ケージ本体１１内に形成された配線パターン８２に接続
されている。これら配線パターン８２には例えば信号が
供給される。なお、この実施例の場合、配線パターン８
２を配置するスペースを確保するため、前記配線パター
ン１９の面積が縮小されている。
【００３４】上記第４の実施例によれば、接地電位が供
給される第１の配線パターン１４、電源電位が供給され
る第２の配線パターン１５の相互間に第３の配線パター
ン７１を形成している。このため、各配線パターン７１
と半導体チップ１３のボンディングパッドとの距離、及
び第１、第２の配線パターン１４、１５の突出部１４
ｂ、１５ｂと半導体チップ１３のボンディングパッドと
の距離との距離を等しくすることができる。したがっ
て、配線パターン７１に接続されるボンディングワイヤ
８３と突出部１４ｂ、１５ｂに接続されるボンディング
ワイヤ２１、２２を同一のループデザインとすることが
できる。このため、第１の実施例と同様の効果を得るこ
とができる。
【００３５】さらに、第４の実施例の場合、第３の配線
パターン８１に信号用の配線パターン８２を接続するこ
とが可能であるため、半導体チップ１３のボンディング
パッドの仕様に柔軟に対応することが可能である。
【００３６】尚、上記第１乃至第４の実施例では、第
１、第２の配線パターン１４、１５の突出部１４ｂ、１
５ｂの各角部は鋭角に形成されているが、これに限定さ
れるものではなく、図９に示すように、例えば各角部に
丸みを持たせたラウンド形状としてもよい。
【００３７】さらに、第１、第２の配線パターン１４、
１５の突出部１４ｂ、１５ｂは全て同一形状としている
が、これに限定されるものではない。例えば半導体チッ
プ１３の各辺の一端部に対応する突出部１４ｂ、１５ｂ
の形状を他のものと変えてもよい。この変形された突出
部１４ｂ、１５ｂをボンディングのスタート位置とする
ことにより、ボンディング時の位置検出を容易化でき、
ボンディング速度を高速化できる。
【００３８】また、第１、第２の配線パターン１４、１
５、及びボンディングパッド１６と他の配線パターンと
の接続関係は上記各実施例に限定されるものではなく、
図１に示すように、第２の配線パターン１５とボンディ
ングパッド１６とを接続してもよい。
【００３９】その他、本発明は上記実施例に限定される
ものではなく、発明の要旨を変えない範囲で種々変形実
施可能なことは勿論である。
【００４０】
【発明の効果】以上、詳述したように本発明によれば、
ボンディングワイヤのループデザインを削減できるとと
もに、電気的特性の劣化を防止でき、しかも、ワイヤボ
ンディング時の位置精度を向上可能な半導体装置のパッ
ケージを提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を概略的に示す平面図。
【図２】図１の要部を示す平面図。
【図３】図２の要部を示す平面図。
【図４】図３の４−４線に沿った断面図。
【図５】本発明の第２の実施例を示す要部の平面図。
【図６】本発明の第３の実施例を示す要部の平面図。
【図７】本発明の第４の実施例を示す要部の平面図。
【図８】図７の要部を示す平面図
【図９】本発明の変形例を示す要部の平面図。
【図１０】従来の半導体装置のパッケージを示す平面
図。
【図１１】図１０の１１−１１線に沿った断面図。
【符号の説明】
１１…パッケージ本体、 １３…半導体チップ、 １４、１５…第１、第２の配線パターン、 １４a、１５a…配線本体、 １４ｂ、１５ｂ…突出部、 １６…ボンディングパッド、 １７…パッド、 １９…配線パターン、 ２０…コンタクト部、 ２１、２２、２３…ボンディングワイヤ、 ５１、６１…配線パターン、 ７１…第３の配線パターン。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 中央部に半導体チップが配置される基板
    と、 前記半導体チップの周囲に位置する前記基板上に形成さ
    れ、連続した第１の配線本体と、この第１の配線本体か
    らほぼ等間隔に突出された複数の第１の突出部とを有す
    る第１の配線パターンと、 前記半導体チップの周囲に位置する前記基板上に、前記
    第１の配線パターンから所定間隔離間され、連続した第
    ２の配線本体と、この第２の配線本体からほぼ等間隔に
    突出され、前記第１の配線パターンの第１の突出部と非
    接触状態で噛み合うように形成された複数の第２の突出
    部とを有する第２の配線パターンとを具備することを特
    徴とする半導体装置のパッケージ。
  2. 【請求項２】 前記第１、第２の配線パターンの第１、
    第２の突出部は、前記半導体チップの周辺からほぼ等距
    離に設定されていることを特徴とする請求項１記載の半
    導体装置のパッケージ。
  3. 【請求項３】 前記第１、第２の配線パターンの第１、
    第２の突出部相互間に配置された第３の配線パターンを
    さらに具備することを特徴とする請求項１記載の半導体
    装置のパッケージ。
  4. 【請求項４】 中央部に半導体チップが配置される基板
    と、 前記半導体チップの周囲に位置する前記基板上に形成さ
    れ、連続した第１の配線本体と、この第１の配線本体か
    らほぼ等間隔に突出された複数の第１の突出部とを有す
    る第１の配線パターンと、 前記半導体チップの周囲に位置する前記基板上で、前記
    第１の配線パターンの第１の突出部の相互間に配置され
    た複数の第２の配線パターンとを具備することを特徴と
    する半導体装置のパッケージ。
  5. 【請求項５】 前記第１の配線パターンの突出部と前記
    第２の配線パターンは、前記半導体チップの周辺からほ
    ぼ等距離に設定されていることを特徴とする請求項４記
    載の半導体装置のパッケージ。
JP11066299A 1999-03-12 1999-03-12 半導体装置のパッケージ Abandoned JP2000260809A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11066299A JP2000260809A (ja) 1999-03-12 1999-03-12 半導体装置のパッケージ
TW089102979A TW461055B (en) 1999-03-12 2000-02-21 Package of semiconductor devices
US09/520,784 US6545348B1 (en) 1999-03-12 2000-03-08 Package for a semiconductor device comprising a plurality of interconnection patterns around a semiconductor chip
KR10-2000-0012223A KR100454833B1 (ko) 1999-03-12 2000-03-11 반도체 장치의 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11066299A JP2000260809A (ja) 1999-03-12 1999-03-12 半導体装置のパッケージ

Publications (1)

Publication Number Publication Date
JP2000260809A true JP2000260809A (ja) 2000-09-22

Family

ID=13311809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11066299A Abandoned JP2000260809A (ja) 1999-03-12 1999-03-12 半導体装置のパッケージ

Country Status (4)

Country Link
US (1) US6545348B1 (ja)
JP (1) JP2000260809A (ja)
KR (1) KR100454833B1 (ja)
TW (1) TW461055B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368153A (ja) * 2001-06-01 2002-12-20 Ibiden Co Ltd 電子部品搭載用基板
CN105633060A (zh) * 2014-10-09 2016-06-01 台湾类比科技股份有限公司 集成电路装置及其静电防护装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943063B2 (en) * 2001-11-20 2005-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. RF seal ring structure
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
TWI236126B (en) * 2002-07-02 2005-07-11 Alpha & Omega Semiconductor Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US6747349B1 (en) * 2002-12-31 2004-06-08 Lsi Logic Corporation Termination ring for integrated circuit
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader
US7489519B1 (en) * 2008-04-15 2009-02-10 International Business Machines Corporation Power and ground ring snake pattern to prevent delamination between the gold plated ring and mold resin for wirebond PBGA
TWI360875B (en) * 2008-10-08 2012-03-21 Kinpo Elect Inc Electrostatic discharge protection structure
US7875963B1 (en) * 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
JP2011165858A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp 半導体パッケージ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502278A (en) * 1989-05-30 1996-03-26 Thomson Composants Militaires Et Spatiaux Encased electronic circuit with chip on a grid zone of conductive contacts
US5311058A (en) 1991-11-29 1994-05-10 Trw Inc. Integrated circuit power distribution system
WO1994025979A1 (en) * 1993-04-30 1994-11-10 Lsi Logic Corporation Integrated circuit with lead frame package having internal power and ground busses
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US5672909A (en) 1995-02-07 1997-09-30 Amkor Electronics, Inc. Interdigitated wirebond programmable fixed voltage planes
JP2716005B2 (ja) 1995-07-04 1998-02-18 日本電気株式会社 ワイヤボンド型半導体装置
US5818102A (en) * 1995-12-29 1998-10-06 Lsi Logic Corporation System having integrated circuit package with lead frame having internal power and ground busses
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
US5895967A (en) * 1997-07-07 1999-04-20 Texas Instruments Incorporated Ball grid array package having a deformable metal layer and method
EP0903780A3 (en) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US5903050A (en) * 1998-04-30 1999-05-11 Lsi Logic Corporation Semiconductor package having capacitive extension spokes and method for making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368153A (ja) * 2001-06-01 2002-12-20 Ibiden Co Ltd 電子部品搭載用基板
CN105633060A (zh) * 2014-10-09 2016-06-01 台湾类比科技股份有限公司 集成电路装置及其静电防护装置
CN105633060B (zh) * 2014-10-09 2018-03-02 台湾类比科技股份有限公司 集成电路装置及其静电防护装置

Also Published As

Publication number Publication date
KR20000071437A (ko) 2000-11-25
KR100454833B1 (ko) 2004-11-03
TW461055B (en) 2001-10-21
US6545348B1 (en) 2003-04-08

Similar Documents

Publication Publication Date Title
JP5604031B2 (ja) 交差導電体アセンブリを備えた半導体パッケージ
JP2000260809A (ja) 半導体装置のパッケージ
JPH09312375A5 (ja)
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
US6424032B1 (en) Semiconductor device having a power supply ring and a ground ring
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
JP2001177050A (ja) 半導体装置
JP2681427B2 (ja) 半導体装置
JP3707926B2 (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP2882396B2 (ja) 半導体装置
JP2004221260A (ja) 半導体装置
KR100270496B1 (ko) 패키지일측에만리드단자를구비한반도체장치
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JPH0783074B2 (ja) モ−ルドトランジスタ
JPH0888313A (ja) 樹脂封止型半導体装置
JP3947604B2 (ja) 集積回路と集積回路の基板への接続方法
US7055241B2 (en) Method of fabricating an integrated circuit package
JPH10326856A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2604506B2 (ja) 半導体素子用容器
JPS6041869B2 (ja) フィルム状配線基板
JPH08162600A (ja) 導電トレース形式及び導電トレースをつくる方法
JPS5828359Y2 (ja) 半導体集積回路装置
JP3073101B2 (ja) 集積回路の装着構造
JPH0533532B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060816