JP2000260819A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000260819A
JP2000260819A JP11063367A JP6336799A JP2000260819A JP 2000260819 A JP2000260819 A JP 2000260819A JP 11063367 A JP11063367 A JP 11063367A JP 6336799 A JP6336799 A JP 6336799A JP 2000260819 A JP2000260819 A JP 2000260819A
Authority
JP
Japan
Prior art keywords
wiring board
bump
resin layer
bumps
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11063367A
Other languages
English (en)
Inventor
Yumiko Oshima
有美子 大島
Naoko Yamaguchi
直子 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11063367A priority Critical patent/JP2000260819A/ja
Priority to US09/522,169 priority patent/US6486001B1/en
Publication of JP2000260819A publication Critical patent/JP2000260819A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ接続部の接続信頼性の高い半
導体装置を、簡略化された工程で高い歩留りで製造す
る。 【解決手段】 本発明の製造方法では、まず半導体チッ
プ１の裏面に、中央部の内周面に凹部２ａが形成された
キャップ状のカバープレート２を接着する。また、基板
側では、配線基板５の接続パッド上に、はんだバンプ４
ｂを形成した後、バンプ形成面に流動性の樹脂層６を形
成する。次いで、配線基板５の樹脂層６形成面上に、カ
バープレート２が貼付けられた半導体チップ１をフェー
スダウンで搭載し、チップ側のバンプ４ａと基板側のバ
ンプ４ｂとを当接させる。このとき、カバープレート２
と配線基板５とが当接され接着される。次いで、チップ
側と基板側のバンプをそれぞれ加熱溶融させて接合させ
ると同時に、配線基板５上の樹脂層６を架橋して硬化さ
せる。こうして、半導体チップ１と配線基板５との間隙
部すなわちバンプ４の接続高さが、所定の大きさに制御
される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各種電子機器に使
用する半導体装置を製造する方法に関する。
【０００２】
【従来の技術】従来から半導体装置の分野では、小型化
および薄型化の要求に応じるために、半導体チップのフ
リップチップ接続がなされている。フリップチップ接続
は、半導体チップを配線基板に対してフェースダウンに
（電極端子形成面を下向きにして）搭載し、半導体チッ
プの電極端子上に形成されたはんだ等の突起電極（以
下、バンプという。）を、配線基板の接続端子に押し付
けて加熱し、はんだリフロー等により接合する方法であ
り、ワイヤボンディングによる接続に比べて、実装密度
に優れている。なお、必要に応じて、配線基板の接続端
子上にも、はんだバンプが形成されている。
【０００３】このようなフリップチップ接続がなされた
半導体装置では、シリコン等の半導体チップと配線基板
（例えば、樹脂含浸ガラスクロス配線基板）との熱膨張
率が大きく異なり、この熱膨張率の違いに起因する応力
が、半導体チップと配線基板とを接合するはんだバンプ
に加わるため、接合部が劣化するという問題がある。
【０００４】そのため、はんだリフローを終了した後、
図８に示すように、半導体チップ２０と配線基板２１と
の間隙部に、エポキシ樹脂のような液状の樹脂２２を毛
細管現象を利用して注入・充填し、アンダーフィルと呼
ばれる樹脂充填層を形成することが行なわれている。こ
の樹脂充填層により、配線基板と半導体チップとの熱膨
張率の違いに起因する熱応力が緩和され、かつフリップ
チップ接続部の補強および機械的保護がなされる。な
お、図中符号２３は、はんだバンプを示し、２４は、液
状樹脂を滴下・供給するためのディスペンサーを示す。
【０００５】
【発明が解決しようとする課題】しかし、このような樹
脂充填層の形成方法においては、液状樹脂の充填に要す
る時間が長くなるばかりでなく、液状樹脂の流出側で、
樹脂に含有された充填材の分散性が悪い箇所ができるた
め、流動痕（フローマーク）が発生するという問題があ
った。
【０００６】また、フリップチップ接続の半導体装置の
製造において、バンプの加熱による接合（はんだリフロ
ー）と樹脂充填層の形成を同時に行なう一括接続の方法
が開発されている。
【０００７】この製造方法では、図９および図１０にそ
れぞれに示すように、フラックスまたは還元性の物質を
添加した流動性の樹脂２５を配線基板２１上に塗布した
（図１０（ａ））後、フリップチップ接続工程で、半導
体チップ２０のマウントとバンプ２３の加熱溶融（はん
だリフロー）、および半導体チップ２０と配線基板２１
との間の間隙部の大きさを保つためのバンプ２３の高さ
制御をそれぞれ行ない（図１０（ｂ））、次いで流動性
の樹脂２５層を加熱硬化させる。その後、必要に応じ
て、図１０（ｃ）に示すように、半導体チップ２０の上
面（電極端子形成面と反対側の面）に、カバープレート
２６を被せ、接着剤２７により接着する。
【０００８】しかし、この一括接続の方法では、塗布さ
れた流動性樹脂２５が配線基板２１の接続パッド上に被
覆されて、バンプ２３の接合界面に残り、接続不良が発
生しやすい。したがって、このような樹脂の付着・残留
による接続不良を防止するため、接続工程で以下の処理
を同時に行なっているが、各処理の調整が難しく、工程
が煩雑になっていた。
【０００９】すなわち、半導体チップ２０のマウントの
際に、基板側のバンプ２３ａ上に被着した流動性樹脂２
５を、チップ側のバンプ２３ｂにより押し退けるため
に、半導体チップ２０を下向きに加圧すると同時に、ハ
ンプ２３ａ、２３ｂの接触面に樹脂２５が再び入り込む
のを防ぐために、加圧を続けながら加熱して、はんだを
溶融させる処理を行なう必要があった。
【００１０】また、前記したように、半導体チップ２０
と配線基板２１との熱膨脹率の違いに起因する応力を緩
和するため、これらの間に介設されるバンプ２３を適当
な高さに保つことが必要であるが、このようなバンプ２
３の高さ制御をはんだリフロー中に行なう必要があり、
調整が難しかった。
【００１１】さらに、バンプ２３数が多くなると、基板
側とチップ側の各バンプ２３ａ、２３ｂの接合界面の樹
脂２５層を、完全に押し退け排除することが難しくな
り、このようなバンプ接合界面への樹脂２５の付着・残
留に起因する接続不良が生じやすかった。このように、
接続と樹脂充填とを同時に行なう一括接続の方法では、
半導体チップ２０の小型化と多ピン化に対応して、接続
信頼性の高い半導体装置を得ることが難しかった。
【００１２】さらに、はんだバンプでは、溶融するとバ
ンプの形状が丸くなって沈み込みがあるため、ギャップ
（接続高さ）が低くなり、信頼性を維持することが難し
い。またさらに、バンプが丸くなるため、狭ギャップ化
も難しかった。
【００１３】本発明者らは、半導体チップの電極端子形
成面上または配線基板の接続パッド上に、流動性を有す
る熱硬化性接着剤層を形成し、バンプの熱圧着時に、こ
の接着剤層をバンプにより押し退けることで、電極端子
とバンプとの間（バンプの接合面）に樹脂が付着・残留
しないように構成した半導体装置の製造方法についての
知見も得ている。
【００１４】しかし、このような方法では、バンプ数が
多くなると、バンプにより界面の接着剤層を完全に押し
退けることが難しくなり、接着剤層がバンプ界面に残留
して電気的接続が不十分になるという問題があった。し
たがって、半導体チップの小型化と多ピン化に十分に対
応することが難しかった。
【００１５】本発明は、これらの問題を解決するために
なされたもので、フリップチップ接続部の接続信頼性の
高い半導体装置を、簡略化された工程により、高い歩留
りで得ることができる半導体装置の製造方法を提供する
ことを目的とする。
【００１６】
【課題を解決するための手段】本発明の第１の発明の半
導体装置の製造方法は、少なくとも一方の主面に接続端
子および配線層を有する配線基板の前記接続端子形成面
に、樹脂層を形成する工程と、半導体素子の電極端子形
成面と反対側の面に、被覆部材の内周面を接着する工程
と、前記配線基板の前記樹脂層が形成された面に、前記
被覆部材が被着された半導体素子をフェースダウンに搭
載し、前記被覆部材の内周面の周辺部を、前記配線基板
に当接させ、かつ前記半導体素子の電極端子と前記配線
基板の接続端子とを、少なくとも一方の端子上に形成さ
れたバンプを介して当接させるマウント工程と、前記バ
ンプを加熱溶融して接合させるバンプ接合工程とを備え
たことを特徴とする。
【００１７】第１の発明の半導体装置の製造方法では、
はんだ等のバンプの接合工程で、加熱により、バンプを
溶融し接合させると同時に、配線基板上に形成された樹
脂層を、架橋し硬化させることができる。このように、
バンプの接合と樹脂層の硬化とを同一の工程で行なうこ
とで、工程数を削減することができる。
【００１８】また、第１の発明では、被覆部材として、
半導体素子への取着部に凹部が形成されたキャップ型の
ものを使用することができる。そして、そのような形状
のものを使用する場合には、凹部の深さを、接続後のバ
ンプ全体の高さ（以下、単にバンプ高さと示す。）と半
導体素子の厚さとの和に等しい深さ以下に設定し、この
凹部の内周面を、半導体素子の電極端子形成面と反対側
の面に接着する。
【００１９】このように構成することにより、半導体素
子を配線基板上に搭載した状態で、被覆部材の内周面の
周辺部を配線基板に当接させることができる。そして、
バンプの接合界面に対する安定した加圧を行ない、同時
に、半導体素子と配線基板との間の間隙部の大きさ（バ
ンプの高さに相当する）を制御することができる。
【００２０】また、被覆部材としては、凹部のない板状
の被覆部材を使用することができる。そして、このよう
な板状の被覆部材を使用する場合には、被覆部材の内周
面の周辺部に、バンプの高さと半導体素子の厚さとの合
計値以下の厚さを有する接着剤等の樹脂層を形成し、半
導体素子のマウント工程で、この接着剤等の樹脂層を配
線基板に当接させて接着するように構成することが望ま
しい。
【００２１】さらに、このように被覆部材側に厚い樹脂
層を設ける代わりに、配線基板の素子搭載部の周辺領域
に、バンプの高さと半導体素子の厚さとの合計値以下の
厚さを有する、ソルダーレジストのようなレジスト樹脂
層を設け、半導体素子のマウント工程で、被覆部材をこ
の厚いレジスト樹脂層を介して配線基板に当接させるよ
うに構成しても良い。この方法では、レジスト樹脂層
が、配線基板の接続端子形成面に形成された樹脂層のダ
ムとして機能するので、この樹脂層が広がり過ぎず、下
部がフィレット状に良好に整形されたアンダーフィルが
形成される。
【００２２】このように構成することにより、半導体素
子チップが配線基板に搭載 マウントされた状態で、カ
バープレート内面の周辺部が、接着性などの周辺樹脂層
を介して配線基板上に当接され、基板側の接続パッド
（あるいははんだバンプ）に対して、チップ側のはんだ
バンプにより加圧が安定して行われ、同時に、バンプの
高さに相当するチップと基板との間の間隙高さの制御
が、安定してなされる。
【００２３】本発明の第１の発明においては、電極端子
形成面と反対側の面に被覆部材が接着された半導体素子
を、配線基板にマウントする工程で、被覆部材の内周面
の周辺部が配線基板に、接着剤層またはレジスト樹脂層
のような他の層を介して当接されるので、半導体素子と
配線基板との間に介在するバンプの接合界面に対する安
定した加圧が行われる。そして、このような安定した加
圧状態で、バンプが加熱溶融され接合されるので、バン
プの接合界面に、アンダーフィル用の樹脂が付着・残留
しあるいは介挿するおそれがない。したがって、接続不
良の発生がなくなり、歩留まりが向上される。
【００２４】また、前工程で半導体素子に被覆部材を被
着することにより、バンプの接合工程で、半導体素子と
配線基板との間隙部の大きさが一定に保たれ、バンプの
高さが制御されるので、半導体素子の沈み込み防止など
の高さ制御を行なう必要がない。したがって、工程が簡
略化されるとともに、工程数削減および歩留り向上が図
られ、高スループットが達成される。
【００２５】本発明の第２の発明の半導体装置の製造方
法は、少なくとも一方の主面に接続端子および配線層を
有する配線基板の前記主面に、前記接続端子上を除い
て、所定の厚さを有する非流動性の樹脂層を形成する工
程と、前記配線基板の前記非流動性樹脂層が形成された
面に、半導体素子をフェースダウンに搭載し、該半導体
素子の電極端子と前記配線基板の接続端子とを、少なく
とも一方の端子上に形成されたバンプを介して当接させ
るマウント工程と、前記バンプを加熱溶融して接合させ
るとともに、前記半導体素子と前記非流動性樹脂層とを
密接するバンプ接合工程とを備えたことを特徴とする。
【００２６】この第２の発明の製造方法においても、は
んだ等のバンプの接合工程で、加熱により、バンプを溶
融し接合させると同時に、配線基板上に形成された非流
動性の樹脂層を、架橋し硬化させることができる。この
ように、バンプ接合と非流動性樹脂層の硬化とを同一の
工程で行なうことで、工程数を削減することができる。
【００２７】ここで、非流動性の樹脂としては、シリカ
のような充填材（フィラー）を70〜90重量％の割合で含
有する熱硬化性樹脂または熱可塑性樹脂を用いることが
できる。そして、樹脂層の形成は、前記した樹脂をシー
ト状またはフィルム状に成形し、配線基板の接続端子に
対応する位置に貫通孔を形成した樹脂シートまたは樹脂
フィルムを、配線基板上に接着等により貼り付ける方法
で行なうことができる。
【００２８】充填材の含有量の増大により、熱膨張率が
低減されるので、このように充填材の含有量が多い樹脂
層を半導体素子と配線基板との間に形成した場合には、
両者の熱膨張率の違いに起因する応力緩和がより効果的
になされ、接続信頼性の高い半導体装置が得られる。
【００２９】さらに、充填材が高濃度で含有された熱可
塑性樹脂のシートを使用した場合には、バンプの熱圧着
の際に、この熱可塑性樹脂の層が半導体素子の側周面に
沿って盛り上がり、良好な形状のアンダーフィルが形成
される。また、バンプの形状制御が可能である。
【００３０】また、非流動性の樹脂層の形成を、以下の
方法で行なうことも可能である。すなわち、感光性の液
状樹脂を配線基板上に塗布し、この塗布層を、所定のパ
ターンのマスクを用いて露光し現像することにより、接
続端子上を除いたパターンの光硬化樹脂層を形成するこ
とができる。
【００３１】第２の発明の製造方法では、バンプの加熱
溶融・接合工程において、先に配線基板の接続端子形成
面に接続端子上を除いて形成された非流動性の樹脂層を
支持層として、バンプの高さすなわち半導体素子と配線
基板との間隙部の大きさが制御されるので、半導体素子
の沈み込み防止などの高さ制御を行なう必要がなく、バ
ンプ高さを高く保つことが可能である。また、配線基板
の接続端子形成面に形成されたアンダーフィル用の樹脂
層が、非流動性の樹脂層であるので、バンプの接合界面
に樹脂が付着・残留しあるいは介挿するおそれがなく、
したがって、接続不良の発生がなくい。さらに、半導体
素子と配線基板との熱膨張率の差に起因する熱応力が、
バンプにより効果的に緩和され、接続信頼性の高い半導
体装置が得られる。
【００３２】またさらに、バンプの高さを制御すること
により、丈が高く細長い（径に比べて高さが大きい）バ
ンプを実現することができるので、接続パッドの狭ピッ
チ化に対応して、バンプの狭ピッチ化が可能となる。
【００３３】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
【００３４】図１は、本発明の半導体装置の製造方法の
第１の実施例を示すフローチャートであり、図２は、第
１の実施例の各工程を断面的に示したものである。
【００３５】第１の実施例では、まず図２（ａ）に示す
ように、半導体チップ１の電極端子形成面と反対側の面
（裏面）に、中央部が外側に突出し内周面に凹部２ａが
形成されたキャップ形状のカバープレート２を貼り付け
る。ここで、カバープレート２の凹部２ａは、後述する
バンプの高さと半導体チップの厚さとの和以下の深さを
有している。そして、このカバープレート２の凹部２ａ
を半導体チップ１の裏面に、接着剤層３を介して接着す
る。また、半導体チップ１の電極端子上に、印刷塗布等
の方法で、はんだバンプ４ａを形成する。
【００３６】さらに、基板側においては、ガラス−エポ
キシ配線基板５の接続パッド上に、印刷塗布等の方法
で、はんだバンプ４ｂを形成した後、このバンプ形成面
にアンダーフィル材もしくはフラックスの機能を有する
流動性の樹脂を塗布し、樹脂層６を形成する。
【００３７】次いで、このような配線基板５の樹脂層６
形成面上に、図２（ｂ）に示すように、カバープレート
２が貼付けられた半導体チップ１をフェースダウンにし
て搭載し、半導体チップ１の電極端子上に形成されたバ
ンプ４ａと、配線基板５の接続パッド上に形成されたバ
ンプ４ｂとを当接させる。このとき、カバープレート２
の内周面の周辺部２ｂと配線基板５とが当接され、接着
剤層３により接着される。
【００３８】次いで、図２（ｃ）に示すように、加熱に
より、チップ側のバンプ４ａと基板側のバンプ４ｂをそ
れぞれ溶融させて接合させると同時に、配線基板５上に
形成された樹脂層６を加熱架橋して硬化させる。このと
き、溶融・接合によりバンプ４ａ、４ｂの高さは若干減
少するが、カバープレート２の周辺部２ｂが配線基板５
上に接着されているので、半導体チップ１と配線基板５
との間隙部の大きさ、すなわち接合後のバンプ４高さ
は、所定の大きさに制御される。
【００３９】こうして、接合後のバンプ４の高さを高く
保つことができ、半導体チップ１と配線基板５との熱膨
張率の差に起因する熱応力を効果的に緩和し、接続信頼
性の高い半導体装置を得ることができる。また、チップ
側のバンプ４ａと基板側のバンプ４ｂとの圧接状態が安
定して保持されるので、接合界面に流動性の樹脂が付着
・残留しあるいは介挿するおそれがない。したがって、
接続不良の発生がなくなり、歩留まり向上が実現でき
る。
【００４０】さらに、バンプ４の高さに相当する半導体
チップ１と配線基板５との間隙部の大きさが、一定に保
たれるので、バンプの加熱溶融・接合工程で、半導体チ
ップ１の沈み込みを防止するなどの高さ制御を行なう必
要がない。したがって、簡略化された工程で歩留り向上
を図ることができ、高スループットを達成することがで
きる。
【００４１】なお、このような第１の実施例において
は、カバープレート２として、中央部に大面積の凹部２
ａが形成され、周辺の狭い枠状の領域２ｂのみで配線基
板５と当接するように構成された、箱型の被覆部材を使
用することもできる。このようなカバープレート２を使
用し、第１の実施例と同様にして製造された半導体装置
を、図３に示す。
【００４２】次に、本発明の別の実施例について説明す
る。
【００４３】第２および第３の実施例では、それぞれ凹
部のない板状のカバープレート２が使用される。そし
て、第２の実施例では、板状のカバープレート２の内周
面の周辺部２ｂに、図４に示すように、接合後のバンプ
４の高さと半導体チップ１の厚さとの和以下の厚さを有
する接着剤層３ａを形成する。また、第３の実施例で
は、図５に示すように、配線基板５のチップ搭載領域の
周辺部に、接合後のバンプ４の高さと半導体チップ１の
厚さとの和以下の厚さを有するソルダーレジスト層７を
形成する。
【００４４】次いで、これらの実施例においては、前記
した板状のカバープレート２が貼付けられた半導体チッ
プ１を、配線基板５の樹脂層６形成面上に、フェースダ
ウンに搭載し、半導体チップ１側に形成されたバンプ
と、配線基板５側に形成されたバンプとを当接させる。
このとき、カバープレート２の周辺部２ｂが、カバー側
に形成された所定の厚さの接着剤層３ａを介して、ある
いは基板側に形成されたソルダーレジスト層７を介し
て、配線基板５に当接され、接着剤層３、３ａにより接
着される。そして、半導体チップ１が所定の高さ位置に
保持されることにより、半導体チップ１と配線基板５と
の間隙部の大きさ、すなわち接合後のバンプ４の高さ
が、所定の大きさに制御される。
【００４５】次いで、この状態で加熱を行ない、チップ
側と基板側の両方のバンプを溶融させて接合させると同
時に、配線基板５上に形成された樹脂層６を硬化させ
る。
【００４６】このように構成される第２および第３の実
施例においては、いずれも第１の実施例と同様に、バン
プを加熱溶融し接合する工程で、バンプ４の高さを高く
保つことができ、半導体チップ１と配線基板５との熱膨
張率の差に起因する応力を効果的に緩和し、接続信頼性
の高い半導体装置を得ることができる。また、チップ側
のバンプと基板側のバンプとの圧接状態が安定して保持
されるので、バンプの接合界面に流動性の樹脂が付着・
残留しあるいは介挿するおそれがない。したがって、接
続不良の発生がなくなり、歩留まり向上が達成される。
【００４７】さらに、基板側に層厚のソルダーレジスト
層７を形成した第３の実施例においては、このソルダー
レジスト層７が、配線基板５上に形成された樹脂層６の
ダムとして機能するので、樹脂層６が広がり過ぎること
がなく、下部がフィレット状に良好に整形されたアンダ
ーフィルが形成される。
【００４８】次に、本発明の第４の実施例について説明
する。
【００４９】第４の実施例では、まず図６（ａ）に示す
ように、配線基板５の接続パッド形成面に、以下に示す
方法で、接続パッド上を除いて、所定の厚さを有する非
流動性の樹脂層８を形成する。すなわち、配線基板５の
接続パッド形成面上に、感光性の液状樹脂を塗布した
後、この液状樹脂の塗布層の上に、接続パッドのパター
ンが形成されたマスクを当て、マスクの上から光照射
（露光）次いで現像を行なって、接続パッド上を除いた
所定のパターンを有する光硬化層を形成する。この光硬
化層を非流動性の樹脂層８として使用する。
【００５０】また、配線基板２の接続パッド上と半導体
チップ１の電極端子上に、それぞれ印刷塗布等の方法
で、はんだバンプ４ａ、４ｂを形成する。なお、符号９
は、半導体チップ１の電極端子形成面に形成されたソル
ダーレジスト層のような保護層を示す。
【００５１】次に、図６（ｂ）に示すように、配線基板
５の非流動性樹脂層８の形成面上に半導体チップ１をフ
ェースダウンにして搭載し、半導体チップ１の電極端子
上に形成されたバンプ４ａと、配線基板５の接続パッド
上に形成されたバンプ４ｂとを当接させる。
【００５２】次いで、加圧しながら加熱処理を行ない、
図６（ｃ）に示すように、チップ側のバンプ４ａと基板
側のバンプ４ｂを溶融させて接合させるとともに、半導
体チップ１を、配線基板５上に形成された非流動性樹脂
層８に圧接して密着させる。ここで、バンプ４の溶融・
接合と同時に、非流動性樹脂層８を架橋し硬化させるこ
とができる。
【００５３】このように構成される第４の実施例では、
バンプ４の加熱溶融・接合工程において、配線基板５上
に形成された非流動性樹脂層８が、半導体チップ１の電
極端子形成面を下方から支持することにより、半導体チ
ップ１と配線基板５との間隙部の大きさが制御されるの
で、バンプ４の溶融・接合による半導体チップ１の沈み
込みがほとんどなく、接合後のバンプ４の高さを高く保
つことが可能である。したがって、半導体チップ１と配
線基板５との熱膨張率の差に起因する熱応力を、より効
果的に緩和し、接続信頼性の高い半導体装置を得ること
ができる。
【００５４】また、このようなバンプ４の高さの制御に
より、径に比べて丈の高いバンプを実現することができ
るので、接続パッドの狭ピッチ化に対応して、バンプの
狭ピッチ化が可能となる。さらに、バンプ４の溶融・接
合と、配線基板５上に形成された非流動性の樹脂層８の
硬化とを、同一工程で行なう場合には、工程数が削減さ
れ、製造の効率化が図られる。
【００５５】なお、第４の実施例では、配線基板５の接
続パッド形成面に感光性の液状樹脂を塗布し、露光・現
像を行なうことにより、非流動性の樹脂層８を形成した
例について説明したが、非流動性の樹脂としては、シリ
カのようなフィラーを70〜90重量％の割合で含有する熱
硬化性樹脂を用いることができる。そして、この樹脂を
シート状またはフィルム状に成形し、配線基板５の接続
パッドに対応する位置に貫通孔を設けた樹脂シートまた
は樹脂フィルムを、配線基板５に接着剤等により貼り付
けることにより、非流動性の樹脂層を形成することがで
きる。
【００５６】このようにフィラーの含有量が多い熱硬化
性樹脂の層を、半導体チップ１と配線基板５との間隙に
形成した場合には、熱応力の緩和がより効果的になさ
れ、バンプの接続信頼性の高い半導体装置が得られる。
【００５７】さらに、非流動性の樹脂層としては、前記
したフィラーが高濃度に含有された熱可塑性樹脂のシー
トを使用することもできる。このような樹脂シートを配
線基板５上に接着した場合には、バンプの熱圧着の際
に、図７に示すように、熱可塑性樹脂シート１０が変形
して、半導体チップ１の側周面に沿って盛り上がるの
で、良好な形状および特性を有するアンダーフィルが形
成される。
【００５８】
【発明の効果】以上の説明から明らかなように、本発明
の製造方法によれば、バンプの接合界面にアンダーフィ
ル用の樹脂が付着・残留しあるいは介挿するおそれがな
いため、接続不良の発生がなくなり、接続信頼性の高い
半導体装置を高い歩留りで得ることができる。また、バ
ンプの高さの制御が可能となり、バンプ接合部の信頼性
が高い半導体装置を簡略化された工程で製造することが
できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の第１の実施例
を示すフローチャート。
【図２】第１の実施例の各工程を示す断面図。
【図３】箱型のカバープレートを使用し、第１の実施例
と同様にして製造された半導体装置を示す断面図。
【図４】本発明の第２の実施例で製造された半導体装置
を示す断面図。
【図５】本発明の第３の実施例で製造された半導体装置
を示す断面図。
【図６】本発明の第４の実施例の各工程を示す断面図。
【図７】本発明の第４の実施例で、非流動性樹脂層とし
て熱可塑性樹脂シートを使用した場合の変形状態を示す
断面図。
【図８】従来からの半導体装置の製造において、樹脂充
填層の形成方法を説明するための図。
【図９】従来からの一括接続による半導体装置の製造方
法を示すフローチャート。
【図１０】従来からの半導体装置の製造方法における各
工程を示す断面図。
【符号の説明】
１………半導体チップ ２………カバープレート ３………接着剤層 ４………バンプ ４ａ………チップ側バンプ ４ｂ………基板側バンプ ５………配線基板 ６………流動性の樹脂層 ７………ソルダーレジスト層 ８………非流動性の樹脂層 １０………熱可塑性樹脂シート
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 AA02 BA04 CA04 DB10 DB15 5F044 LL01 LL11 RR18 RR19 5F061 AA01 BA04 CA04

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一方の主面に接続端子および
    配線層を有する配線基板の前記接続端子形成面に、樹脂
    層を形成する工程と、 半導体素子の電極端子形成面と反対側の面に、被覆部材
    の内周面を接着する工程と、 前記配線基板の前記樹脂層が形成された面に、前記被覆
    部材が被着された半導体素子をフェースダウンに搭載
    し、前記被覆部材の内周面の周辺部を、前記配線基板に
    当接させ、かつ前記半導体素子の電極端子と前記配線基
    板の接続端子とを、少なくとも一方の端子上に形成され
    たバンプを介して当接させるマウント工程と、 前記バンプを加熱溶融して接合させるバンプ接合工程と
    を備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記バンプが、Ｐｂ−Ｓｎ系のはんだバ
    ンプであることを特徴とする請求項１記載の半導体装置
    の製造方法。
  3. 【請求項３】 前記バンプ接合工程において、加熱によ
    り、前記バンプの溶融・接合と同時に、前記配線基板上
    に形成された前記樹脂層を硬化させることを特徴とする
    請求項１または２記載の半導体装置の製造方法。
  4. 【請求項４】 前記被覆部材が、前記バンプの高さと前
    記半導体素子の厚さとの和に等しい深さ以下の凹部を有
    し、この被覆部材の貼付け工程において、前記凹部を前
    記半導体素子に接着することを特徴とする請求項１乃至
    ３のいずれか１項記載の半導体装置の製造方法。
  5. 【請求項５】 前記被覆部材の内周面の周辺部に、前記
    バンプの高さと前記半導体素子の厚さとの和に等しい厚
    さ以下の接着剤層を形成する工程を備え、前記マウント
    工程において、前記被覆部材の前記接着剤層を前記配線
    基板に当接させることを特徴とする請求項１乃至３のい
    ずれか１項記載の半導体装置の製造方法。
  6. 【請求項６】 前記配線基板の半導体素子搭載部の周辺
    領域に、前記バンプの高さと前記半導体素子の厚さとの
    和に等しい厚さ以下のレジスト樹脂層を形成する工程を
    備え、前記マウント工程において、前記被覆部材を前記
    レジスト樹脂層に当接させることを特徴とする請求項１
    乃至３のいずれか１項記載の半導体装置の製造方法。
  7. 【請求項７】 少なくとも一方の主面に接続端子および
    配線層を有する配線基板の前記主面に、前記接続端子上
    を除いて、所定の厚さを有する非流動性の樹脂層を形成
    する工程と、 前記配線基板の前記非流動性樹脂層が形成された面に、
    半導体素子をフェースダウンに搭載し、該半導体素子の
    電極端子と前記配線基板の接続端子とを、少なくとも一
    方の端子上に形成されたバンプを介して当接させるマウ
    ント工程と、 前記バンプを加熱溶融して接合させるとともに、前記半
    導体素子と前記非流動性樹脂層とを密接するバンプ接合
    工程とを備えたことを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】 前記バンプが、Ｐｂ−Ｓｎ系のはんだバ
    ンプであることを特徴とする請求項７記載の半導体装置
    の製造方法。
  9. 【請求項９】 前記バンプ接合工程において、加熱によ
    り、前記バンプの溶融・接合と同時に、前記配線基板上
    に形成された前記非流動性の樹脂層を硬化させることを
    特徴とする請求項７または８記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記非流動性の樹脂層が、充填材を70
    〜90重量％の割合で含有する熱硬化性または熱可塑性の
    樹脂の層であることを特徴とする請求項７乃至９のいず
    れか１項記載の半導体装置の製造方法。
  11. 【請求項１１】 前記非流動性の樹脂層の形成工程が、
    前記非流動性の樹脂から成るシートまたはフィルムを形
    成する工程と、該シートまたはフィルムの前記配線基板
    の接続端子に対応する位置に、貫通孔を形成する工程
    と、前記貫通孔が形成されたシートまたはフィルムを、
    前記配線基板上に接着する工程とを有することを特徴と
    する請求項１０記載の半導体装置の製造方法。
  12. 【請求項１２】 前記非流動性の樹脂層の形成工程が、
    前記配線基板上に感光性の液状樹脂を塗布する工程と、
    この液状樹脂の塗布層を所定のパターンのマスクを用い
    て露光し現像して、光硬化した樹脂層を形成する工程と
    を有することを特徴とする請求項７乃至９のいずれか１
    項記載の半導体装置の製造方法。
JP11063367A 1999-03-10 1999-03-10 半導体装置の製造方法 Withdrawn JP2000260819A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11063367A JP2000260819A (ja) 1999-03-10 1999-03-10 半導体装置の製造方法
US09/522,169 US6486001B1 (en) 1999-03-10 2000-03-09 Fabricating method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11063367A JP2000260819A (ja) 1999-03-10 1999-03-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000260819A true JP2000260819A (ja) 2000-09-22

Family

ID=13227246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11063367A Withdrawn JP2000260819A (ja) 1999-03-10 1999-03-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6486001B1 (ja)
JP (1) JP2000260819A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086630A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2006237569A (ja) * 2005-01-26 2006-09-07 Nec Electronics Corp 半導体装置及びその製造方法
JP2006521703A (ja) * 2003-03-28 2006-09-21 フリースケール セミコンダクター インコーポレイテッド 薄いアンダーフィル及び厚いはんだマスクを有するフリップ・チップ・アセンブリ
US7119000B2 (en) 2003-03-13 2006-10-10 Fujitsu Limited Method of manufacturing semiconductor device
JP2006344756A (ja) * 2005-06-08 2006-12-21 Tdk Corp 半導体装置及び製造方法
JP2008135694A (ja) * 2006-10-31 2008-06-12 Hitachi Cable Ltd Ｌｅｄモジュール
KR100883607B1 (ko) * 2006-05-18 2009-02-13 삼성전기주식회사 멤스 패키지 및 그 제조 방법
JP2010251527A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 電子部品および電子部品の製造方法
JP2011119731A (ja) * 2009-11-30 2011-06-16 Numonyx Bv パッケージと基板または別のパッケージとの間の領域の一部分にアンダーフィル材料を含むパッケージ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053809A (ko) * 1999-09-10 2002-07-05 가마이 고로 이방성 도전성 필름 부착 반도체 웨이퍼 및 그 제조 방법
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
DE10345464A1 (de) * 2003-09-30 2005-05-04 Infineon Technologies Ag Multichip-Gehäuse
JP3936365B2 (ja) * 2004-09-14 2007-06-27 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュール及びその製造方法
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07269132A (ja) * 1994-03-29 1995-10-17 Nitto Seiko Co Ltd 壁面検査作業装置
JPH0831871A (ja) * 1994-07-11 1996-02-02 Ibiden Co Ltd 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP3451334B2 (ja) * 1997-03-07 2003-09-29 日本パーカライジング株式会社 金属のりん酸塩皮膜化成処理前の表面調整用前処理液及び表面調整方法
JPH11154550A (ja) * 1997-11-19 1999-06-08 Jsr Corp コネクター

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086630A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US7119000B2 (en) 2003-03-13 2006-10-10 Fujitsu Limited Method of manufacturing semiconductor device
JP2006521703A (ja) * 2003-03-28 2006-09-21 フリースケール セミコンダクター インコーポレイテッド 薄いアンダーフィル及び厚いはんだマスクを有するフリップ・チップ・アセンブリ
JP2006237569A (ja) * 2005-01-26 2006-09-07 Nec Electronics Corp 半導体装置及びその製造方法
JP2006344756A (ja) * 2005-06-08 2006-12-21 Tdk Corp 半導体装置及び製造方法
KR100883607B1 (ko) * 2006-05-18 2009-02-13 삼성전기주식회사 멤스 패키지 및 그 제조 방법
JP2008135694A (ja) * 2006-10-31 2008-06-12 Hitachi Cable Ltd Ｌｅｄモジュール
JP2010251527A (ja) * 2009-04-16 2010-11-04 Panasonic Corp 電子部品および電子部品の製造方法
JP2011119731A (ja) * 2009-11-30 2011-06-16 Numonyx Bv パッケージと基板または別のパッケージとの間の領域の一部分にアンダーフィル材料を含むパッケージ
US9374902B2 (en) 2009-11-30 2016-06-21 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package

Also Published As

Publication number Publication date
US6486001B1 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
CN100495676C (zh) 倒装芯片封装方法及其衬底间连接方法
JP3326382B2 (ja) 半導体装置の製造方法
CN101740538A (zh) 具有防流坝的印刷电路板及其制造方法
JPH10242208A (ja) 半導体装置の製造方法
WO2004064142A1 (ja) 半導体装置及びその製造方法
TW502348B (en) Semiconductor device having reinforced coupling between solder balls and substrate
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US6486001B1 (en) Fabricating method of semiconductor device
JPH0296343A (ja) 混成集積回路装置の製造方法
JP5569676B2 (ja) 電子部品の実装方法
JP3243956B2 (ja) 半導体装置およびその製造方法
JP3269390B2 (ja) 半導体装置
CN115602555B (zh) 一种封装方法及其封装结构
JP4421118B2 (ja) 半導体装置製造方法
JP3162068B2 (ja) 半導体チップの実装方法
JP2001298102A (ja) 機能素子の実装構造およびその製造方法
JP4394213B2 (ja) Ｌｓｉパッケージの実装方法
JP2000058597A (ja) 電子部品実装方法
JPH1098077A (ja) 半導体装置の製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP2004023045A (ja) 両面実装方法およびチップ実装基板
JPH11274235A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606