JP2000260842A - 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 - Google Patents
配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法Info
- Publication number
- JP2000260842A JP2000260842A JP11060200A JP6020099A JP2000260842A JP 2000260842 A JP2000260842 A JP 2000260842A JP 11060200 A JP11060200 A JP 11060200A JP 6020099 A JP6020099 A JP 6020099A JP 2000260842 A JP2000260842 A JP 2000260842A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- comb
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路で配線間ショートの危険性が
あることを、確実に検出する。 【解決手段】 半導体集積回路が形成された基板の上部
に形成された複数の平行な下層層配線１２と、下層配線
間及び上部を覆う層間絶縁膜１３と、層間絶縁膜１３上
に形成され、互いに独立して対向する櫛歯状の上層配線
１４，１５とでテストエレメントグループが構成されて
いる。この下層配線１２の間隔Ｇは、変化させ形成され
ている。テストエレメントグループは、下層配線１２に
よって生じる段差により、上層配線１４，１５にエッチ
ング残りを発生させて配線間ショートの有無を外部に示
すが、下層配線１２の間隔Ｇを変化させておくことで、
複数種類の段差の状態を上層配線１４，１５に設定で
き、最悪の状態を設定することになる。
あることを、確実に検出する。 【解決手段】 半導体集積回路が形成された基板の上部
に形成された複数の平行な下層層配線１２と、下層配線
間及び上部を覆う層間絶縁膜１３と、層間絶縁膜１３上
に形成され、互いに独立して対向する櫛歯状の上層配線
１４，１５とでテストエレメントグループが構成されて
いる。この下層配線１２の間隔Ｇは、変化させ形成され
ている。テストエレメントグループは、下層配線１２に
よって生じる段差により、上層配線１４，１５にエッチ
ング残りを発生させて配線間ショートの有無を外部に示
すが、下層配線１２の間隔Ｇを変化させておくことで、
複数種類の段差の状態を上層配線１４，１５に設定で
き、最悪の状態を設定することになる。
Description
【０００１】
【発明の属する技術分野】本発明は、ウエハ基板等に半
導体集積回路と共に形成され、該半導体集積回路内の配
線間ショートを検出するために用いられる配線間ショー
ト検出用テストエレメントグループ（以下、単に、テス
トエレメントグループという）と、配線間ショート検出
用テストエレメントグループの製造方法と、配線間ショ
ート検出方法とに関するものである。
導体集積回路と共に形成され、該半導体集積回路内の配
線間ショートを検出するために用いられる配線間ショー
ト検出用テストエレメントグループ（以下、単に、テス
トエレメントグループという）と、配線間ショート検出
用テストエレメントグループの製造方法と、配線間ショ
ート検出方法とに関するものである。
【０００２】
【従来の技術】図２は、従来のテストエレメントグルー
プを示す構成図である。このテストエレメントグループ
は、基板１の上部に図示しない半導体集積回路と共に形
成された複数の下層配線２を備えている。基板１上には
層間絶縁膜１ａが堆積され、該層間絶縁膜１ａ上に下層
配線２が形成されている。各下層配線２は、基板１の図
示しない半導体集積回路とは別の位置に独立し、同じ幅
で平行に配列され、その間隔も等しくなっている。複数
の下層配線２の間及び上部は、層間絶縁膜３で覆われて
いる。層間絶縁膜３上には、２系統の櫛形の上層配線
４，５が形成されている。櫛形の上層配線４における複
数の櫛歯は、下層配線２と直交するように形成されてい
る。櫛形の上層配線５における複数の櫛歯も、下層配線
２と直交するように形成されている。上層配線４の櫛歯
と上層配線５の櫛歯は、交互になるように配置されてい
る。上層配線４，５は、前記半導体集積回路の検査対象
の配線パターンと同一の製造工程により、形成されたも
のであり、該各上層配線４，５は、それぞれパッド６，
７に接続されている。
プを示す構成図である。このテストエレメントグループ
は、基板１の上部に図示しない半導体集積回路と共に形
成された複数の下層配線２を備えている。基板１上には
層間絶縁膜１ａが堆積され、該層間絶縁膜１ａ上に下層
配線２が形成されている。各下層配線２は、基板１の図
示しない半導体集積回路とは別の位置に独立し、同じ幅
で平行に配列され、その間隔も等しくなっている。複数
の下層配線２の間及び上部は、層間絶縁膜３で覆われて
いる。層間絶縁膜３上には、２系統の櫛形の上層配線
４，５が形成されている。櫛形の上層配線４における複
数の櫛歯は、下層配線２と直交するように形成されてい
る。櫛形の上層配線５における複数の櫛歯も、下層配線
２と直交するように形成されている。上層配線４の櫛歯
と上層配線５の櫛歯は、交互になるように配置されてい
る。上層配線４，５は、前記半導体集積回路の検査対象
の配線パターンと同一の製造工程により、形成されたも
のであり、該各上層配線４，５は、それぞれパッド６，
７に接続されている。
【０００３】このテストエレメントグループは、半導体
集積回路における同一層内の配線間ショートを検出する
ために、基板１に形成されたものであり、下層配線２に
より上層配線４，５に段差を生じさせた構造にしてい
る。段差を生じさせた構造を採用したのは、上層配線
４，５の状態を悪化させてその部分にエッチング不良を
発生させるためである。上層配線４，５の下層配線２の
間隙に対応する部分では、エッチングが不完全となり、
配線部材がフッイラメント状に残り、この残った配線部
材によって上層配線４の櫛歯と上層配線５の櫛歯とがつ
ながった状態になる。上層配線４及び上層配線５と半導
体集積回路内の検査対象の配線パターンとは同じ工程で
形成されているので、上層配線４，５間の導通テストで
行って導通状態を検出することにより、半導体集積回路
にも配線間ショートが発生している危険性があるか否か
を検出できる。
集積回路における同一層内の配線間ショートを検出する
ために、基板１に形成されたものであり、下層配線２に
より上層配線４，５に段差を生じさせた構造にしてい
る。段差を生じさせた構造を採用したのは、上層配線
４，５の状態を悪化させてその部分にエッチング不良を
発生させるためである。上層配線４，５の下層配線２の
間隙に対応する部分では、エッチングが不完全となり、
配線部材がフッイラメント状に残り、この残った配線部
材によって上層配線４の櫛歯と上層配線５の櫛歯とがつ
ながった状態になる。上層配線４及び上層配線５と半導
体集積回路内の検査対象の配線パターンとは同じ工程で
形成されているので、上層配線４，５間の導通テストで
行って導通状態を検出することにより、半導体集積回路
にも配線間ショートが発生している危険性があるか否か
を検出できる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
テストエレメントグループには、次のような課題があっ
た。上層配線４及び上層配線５に生じている段差は、下
層配線２の配置により決定されるが、下層配線２の幅や
間隔は一定でなので、最悪の状態が必ずしも上層配線
４，５に設定されいないことがあり、半導体集積回路で
配線間ショートが発生している場合でも、上層配線４，
５の導通テストではそれが検出できない場合が考えら
れ、信頼性に課題があった。
テストエレメントグループには、次のような課題があっ
た。上層配線４及び上層配線５に生じている段差は、下
層配線２の配置により決定されるが、下層配線２の幅や
間隔は一定でなので、最悪の状態が必ずしも上層配線
４，５に設定されいないことがあり、半導体集積回路で
配線間ショートが発生している場合でも、上層配線４，
５の導通テストではそれが検出できない場合が考えら
れ、信頼性に課題があった。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、テストエレメントグ
ループにおいて、次のような構成にしている。即ち、半
導体集積回路が形成された基板の上部に該半導体集積回
路とは独立して形成され、所定の方向を向き互いに平行
にかつ間隔を変えて配列された複数の下層配線と、下層
配線間を埋めかつ該下層配線の上部を覆うように堆積さ
れた層間絶縁膜と、層間絶縁膜上に形成されて櫛形をな
し、櫛形における複数の櫛歯が複数の下層配線とは直交
する方向を向く第１の上層配線と、その層間絶縁膜上に
形成されて櫛形をなし、櫛形における複数の櫛歯が前記
下層配線とは直交する方向を向きかつ第１の上層配線の
複数の櫛歯とは交互に配置された第２の上層配線とで構
成している。このような構成を採用したことにより、下
層配線の間隔が変わるので、下層配線によって生じる段
差の状態が複数種類でき、第１の上層配線と第２の上層
配線にエッチング不良を発生させやすくなり、最悪の状
態を設定できるようになる。
に、本発明のうちの第１の発明は、テストエレメントグ
ループにおいて、次のような構成にしている。即ち、半
導体集積回路が形成された基板の上部に該半導体集積回
路とは独立して形成され、所定の方向を向き互いに平行
にかつ間隔を変えて配列された複数の下層配線と、下層
配線間を埋めかつ該下層配線の上部を覆うように堆積さ
れた層間絶縁膜と、層間絶縁膜上に形成されて櫛形をな
し、櫛形における複数の櫛歯が複数の下層配線とは直交
する方向を向く第１の上層配線と、その層間絶縁膜上に
形成されて櫛形をなし、櫛形における複数の櫛歯が前記
下層配線とは直交する方向を向きかつ第１の上層配線の
複数の櫛歯とは交互に配置された第２の上層配線とで構
成している。このような構成を採用したことにより、下
層配線の間隔が変わるので、下層配線によって生じる段
差の状態が複数種類でき、第１の上層配線と第２の上層
配線にエッチング不良を発生させやすくなり、最悪の状
態を設定できるようになる。
【０００６】第２の発明では、テストエレメントグルー
プにおいて、複数の下層配線は、線幅を変えてそれぞれ
形成している。このような構成を採用したことにより、
下層配線の線幅が変わるので、下層配線によって生じる
段差の状態が複数種類でき、第１の上層配線と第２の上
層配線にエッチング不良を発生させやすくなり、最悪の
状態を設定できるようになる。
プにおいて、複数の下層配線は、線幅を変えてそれぞれ
形成している。このような構成を採用したことにより、
下層配線の線幅が変わるので、下層配線によって生じる
段差の状態が複数種類でき、第１の上層配線と第２の上
層配線にエッチング不良を発生させやすくなり、最悪の
状態を設定できるようになる。
【０００７】第３の発明では、テストエレメントグルー
プにおいて、複数の下層配線は、線幅を変えてそれぞれ
形成すると共に間隔を変えて配列している。このような
構成を採用したことにより、下層配線の幅及び間隔を変
えるので、下層配線によって生じる段差の状態が複数種
類でき、第１の上層配線と第２の上層配線にエッチング
不良を発生させやすくなり、最悪の状態を設定できるよ
うになる。
プにおいて、複数の下層配線は、線幅を変えてそれぞれ
形成すると共に間隔を変えて配列している。このような
構成を採用したことにより、下層配線の幅及び間隔を変
えるので、下層配線によって生じる段差の状態が複数種
類でき、第１の上層配線と第２の上層配線にエッチング
不良を発生させやすくなり、最悪の状態を設定できるよ
うになる。
【０００８】第４の発明では、第１、２または第３の発
明のテストエレメントグループを製造するテストエレメ
ントグループの製造方法において、次のような製造方法
を講じている。即ち、前記半導体集積回路が形成される
基板の上部に該半導体集積回路とは独立に、複数の下層
配線を配列して形成し、下層配線間を埋めかつ該下層配
線の上部を覆うように層間絶縁膜を堆積し、半導体集積
回路中の検査対象の配線パターンを製造する工程と同じ
工程により、第１の上層配線及び第２の上層配線を層間
絶縁膜上に形成するようにしている。このように製造方
法を構成したので、第１の上層配線及び第２の上層配線
が検査対象の配線パターンと同じ工程により形成される
ので、半導体集積回路の配線パタンの製造条件に変動が
あっても、それが第１の上層配線及び第２の上層配線の
状態に顕われ、下層配線によって生じる複数種類の段差
において、その第１及び第２の上層配線の状態に応じて
エッチング不良が発生する。
明のテストエレメントグループを製造するテストエレメ
ントグループの製造方法において、次のような製造方法
を講じている。即ち、前記半導体集積回路が形成される
基板の上部に該半導体集積回路とは独立に、複数の下層
配線を配列して形成し、下層配線間を埋めかつ該下層配
線の上部を覆うように層間絶縁膜を堆積し、半導体集積
回路中の検査対象の配線パターンを製造する工程と同じ
工程により、第１の上層配線及び第２の上層配線を層間
絶縁膜上に形成するようにしている。このように製造方
法を構成したので、第１の上層配線及び第２の上層配線
が検査対象の配線パターンと同じ工程により形成される
ので、半導体集積回路の配線パタンの製造条件に変動が
あっても、それが第１の上層配線及び第２の上層配線の
状態に顕われ、下層配線によって生じる複数種類の段差
において、その第１及び第２の上層配線の状態に応じて
エッチング不良が発生する。
【０００９】第５の発明では、配線間ショート検出方法
において、第１、２または３の発明のテストエレメント
グループを基板に形成しておき、第１の上層配線と第２
の上層配線との間の導通テストを行うことにより、前記
半導体集積回路における検査対象の配線パターンの配線
間ショートの有無を検出するようにしている。このよう
な方法を採用したことにより、半導体集積回路中の検査
対象の配線パターンに、配線間ショートが発生する場合
には、複数種類の段差のいずれかにエッチング不良が発
生する。よって、第１及び第２の上層配線間の導通テス
トを行うことにより、配線間ショートの発生状態を推定
することができる。
において、第１、２または３の発明のテストエレメント
グループを基板に形成しておき、第１の上層配線と第２
の上層配線との間の導通テストを行うことにより、前記
半導体集積回路における検査対象の配線パターンの配線
間ショートの有無を検出するようにしている。このよう
な方法を採用したことにより、半導体集積回路中の検査
対象の配線パターンに、配線間ショートが発生する場合
には、複数種類の段差のいずれかにエッチング不良が発
生する。よって、第１及び第２の上層配線間の導通テス
トを行うことにより、配線間ショートの発生状態を推定
することができる。
【００１０】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示すテストエレメン
トグループの構成図である。このテストエレメントグル
ープは、図示しない半導体集積回路における配線間ショ
ートの有無を判定するために基板１０の上部に設けられ
た回路である。
トグループの構成図である。このテストエレメントグル
ープは、図示しない半導体集積回路における配線間ショ
ートの有無を判定するために基板１０の上部に設けられ
た回路である。
【００１１】基板１０の上には、層間絶縁膜１１が堆積
され、その上に、テストエレメントグループを構成する
ポリシリコン製の複数の下層配線１２が形成されてい
る。下層配線１２は半導体集積回路とは独立した位置に
配列されている。各下層配線１２の厚みは、例えば０．
７μｍであり、従来と同様に、同じ幅で形成されてお
り、互いが平行になっている。複数の下層配線１２の間
隔Ｇは、従来とは異なり、例えば０．５μｍを中心とし
て変化させ、左端側から右側に行くほど大きくなってい
る。複数の下層配線１２の間及び上部は、例えばＰＳＧ
（リンガラス）等の層間絶縁膜１３で覆われている。層
間絶縁膜１３の上には、第１の上層配線１４と第２の上
層配線１５とが、例えば厚さ約０．３μｍで形成されて
いる。上層配線１４及び上層配線１５は、半導体集積回
路内の検査対象の配線パターンを形成する工程と同じ工
程によって形成されたものであり、アルミニウム等の配
線部材がエッチングされて形成されている。これら上層
配線１４及び上層配線１５は共に櫛形をなし、該上層配
線１４及び上層配線１５における櫛形の櫛歯が複数の下
層配線１２の方向に対して垂直になっている。上層配線
１４の各櫛歯と上層配線１５の各櫛歯は、それぞれ交互
に配置されて平行になっている。上層配線１４が導通テ
スト用のパッド１６ａに接続され、上層配線１５が導通
テスト用のパッド１６ｂに接続されている。
され、その上に、テストエレメントグループを構成する
ポリシリコン製の複数の下層配線１２が形成されてい
る。下層配線１２は半導体集積回路とは独立した位置に
配列されている。各下層配線１２の厚みは、例えば０．
７μｍであり、従来と同様に、同じ幅で形成されてお
り、互いが平行になっている。複数の下層配線１２の間
隔Ｇは、従来とは異なり、例えば０．５μｍを中心とし
て変化させ、左端側から右側に行くほど大きくなってい
る。複数の下層配線１２の間及び上部は、例えばＰＳＧ
（リンガラス）等の層間絶縁膜１３で覆われている。層
間絶縁膜１３の上には、第１の上層配線１４と第２の上
層配線１５とが、例えば厚さ約０．３μｍで形成されて
いる。上層配線１４及び上層配線１５は、半導体集積回
路内の検査対象の配線パターンを形成する工程と同じ工
程によって形成されたものであり、アルミニウム等の配
線部材がエッチングされて形成されている。これら上層
配線１４及び上層配線１５は共に櫛形をなし、該上層配
線１４及び上層配線１５における櫛形の櫛歯が複数の下
層配線１２の方向に対して垂直になっている。上層配線
１４の各櫛歯と上層配線１５の各櫛歯は、それぞれ交互
に配置されて平行になっている。上層配線１４が導通テ
スト用のパッド１６ａに接続され、上層配線１５が導通
テスト用のパッド１６ｂに接続されている。
【００１２】図３は、図１に発生するエッチング残りを
示す図である。下層配線１２が形成されているので、層
間絶縁膜１３には段差が生じ、該層間絶縁膜１３の上の
上層配線１４及び１５にも、下層配線１２の方向に沿っ
た段差が生じている。このような段差を生じた上層配線
１４，１５では、エッチングが不完全となって配線部材
がフィラメント状に残りやすい。例えば、段差のために
上層配線１４，１５の上側の落ち込み部分が、下層配線
１２の高さ程度になったＡの部分等では、下層配線１２
の肩付近に、配線部材のエッジングク残り１７が発生し
やすい。また、下層配線１２の間隔Ｇが広く、上層配線
１４，１５の落ち込み部分が、下層配線１２の隙間の底
部に近くまで落ち込んだＢの部分等では、該上層配線１
４，１５の落ち込んだ部分の底部付近で、配線部材のエ
ッジングク残り１８が発生しやすい。
示す図である。下層配線１２が形成されているので、層
間絶縁膜１３には段差が生じ、該層間絶縁膜１３の上の
上層配線１４及び１５にも、下層配線１２の方向に沿っ
た段差が生じている。このような段差を生じた上層配線
１４，１５では、エッチングが不完全となって配線部材
がフィラメント状に残りやすい。例えば、段差のために
上層配線１４，１５の上側の落ち込み部分が、下層配線
１２の高さ程度になったＡの部分等では、下層配線１２
の肩付近に、配線部材のエッジングク残り１７が発生し
やすい。また、下層配線１２の間隔Ｇが広く、上層配線
１４，１５の落ち込み部分が、下層配線１２の隙間の底
部に近くまで落ち込んだＢの部分等では、該上層配線１
４，１５の落ち込んだ部分の底部付近で、配線部材のエ
ッジングク残り１８が発生しやすい。
【００１３】導通テスト用パッド１６ａ，１６ｂにテス
タを当てて導通テストを行うことにより、エッチング残
り１７，１８が発生しているか否かが検証できる。エッ
チング残り１７，１８が発生していれば、パッド１６
ａ，１６ｂ間が導通状態を示しす。このときには、半導
体集積回路にも配線間ショートが発生している可能性が
高いので、ウエハを不良として処理する。
タを当てて導通テストを行うことにより、エッチング残
り１７，１８が発生しているか否かが検証できる。エッ
チング残り１７，１８が発生していれば、パッド１６
ａ，１６ｂ間が導通状態を示しす。このときには、半導
体集積回路にも配線間ショートが発生している可能性が
高いので、ウエハを不良として処理する。
【００１４】以上のように、この第１の実施形態では、
下層配線１２の間隔Ｇを変化させているので、段差ので
き方が複数種類となり、上層配線１４，１５と下層配線
１２との間の層間絶縁膜１３の膜厚や形状が変化した場
合でも、該上層配線１４，１５のエッチング残りが発生
しやすい最悪の形状が常に確保でき、半導体集積回路に
おける配線間ショートのテストの信頼性が向上する。
下層配線１２の間隔Ｇを変化させているので、段差ので
き方が複数種類となり、上層配線１４，１５と下層配線
１２との間の層間絶縁膜１３の膜厚や形状が変化した場
合でも、該上層配線１４，１５のエッチング残りが発生
しやすい最悪の形状が常に確保でき、半導体集積回路に
おける配線間ショートのテストの信頼性が向上する。
【００１５】第２の実施形態 図４は、本発明の第２の実施形態を示すテストエレメン
トグループの構成図である。このテストエレメントグル
ープは、図示しない半導体集積回路における配線間ショ
ートの有無を判定するために基板２０の上部に設けられ
た回路である。基板２０の上には、層間絶縁膜２１が堆
積され、その上に、テストエレメントグループを構成す
るポリシリコン製の複数の下層配線２２が形成されてい
る。下層配線２２は半導体集積回路とは独立した位置に
配列されている。各下層配線１２の厚みは例えば０．７
μｍであり、第１の実施形態とは異なり、間隔Ｇを等し
くし、幅Ｗを変化させている。各下層配線２２は、互い
が平行になっている。複数の下層配線２２の間隔Ｇは、
例えば０．５μｍになっている。
トグループの構成図である。このテストエレメントグル
ープは、図示しない半導体集積回路における配線間ショ
ートの有無を判定するために基板２０の上部に設けられ
た回路である。基板２０の上には、層間絶縁膜２１が堆
積され、その上に、テストエレメントグループを構成す
るポリシリコン製の複数の下層配線２２が形成されてい
る。下層配線２２は半導体集積回路とは独立した位置に
配列されている。各下層配線１２の厚みは例えば０．７
μｍであり、第１の実施形態とは異なり、間隔Ｇを等し
くし、幅Ｗを変化させている。各下層配線２２は、互い
が平行になっている。複数の下層配線２２の間隔Ｇは、
例えば０．５μｍになっている。
【００１６】複数の下層配線２２の間及び上部は、例え
ばＰＳＧ（リンガラス）等の層間絶縁膜２３で覆われて
いる。層間絶縁膜２３の上には、第１の上層配線２４と
第２の上層配線２５とが、例えば厚さ約０．３μｍで形
成されている。上層配線２４及び上層配線２５は、半導
体集積回路内の検査対象の配線パターンを形成する工程
と同じ工程によって形成されたものであり、アルミニウ
ム等の配線部材で構成されている。これら上層配線２４
及び上層配線２５は共に櫛形をなし、該上層配線２４及
び上層配線２５における櫛形の櫛歯が複数の下層配線２
２の方向に対して垂直になっている。上層配線２４の各
櫛歯と上層配線２５の各櫛歯は、それぞれ交互に配置さ
れて平行になっている。上層配線２４が導通テスト用の
パッド２６ａに接続され、上層配線２５が導通テスト用
のパッド２６ｂに接続されている。
ばＰＳＧ（リンガラス）等の層間絶縁膜２３で覆われて
いる。層間絶縁膜２３の上には、第１の上層配線２４と
第２の上層配線２５とが、例えば厚さ約０．３μｍで形
成されている。上層配線２４及び上層配線２５は、半導
体集積回路内の検査対象の配線パターンを形成する工程
と同じ工程によって形成されたものであり、アルミニウ
ム等の配線部材で構成されている。これら上層配線２４
及び上層配線２５は共に櫛形をなし、該上層配線２４及
び上層配線２５における櫛形の櫛歯が複数の下層配線２
２の方向に対して垂直になっている。上層配線２４の各
櫛歯と上層配線２５の各櫛歯は、それぞれ交互に配置さ
れて平行になっている。上層配線２４が導通テスト用の
パッド２６ａに接続され、上層配線２５が導通テスト用
のパッド２６ｂに接続されている。
【００１７】このテストエレメントグループでは、下層
配線２２が形成されているので、層間絶縁膜２３には段
差が生じ、該層間絶縁膜２３の上の上層配線２４及び２
５にも、下層配線２２の方向に沿った段差が生じてい
る。段差のでき方は、下層配線２２の幅が異なることに
よっても、状態が異なる。このような段差を生じた上層
配線２４，２５では、エッチングが不完全となって配線
部材がフィラメント状に残りやすい。そこで、導通テス
ト用パッド２６ａ，２６ｂにテスタを当てて導通テスト
を行うことにより、エッチング残りが発生しているか否
かが検証できる。エッチング残りが発生していれば、パ
ッド２６ａ，２６ｂ間が導通状態を示しす。このときに
は、半導体集積回路にも配線間ショートが発生している
可能性が高いので、ウエハを不良として処理する。
配線２２が形成されているので、層間絶縁膜２３には段
差が生じ、該層間絶縁膜２３の上の上層配線２４及び２
５にも、下層配線２２の方向に沿った段差が生じてい
る。段差のでき方は、下層配線２２の幅が異なることに
よっても、状態が異なる。このような段差を生じた上層
配線２４，２５では、エッチングが不完全となって配線
部材がフィラメント状に残りやすい。そこで、導通テス
ト用パッド２６ａ，２６ｂにテスタを当てて導通テスト
を行うことにより、エッチング残りが発生しているか否
かが検証できる。エッチング残りが発生していれば、パ
ッド２６ａ，２６ｂ間が導通状態を示しす。このときに
は、半導体集積回路にも配線間ショートが発生している
可能性が高いので、ウエハを不良として処理する。
【００１８】以上のように、この第２の実施形態では、
下層配線２２の幅Ｇを変化させているので、段差のでき
方が複数種類となり、上層配線２４，２５と下層配線２
２との間の層間絶縁膜２３の膜厚や形状が変化した場合
でも、該上層配線２４，２５のエッチング残りが発生し
やすい最悪の形状が常に確保でき、半導体集積回路にお
ける配線間ショートのテストの信頼性が向上する。
下層配線２２の幅Ｇを変化させているので、段差のでき
方が複数種類となり、上層配線２４，２５と下層配線２
２との間の層間絶縁膜２３の膜厚や形状が変化した場合
でも、該上層配線２４，２５のエッチング残りが発生し
やすい最悪の形状が常に確保でき、半導体集積回路にお
ける配線間ショートのテストの信頼性が向上する。
【００１９】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。 （１） テストエレメントグループにおける下層配線１
２，２２の幅Ｗや間隔Ｇ及び厚み等は、第１及び第２の
実施形態に限定されず、半導体集積回路の構造に応じて
設定することが望ましい。 （２） 第１の実施形態では下層配線１２の間隔Ｇを変
化させ、第２の実施形態では下層配線２２の幅Ｗを変化
させているが、これらを併用し、間隔Ｇと幅Ｗの両方を
変化させてもよい。
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。 （１） テストエレメントグループにおける下層配線１
２，２２の幅Ｗや間隔Ｇ及び厚み等は、第１及び第２の
実施形態に限定されず、半導体集積回路の構造に応じて
設定することが望ましい。 （２） 第１の実施形態では下層配線１２の間隔Ｇを変
化させ、第２の実施形態では下層配線２２の幅Ｗを変化
させているが、これらを併用し、間隔Ｇと幅Ｗの両方を
変化させてもよい。
【００２０】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、複数の下層配線の間隔を変化させたので、層
間絶縁膜及び第１及び第２の上層配線の段差のでき方が
複数種類となり、第１及び第２の上層配線のエッチング
残りが発生しやすい最悪の形状が常に確保できるように
なる。そのため、第５の発明により、第１及び第２の上
層配線の導通テストを行って、半導体集積回路における
配線間ショートの有無を検出するときのテストの信頼性
が向上する。
によれば、複数の下層配線の間隔を変化させたので、層
間絶縁膜及び第１及び第２の上層配線の段差のでき方が
複数種類となり、第１及び第２の上層配線のエッチング
残りが発生しやすい最悪の形状が常に確保できるように
なる。そのため、第５の発明により、第１及び第２の上
層配線の導通テストを行って、半導体集積回路における
配線間ショートの有無を検出するときのテストの信頼性
が向上する。
【００２１】第２の発明によれば、複数の下層配線の幅
をそれぞれ変化させたので、層間絶縁膜及び第１及び第
２の上層配線の段差のでき方が複数種類となり、第１及
び第２の上層配線のエッチング残りが発生しやすい最悪
の形状が常に確保できるようになる。そのため、第５の
発明により、第１及び第２の上層配線の導通テストを行
って、半導体集積回路における配線間ショートの有無を
検出するときのテストの信頼性が向上する。
をそれぞれ変化させたので、層間絶縁膜及び第１及び第
２の上層配線の段差のでき方が複数種類となり、第１及
び第２の上層配線のエッチング残りが発生しやすい最悪
の形状が常に確保できるようになる。そのため、第５の
発明により、第１及び第２の上層配線の導通テストを行
って、半導体集積回路における配線間ショートの有無を
検出するときのテストの信頼性が向上する。
【００２２】第３の発明によれば、下層配線の間隔及び
幅を変化させたので、層間絶縁膜及び第１及び第２の上
層配線の段差のでき方が複数種類となり、第１及び第２
の上層配線のエッチング残りが発生しやすい最悪の形状
が常に確保できるようになり。そのため、第５の発明に
より、第１及び第２の上層配線の導通テストを行って、
半導体集積回路における配線間ショートの有無を検出す
るときのテストの信頼性が向上する。
幅を変化させたので、層間絶縁膜及び第１及び第２の上
層配線の段差のでき方が複数種類となり、第１及び第２
の上層配線のエッチング残りが発生しやすい最悪の形状
が常に確保できるようになり。そのため、第５の発明に
より、第１及び第２の上層配線の導通テストを行って、
半導体集積回路における配線間ショートの有無を検出す
るときのテストの信頼性が向上する。
【００２３】第４の発明によれば、基板の上部に第１、
第２または第３の発明における複数の下層配線を配列し
て形成し、層間絶縁膜を堆積し、第１の上層配線及び第
２の上層配線は、検査対象の配線パターンを製造する工
程と同じ工程により形成するので、配線パタンの製造条
件に変動があっても、それが第１の上層配線及び第２の
上層配線の状態に顕われる。そのため、第１及び第２の
上層配線の導通テストを行って、半導体集積回路におけ
る配線間ショートの有無を検出するときのテストの信頼
性が向上する。
第２または第３の発明における複数の下層配線を配列し
て形成し、層間絶縁膜を堆積し、第１の上層配線及び第
２の上層配線は、検査対象の配線パターンを製造する工
程と同じ工程により形成するので、配線パタンの製造条
件に変動があっても、それが第１の上層配線及び第２の
上層配線の状態に顕われる。そのため、第１及び第２の
上層配線の導通テストを行って、半導体集積回路におけ
る配線間ショートの有無を検出するときのテストの信頼
性が向上する。
【図１】本発明の第１の実施形態を示すテストエレメン
トグループの構成図である。
トグループの構成図である。
【図２】従来のテストエレメントグループを示す構成図
である。
である。
【図３】図１に発生するエッチング残りを示す図であ
る。
る。
【図４】本発明の第２の実施形態を示すテストエレメン
トグループの構成図である。
トグループの構成図である。
１０，２０ 基板 １２，２２ 下層配線 １３，２３ 層間絶縁膜 １４，１５，２４，２５ 上層配線 Ｇ 下層配線の間隔 Ｗ 下層配線の線幅
Claims (5)
- 【請求項１】 半導体集積回路が形成された基板の上部
に該半導体集積回路とは独立して形成され、所定の方向
を向き互いに平行にかつ間隔を変えて配列された複数の
下層配線と、 前記下層配線間を埋めかつ該下層配線の上部を覆うよう
に堆積された層間絶縁膜と、 前記層間絶縁膜上に形成されて櫛形をなし、該櫛形にお
ける複数の櫛歯が前記複数の下層配線とは直交する方向
を向く第１の上層配線と、 前記層間絶縁膜上に形成されて櫛形をなし、該櫛形にお
ける複数の櫛歯が前記下層配線とは直交する方向を向き
かつ前記第１の上層配線の複数の櫛歯とは交互に配置さ
れた第２の上層配線とを、備えたことを特徴とする配線
間ショート検出用テストエレメントグループ。 - 【請求項２】 半導体集積回路が形成された基板の上部
に該半導体集積回路とは独立して形成され、所定の方向
を向き互いに平行にかつ線幅を変えて配列された複数の
下層配線と、 前記下層配線間を埋めかつ該下層配線の上部を覆うよう
に堆積された層間絶縁膜と、 前記層間絶縁膜上に形成されて櫛形をなし、該櫛形にお
ける複数の櫛歯が前記複数の下層配線とは直交する方向
を向く第１の上層配線と、 前記層間絶縁膜上に形成されて櫛形をなし、該櫛形にお
ける複数の櫛歯が前記下層配線とは直交する方向を向き
かつ前記第１の上層配線の複数の櫛歯とは交互に配置さ
れた第２の上層配線とを、備えたことを特徴とする配線
間ショート検出用テストエレメントグループ。 - 【請求項３】 半導体集積回路が形成された基板の上部
に該半導体集積回路とは独立して形成され、所定の方向
を向き互いに平行にかつ間隔及び線幅を変えて配列され
た複数の下層配線と、 前記下層配線間を埋めかつ該下層配線の上部を覆うよう
に堆積された層間絶縁膜と、 前記層間絶縁膜上に形成されて櫛形をなし、該櫛形にお
ける複数の櫛歯が前記複数の下層配線とは直交する方向
を向く第１の上層配線と、 前記層間絶縁膜上に形成されて櫛形をなし、該櫛形にお
ける複数の櫛歯が前記下層配線とは直交する方向を向き
かつ前記第１の上層配線の複数の櫛歯とは交互に配置さ
れた第２の上層配線とを、備えたことを特徴とする配線
間ショート検出用エレメントグループ。 - 【請求項４】 請求項１、２または３記載の配線間ショ
ート検出用エレメントグループを製造する配線間ショー
ト検出用エレメントグループの製造方法において、 前記半導体集積回路が形成される前記基板の上部に該半
導体集積回路とは独立に、前記複数の下層配線を配列し
て形成し、 前記下層配線間を埋めかつ該下層配線の上部を覆うよう
に前記層間絶縁膜を堆積し、 前記半導体集積回路中の検査対象の配線パターンを製造
する工程と同じ工程により、前記第１の上層配線及び前
記第２の上層配線を前記層間絶縁膜上に形成することを
特徴とする配線間ショート検出用エレメントグループの
製造方法。 - 【請求項５】 請求項１、２または３記載の配線間ショ
ート検出用エレメントグループを前記基板に形成してお
き、前記第１の上層配線と前記第２の上層配線との間の
導通テストを行うことにより、前記半導体集積回路にお
ける検査対象の配線パターンの配線間ショートの有無を
検出することを特徴とする配線間ショート検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06020099A JP3563289B2 (ja) | 1999-03-08 | 1999-03-08 | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06020099A JP3563289B2 (ja) | 1999-03-08 | 1999-03-08 | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260842A true JP2000260842A (ja) | 2000-09-22 |
| JP3563289B2 JP3563289B2 (ja) | 2004-09-08 |
Family
ID=13135289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06020099A Expired - Fee Related JP3563289B2 (ja) | 1999-03-08 | 1999-03-08 | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563289B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017108138A (ja) * | 2015-12-09 | 2017-06-15 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | テストパターン、及び集積回路レイアウトのコンピュータにより具現する設計方法 |
| WO2018087807A1 (ja) * | 2016-11-08 | 2018-05-17 | 三菱電機株式会社 | 半導体装置 |
| CN108962877A (zh) * | 2017-05-26 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及凹槽刻蚀检测方法 |
| CN115910822A (zh) * | 2021-08-17 | 2023-04-04 | 中芯南方集成电路制造有限公司 | 一种金属连线电性测试结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681429B (zh) * | 2013-11-27 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
1999
- 1999-03-08 JP JP06020099A patent/JP3563289B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017108138A (ja) * | 2015-12-09 | 2017-06-15 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | テストパターン、及び集積回路レイアウトのコンピュータにより具現する設計方法 |
| WO2018087807A1 (ja) * | 2016-11-08 | 2018-05-17 | 三菱電機株式会社 | 半導体装置 |
| CN109923647A (zh) * | 2016-11-08 | 2019-06-21 | 三菱电机株式会社 | 半导体装置 |
| US10804169B2 (en) | 2016-11-08 | 2020-10-13 | Mitsubishi Electric Corporation | Semiconductor device |
| CN109923647B (zh) * | 2016-11-08 | 2023-06-20 | 三菱电机株式会社 | 半导体装置 |
| CN108962877A (zh) * | 2017-05-26 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及凹槽刻蚀检测方法 |
| CN115910822A (zh) * | 2021-08-17 | 2023-04-04 | 中芯南方集成电路制造有限公司 | 一种金属连线电性测试结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3563289B2 (ja) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098676B2 (en) | Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor | |
| KR100414213B1 (ko) | 집적 회로 배선의 절연 신뢰성 검사 장치 | |
| JP4472232B2 (ja) | 半導体装置の製造方法 | |
| US6288453B1 (en) | Alignment of openings in semiconductor fabrication | |
| US6614049B1 (en) | System LSI chip having a logic part and a memory part | |
| KR20170068311A (ko) | 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법 | |
| JP3563289B2 (ja) | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 | |
| JP2752863B2 (ja) | 半導体装置 | |
| JPH088393A (ja) | 半導体装置 | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JP3521564B2 (ja) | 半導体装置 | |
| JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
| JP3246547B2 (ja) | 欠陥検出機能を有する半導体装置 | |
| JP3818903B2 (ja) | 半導体装置のアライメント誤差の測定用素子 | |
| CN115061592B (zh) | 触控基板及其维修方法和电子设备 | |
| JP2985525B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2005223227A (ja) | 半導体装置及び半導体装置評価方法 | |
| JP2000114335A (ja) | 半導体装置の測定方法 | |
| US7306958B2 (en) | Composite pattern for monitoring various defects of semiconductor device | |
| JP2003051521A (ja) | 接続孔モニタ及び半導体装置 | |
| KR20090087224A (ko) | 반도체 소자의 테스트 패턴 | |
| CN121620163A (zh) | 半导体测试结构、半导体结构的监测系统及方法 | |
| KR100871756B1 (ko) | 반도체 소자의 모니터링용 패턴 및 형성방법 | |
| CN120878704A (zh) | 电性测试结构及其测试方法 | |
| JPH06249906A (ja) | 端子接続試験用のダミーチップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |