JP2000261033A - ＧａＮ系の半導体素子 - Google Patents
ＧａＮ系の半導体素子Info
- Publication number
- JP2000261033A JP2000261033A JP6020699A JP6020699A JP2000261033A JP 2000261033 A JP2000261033 A JP 2000261033A JP 6020699 A JP6020699 A JP 6020699A JP 6020699 A JP6020699 A JP 6020699A JP 2000261033 A JP2000261033 A JP 2000261033A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- gan
- based semiconductor
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 Ｓｉ基板を有する結晶性のよいＧａＮ系の半
導体素子を提供する。特に、ＧａＮ系の半導体層の下地
層としてＴｉ層を用いるときＴｉ層とＳｉ基板との反応
を防止する。 【解決手段】 Ｓｉ基板とＴｉ層との間に耐熱層を介在
させる。この耐熱層はＧａＮ系の半導体層の成長温度
（約１０００℃）においても、Ｓｉ基板とＴｉ層とを分
離しており、両者が反応することを防止する。
導体素子を提供する。特に、ＧａＮ系の半導体層の下地
層としてＴｉ層を用いるときＴｉ層とＳｉ基板との反応
を防止する。 【解決手段】 Ｓｉ基板とＴｉ層との間に耐熱層を介在
させる。この耐熱層はＧａＮ系の半導体層の成長温度
（約１０００℃）においても、Ｓｉ基板とＴｉ層とを分
離しており、両者が反応することを防止する。
Description
【０００１】
【発明の属する技術分野】この発明はＧａＮ系の半導体
素子に関する。更に詳しくは、ＧａＮ系の半導体層の下
地層の改良に関する。
素子に関する。更に詳しくは、ＧａＮ系の半導体層の下
地層の改良に関する。
【０００２】
【従来の技術】ＧａＮ系の半導体は例えば青色発光素子
として利用できることが知られている。かかる発光素子
では、基板として一般的にサファイアが用いられる。
として利用できることが知られている。かかる発光素子
では、基板として一般的にサファイアが用いられる。
【０００３】
【発明が解決しようとする課題】このサファイア製の基
板において解決すべき課題の一つとして次のものがあ
る。即ちサファイア基板は透明であるため、本来素子の
上面から取り出したい発光素子の光が素子下面のサファ
イア基板を透過してしまう。そのため、発光素子で発光
させた光が有効に利用できない。
板において解決すべき課題の一つとして次のものがあ
る。即ちサファイア基板は透明であるため、本来素子の
上面から取り出したい発光素子の光が素子下面のサファ
イア基板を透過してしまう。そのため、発光素子で発光
させた光が有効に利用できない。
【０００４】サファイア基板はまた高価である。更に
は、サファイア基板は絶縁体であるため同一面側に電極
を形成する必要があり、半導体層の一部をエッチングし
なければならず、それに応じてボンディングの工程も２
倍となる。また、同一面側にｎ、ｐ両電極を形成するた
め、素子サイズの小型化にも制限があった、加えて、チ
ャージアップの問題もあった。
は、サファイア基板は絶縁体であるため同一面側に電極
を形成する必要があり、半導体層の一部をエッチングし
なければならず、それに応じてボンディングの工程も２
倍となる。また、同一面側にｎ、ｐ両電極を形成するた
め、素子サイズの小型化にも制限があった、加えて、チ
ャージアップの問題もあった。
【０００５】また、サファイア基板の代わりにＳｉ（シ
リコン）基板の使用が考えられるが、本発明者の検討に
よれば、Ｓｉ基板の上にＧａＮ系の半導体層を成長させ
ることは非常に困難であった。その原因の一つとして、
ＳｉとＧａＮ系の半導体の熱膨張率の差がある。Ｓｉの
線膨張係数が４．７ X １０−６／Ｋであるのに対しＧ
ａＮの線膨張係数は５．５９ X １０−６／Ｋであり、
前者が後者より小さい。従って、ＧａＮ系の半導体層を
成長させる際に加熱をすると、Ｓｉ基板が伸長されＧａ
Ｎ系の半導体層側が圧縮するように素子が変形する。こ
のとき、ＧａＮ系の半導体層内に引っ張り応力が生じ、
その結果クラックの発生するおそれがある。また、クラ
ックが生じないまでも格子に歪みが生じる。従って、Ｇ
ａＮ系の半導体素子がその本来の機能を発揮できなくな
る。
リコン）基板の使用が考えられるが、本発明者の検討に
よれば、Ｓｉ基板の上にＧａＮ系の半導体層を成長させ
ることは非常に困難であった。その原因の一つとして、
ＳｉとＧａＮ系の半導体の熱膨張率の差がある。Ｓｉの
線膨張係数が４．７ X １０−６／Ｋであるのに対しＧ
ａＮの線膨張係数は５．５９ X １０−６／Ｋであり、
前者が後者より小さい。従って、ＧａＮ系の半導体層を
成長させる際に加熱をすると、Ｓｉ基板が伸長されＧａ
Ｎ系の半導体層側が圧縮するように素子が変形する。こ
のとき、ＧａＮ系の半導体層内に引っ張り応力が生じ、
その結果クラックの発生するおそれがある。また、クラ
ックが生じないまでも格子に歪みが生じる。従って、Ｇ
ａＮ系の半導体素子がその本来の機能を発揮できなくな
る。
【０００６】この発明はこのような課題に鑑みて、新規
な構成のＧａＮ系の半導体素子を提供することを目的と
する。この発明の他の目的はＧａＮ系の半導体素子の中
間体となる新規な構成の積層体を提供することにある。
な構成のＧａＮ系の半導体素子を提供することを目的と
する。この発明の他の目的はＧａＮ系の半導体素子の中
間体となる新規な構成の積層体を提供することにある。
【０００７】
【課題を解決するための手段】そこで、本発明者らはＧ
ａＮ系の半導体層を成長させるのに適した新規な基板を
見いだすべく鋭意検討した。その結果、特願平９−２９
３４６５号（出願人整理番号９７０１５２／代理人整理
番号Ｐ００６０）において、以下の事項に想到し、これ
を開示した。即ち、基板の上にＧａＮ系の半導体をヘテ
ロエピタキシャル成長させるには、基板は下記の要件
〜のうちの少なくとも２つを満足する必要があると考
るに至った。 ＧａＮ系の半導体と基板との密着性が良好なこと ＧａＮ系の半導体の熱膨張係数と基板の熱膨張係数
とが近いこと 基板の弾性率が低いこと 基板の結晶構造がＧａＮ系の半導体と同じであるこ
と ｜基板の格子定数−ＧａＮ系の半導体の格子定数｜
／ＧａＮ系の半導体の格子定数 ≦ ０．０５である
（即ち、基板の格子定数とＧａＮ系の半導体層の格子定
数との差が±５％以下である）こと、 勿論、好ましくは上記の要件のうちの少なくとも３つ、
更に好ましくは上記要件のうち少なくとも４つ、そし
て、最も好ましくは、５つの要件の全てを満足する。
ａＮ系の半導体層を成長させるのに適した新規な基板を
見いだすべく鋭意検討した。その結果、特願平９−２９
３４６５号（出願人整理番号９７０１５２／代理人整理
番号Ｐ００６０）において、以下の事項に想到し、これ
を開示した。即ち、基板の上にＧａＮ系の半導体をヘテ
ロエピタキシャル成長させるには、基板は下記の要件
〜のうちの少なくとも２つを満足する必要があると考
るに至った。 ＧａＮ系の半導体と基板との密着性が良好なこと ＧａＮ系の半導体の熱膨張係数と基板の熱膨張係数
とが近いこと 基板の弾性率が低いこと 基板の結晶構造がＧａＮ系の半導体と同じであるこ
と ｜基板の格子定数−ＧａＮ系の半導体の格子定数｜
／ＧａＮ系の半導体の格子定数 ≦ ０．０５である
（即ち、基板の格子定数とＧａＮ系の半導体層の格子定
数との差が±５％以下である）こと、 勿論、好ましくは上記の要件のうちの少なくとも３つ、
更に好ましくは上記要件のうち少なくとも４つ、そし
て、最も好ましくは、５つの要件の全てを満足する。
【０００８】このような条件を満足する材料として、既
述の先の出願特願平９−２９３４６５号ではいくつかの
金属材料に注目している。その中の一つとしてＴｉが開
示されている。また、当該先の出願によれば基板は少な
くともその表面、即ちＧａＮ系の半導体層に接する面に
おいて上記の要件を満足しておればよい。従って、基板
の基体部分を任意の材料で形成して基板の表面部分を上
記の要件を満足する材料で形成することもできる。サフ
ァイア基板の場合と同様に、半導体層と基板との間にＡ
ｌＮやＧａＮのようなＡｌａＩｎｂＧａ１−ａ−ｂＮ
（ａ＝０、ｂ＝０、ａ＝ｂ＝０を含む）からなるバッフ
ァ層を介在させることができる。
述の先の出願特願平９−２９３４６５号ではいくつかの
金属材料に注目している。その中の一つとしてＴｉが開
示されている。また、当該先の出願によれば基板は少な
くともその表面、即ちＧａＮ系の半導体層に接する面に
おいて上記の要件を満足しておればよい。従って、基板
の基体部分を任意の材料で形成して基板の表面部分を上
記の要件を満足する材料で形成することもできる。サフ
ァイア基板の場合と同様に、半導体層と基板との間にＡ
ｌＮやＧａＮのようなＡｌａＩｎｂＧａ１−ａ−ｂＮ
（ａ＝０、ｂ＝０、ａ＝ｂ＝０を含む）からなるバッフ
ァ層を介在させることができる。
【０００９】一方、特願平９−２９３４６３号（出願人
整理番号９７０１３６／代理人整理番号Ｐ００５７）に
よれば、Ｓｉ基板とＧａＮ系の半導体層との間に応力緩
衝用の為のバッファ層が介在される構成の半導体素子が
開示されている。この応力緩衝用バッファ層を構成する
材料として当該先の出願特願平９−２９３４６５号では
いくつかの金属材料に注目しているが、その中の一つと
してＴｉが開示されている。即ち、Ｓｉ基板上にＴｉ層
が形成され、その上にＧａＮ系の半導体層が形成される
構成の半導体素子が開示されている。
整理番号９７０１３６／代理人整理番号Ｐ００５７）に
よれば、Ｓｉ基板とＧａＮ系の半導体層との間に応力緩
衝用の為のバッファ層が介在される構成の半導体素子が
開示されている。この応力緩衝用バッファ層を構成する
材料として当該先の出願特願平９−２９３４６５号では
いくつかの金属材料に注目しているが、その中の一つと
してＴｉが開示されている。即ち、Ｓｉ基板上にＴｉ層
が形成され、その上にＧａＮ系の半導体層が形成される
構成の半導体素子が開示されている。
【００１０】Ｓｉ基板を用いるとき、ＧａＮ系の半導体
層の下地層としてかかるＴｉ層が好ましいものであるこ
とは、特願平１０−２８７４８５号（出願人整理番号：
９８１１２、代理人整理番号：Ｐ０１０５）において更
に詳しく述べられている。本発明者はＳｉ基板の上にＴ
ｉ層を積層し、これを下地層としてこの上にＧａＮ系の
半導体層を成長させる技術について更に検討を重ねてき
た。その結果、Ｔｉ／Ｓｉなる基板が７００℃以上の環
境にさらされると、Ｔｉ層表面のモフォロジー及びその
結晶性が低下することを見出した。これは、かかる温度
になるとＴｉとＳｉとが反応してしまうためであると考
えられる。なお、通常ＧａＮ系の半導体層は１０００℃
前後の温度で成長されるので、当該ＴｉとＳｉの反応が
ＧａＮ系の半導体層の結晶性に悪影響を及ぼす可能性が
ある。
層の下地層としてかかるＴｉ層が好ましいものであるこ
とは、特願平１０−２８７４８５号（出願人整理番号：
９８１１２、代理人整理番号：Ｐ０１０５）において更
に詳しく述べられている。本発明者はＳｉ基板の上にＴ
ｉ層を積層し、これを下地層としてこの上にＧａＮ系の
半導体層を成長させる技術について更に検討を重ねてき
た。その結果、Ｔｉ／Ｓｉなる基板が７００℃以上の環
境にさらされると、Ｔｉ層表面のモフォロジー及びその
結晶性が低下することを見出した。これは、かかる温度
になるとＴｉとＳｉとが反応してしまうためであると考
えられる。なお、通常ＧａＮ系の半導体層は１０００℃
前後の温度で成長されるので、当該ＴｉとＳｉの反応が
ＧａＮ系の半導体層の結晶性に悪影響を及ぼす可能性が
ある。
【００１１】この発明は、本発明者により見出されたか
かる課題を解決するものであり、その構成は次のとおり
である。即ち、Ｓｉ製の基板と、該基板の上に形成され
たＴｉ層と、該Ｔｉ層の上に形成されたＧａＮ系の半導
体層と、前記基板と前記Ｔｉ層との間に介在され両者を
分離する耐熱層であって、前記ＧａＮ系の半導体層の成
形温度の下で前記基板と前記Ｔｉ層との分離状態を維持
する耐熱層と、を備えてなるＧａＮ系の半導体素子。
かる課題を解決するものであり、その構成は次のとおり
である。即ち、Ｓｉ製の基板と、該基板の上に形成され
たＴｉ層と、該Ｔｉ層の上に形成されたＧａＮ系の半導
体層と、前記基板と前記Ｔｉ層との間に介在され両者を
分離する耐熱層であって、前記ＧａＮ系の半導体層の成
形温度の下で前記基板と前記Ｔｉ層との分離状態を維持
する耐熱層と、を備えてなるＧａＮ系の半導体素子。
【００１２】このように構成された本発明の半導体素子
によれば、Ｔｉ層とＳｉ基板の間に耐熱層が介在される
ので、Ｔｉ層とＳｉ基板との反応が未然にかつ確実に防
止される。その結果ＧａＮ系の半導体層の結晶性が向上
する。結晶性の好ましいＧａＮ系の半導体層から構成さ
れる素子は好適な動作を奏する。
によれば、Ｔｉ層とＳｉ基板の間に耐熱層が介在される
ので、Ｔｉ層とＳｉ基板との反応が未然にかつ確実に防
止される。その結果ＧａＮ系の半導体層の結晶性が向上
する。結晶性の好ましいＧａＮ系の半導体層から構成さ
れる素子は好適な動作を奏する。
【００１３】（Ｓｉ基板）上記において、Ｓｉ基板はそ
の（１１１）面を利用し、その上に耐熱層等を順に成長
させることが好ましい。
の（１１１）面を利用し、その上に耐熱層等を順に成長
させることが好ましい。
【００１４】（耐熱層）耐熱層はＧａＮ系の半導体層の
成形温度の下でＳｉ基板とＴｉ層との分離状態を維持す
るものであれば特に限定されない。例えば、Ｔｉ、Ａ
ｌ、Ｃｏ及びＮｉなどのシリサイド、Ｔａ及びＭｏなど
の高融点金属、ＴｉＮ、ＺｒＮ、ＨｆＮ及び窒化タンタ
ルなどの金属窒化物を利用できる。上記において、シリ
サイドは各金属をＳｉ基板上に成膜し、熱処理すること
により形成する。高融点金属や金属窒化物はプラズマＣ
ＶＤ、熱ＣＶＤ、光ＣＶＤ、ＭＯＣＶＤ等のＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）、スパッタ、リアクティブスパッタ、レーザアブレ
ーション、イオンプレーティング、蒸着、ＥＣＲ等のＰ
ＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）等の方法で形成する。耐熱層の厚さも、Ｓｉ
基板及びＴｉ層の各材料が反応することを阻止できるも
のであれば特に限定されない。例えば、ＴｉＮを耐熱層
に用いるとき、その厚さは５０〜１００００Åとする。
成形温度の下でＳｉ基板とＴｉ層との分離状態を維持す
るものであれば特に限定されない。例えば、Ｔｉ、Ａ
ｌ、Ｃｏ及びＮｉなどのシリサイド、Ｔａ及びＭｏなど
の高融点金属、ＴｉＮ、ＺｒＮ、ＨｆＮ及び窒化タンタ
ルなどの金属窒化物を利用できる。上記において、シリ
サイドは各金属をＳｉ基板上に成膜し、熱処理すること
により形成する。高融点金属や金属窒化物はプラズマＣ
ＶＤ、熱ＣＶＤ、光ＣＶＤ、ＭＯＣＶＤ等のＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）、スパッタ、リアクティブスパッタ、レーザアブレ
ーション、イオンプレーティング、蒸着、ＥＣＲ等のＰ
ＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）等の方法で形成する。耐熱層の厚さも、Ｓｉ
基板及びＴｉ層の各材料が反応することを阻止できるも
のであれば特に限定されない。例えば、ＴｉＮを耐熱層
に用いるとき、その厚さは５０〜１００００Åとする。
【００１５】この耐熱層は導電性の材料とすることが好
ましい。Ｓｉ基板及びＴｉ層も導電性を有するので、そ
の結果、半導体素子の両面に電極を形成することがで
き、基板へアースを取ることによりチャージアップの問
題も容易に解決される。
ましい。Ｓｉ基板及びＴｉ層も導電性を有するので、そ
の結果、半導体素子の両面に電極を形成することがで
き、基板へアースを取ることによりチャージアップの問
題も容易に解決される。
【００１６】ＴｉＮを耐熱層に用いるとき、Ｓｉ基板と
当該ＴｉＮの間にＡｌ層若しくはＡｇ層を介在させるこ
とが好ましい。これらの層の厚さは特に限定されない
が、５０〜２５０Åとする。このＡｌ、Ａｇ層は例えば
蒸着やスパッタ法より形成する。
当該ＴｉＮの間にＡｌ層若しくはＡｇ層を介在させるこ
とが好ましい。これらの層の厚さは特に限定されない
が、５０〜２５０Åとする。このＡｌ、Ａｇ層は例えば
蒸着やスパッタ法より形成する。
【００１７】（Ｔｉ層）Ｔｉ層も記述のＣＶＤやＰＶＤ
等の方法で形成される。本発明者らの検討によれば、ほ
ぼ２５０Åを超えてＴｉ層を厚くすると、Ｔｉ層の剥離
が発生するおそれがあった。そのため、Ｔｉ層の厚さを
２５０Å以下とすることが好ましい。しかしながら、Ｔ
ｉ層を薄くした場合には、Ｔｉ層に期待される緩衝作
用、即ちＳｉ基板とＧａＮ系の半導体との間の熱膨張係
数の差に起因する内部応力の緩衝作用、が充分発揮され
ないおそれがある。そこでこの発明では、耐熱層とＴｉ
層（２５０Å以下のもの）とを繰り返し積層し、それぞ
れのＴｉ層において上記緩衝作用を負担させる。これに
より、Ｔｉ層の剥離を確実に防止しつつ、Ｔｉ層による
緩衝作用を確保しＧａＮ系の半導体層にクラックや歪が
入ることを未然に防止できる。耐熱層とＴｉ層との繰返
し数は特に限定されないが、例えば２〜１０とする。
等の方法で形成される。本発明者らの検討によれば、ほ
ぼ２５０Åを超えてＴｉ層を厚くすると、Ｔｉ層の剥離
が発生するおそれがあった。そのため、Ｔｉ層の厚さを
２５０Å以下とすることが好ましい。しかしながら、Ｔ
ｉ層を薄くした場合には、Ｔｉ層に期待される緩衝作
用、即ちＳｉ基板とＧａＮ系の半導体との間の熱膨張係
数の差に起因する内部応力の緩衝作用、が充分発揮され
ないおそれがある。そこでこの発明では、耐熱層とＴｉ
層（２５０Å以下のもの）とを繰り返し積層し、それぞ
れのＴｉ層において上記緩衝作用を負担させる。これに
より、Ｔｉ層の剥離を確実に防止しつつ、Ｔｉ層による
緩衝作用を確保しＧａＮ系の半導体層にクラックや歪が
入ることを未然に防止できる。耐熱層とＴｉ層との繰返
し数は特に限定されないが、例えば２〜１０とする。
【００１８】このようにしてＴｉ層を形成した後、Ｔｉ
層／耐熱層／Ｓｉ基板を熱処理することが好ましい。熱
処理温度は６００〜１２００℃、好ましくは８００〜１
２００℃である。熱処理の雰囲気は真空若しくは水素流
通下とする。
層／耐熱層／Ｓｉ基板を熱処理することが好ましい。熱
処理温度は６００〜１２００℃、好ましくは８００〜１
２００℃である。熱処理の雰囲気は真空若しくは水素流
通下とする。
【００１９】Ｔｉ層とＧａＮ系の半導体層との間にはバ
ッファ層を介在させることが好ましい。バッファ層には
ＡｌａＧａ１−ａＮ（ａ＝０．８５〜０．９５）が好ま
しく、更に好ましくは、ＡｌａＧａ１−ａＮ（ａはほぼ
０．９）である。
ッファ層を介在させることが好ましい。バッファ層には
ＡｌａＧａ１−ａＮ（ａ＝０．８５〜０．９５）が好ま
しく、更に好ましくは、ＡｌａＧａ１−ａＮ（ａはほぼ
０．９）である。
【００２０】（ＧａＮ系の半導体層）ここにＧａＮ系の
半導体とはIII族窒化物半導体であって、一般的にはＡ
ｌＸＧａＹＩｎ１ーＸーＹＮ（０≦Ｘ≦１、０≦Ｙ≦
１、０≦Ｘ＋Ｙ≦１）で表される。また、任意のドーパ
ントを含むものであっても良い。ＧａＮ系の半導体層の
形成方法は特に限定されないが、例えば、周知の有機金
属化合物気相成長法（以下、「ＭＯＣＶＤ法」とい
う。）により形成される。また、周知の分子線結晶成長
法（ＭＢＥ法）によっても形成することができる。
半導体とはIII族窒化物半導体であって、一般的にはＡ
ｌＸＧａＹＩｎ１ーＸーＹＮ（０≦Ｘ≦１、０≦Ｙ≦
１、０≦Ｘ＋Ｙ≦１）で表される。また、任意のドーパ
ントを含むものであっても良い。ＧａＮ系の半導体層の
形成方法は特に限定されないが、例えば、周知の有機金
属化合物気相成長法（以下、「ＭＯＣＶＤ法」とい
う。）により形成される。また、周知の分子線結晶成長
法（ＭＢＥ法）によっても形成することができる。
【００２１】発光素子及び受光素子では、周知のよう
に、発光層が異なる導電型のＧａＮ系の半導体層（クラ
ッド層）で挟まれる構成であり、発光層には超格子構造
やダブルヘテロ構造等が採用される。ＦＥＴ構造に代表
される電子デバイスをＧａＮ系の半導体で形成すること
もできる。このように、Ｔｉ層の上に形成されるＧａＮ
系の半導体層は複数の層が相互に作用して所望の機能を
奏するものとなる。
に、発光層が異なる導電型のＧａＮ系の半導体層（クラ
ッド層）で挟まれる構成であり、発光層には超格子構造
やダブルヘテロ構造等が採用される。ＦＥＴ構造に代表
される電子デバイスをＧａＮ系の半導体で形成すること
もできる。このように、Ｔｉ層の上に形成されるＧａＮ
系の半導体層は複数の層が相互に作用して所望の機能を
奏するものとなる。
【００２２】（試験例）以下、試験例について説明す
る。 試験例１ 層 厚さ ＴｉＮ ３０００Å Ａｌ １００Å Ｓｉ基板（１１１） ３００μｍ Ｓｉ基板の（１１１）面にＡｌ層（膜厚：約１００Å）
を蒸着する。このＡｌ層上にリアクティブスパッタ法に
より窒化チタン（膜厚：約３０００Å）を形成し、これ
を真空中で５分間、９５０℃に加熱した後のＸ線回折
（φ（ＰＨＩ）スキャン）の結果を図１に示す。Ｘ線回
折装置としてフィリップス社製の４軸型単結晶回折計
（製品名：X-pert）を用いた（以下の試験例も同じ）。
φ（ＰＨＩ）スキャンについてはJournal of Electroni
c Materials, Vol. 25, No. 11, pp.1740-1747, 1996を
参照されたい。φ（ＰＨＩ）スキャンでは、サンプルを
３６０度回転させたときに結晶面に対応するピークが得
られる。図１の縦軸の値が大きいほど良好な結晶が得ら
れていると考えられる。ＴｉＮの結晶性が良好であれ
ば、その上に成長されるＴｉ層の結晶性、ひいてはＧａ
Ｎ系の半導体層の結晶性もまた良好になると考えられ
る。図１の結果から、上記のように製作したＴｉＮ結晶
の結晶性は好ましいものであることがわかる。
る。 試験例１ 層 厚さ ＴｉＮ ３０００Å Ａｌ １００Å Ｓｉ基板（１１１） ３００μｍ Ｓｉ基板の（１１１）面にＡｌ層（膜厚：約１００Å）
を蒸着する。このＡｌ層上にリアクティブスパッタ法に
より窒化チタン（膜厚：約３０００Å）を形成し、これ
を真空中で５分間、９５０℃に加熱した後のＸ線回折
（φ（ＰＨＩ）スキャン）の結果を図１に示す。Ｘ線回
折装置としてフィリップス社製の４軸型単結晶回折計
（製品名：X-pert）を用いた（以下の試験例も同じ）。
φ（ＰＨＩ）スキャンについてはJournal of Electroni
c Materials, Vol. 25, No. 11, pp.1740-1747, 1996を
参照されたい。φ（ＰＨＩ）スキャンでは、サンプルを
３６０度回転させたときに結晶面に対応するピークが得
られる。図１の縦軸の値が大きいほど良好な結晶が得ら
れていると考えられる。ＴｉＮの結晶性が良好であれ
ば、その上に成長されるＴｉ層の結晶性、ひいてはＧａ
Ｎ系の半導体層の結晶性もまた良好になると考えられ
る。図１の結果から、上記のように製作したＴｉＮ結晶
の結晶性は好ましいものであることがわかる。
【００２３】試験例２ 層 厚さ ＴｉＮ ３０００Å Ａｇ １００Å Ｓｉ基板（１１１） ３００μｍ 図２は、試験例１において、Ａｌ層をＡｇ層（膜厚：約
１００Å）に代えたときの、φ（ＰＨＩ）スキャンの結
果である。この場合も良好な結晶性のＴｉＮ層が得られ
た。
１００Å）に代えたときの、φ（ＰＨＩ）スキャンの結
果である。この場合も良好な結晶性のＴｉＮ層が得られ
た。
【００２４】試験例３ 層 厚さ Ｔｉ １５０００Å ＴｉＮ ５０００Å Ａｌ １００Å Ｓｉ基板（１１１） ３００μｍ 図３は試験例１のＴｉＮ（但し膜厚：約５０００Å）の
上にＴｉを成長させ、このＴｉについての結晶性を評価
したφ（ＰＨＩ）スキャンの結果である。良好なＴｉ層
が得られた。
上にＴｉを成長させ、このＴｉについての結晶性を評価
したφ（ＰＨＩ）スキャンの結果である。良好なＴｉ層
が得られた。
【００２５】試験例４ 層 厚さ ＴｉＮ ３０００Å Ｔｉ １０００Å ＴｉＮ １００Å Ａｌ １００Å Ｓｉ基板（１１１） ３００μｍ この試験例では、試験例１において最初のＴｉＮ層の厚
さを１００Åとし、その後１０００ÅのＴｉ層と３００
０Åの第２のＴｉＮ層を連続的にリアクティブスパッタ
法により形成した。図４はＴｉＮ層の結晶性を評価した
φ（ＰＨＩ）スキャンの結果である。この場合も良好な
結晶性のＴｉＮ層が得られた。
さを１００Åとし、その後１０００ÅのＴｉ層と３００
０Åの第２のＴｉＮ層を連続的にリアクティブスパッタ
法により形成した。図４はＴｉＮ層の結晶性を評価した
φ（ＰＨＩ）スキャンの結果である。この場合も良好な
結晶性のＴｉＮ層が得られた。
【００２６】 試験例５ 層 厚さ ＴｉＮ（100Å）／Ｔｉ（250Å）の繰り返し（繰返し数：１０） ＴｉＮ ３０００Å Ａｌ １００Å Ｓｉ基板（１１１） ３００μｍ この試験例では、試験例１において最初のＴｉＮ層の厚
さを３０００Åとし、その後２５０ÅのＴｉ層と１００
ÅのＴｉＮ層を交互に１０回繰返して形成した。各Ｔｉ
Ｎ層及びＴｉ層は連続的にリアクティブスパッタ法によ
り形成した。図５はＴｉＮ層の結晶性を評価したφ（Ｐ
ＨＩ）スキャンの結果である。この場合も良好な結晶性
のＴｉＮ層が得られた。
さを３０００Åとし、その後２５０ÅのＴｉ層と１００
ÅのＴｉＮ層を交互に１０回繰返して形成した。各Ｔｉ
Ｎ層及びＴｉ層は連続的にリアクティブスパッタ法によ
り形成した。図５はＴｉＮ層の結晶性を評価したφ（Ｐ
ＨＩ）スキャンの結果である。この場合も良好な結晶性
のＴｉＮ層が得られた。
【００２７】 試験例６ 層 厚さ ＴｉＮ（600Å）／Ｔｉ（50Å）の繰り返し（繰返し数：４） ＴｉＮ ６００Å Ａｌ １００Å Ｓｉ基板（１１１） ３００μｍ この試験例では、試験例１において最初のＴｉＮ層の厚
さを６００Åとし、その後５０ÅのＴｉ層と６００Åの
ＴｉＮ層を交互に４回繰返して形成した。各ＴｉＮ層及
びＴｉ層は連続的にリアクティブスパッタ法により形成
した。図６はＴｉＮ層の結晶性を評価したφ（ＰＨＩ）
スキャンの結果である。この場合も良好な結晶性のＴｉ
Ｎ層が得られた。
さを６００Åとし、その後５０ÅのＴｉ層と６００Åの
ＴｉＮ層を交互に４回繰返して形成した。各ＴｉＮ層及
びＴｉ層は連続的にリアクティブスパッタ法により形成
した。図６はＴｉＮ層の結晶性を評価したφ（ＰＨＩ）
スキャンの結果である。この場合も良好な結晶性のＴｉ
Ｎ層が得られた。
【００２８】試験例７ 層 厚さ Ｔｉ １５０００Å Ａｌシリサイド １００Å Ｓｉ基板（１１１） ３００μｍ Ｓｉ基板の（１１１）面にＡｌ層（膜厚：約１００Å）
を常温で蒸着する。そしてこれを真空環境下、９５０
℃、５分間加熱し、ＡｌとＳｉとを積極的に反応させて
反応層を形成する。その後、スパッタによりＴｉ層（膜
厚：１５０００Å）形成した。図７は当該Ｔｉ層（１５
０００Å）の結晶性を評価したφ（ＰＨＩ）スキャンの
結果である。この場合、良好な結晶性のＴｉ層が得られ
た。
を常温で蒸着する。そしてこれを真空環境下、９５０
℃、５分間加熱し、ＡｌとＳｉとを積極的に反応させて
反応層を形成する。その後、スパッタによりＴｉ層（膜
厚：１５０００Å）形成した。図７は当該Ｔｉ層（１５
０００Å）の結晶性を評価したφ（ＰＨＩ）スキャンの
結果である。この場合、良好な結晶性のＴｉ層が得られ
た。
【００２９】試験例８ 層 厚さ Ｔｉ １５０００Å Ｔｉシリサイド ５０Å Ｓｉ基板（１１１） ３００μｍ Ｓｉ基板の（１１１）面にＴｉ層（膜厚：約５０Å）を
常温で蒸着する。そしてこれを真空環境下、９５０℃、
５分間加熱し、ＴｉとＳｉとを積極的に反応させてＴｉ
シリサイド層を形成する。その後、スパッタによりＴｉ
層（膜厚：１５０００Å）形成した。図８は当該Ｔｉ層
（１５０００Å）の結晶性を評価したφ（ＰＨＩ）スキ
ャンの結果である。この場合、６つのピークが明確に確
認できる。よって、Ｔｉ層の結晶性が良好であることが
わかる。
常温で蒸着する。そしてこれを真空環境下、９５０℃、
５分間加熱し、ＴｉとＳｉとを積極的に反応させてＴｉ
シリサイド層を形成する。その後、スパッタによりＴｉ
層（膜厚：１５０００Å）形成した。図８は当該Ｔｉ層
（１５０００Å）の結晶性を評価したφ（ＰＨＩ）スキ
ャンの結果である。この場合、６つのピークが明確に確
認できる。よって、Ｔｉ層の結晶性が良好であることが
わかる。
【００３０】試験例９ 層 厚さ Ｔｉ １５０００Å Ｃｏシリサイド １００Å Ｓｉ基板（１１１） ３００μｍ Ｓｉ基板の（１１１）面にＣｏ層（膜厚：約１００Å）
を常温で蒸着する。そしてこれを真空環境下、６００
℃、５分間加熱し、ＣｏとＳｉとを積極的に反応させて
Ｃｏシリサイド層を形成する。その後、スパッタにより
Ｔｉ層（膜厚：１５０００Å）形成した。図９は当該Ｔ
ｉ層（１５０００Å）の結晶性を評価したφ（ＰＨＩ）
スキャンの結果である。この場合、６つのピークが判別
できるので、Ｔｉ層の単結晶成長が確認できる。
を常温で蒸着する。そしてこれを真空環境下、６００
℃、５分間加熱し、ＣｏとＳｉとを積極的に反応させて
Ｃｏシリサイド層を形成する。その後、スパッタにより
Ｔｉ層（膜厚：１５０００Å）形成した。図９は当該Ｔ
ｉ層（１５０００Å）の結晶性を評価したφ（ＰＨＩ）
スキャンの結果である。この場合、６つのピークが判別
できるので、Ｔｉ層の単結晶成長が確認できる。
【００３１】試験例１０ 層 厚さ Ｔｉ １５０００Å Ｎｉシリサイド １００Å Ｓｉ基板（１１１） ３００μｍ Ｓｉ基板の（１１１）面にＮｉ層（膜厚：約１００Å）
を常温で蒸着する。そしてこれを真空環境下、８００
℃、５分間加熱し、ＮｉとＳｉとを積極的に反応させて
Ｎｉシリサイド層を形成する。その後、スパッタにより
Ｔｉ層（膜厚：１５０００Å）形成した。図１０は当該
Ｔｉ層（１５０００Å）の結晶性を評価したφ（ＰＨ
Ｉ）スキャンの結果である。この場合、６つのピークが
判別できるので、Ｔｉ層の単結晶成長が確認できる。
を常温で蒸着する。そしてこれを真空環境下、８００
℃、５分間加熱し、ＮｉとＳｉとを積極的に反応させて
Ｎｉシリサイド層を形成する。その後、スパッタにより
Ｔｉ層（膜厚：１５０００Å）形成した。図１０は当該
Ｔｉ層（１５０００Å）の結晶性を評価したφ（ＰＨ
Ｉ）スキャンの結果である。この場合、６つのピークが
判別できるので、Ｔｉ層の単結晶成長が確認できる。
【００３２】試験例１１ 層 厚さ ＴｉＮ １００００Å Ａｌシリサイド １００Å Ｓｉ基板（１１１） ３００μｍ Ｓｉ基板の（１１１）面にＡｌ層（膜厚：約１００Å）
を常温で蒸着する。そしてこれを真空環境下、９５０
℃、５分間加熱し、ＡｌとＳｉとを積極的に反応させて
Ａｌシリサイド層を形成する。その後、スパッタにより
ＴｉＮ層（膜厚：１００００Å）形成した。図１１は当
該ＴｉＮ層（１００００Å）の結晶性を評価したφ（Ｐ
ＨＩ）スキャンの結果である。この場合、良好な結晶性
のＴｉＮ層が得られた。
を常温で蒸着する。そしてこれを真空環境下、９５０
℃、５分間加熱し、ＡｌとＳｉとを積極的に反応させて
Ａｌシリサイド層を形成する。その後、スパッタにより
ＴｉＮ層（膜厚：１００００Å）形成した。図１１は当
該ＴｉＮ層（１００００Å）の結晶性を評価したφ（Ｐ
ＨＩ）スキャンの結果である。この場合、良好な結晶性
のＴｉＮ層が得られた。
【００３３】試験例１２ 層 厚さ ＴｉＮ １００００Å Ｔｉシリサイド ５０Å Ｓｉ基板（１１１） ３００μｍ Ｓｉ基板の（１１１）面にＴｉ層（膜厚：約５０Å）を
常温で蒸着する。そしてこれを真空環境下、９５０℃、
５分間加熱し、ＴｉとＳｉとを積極的に反応させてＴｉ
シリサイド層を形成する。その後、スパッタによりＴｉ
Ｎ層（膜厚：１００００Å）形成した。当該ＴｉＮ層
（１００００Å）の結晶性を評価したφ（ＰＨＩ）スキ
ャンをみると６つのピークが明確に確認できる。よっ
て、ＴｉＮ層が単結晶成長していることがわかる。
常温で蒸着する。そしてこれを真空環境下、９５０℃、
５分間加熱し、ＴｉとＳｉとを積極的に反応させてＴｉ
シリサイド層を形成する。その後、スパッタによりＴｉ
Ｎ層（膜厚：１００００Å）形成した。当該ＴｉＮ層
（１００００Å）の結晶性を評価したφ（ＰＨＩ）スキ
ャンをみると６つのピークが明確に確認できる。よっ
て、ＴｉＮ層が単結晶成長していることがわかる。
【００３４】試験例１３ 層 厚さ ＴｉＮ ３０００Å サファイア基板ａ面 ３００μｍ サファイア基板のａ面にＴｉＮ（３０００Å）をリアク
ティブスパッタ法により形成する。Ｘ線回折（φ（ＰＨ
Ｉ）スキャン）の結果を図１２に示す。図１２の結果よ
り、サファイア基板上にも好ましい結晶性のＴｉＮが形
成されることがわかる。同様にｃ面サファイア基板上に
も好ましい結晶性のＴｉＮが形成される。さらに、８０
０℃以上の高温熱処理を実施することにより、ＴｉＮの
結晶性は格段と良くなる。当該ＴｉＮの上へ更にＴｉを
形成し、その上にＧａＮ系の半導体層を形成することが
できる。Ｔｉ／ＴｉＮの積層体を繰返すこともできる。
この場合の繰返し数及び各層の厚さは特に限定されな
い。
ティブスパッタ法により形成する。Ｘ線回折（φ（ＰＨ
Ｉ）スキャン）の結果を図１２に示す。図１２の結果よ
り、サファイア基板上にも好ましい結晶性のＴｉＮが形
成されることがわかる。同様にｃ面サファイア基板上に
も好ましい結晶性のＴｉＮが形成される。さらに、８０
０℃以上の高温熱処理を実施することにより、ＴｉＮの
結晶性は格段と良くなる。当該ＴｉＮの上へ更にＴｉを
形成し、その上にＧａＮ系の半導体層を形成することが
できる。Ｔｉ／ＴｉＮの積層体を繰返すこともできる。
この場合の繰返し数及び各層の厚さは特に限定されな
い。
【００３５】試験例１４ 層 厚さ ＴｉＮ ３０００Å ＧａＮ ４００μｍ ＡｌＮバッファ層 １６０Å サファイアａ面 ３００μｍ ＧａＮ上にＴｉＮ（３０００Å）をリアクティブスパッ
タ法により形成する。Ｘ線回折（φ（ＰＨＩ）スキャ
ン）の結果を図１３に示す。図１３の結果より、ＧａＮ
上にも好ましい結晶性のＴｉＮが形成されることがわか
る。
タ法により形成する。Ｘ線回折（φ（ＰＨＩ）スキャ
ン）の結果を図１３に示す。図１３の結果より、ＧａＮ
上にも好ましい結晶性のＴｉＮが形成されることがわか
る。
【００３６】試験例１５ 層 厚さ Ｔｉ １５０００Å ＴｉＮ ３０００Å ＧａＮ ４００μｍ ＡｌＮバッファ層 １６０Å サファイアａ面 ３００μｍ 試験例１５のサンプル（熱処理前のもの）のＴｉＮ上に
更にＴｉをスパッタ法により成長させる。Ｘ線回折（φ
（ＰＨＩ）スキャン）の結果を図１４に示す。図１４の
結果より、ＴｉＮ／ＧａＮ上に形成されるＴｉ層はその
結晶性が好ましいものであることがわかる。
更にＴｉをスパッタ法により成長させる。Ｘ線回折（φ
（ＰＨＩ）スキャン）の結果を図１４に示す。図１４の
結果より、ＴｉＮ／ＧａＮ上に形成されるＴｉ層はその
結晶性が好ましいものであることがわかる。
【００３７】次に、この発明の実施例について説明す
る。
る。
【００３８】（第１実施例）この実施例は発光ダイオー
ド１０であり、その構成を図１５に示す。
ド１０であり、その構成を図１５に示す。
【００３９】各層のスペックは次の通りである。 層 ： 組成：ドーパント （膜厚） ｐクラッド層 １８ ： ｐ−ＧａＮ:Ｍｇ （0.3μm） 発光層 １７ ： 超格子構造 量子井戸層 ： Ｉｎ０．１５Ｇａ０．８５Ｎ （35Å) バリア層 ： ＧａＮ （35Å） 量子井戸層とバリア層の繰り返し数：1〜10 ｎクラッド層 １６ ： ｎ−ＧａＮ：Ｓｉ （4μm） バッファ層 １５ ： Ａｌ０．９Ｇａ０．１Ｎ （150Å） Ｔｉ層 １４ ： Ｔｉ結晶 （250Å） ＴｉＮ層 １３ ： ＴｉＮ結晶 （3000Å） Ａｌ層 １２ ： Ａｌ （100Å） 基板 １１ ： Ｓｉ（１１１） （300μm）
【００４０】ｎクラッド層１６は発光層１７側の低電子
濃度ｎ-層とバッファ層１５側の高電子濃度ｎ＋層とか
らなる２層構造とすることができる。発光層１７は超格
子構造のものに限定されず、シングルへテロ型、ダブル
へテロ型及びホモ接合型のものなどを用いることができ
る。発光層１７とｐクラッド層１８との間にマグネシウ
ム等のアクセプタをドープしたバンドギャップの広いＡ
ｌＸＩｎＹＧａ１−Ｘ−ＹＮ（X=0,Y=0,X=Y=0を含む）
層を介在させることができる。これは発光層１７中に注
入された電子がｐクラッド層１８に拡散するのを防止す
るためである。ｐクラッド層１８を発光層１７側の低ホ
ール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからな
る２層構造とすることができる。
濃度ｎ-層とバッファ層１５側の高電子濃度ｎ＋層とか
らなる２層構造とすることができる。発光層１７は超格
子構造のものに限定されず、シングルへテロ型、ダブル
へテロ型及びホモ接合型のものなどを用いることができ
る。発光層１７とｐクラッド層１８との間にマグネシウ
ム等のアクセプタをドープしたバンドギャップの広いＡ
ｌＸＩｎＹＧａ１−Ｘ−ＹＮ（X=0,Y=0,X=Y=0を含む）
層を介在させることができる。これは発光層１７中に注
入された電子がｐクラッド層１８に拡散するのを防止す
るためである。ｐクラッド層１８を発光層１７側の低ホ
ール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからな
る２層構造とすることができる。
【００４１】実施例の発光ダイオード１０においてＴｉ
層１４より上の発光体構造は周知の構成であり、従っ
て、その形成方法も周知の方法が採用できる。以下、詳
述する。Ｓｉ（１１１）面に形成されるＡｌ層１２は汎
用的な蒸着方法によりエピタキシャル成長する。ＴｉＮ
層１３及びＴｉ層１４は汎用的なリアクティブスパッタ
法により形成する。その後、Ｔｉ／ＴｉＮ／Ａｌ／Ｓｉ
サンプルをスパッタ装置からＭＯＣＶＤ装置のチャンバ
内へ移し変える。このチャンバ内を真空引き（２×１０
−３Ｐａ）し、その状態で当該サンプルを６５０℃まで
昇温させて５分間維持する。この処理により、Ｔｉの平
坦性が上がる。
層１４より上の発光体構造は周知の構成であり、従っ
て、その形成方法も周知の方法が採用できる。以下、詳
述する。Ｓｉ（１１１）面に形成されるＡｌ層１２は汎
用的な蒸着方法によりエピタキシャル成長する。ＴｉＮ
層１３及びＴｉ層１４は汎用的なリアクティブスパッタ
法により形成する。その後、Ｔｉ／ＴｉＮ／Ａｌ／Ｓｉ
サンプルをスパッタ装置からＭＯＣＶＤ装置のチャンバ
内へ移し変える。このチャンバ内を真空引き（２×１０
−３Ｐａ）し、その状態で当該サンプルを６５０℃まで
昇温させて５分間維持する。この処理により、Ｔｉの平
坦性が上がる。
【００４２】その後、３５０℃の成長温度でＡｌＧａＮ
製のバッファ層１５を成長させ、更に温度を１０００℃
まで昇温してｎクラッド層１６以降を常法（ＭＯＣＶＤ
法）に従い形成する。この成長法においては、アンモニ
アガスとIII族元素のアルキル化合物ガス、例えばトリ
メチルガリウム（ＴＭＧ)、トリメチルアルミニウム
（ＴＭＡ）やトリメチルインジウム（ＴＭＩ）とを適当
な温度に加熱された基板上に供給して熱分解反応させ、
もって所望の結晶を基板の上に成長させる。このように
して形成された本実施例のＧａＮ系の半導体層の結晶性
は好ましいものである。
製のバッファ層１５を成長させ、更に温度を１０００℃
まで昇温してｎクラッド層１６以降を常法（ＭＯＣＶＤ
法）に従い形成する。この成長法においては、アンモニ
アガスとIII族元素のアルキル化合物ガス、例えばトリ
メチルガリウム（ＴＭＧ)、トリメチルアルミニウム
（ＴＭＡ）やトリメチルインジウム（ＴＭＩ）とを適当
な温度に加熱された基板上に供給して熱分解反応させ、
もって所望の結晶を基板の上に成長させる。このように
して形成された本実施例のＧａＮ系の半導体層の結晶性
は好ましいものである。
【００４３】透光性電極１９は金を含む薄膜であり、ｐ
クラッド層１８の上面の実質的な全面を覆って積層され
る。ｐ電極９も金を含む材料で構成されており、蒸着に
より透光性電極１９の上に形成される。なお、Ｓｉ基板
層１１がｎ電極となる。そしてその所望の位置にワイヤ
ーがボンディングされる。
クラッド層１８の上面の実質的な全面を覆って積層され
る。ｐ電極９も金を含む材料で構成されており、蒸着に
より透光性電極１９の上に形成される。なお、Ｓｉ基板
層１１がｎ電極となる。そしてその所望の位置にワイヤ
ーがボンディングされる。
【００４４】（第２実施例）図１６にこの発明の第２の
実施例の半導体素子を示す。この実施例の半導体素子は
発光ダイオード２０である。なお、図１６と同一の要素
には同一の符号を付してその説明を省略する。各層のス
ペックは次の通りである。 層 ： 組成：ドーパント （膜厚） ｎクラッド層 ２８ ： ｎ−ＧａＮ：Ｓｉ （0.3μm） 発光層 １７ ： 超格子構造 量子井戸層 ： Ｉｎ０．１５Ｇａ０．８５Ｎ （35Å) バリア層 ： ＧａＮ （35Å） 量子井戸層とバリア層の繰り返し数：1〜10 ｐクラッド層 ２６ ： ｐ−ＧａＮ：Ｍｇ （4μm） バッファ層 １５ ： Ａｌ０．９Ｇａ０．１Ｎ （150Å） Ｔｉ層 １４ｂ ： Ｔｉ結晶 （250Å） ＴｉＮ層１３ｂ ： ＴｉＮ結晶 （100Å） Ｔｉ層 １４ａ ： Ｔｉ結晶 （250Å） ＴｉＮ層１３ａ ： ＴｉＮ結晶 （100Å） Ａｌ層 １２ ： Ａｌ （100Å） 基板 １１ ： Ｓｉ（１１１） （300μm）
実施例の半導体素子を示す。この実施例の半導体素子は
発光ダイオード２０である。なお、図１６と同一の要素
には同一の符号を付してその説明を省略する。各層のス
ペックは次の通りである。 層 ： 組成：ドーパント （膜厚） ｎクラッド層 ２８ ： ｎ−ＧａＮ：Ｓｉ （0.3μm） 発光層 １７ ： 超格子構造 量子井戸層 ： Ｉｎ０．１５Ｇａ０．８５Ｎ （35Å) バリア層 ： ＧａＮ （35Å） 量子井戸層とバリア層の繰り返し数：1〜10 ｐクラッド層 ２６ ： ｐ−ＧａＮ：Ｍｇ （4μm） バッファ層 １５ ： Ａｌ０．９Ｇａ０．１Ｎ （150Å） Ｔｉ層 １４ｂ ： Ｔｉ結晶 （250Å） ＴｉＮ層１３ｂ ： ＴｉＮ結晶 （100Å） Ｔｉ層 １４ａ ： Ｔｉ結晶 （250Å） ＴｉＮ層１３ａ ： ＴｉＮ結晶 （100Å） Ａｌ層 １２ ： Ａｌ （100Å） 基板 １１ ： Ｓｉ（１１１） （300μm）
【００４５】上記のように、この実施例では、Ｔｉ／Ｔ
ｉＮの積層体が繰返し形成されている。Ｔｉ／ＴｉＮの
積層体の繰返し数は特に限定されるものではない。ま
た、各層の厚さも特に限定されないが、剥離を確実に防
止する見地からＴｉ層の厚さは２５０Å以下とすること
が好ましい。この実施例の製造方法は実施例１と同様で
ある。
ｉＮの積層体が繰返し形成されている。Ｔｉ／ＴｉＮの
積層体の繰返し数は特に限定されるものではない。ま
た、各層の厚さも特に限定されないが、剥離を確実に防
止する見地からＴｉ層の厚さは２５０Å以下とすること
が好ましい。この実施例の製造方法は実施例１と同様で
ある。
【００４６】この実施例では、バッファ層１５の上にｐ
クラッド層２６、発光層１７及びｎクラッド層２８を順
に成長させて発光ダイオード２０が構成される。この素
子２０の場合、抵抗値の低いｎクラッド層２８が最上面
となるのでここの透光性電極（図１５の符号１９参照）
を省略することが可能となる。図の符号３０はｎ電極で
ある。Ｓｉ基板１１はそのままｐ電極として利用でき
る。
クラッド層２６、発光層１７及びｎクラッド層２８を順
に成長させて発光ダイオード２０が構成される。この素
子２０の場合、抵抗値の低いｎクラッド層２８が最上面
となるのでここの透光性電極（図１５の符号１９参照）
を省略することが可能となる。図の符号３０はｎ電極で
ある。Ｓｉ基板１１はそのままｐ電極として利用でき
る。
【００４７】なお、本発明が適用される素子は上記の発
光ダイオードに限定されるものではなく、受光ダイオー
ド、レーザダイオード等の光素子の他、ＦＥＴ構造の電
子デバイスにも適用できる。また、これらの素子の中間
体としての積層体にも本発明は適用されるものである。
光ダイオードに限定されるものではなく、受光ダイオー
ド、レーザダイオード等の光素子の他、ＦＥＴ構造の電
子デバイスにも適用できる。また、これらの素子の中間
体としての積層体にも本発明は適用されるものである。
【００４８】この発明は上記発明の実施の形態及び実施
例の記載に何ら限定されるものではなく、特許請求の範
囲を逸脱しない範囲で当業者が想到し得る種々の変形態
様を包含する。
例の記載に何ら限定されるものではなく、特許請求の範
囲を逸脱しない範囲で当業者が想到し得る種々の変形態
様を包含する。
【００４９】以下、次の事項を開示する （１１） Ｓｉ製の基板と、該基板の上に形成されたＴ
ｉ層と、該Ｔｉ層の上に形成されたＧａＮ系の半導体層
と、前記基板と前記Ｔｉ層との間に介在され両者を分離
する耐熱層であって、前記ＧａＮ系の半導体層の成形温
度の下で前記基板と前記Ｔｉ層との分離状態を維持する
耐熱層と、を備えてなる積層体。 （１２） 前記耐熱層はシリサイド、高融点金属若しく
は金属窒化物である、ことを特徴とする（１１）に記載
の積層体。 （１３） 前記シリサイドはＴｉシリサイド、Ａｌシリ
サイド、Ｃｏシリサイド若しくはＮｉシリサイドであ
り、前記高融点金属はＴａ若しくはＭｏであり、前記金
属窒化物はＴｉＮ、ＺｒＮ、ＨｆＮ若しくは窒化タンタ
ルである、ことを特徴とする（１２）に記載の積層体。 （１４） 前記基板はその（１１１）面上に前記耐熱層
が形成される、ことを特徴とする（１１）〜（１３）の
いずれかに記載の積層体。 （１５） 前記Ｔｉ層と前記耐熱層とが繰り返して積層
されている、ことを特徴とする（１１）〜（１４）のい
ずれかに記載の積層体。 （１６） 前記Ｔｉ層の厚さは１０〜２５０Åである、
ことを特徴とする（１５）に記載の積層体。 （１７） 基板と、該基板の上に形成されるＴｉ層と耐
熱層との繰り返しからなる層と、該繰り返し層の上に形
成されるＧａＮ系の半導体層と、を備えてなり、前記耐
熱層は前記ＧａＮ系の半導体層の成形温度より実質的に
高い融点を持つ、ことを特徴とする積層体。 （１８） 前記Ｔｉ層の厚さは１０〜２５０Åである、
ことを特徴とする（１７）に記載の積層体。
ｉ層と、該Ｔｉ層の上に形成されたＧａＮ系の半導体層
と、前記基板と前記Ｔｉ層との間に介在され両者を分離
する耐熱層であって、前記ＧａＮ系の半導体層の成形温
度の下で前記基板と前記Ｔｉ層との分離状態を維持する
耐熱層と、を備えてなる積層体。 （１２） 前記耐熱層はシリサイド、高融点金属若しく
は金属窒化物である、ことを特徴とする（１１）に記載
の積層体。 （１３） 前記シリサイドはＴｉシリサイド、Ａｌシリ
サイド、Ｃｏシリサイド若しくはＮｉシリサイドであ
り、前記高融点金属はＴａ若しくはＭｏであり、前記金
属窒化物はＴｉＮ、ＺｒＮ、ＨｆＮ若しくは窒化タンタ
ルである、ことを特徴とする（１２）に記載の積層体。 （１４） 前記基板はその（１１１）面上に前記耐熱層
が形成される、ことを特徴とする（１１）〜（１３）の
いずれかに記載の積層体。 （１５） 前記Ｔｉ層と前記耐熱層とが繰り返して積層
されている、ことを特徴とする（１１）〜（１４）のい
ずれかに記載の積層体。 （１６） 前記Ｔｉ層の厚さは１０〜２５０Åである、
ことを特徴とする（１５）に記載の積層体。 （１７） 基板と、該基板の上に形成されるＴｉ層と耐
熱層との繰り返しからなる層と、該繰り返し層の上に形
成されるＧａＮ系の半導体層と、を備えてなり、前記耐
熱層は前記ＧａＮ系の半導体層の成形温度より実質的に
高い融点を持つ、ことを特徴とする積層体。 （１８） 前記Ｔｉ層の厚さは１０〜２５０Åである、
ことを特徴とする（１７）に記載の積層体。
【図１】図１は試験例１のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図２】図２は試験例２のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図３】図３は試験例３のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図４】図４は試験例４のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図５】図５は試験例５のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図６】図６は試験例６のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図７】図７は試験例７のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図８】図８は試験例８のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図９】図９は試験例９のφ（ＰＨＩ）スキャンの結果
を示す。
を示す。
【図１０】図１０は試験例１０のφ（ＰＨＩ）スキャン
の結果を示す。
の結果を示す。
【図１１】図１１は試験例１１のφ（ＰＨＩ）スキャン
の結果を示す。
の結果を示す。
【図１２】図１２は試験例１３のφ（ＰＨＩ）スキャン
の結果を示す。
の結果を示す。
【図１３】図１３は試験例１４のφ（ＰＨＩ）スキャン
の結果を示す。
の結果を示す。
【図１４】図１４は試験例１５のφ（ＰＨＩ）スキャン
の結果を示す。
の結果を示す。
【図１５】図１５は実施例１の発光ダイオードの構成を
示す。
示す。
【図１６】図１６は実施例２の発光ダイオードの構成を
示す。 １０、２０ 	発光ダイオード １１ 基板 １３ 耐熱層 １４ Ｔｉ層 １５ 	バッファ層 １６、２６ クラッド層 １７ 発光層 １８、２８ クラッド層 １９ 透光性電極 ２０ 	発光ダイオード
示す。 １０、２０ 	発光ダイオード １１ 基板 １３ 耐熱層 １４ Ｔｉ層 １５ 	バッファ層 １６、２６ クラッド層 １７ 発光層 １８、２８ クラッド層 １９ 透光性電極 ２０ 	発光ダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/812 (72)発明者 千代 敏明 愛知県西春日井郡春日町大字落合字長畑１ 番地 豊田合成株式会社内 (72)発明者 野杁 静代 愛知県西春日井郡春日町大字落合字長畑１ 番地 豊田合成株式会社内 Ｆターム(参考） 5F041 AA40 CA04 CA05 CA23 CA33 CA34 CA40 CA46 CA65 CA66 CA67 5F045 AA04 AB14 AB17 AB18 AB30 AB31 AC08 AC12 AD07 AD14 AF03 AF13 CA10 CA12 CA13 DA53 DA54 5F049 MA01 MB07 NA13 PA04 PA07 SS03 SS07 SS09 WA03 5F073 AA73 AA74 CA07 CB04 CB05 CB07 DA05 DA06 DA07 EA07 5F102 GB01 GC01 GD01 GJ03 GK08 GK09 GL04 GR01 HC01
Claims (8)
- 【請求項１】 Ｓｉ製の基板と、 該基板の上に形成されたＴｉ層と、 該Ｔｉ層の上に形成されたＧａＮ系の半導体層と、 前記基板と前記Ｔｉ層との間に介在され両者を分離する
耐熱層であって、前記ＧａＮ系の半導体層の成形温度の
下で前記基板と前記Ｔｉ層との分離状態を維持する耐熱
層と、 を備えてなるＧａＮ系の半導体素子。 - 【請求項２】 前記耐熱層はシリサイド、高融点金属若
しくは金属窒化物である、ことを特徴とする請求項１に
記載の半導体素子。 - 【請求項３】 前記シリサイドはＴｉシリサイド、Ａｌ
シリサイド、Ｃｏシリサイド若しくはＮｉシリサイドで
あり、前記高融点金属はＴａ若しくはＭｏであり、前記
金属窒化物はＴｉＮ、ＺｒＮ、ＨｆＮ若しくは窒化タン
タルである、ことを特徴とする請求項２に記載の半導体
素子。 - 【請求項４】 前記基板はその（１１１）面上に前記耐
熱層が形成される、ことを特徴とする請求項１〜３のい
ずれかに記載の半導体素子。 - 【請求項５】 前記Ｔｉ層と前記耐熱層とが繰り返して
積層されている、ことを特徴とする請求項１〜４のいず
れかに記載の半導体素子。 - 【請求項６】 前記Ｔｉ層の厚さは１０〜２５０Åであ
る、ことを特徴とする請求項５に記載の半導体素子。 - 【請求項７】 基板と、 該基板の上に形成されるＴｉ層と耐熱層との繰り返しか
らなる層と、 該繰り返し層の上に形成されるＧａＮ系の半導体層と、
を備えてなり、 前記耐熱層は前記ＧａＮ系の半導体層の成形温度より実
質的に高い融点を持つ、ことを特徴とするＧａＮ系の半
導体素子。 - 【請求項８】 前記Ｔｉ層の厚さは１０〜２５０Åであ
る、ことを特徴とする請求項７に記載の半導体素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6020699A JP3695205B2 (ja) | 1999-03-08 | 1999-03-08 | ＧａＮ系の半導体素子 |
| EP00104655A EP1039555A1 (en) | 1999-03-05 | 2000-03-03 | Group III nitride compound semiconductor device |
| US09/518,724 US6426512B1 (en) | 1999-03-05 | 2000-03-03 | Group III nitride compound semiconductor device |
| US10/020,460 US6872965B2 (en) | 1999-03-05 | 2001-12-18 | Group III nitride compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6020699A JP3695205B2 (ja) | 1999-03-08 | 1999-03-08 | ＧａＮ系の半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000261033A true JP2000261033A (ja) | 2000-09-22 |
| JP3695205B2 JP3695205B2 (ja) | 2005-09-14 |
Family
ID=13135455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6020699A Expired - Fee Related JP3695205B2 (ja) | 1999-03-05 | 1999-03-08 | ＧａＮ系の半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3695205B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541799B2 (en) | 2001-02-20 | 2003-04-01 | Showa Denko K.K. | Group-III nitride semiconductor light-emitting diode |
| JP2009228058A (ja) * | 2008-03-21 | 2009-10-08 | Meiji Univ | 電子デバイス用基板及びその製造方法 |
| JP2010500751A (ja) * | 2006-08-06 | 2010-01-07 | ライトウェーブ フォトニクス インク． | １以上の共振反射器を有するｉｉｉ族窒化物の発光デバイス、及び反射性を有するよう設計された上記デバイス用成長テンプレート及びその方法 |
| US8865492B2 (en) | 2008-02-25 | 2014-10-21 | Lightwave Photonics, Inc. | Method of forming current-injecting/tunneling light-emitting device |
| US8890183B2 (en) | 2006-08-06 | 2014-11-18 | Lightwave Photonics, Inc. | III-Nitride light-emitting devices with reflective engineered growth templates and manufacturing method |
| US20150034902A1 (en) * | 2012-03-14 | 2015-02-05 | Robbie JORGENSON | Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices |
| JP2016174014A (ja) * | 2015-03-16 | 2016-09-29 | 豊田合成株式会社 | 基板処理方法および半導体素子の製造方法 |
| US10170303B2 (en) | 2016-05-26 | 2019-01-01 | Robbie J. Jorgenson | Group IIIA nitride growth system and method |
| US10263144B2 (en) | 2015-10-16 | 2019-04-16 | Robbie J. Jorgenson | System and method for light-emitting devices on lattice-matched metal substrates |
-
1999
- 1999-03-08 JP JP6020699A patent/JP3695205B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541799B2 (en) | 2001-02-20 | 2003-04-01 | Showa Denko K.K. | Group-III nitride semiconductor light-emitting diode |
| JP2010500751A (ja) * | 2006-08-06 | 2010-01-07 | ライトウェーブ フォトニクス インク． | １以上の共振反射器を有するｉｉｉ族窒化物の発光デバイス、及び反射性を有するよう設計された上記デバイス用成長テンプレート及びその方法 |
| US8890183B2 (en) | 2006-08-06 | 2014-11-18 | Lightwave Photonics, Inc. | III-Nitride light-emitting devices with reflective engineered growth templates and manufacturing method |
| US8865492B2 (en) | 2008-02-25 | 2014-10-21 | Lightwave Photonics, Inc. | Method of forming current-injecting/tunneling light-emitting device |
| JP2009228058A (ja) * | 2008-03-21 | 2009-10-08 | Meiji Univ | 電子デバイス用基板及びその製造方法 |
| US12464847B1 (en) | 2012-03-14 | 2025-11-04 | Robbie J. Jorgenson | Materials, structures, and methods for optical and electrical III-nitride semiconductor devices |
| US20150034902A1 (en) * | 2012-03-14 | 2015-02-05 | Robbie JORGENSON | Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices |
| US9608145B2 (en) | 2012-03-14 | 2017-03-28 | Robbie J. Jorgenson | Materials, structures, and methods for optical and electrical III-nitride semiconductor devices |
| JP2016174014A (ja) * | 2015-03-16 | 2016-09-29 | 豊田合成株式会社 | 基板処理方法および半導体素子の製造方法 |
| US10263144B2 (en) | 2015-10-16 | 2019-04-16 | Robbie J. Jorgenson | System and method for light-emitting devices on lattice-matched metal substrates |
| US11651959B2 (en) | 2016-05-26 | 2023-05-16 | Robbie J. Jorgenson | Method and system for group IIIA nitride growth |
| US12211690B1 (en) | 2016-05-26 | 2025-01-28 | Robbie J. Jorgenson | Group IIIA nitride growth system and method |
| US10170303B2 (en) | 2016-05-26 | 2019-01-01 | Robbie J. Jorgenson | Group IIIA nitride growth system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3695205B2 (ja) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426512B1 (en) | Group III nitride compound semiconductor device | |
| JP3517867B2 (ja) | ＧａＮ系の半導体素子 | |
| US6897139B2 (en) | Group III nitride compound semiconductor device | |
| US7521269B2 (en) | Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same | |
| US7795050B2 (en) | Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same | |
| KR100532645B1 (ko) | Ⅲ족 질화물계 화합물 반도체 소자 | |
| US6589808B2 (en) | GaN type semiconductor device | |
| WO2002101840A1 (en) | Iii group nitride based semiconductor element and method for manufacture thereof | |
| JP2003060212A (ja) | シヨットキバリアダイオード及びその製造方法 | |
| JP2000261033A (ja) | ＧａＮ系の半導体素子 | |
| US6921923B1 (en) | Group III nitride compound semiconductor device | |
| JP3480297B2 (ja) | 半導体素子 | |
| JP3444208B2 (ja) | ＧａＮ系の半導体素子 | |
| JP3436152B2 (ja) | ＧａＮ系の半導体素子 | |
| JP3765457B2 (ja) | 半導体素子 | |
| JP3456404B2 (ja) | 半導体素子 | |
| JPH11317543A (ja) | 半導体素子 | |
| JP2009516377A (ja) | シリコン基板上に高品質の半導体発光デバイスを製造するための方法 | |
| JPH10247746A (ja) | 窒化ガリウム系化合物半導体素子 | |
| JP2003060229A (ja) | 半導体発光素子及びその製造方法 | |
| JPH11284228A (ja) | 半導体素子 | |
| JP2004096133A (ja) | Ｉｉｉ族窒化物系化合物半導体素子 | |
| JP2004266106A (ja) | 窒化物系半導体およびその製造方法ならびに窒化物系半導体発光素子およびその製造方法 | |
| JP2001358406A (ja) | 化合物半導体発光素子及び化合物半導体発光素子の製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |