JP2000267128A

JP2000267128A - 半導体装置

Info

Publication number: JP2000267128A
Application number: JP7191499A
Authority: JP
Inventors: Hisashi Otani; 久大谷; Misako Nakazawa; 美佐子仲沢
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-03-17
Filing date: 1999-03-17
Publication date: 2000-09-29
Anticipated expiration: 2019-03-17
Also published as: JP4454713B2

Abstract

(57)【要約】【課題】アクティブマトリクス型液晶表示装置におい
て、保持容量の電極を透明導電膜で形成して、開口率を
下げずに大容量のコンデンサーとする。かつ保持容量の
電極と画素電極のショートを確実に防止する。【解決手段】画素ＴＦＴ２０を覆うＢＣＢでなる平坦化
膜上に、ＣＶＤ法でＩ透明導電膜１１３を形成し、導電
膜１１３にコンタクトホールを形成する。透明導電膜１
１３上にＣＶＤ法で酸化シリコンでなる絶縁膜１１４を
成膜し、絶縁膜１１４と平坦化膜１１２にドレイン電極
１０８に達するコンタクトホールを形成し、画素電極１
１５を形成する。透明導電膜１１３と画素電極１１５を
電極に、絶縁膜１１４を誘電体とする保持容量２２が形
成される。ＣＶＤ法で絶縁膜１１４を成膜したため、コ
ンタクトホールにおいて、透明導電膜１１３と画素電極
がショートすることを防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタを
スイッチング素子に用いたアクティブマトリクス型の液
晶表示装置に関するものである。液晶表示装置の画素電
極の電位を制御するための薄膜トランジスタでマトリク
ス回路を有する半導体装置に関する。本発明の半導体装
置は半導体の特性を利用した回路を有する装置であり、
アクティブマトリクス型の液晶表示装置だけでなく、液
晶表示装置を部品として搭載した電子機器もその範疇に
含む。

【０００２】

【従来の技術】近年、多結晶シリコン膜を利用した薄膜
トランジスタ（以下、ＴＦＴと呼ぶ）で回路を構成した
アクティブマトリクス型液晶表示装置が注目されてい
る。これはマトリクス状に配置された複数の画素電極に
よって液晶にかかる電界を制御し、高精細な画像表示を
実現した。

【０００３】アクティブマトリクス型液晶表示装置で
は、各画素毎に形成された画素電極と液晶を介して対向
側に形成された対向電極とで容量（コンデンサ）を形成
しているが、これだけでは容量が小さいため、通常はそ
れとは別に保持容量を形成して補っている。

【０００４】保持容量の構造（保持容量構造）は様々で
あるが、透過型液晶表示装置における開口率を考慮して
二層の透明導電膜で絶縁膜を挟み込んだ構造が開示され
ている（特開平８−４３８５４号公報、特開平８−３０
６９２６号公報）。

【０００５】上記公報に記載された保持容量構造は、二
組の電極を両方ともＩＴＯなどの透明導電膜とすること
で、開口率を損ねることなく大きな容量を確保すること
を可能にした。図３０に従来の画素マトリクス回路の断
面図を示す。

【０００６】図３０に示すように、画素ＴＦＴの層間絶
縁膜上には透明導電膜で容量電極１が形成されている。
容量用電極１と画素電極３により絶縁膜２を挟んで保持
容量が構成されている。

【０００７】

【発明が解決しようとする課題】しかしながら、図３０
に示す保持容量では、容量電極１の端部（点線で囲まれ
た領域）４において絶縁膜２のカバレッジ不良が問題と
なっている。

【０００８】絶縁膜２は薄いほど容量を稼げるが、薄く
なると、端部４において容量用電極１と画素電極３がシ
ョートすることが懸念され、マトリクス回路の信頼性を
損ねたり、不良の発生の原因となる。そのため、絶縁膜
２は保持容量の誘電体として機能すると共に、層間絶縁
膜としての機能を果たすために、ある程度の膜厚を要求
されるといったトレードオフの関係にある。

【０００９】透明導電膜１はＩＴＯ等の金属酸化物であ
るため、アルミニウムや金属膜よりも高抵抗となる。は
電位分布を考慮すると、透明導電膜１の膜厚は１００〜
２００nm程度が必要となる。そのため、容量用電極１を
完全に被覆するには、絶縁膜２の膜厚は少なくとも２０
０nm以上とする必要がある。しかしながら、容量の大き
さは誘電体の膜厚に反比例するため、膜厚を厚くするこ
とは大容量を確保する上で望ましいものではない。

【００１０】上述したように、二組の透明導電膜を絶縁
膜で挟みこむことで、開口率を損ねることなく保持容量
を形成することが可能になるが、未だマトリクス回路の
信頼性や製造に多くの問題点が残っている。

【００１１】本発明は上記問題点を解決し、アクティブ
マトリクス型液晶表示および液晶表示装置のアクティブ
マトリクス基板において、信頼性が高く、かつ歩留まり
良く製造可能な保持容量の構成、及びその作製方法を提
供することを課題とする。

【００１２】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明は、画素ごとに画素電極と、画素電極に接
続された薄膜トランジスタが形成されたマトリクス回路
を備えた半導体装置であって、保持容量は透明導電膜、
絶縁膜、画素電極の順に積層された構成となっている。
即ち、画素電極と透明導電膜を対向する電極対に、絶縁
膜を誘電体としてコンデンサーが形成されている。保持
容量の一方の電極を透明導電膜で形成することにより、
開口率を縮小することなく、大きな容量の保持容量（コ
ンデンサー）を形成することが可能になる。

【００１３】本発明では、薄膜トランジスタを樹脂膜で
なる平坦化膜を形成する。樹脂膜により、ゲート配線等
による凹凸が平坦化されるため、画素電極の表面も平坦
化することができる。

【００１４】平坦化膜はスピンコート法で成膜できる樹
脂膜が好ましく、ＢＣＢの他、アクリル（ポリメチルメ
タクリレート）膜、ポリイミド膜を形成することもでき
る。本実施形態では、保持容量の誘電体をＣＶＤ法で成
膜するため、成膜温度に耐えうるＢＣＢ膜を形成する。

【００１５】薄膜トランジスタと画素電極を接続するに
は、画素電極よりも下層の透明導電膜及び絶縁膜を共に
貫通するコンタクトホールが形成されている。

【００１６】絶縁膜に形成されるコンタクトホールは透
明導電膜に形成されたコンタクトホールの内側に形成さ
れている。即ち、絶縁膜のコンタクトホールは透明導電
膜のコンタクトホールよりも小さくして、絶縁膜によっ
て透明導電膜のコンタクトホールを覆って、透明導電膜
と画素電極がショートすることを防止する。

【００１７】上記構成を得るには、透明導電膜のコンタ
クトホールを形成した後に、絶縁膜を成膜し透明導電膜
のコンタクトホールの側部を絶縁膜で被覆する。しかる
後、透明導電膜のコンタクトホールに重なるように、か
つこのコンタクトホールよりも小さなコンタクトホール
を絶縁膜に形成する。

【００１８】本発明では、透明導電膜のコンタクトホー
ル側部における絶縁膜の段差被覆性（ステップカバレッ
ジ）を改善するため、絶縁膜はスパッタ法に代表される
物理気相法（ＰＣＶ）よりも、化学気相法（ＣＶＤ）で
成膜することが望ましい。

【００１９】保持容量の絶縁膜をＣＶＤ法で成膜するこ
とで、スパッタ法よりもステップカバレッジが非常に良
好になるため、半導体装置の信頼性、歩留まりを向上さ
せることが可能になる。また、膜厚を薄くすることが可
能になるため、保持容量の容量を増加されるため、画素
電極の微細化に伴う保持容量の減少を補償することが可
能になる。

【００２０】また上述したように、本発明では、絶縁膜
は透明導電膜にコンタクトホールを形成した後に成膜す
るため、絶縁膜を成膜する際には、下地の樹脂膜が露出
されている。よって、絶縁膜の成膜手段としてＣＶＤ法
を採用するためには、樹脂膜には、絶縁膜の成膜プロセ
スにおいて変質しない材料、少なくとも３００〜２００
℃の加熱によって変質しない材料を選択する必要があ
る。さらに、ＣＶＤの成膜時の雰囲気である減圧雰囲気
にて、脱ガスが少ないことや、応力が小さいことも必要
になる。

【００２１】このため、本発明では、透明導電膜の下地
となる樹脂膜をベンゾシクロブテン（ＢＣＢ：Benzocyc
lobuten）で形成する。ＢＣＢはスピンコート法により
成膜することが可能なため、薄膜トランジスタの表面を
平坦化することができると共に、ガラス転移温度が３５
０℃以下にはなく、真空中での脱ガスも少ないため、Ｃ
ＶＤ法で成膜される膜の下地膜として用いることが可能
である。

【００２２】

【発明の実施の形態】以下、図１〜図２９を用いて、本
発明の実施の形態を説明する。

【００２３】［実施形態１］図１〜図７を用いて、本発
明の実施形態を説明する。本実施形態は発明をアクティ
ブマトリクス型の液晶表示装置に応用した例である。

【００２４】図７は、アクティブマトリクス型液晶表示
装置の概略の構成図である。液晶表示装置は、アクティ
ブマトリクス基板と対向基板との間に液晶が挟まれた構
造を有している。アクティブマトリクス基板は、ガラス
基板等の透光性基板１０上に画素マトリクス回路１１、
画素マトリクス回路１１を駆動するためのゲートドライ
バ回路１２及びソースドライバ回路１３が形成されてい
る。ドライバ回路１２、１３はそれぞれゲート配線、ソ
ース配線によって画素マトリクス回路１１に接続されて
いる。

【００２５】更に、透光性基板１０上には、ドライバ回
路１２、１３へ電力や制御信号を入力するための外部端
子が形成され、この外部端子にＦＰＣ１４が接続されて
いる。

【００２６】対向基板は、ガラス基板等の透光性基板１
５表面にＩＴＯ膜等の透明導電膜が形成されている。更
に、対向基板側の透光性基板２０表面には必要であれば
配向膜や、カラーフィルタが形成されている。透明導電
膜は画素マトリクス回路１１の画素電極に対する対向電
極であり、画素電極、対向電極間に形成された電界によ
って液晶材料が駆動される。

【００２７】図６は液晶表示装置の１画素の等価回路で
ある。図２は液晶表示装置のアクティブマトリクス基板
の１画素ぶんの上面図である。また、図１は画素マトリ
クス回路のの断面図であり、図２の鎖線Ａ−Ａ’に沿っ
た断面図に対応する。

【００２８】図６に示すように、画素マトリクス回路１
１においてゲート配線１０５が行ごとに形成され、ソー
ス配線１０７が列ごとに形成されている。ゲート配線１
０５、ソース配線１０７の交差部近傍には、画素ＴＦＴ
２０が形成されている。画素ＴＦＴ２０のソース領域に
はソース配線１０７が接続され、ドレイン領域には液晶
セル２１、保持容量２２が接続されている。

【００２９】液晶セル２１は画素電極１１５と対向基板
側の透明電極を対向する電極対に、液晶を誘電体とする
コンデンサー構造を有し、画素電極１１５によって画素
ＴＦＴ２０に電気的に接続されている。

【００３０】保持容量２２は、画素電極１１５と画素マ
トリクス回路１１全面に形成された透明導電膜とを対向
する電極対とし、透明導電膜上に形成される絶縁膜を誘
電体とするコンデンサー構造を有する。透明導電膜は画
素マトリクス回路１１で一体的に形成されるため、保持
容量の電極として機能すると共に、電極の電位を固定す
るための共通配線２３としても機能する。

【００３１】図１に示すように、画素ＴＦＴは下地膜１
０１が形成されたガラス基板１００上に作製される。画
素ＴＦＴは半導体層１０３、ゲート絶縁膜１０４、ゲー
ト配線１０５が順次に積層された、トップゲート型ＴＦ
Ｔである。

【００３２】半導体層１０３には、ソース領域のコンタ
クト部Co1においてソース配線１０７が接続され、ドレ
イン領域のコンタクト部Co2 においてドレイン電極１０
８が接続されている。

【００３３】画素ＴＦＴ２０を覆って、窒化シリコンで
なる保護膜１１１、ＢＣＢでなる平坦化膜１１２が形成
されている。平坦化膜１１２上には、明導電膜１１３
と、誘電体となる絶縁膜１１４、画素電極１１５がこの
順序で積層されて、保持容量（コンデンサー）を形成し
ている。

【００３４】保護膜１１１、平坦化膜１１２、透明導電
膜１１３、絶縁膜１１４を貫通してドレイン電極１０８
とのコンタクト部Co3 にコンタクトホールが形成され、
ドレイン電極１０８と画素電極１１５が接続されてい
る。

【００３５】表示領域のほとんどにおいて、画素電極１
１５と透明導電膜１１３によって、絶縁膜１１４を挟む
構造となっているので、大面積の保持容量が形成され
る。透明導電膜１１３は全ての画素に一体化されてお
り、その電位が一定に保たれている。

【００３６】以下、図３〜図５を用いて、画素マトリク
ス基板の作製方法を説明する。なお、ここでは、画素マ
トリクス回路の１画素に注目して説明をしているが、他
の画素も同様である。また、説明は省略するが画素マト
リクス回路と同時に、ゲートドライバ回路、ソースドラ
イバ回路も作製される。

【００３７】まず、可視光域の光に対して透光性を有す
る基板を用意する。ここでは、ガラス基板１００を用い
る。基板１００としてガラス基板の以外に、石英基板、
ＰＥＴなどの樹脂基板を用いることができる。

【００３８】ここではコーニングス社製１７３７ガラス
基板を用いる。ガラス基板１００表面に接して下地膜１
０１を形成する。プラズマＣＶＤ法で、ＴＥＯＳガスを
原料に厚さ２００nmの酸化シリコン膜を下地膜１０１と
して成膜する。そして、４００℃、４時間、下地膜１０
１を加熱する。

【００３９】次に、下地膜１０１上に画素ＴＦＴ２０を
作製する。本発明はＴＦＴ構造によらないため、公知の
手段を用いてＴＦＴを作製することができる。ここで
は、トップゲート型ＴＦＴを作製する。もちろんボトム
ゲート構造とすることもできる。

【００４０】下地膜１０１上にＰＥＣＶＤ法によりＨ₂
ガスで希釈したＳｉＨ₄を用いて、厚さ５００nmの非晶
質シリコン膜を成膜する。ＰＥＣＶＤ法の代わりに減圧
ＣＶＤ法を用いることもできる。非晶質シリコン膜２３
０を４５０℃、１時間加熱して水素出し処理をする。非
晶質シリコン膜内の水素原子は５原子％以下、好ましく
は１％以下とする。水素出し処理後の非晶質シリコン膜
にエキシマレーザ光を照射して多結晶（結晶性）シリコ
ン膜１３０を形成する。レーザ結晶化の条件は、レーザ
光源としてＸｅＣｌエキシマレーザを用い、光学系によ
りレーザ光を線状に整形し、パルス周波数を３０Ｈｚ、
オーバーラップ率を９６％、レーザエネルギー密度を３
５９mJ/cm²とする。（図３（Ａ））

【００４１】非晶質シリコン膜の成膜方法はＰＥＣＶＤ
法の他に、ＬＰＣＶＤ法やスパッタ法を用いることがで
きる。また、非晶質シリコンを結晶化させるレーザには
エキシマレーザのようなパルス発振型の他、Ａｒレーザ
のような連続発振型のレーザを用いても良い。また、レ
ーザ結晶化の代わりにハロゲンランプや水銀ランプを用
いるランプアニール工程、あるいは６００℃以上の加熱
処理工程を用いることもできる。

【００４２】多結晶シリコン膜１３０を島状にパターニ
ングして、半導体層１０３を形成する。半導体層１０３
を覆って、ゲート絶縁膜１０４となる窒化酸化シリコン
膜１３１を成膜する。酸化窒化シリコン膜１３１はＰＥ
ＣＶＤ法で、原料ガスにＳｉＨ₄とＮＯ₂を用い、厚さ
１２０nmに成膜する。窒化シリコン膜１３１上に、導電
膜を成膜し、パターニングしてゲート配線１０５を形成
する。ゲート配線１０５を構成する導電膜はモリブデン
−タングステン合金（Ｍｏ−Ｗ）膜とした。（図３
（Ｂ））

【００４３】レジストマスクを形成し、このマスクを用
いて窒化酸化シリコン膜１３１をパターニングして、ゲ
ート絶縁膜１０４を形成する。ゲート配線１０５、ゲー
ト絶縁膜１０４をドーピングマスクにして、イオンドー
ピング法により半導体層１０３にリンを添加する。半導
体層１０３には、チャネル形成領域１３２、ｎ⁺型のソ
ース領域１３４、ｎ⁺型のドレイン領域１３５、ｎ^-型
の低濃度不純物領域が自己整合的に形成される。（図３
（Ｃ））

【００４４】次に、層間絶縁膜１０６を約１μmの厚さ
に形成する。まず２５nm厚の窒化シリコン膜を形成し、
その上に９００nm厚の酸化シリコン膜を形成する。窒化
シリコン膜、酸化シリコン膜はＰＥＣＶＤ法で成膜す
る。

【００４５】層間絶縁膜１０６に対してコンタクトホー
ルを形成し、チタン／アルミニウム／チタンの３層構造
でなる金属層を形成し、パターニングしてソース配線１
０７、ドレイン電極１０８を形成する。こうして図３
（Ｄ）に示すように画素ＴＦＴ２０が完成する。説明を
省略したが、公知のＣＭＯＳ工程を用いて、ドライバ回
路１２、１３にはｎ型、ｐ型のＴＦＴが作製される。

【００４６】画素ＴＦＴ２０を覆って、基板１００全面
に窒化シリコンでなる保護膜１１１を成膜する。窒化シ
リコンはＰＥＣＶＤ法により成膜し、その厚さは２００
nm〜４００nmとすればよく、ここでは３３０nmとした。

【００４７】そして、窒化シリコンでなる保護膜１１１
に、ドライエッチングによりコンタクトホール１１１ａ
を形成する。エッチングガスにはＣＦ₄、Ｏ₂、Ｈｅ₂
の混合ガスを用いる。（図４（Ａ））

【００４８】次に、ガラス基板１００全面に、画素ＴＦ
Ｔ２０を覆って平坦化膜（樹脂膜）１１２を形成する。
本実施例では、ＢＣＢ膜を形成する。スピンコータによ
りＢＣＢの溶液をスピンコーティングし、引き続きコー
タを回転させて溶媒を蒸発させる。加熱炉において、２
８０℃、窒素雰囲気で１時間焼成して、ＢＣＢ膜１１２
を形成する。ＢＣＢ膜の厚さは、ドレイン電極１０８上
で１．２μmとする。

【００４９】ＢＣＢでなる平坦化膜１１２を成膜するこ
とにより、画素ＴＦＴによる凹部が埋められて、平坦な
表面を得ることができる。平坦な平坦化膜１１２表面に
接して、透明導電膜１１３を厚さ１００〜２００nmに成
膜する。（図４（Ｂ））

【００５０】平坦化膜１１２としては、スピンコート法
で成膜できる樹脂材料が好ましく、ＢＣＢの他、アクリ
ル（ポリメチルメタクリレート）膜、ポリイミド膜を形
成することもできる。本実施形態では、保持容量の誘電
体をＣＶＤ法で成膜するため、成膜温度に耐えうるＢＣ
Ｂ膜を形成する。

【００５１】透明導電膜１１３としては、金属酸化物を
用いることができ、ＩＴＯ、酸化インジウム、酸化スズ
等を成膜すればよい。ここでは、スパッタ法によってＩ
ＴＯ（酸化インジウムスズ）膜を１００nm厚さに成膜す
る。ターゲット材料にＩＴＯを用い、スパッタガスにア
ルゴンと酸素との混合ガスを用い、成膜時の圧力を３×
１０^-3torrに、成膜時の基板温度は室温とする。また、
成膜は１．５ＡのＤＣ電流制御で行う。

【００５２】透明導電膜１１３にコンタクト部Co3 に対
するコンタクトホール１１３ａを形成する。コンタクト
ホール１１３ａは保護膜１１１のコンタクトホール１１
１ａと同じ位置に、ほぼ同じ大きさで形成する。

【００５３】保持容量の誘電体となる絶縁膜１１４を成
膜する。絶縁膜１１４としては、酸化シリコン、窒化シ
リコン、窒化酸化シリコンを成膜すればよく、膜厚は１
００〜２５０nmとすればよい。ここでは、厚さ１５０nm
の酸化シリコン膜をＰＥＣＶＤ法で成膜する。原料ガス
はＨ₂ガスで希釈したＳｉＨ₄とＯ₂を用い、基板温度
を２００〜３００℃、ここでは３００℃で成膜する。

【００５４】絶縁膜１１４の成膜時には、透明導電膜１
１３のコンタクトホール１１３ａの底部で、樹脂でなる
平坦化膜１１１が露出されているが、平坦化膜１１１を
ＢＣＢ膜で成膜したため、絶縁膜１１４の成膜時に平坦
化膜が変質することはない。絶縁膜１１４をＣＶＤ法で
成膜することで、透明導電膜１１３のコンタクトホール
１１３ａの側部１１３ｂにおける絶縁膜１１４の被覆性
は良好であった。（図５（Ａ））

【００５５】もちろん、絶縁膜１１４はスパッタ法で成
膜することが可能であるが、段差被覆性及びスループッ
トの点で、ＣＶＤ法のほうが格段に優れている。絶縁膜
１１４をスパッタ法で成膜した場合には、コンタクトホ
ール１１３ａの底部において、平坦化膜１１４がスパッ
タガスに用いたＯ₂によりスパッタされ、若干えぐれが
確認される。

【００５６】次に、酸化シリコンでなる絶縁膜１１４及
びＢＣＢでなる平坦化膜１１２にコンタクト部Cｏ3に対
するコンタクトホール１１４ａ、１１２ａを形成する。
コンタクトホール１１４ａ、１１２ａの開口には同じフ
ォトレジストマスクを用いた。（図５（Ｂ））

【００５７】まず、酸化シリコンでなる絶縁膜１１４を
フッ酸によりウェットエッチングし、コンタクトホール
１１４ａを形成する。コンタクトホール１１４ａは透明
導電膜１１３のコンタクトホール１１３ａよりも内側に
開口される。

【００５８】次に、同じフォトレジストマスクを用い
て、ＣＦ4とＯ2 の混合ガスによりＢＣＢでなる平坦化
膜１１２にコンタクトホール１１２ａを形成する。こう
して図５（Ｂ）に示すように、ドレイン電極１０８が露
出される。なお、平坦化膜１１２は１μmと厚いので、
エッチングの制御が比較的難しいので、コンタクトホー
ル１１２ａの形成と、コンタクトホール１１４ａの形成
では異なるフォトレジストマスクを用いてもよい。

【００５９】コンタクトホール１１２ａ、１１４ａを形
成するためのフォトレジストマスクを除去した後、画素
電極を形成する透明導電膜を成膜する。この画素電極１
１５も透明導電膜と同様ＩＴＯ、酸化スズ、酸化インジ
ウム等で形成すればよい。ここでは、透明導電膜１１４
と同じ成膜条件でＩＴＯ膜を形成する。ＩＴＯ膜の厚さ
は１１５nmした。このＩＴＯ膜をパターニングして、図
１に示すように画素電極１１５を形成する。

【００６０】以上でアクティブマトリクス基板が完成す
る。そして、公知のセル組工程（配向膜形成、液晶注入
工程など）により、アクティブマトリクス基板と対向基
板をセル組みし、液晶パネルを製造する。

【００６１】本実施形態では画素電極１１５が絶縁膜１
１４と接する部分では、１対の透明導電膜（画素電極１
１５と透明導電膜１１３）を対向する電極に、絶縁膜１
１４を誘電体とする保持容量が形成される。本実施形態
の画素構造では、保持容量となる領域が画素内のほぼ全
域を占め、実質的に画像表示領域と同一の面積を確保す
ることができる。

【００６２】また、絶縁膜１１４をＣＶＤ法で成膜する
ことにより、コンタクトホール１１３ａの側部におい
て、絶縁膜１１４のみで透明導電膜１１３と画素電極１
１５とを絶縁分離することが可能になる。この結果、信
頼性、歩留まりを向上させることができる。

【００６３】［実施形態２］実施形態１において、保
持容量２２の容量の大きさをできるだけ大きくするに
は、絶縁膜１１４をできるだけ薄くするのが望ましい
が、絶縁膜１１４を薄くすることで、コンタクトホール
１１３ａ側部での絶縁膜１１４のステップカバレッジが
低下してしまう。

【００６４】本実施形態は実施形態１の変形例であり、
絶縁膜１１４のステップカバレッジを補って、画素電極
１１５と透明導電膜１１３とがショートすることをより
確実に防止する構成を説明する。

【００６５】以下、図８〜図１１を用いて本実施形態を
説明する。なお、図８〜図１１において、図１〜図７と
同じ符号は同じ構成要素を示す。

【００６６】図８は画素マトリクス回路の１画素の断面
図であり、図９は画素マトリクス回路の１画素の上面図
である。図８は、図９の鎖線Ｂ−Ｂ’による断面図であ
る。図８に示すように、画素電極２０２とドレイン電極
１０８とを接続するためのコンタクトホール２０１ａに
おいて、透明導電膜１１３の端部は絶縁膜２０１及び絶
縁膜１１４によって覆われている。

【００６７】図９に示すように、絶縁膜２０１は画素ご
とに分離して形成されている。絶縁膜２０１は、１μm
以上に達するコンタクトホールの側部を全て覆うことが
できるように、スピンコート法により成膜できる樹脂材
料で形成される。例えば、ＢＣＢ、アクリル（ポリメチ
ルメタクリレート）、ポリイミドなどを用いることがで
きる。

【００６８】２層の絶縁膜２０１と１１４により、透明
導電膜１１３と画素電極２０１とが絶縁されるため、よ
り確実にショートを防止できる。以下、図１０、図１１
を用いて、本実施形態の画素マトリクス回路の作製工程
を説明する。

【００６９】ます、実施形態１で説明した工程に従っ
て、図５（（Ａ））に示すプロセスを行う。図１０
（Ａ）が図５（Ａ）に対応する。

【００７０】次に、フォトレジストマスクを形成し、フ
ッ酸により酸化シリコンでなる絶縁膜１１４をエッチン
グして、コンタクトホール１１４ａを形成する。（図１
０（Ｂ））

【００７１】新たに、フォトレジストマスクを形成す
る。このマスクを用いて、ＣＦ₄、Ｏ ₂、Ｈｅ₂の混合
ガスによりＢＣＢでなる平坦化膜をドライエッチングし
て、コンタクトホール１１２ａを形成する。なお、実施
形態１と同様に、コンタクトホール１１４ａ、１１２ａ
を形成するためのフォトレジストマスクは同じにするこ
とができる。（図１０（Ｃ））

【００７２】基板１００全面に樹脂膜２０５を形成す
る。ここでは、アクリルをスピンコート法で形成する。
アクリルの厚さは絶縁膜１１４上において、０．５μm
となるようにする。（図１１（Ａ））

【００７３】次に、フォトレジストマスクを形成し、Ｃ
Ｆ₄、Ｏ₂、Ｈｅ₂の混合ガスにより、アクリルでなる
樹脂膜２０５をドライエッチングし、ほぼドレイン電極
１０８上以外の樹脂膜２０５を除去し、画素ごとに分断
された絶縁膜２０１を形成する。このとき同時に、絶縁
膜２０１にはコンタクトホール２０１ａが形成される。
コンタクトホール２０１ａは平坦化膜１１２のコンタク
トホール１１２ａの内側に形成されるため、コンタクト
部CO3 に形成された平坦化膜１１２、絶縁膜１１４のコ
ンタクトホールの側部を全て絶縁膜２０１で覆うことが
できる。（図１１（Ｂ））

【００７４】最後に、フォトレジストマスクを除去した
後、ＩＴＯ膜を厚さ１２０nmの厚さにスパッタ法で成膜
し、パターニングして、画素電極２０２を形成する。以
上により、画素マトリクス回路が完成する。（図８）

【００７５】本実施形態では、保持容量の誘電体（絶縁
膜１１４）とは別の絶縁膜２０１によって、画素電極２
０２と透明導電膜１１３とを絶縁することができる。こ
の構成のため、絶縁膜１１４の膜厚は任意に設定するこ
とが可能になり、透過率、保持容量の容量だけを考慮し
て設定することもできる。絶縁膜１１４の膜厚は１０〜
２００nmの間で任意に設計することができる。膜厚の下
限は絶縁膜１１４をＣＶＤで均一に成膜可能な厚さであ
り、また絶縁破壊を考慮すると、現状は１０nm程度であ
る。

【００７６】特に、透過率を向上させるために、絶縁膜
１１４と透明導電膜１１３の界面、絶縁膜１１４と画素
電極との界面で光が反射されないように、絶縁膜１１４
の膜厚を決定すればよい。絶縁膜１１４の厚さをｄ、屈
折率をｎ、光の波長をλとすると、この条件はｎｄ＝λ
／４で与えられる。

【００７７】［実施形態３］本実施形態も実施形態２
と同様実施形態１の変形例であり、保持容量の誘電体と
なる絶縁膜のステップカバレッジを補うための構成に関
する。図１２、図１３を用いて本実施形態を説明する。
なお、図１２、図１３において、図１〜図７と同じ符号
は同じ構成要素を示す。

【００７８】本実施形態では、ＢＣＢでなる平坦化膜１
１２上に透明導電膜１１３、絶縁膜２３２、画素電極２
３３が順次に積層されて形成されており、保持容量は透
明導電膜１１３、画素電極２３３を対向する電極対に、
絶縁膜２３２を誘電体とする。

【００７９】図１に示すように実施形態１では、保持容
量の誘電体となる絶縁膜１１４が透明導電膜１１３のコ
ンタクトホール１１３ａの側部に接しているが、本実施
形態では、図１２に示すように、保持容量の誘電体とな
る絶縁膜２３２は透明導電膜１１３の側部に直接接して
なく、この側部に接する絶縁膜２３１を別途形成する。

【００８０】この構成により、画素電極２３３とドレイ
ン電極１０８とを接続するためのコンタクトホールにお
いて、画素電極２３３と透明導電膜１１３とを絶縁膜２
３１と絶縁膜２３２とで絶縁できるため、ショートをよ
り確実に防止することができる。

【００８１】以下、図１３、図１４を用いて、本実施形
態の画素マトリクス回路の作製方法を説明する。

【００８２】まず、実施形態１の作製工程に従って、図
４（Ｃ）に示す工程までを行う。図１３（Ａ）は図４
（Ｃ）の断面図に対応する。

【００８３】次に、基板１００全体を覆って、ＰＥＣＶ
Ｄ法で、酸化シリコン膜２３５を成膜する。酸化シリコ
ン膜２３５の厚さは１０〜３００nm、ここでは１００nm
の厚さに成膜する。ＣＶＤ法で酸化シリコン膜２３５を
成膜したため、透明導電膜１１３のコンタクトホールの
側部１１３ｂは段差被覆性は良好になる。（図１３
（Ｂ））

【００８４】酸化シリコン膜２３５をパターニングし
て、ドレイン電極１０８上を覆う絶縁膜２３１を形成す
る。絶縁膜２３１のパターンは実施形態２の絶縁膜２０
１と同様であり、画素電極２３３ごとに分断されてい
る。（図１３（Ｃ））

【００８５】絶縁膜２３１、透明導電膜１１３を覆っ
て、基板１００全面に絶縁膜２３２を成膜する。ここで
は、厚さ１５０nmの酸化シリコン膜をＰＥＣＶＤ法で成
膜する。絶縁膜２３２は保持容量の誘電体として機能す
る。（図１４（Ａ））

【００８６】次に画素電極２３３とドレイン電極１０８
を接続するために、絶縁膜２３１及び２３２、平坦化膜
１１２にコンタクトホール２３１ａ、２３２ａ、１２１
ａを形成し、ドレイン電極１０８表面を露出させる。
（図１４（Ｂ））

【００８７】まず、フォトレジストマスクを形成し、フ
ッ酸を用いて絶縁膜２３１と２３２をエッチングして、
コンタクトホール２３１ａ、２３２ａを形成する。次
に、同じフォトレジストマスクを用いて、ＣＦ₄、
Ｏ₂、Ｈｅ₂の混合ガスにより平坦化膜１１２をエッチ
ングして、コンタクトホール１１２ａを形成する。

【００８８】最後に、ＩＴＯ膜を厚さ１２０nmの厚さに
スパッタ法で成膜し、パターニングして、画素電極２０
２を形成する。以上により、画素マトリクス回路が完成
する。（図１２）

【００８９】本実施形態も実施形態２と同様に、保持容
量の誘電体（絶縁膜２３２）とは別の絶縁膜２３１によ
って、画素電極２３３と透明導電膜１１３を絶縁するこ
とができるため、絶縁膜２３２の膜厚を１０〜２００nm
の間で任意に設定することが可能になる。

【００９０】［実施形態４］本実施形態は実施形態１の
変形例であり、薄膜トランジスタの半導体層を遮蔽する
遮光膜を形成した例である。

【００９１】図１５に本実施形態の画素マトリクス回路
（１画素分）の断面図を示す。図１５において図１と同
じ符号は同じ構成要素を示す。また、図１５において、
絶縁膜３０２が絶縁膜１１４に、画素電極３０３が画素
電極２０２に対応し、同じパターンで形成されている。

【００９２】遮光膜３０１はチタンや、クロム等の金属
膜で形成し、可視光域の光を全反射させる。遮光膜３０
１は薄膜トランジスタの半導体層１０３と交差するよう
に、透明導電膜１１３に接して形成されている。この構
成により、隣り合う画素電極３０３と３０３’の間から
侵入する光を反射して、薄膜トランジスタの光劣化を防
止している。

【００９３】以下、図１６を用いて本実施形態の画素マ
トリクス回路の作製工程を説明する。まず、実施形態1
の作製工程に従って、図４（Ｂ）に示す工程までを行
う。次に、透明導電膜１１３上に厚さ１００〜３００nm
のチタン膜をスパッタ法で成膜し、パターニングして遮
光膜３０１を形成する。ここではチタン膜の厚さは２０
０nmとする。（図１６（Ａ））

【００９４】次に、保持容量の誘電体となる絶縁膜３０
２を成膜する。ここでは、原料ガスはＨ₂ガスで希釈し
たＳｉＨ₄とＮＯ₂を用い、ＰＥＣＶＤ法により厚さ１
５０nmの窒化酸化シリコン膜を成膜する。絶縁膜３０２
をＣＶＤ法で成膜することにより、絶縁膜３０２によ
り、透明導電膜１１３のコンタクトホール１１３ａ及
び、遮光膜３０１をカバレッジ良く覆うことができる。
（図１６（Ｃ））

【００９５】次に、絶縁膜３０２、平坦化膜１１２にコ
ンタクト部Co3に対するコンタクトホール１１３ａを形
成し、ドレイン電極１０８の表面を露出する。そして、
スパッタ法で１５０nmのＩＴＯ膜を成膜し、パターニン
グして画素電極３０３を形成する。（図１５）

【００９６】［実施形態５］本実施形態は実施形態２
の変形例である。本実施形態も実施形態４と同様、薄膜
トランジスタの半導体層を覆う遮光膜を形成する例を示
す。

【００９７】図１７に本実施形態の画素マトリクス回路
の断面図を示す。図１７において図９と同じ符号は同じ
構成要素を示す。また、図１７において、絶縁膜３１２
が絶縁膜１１４に、絶縁膜３１３が絶縁膜２０１に、画
素電極３１４が画素電極２０２に対応し、同じパターン
で形成されている。

【００９８】以下、図１８を用いて、本実施形態の画素
マトリクス回路の作製工程を示す。

【００９９】まず、実施形態１の作製工程に従って、図
４（Ｃ）の構成を得る。そして、スパッタ法で厚さ２０
０nmのチタン膜を成膜し、パターニングして、遮光膜３
１１を形成する。

【０１００】次に、保持容量の誘電体となる絶縁膜３１
２を成膜する。ここでは、ＰＥＣＶＤ法で原料ガスにＨ
₂ガスで希釈したＳｉＨ₄とＮＯ₂を用いて、厚さ１５
０nmの酸化窒化シリコン膜を成膜する。絶縁膜３１２を
ＣＶＤ法で成膜することにより、絶縁膜３１２により、
透明導電膜１１３のコンタクトホール１１３ａ及び、遮
光膜３１１による段差（点線で囲む部分）をカバレッジ
良く覆うことができる。（図１８（Ｃ））

【０１０１】次に、実施形態２と同様に（図１０参
照）、フッ酸により絶縁膜３１２をエッチングして、コ
ンタクトホール１１４ａを形成し、更に平坦化膜１１２
をエッチングしてコンタクトホール１１２ａを形成し、
ドレイン電極１０８表面を露出させる。

【０１０２】実施形態２と同様に（図１１参照）、基板
１００全面に、アクリル膜をスピンコート法で形成し、
パターニングして、コンタクトホール３１３ａを有する
絶縁膜３１３を形成する。

【０１０３】最後に、ＩＴＯ膜を厚さ１２０nmの厚さに
スパッタ法で成膜し、パターニングして図１７に示すよ
うに画素電極３１４を形成する。以上により、画素マト
リクス回路が完成する。

【０１０４】［実施形態６］本実施形態も実施形態２
の変形例であり、薄膜トランジスタの半導体層を遮蔽す
る遮光膜を形成した例を示す。

【０１０５】図１９に本実施形態の画素マトリクス回路
の断面図を示す。図１９において図９と同じ符号は同じ
構成要素を示す。

【０１０６】実施形態４、５では保持容量の電極となる
透明導電膜上に形成したが、本実施形態では、遮光膜３
２１を透明導電膜と薄膜トランジスタの間に形成する。
ここでは平坦化膜の間に形成する。

【０１０７】平坦化膜３２２、平坦化３２３はＢＣＢで
成膜されている。平坦化膜３２２を成膜した後、遮光膜
３２１を形成し、この表面を覆って基板全面に平坦化膜
３２３を形成する。

【０１０８】実施形態５、６では遮光膜を反映した凹凸
が画素電極の表面に生ずるが、本実施形態では、遮光膜
３２１の凹凸は平坦化膜３２３により埋め流ことがで
き、ディスクリネーションを抑えることができる。

【０１０９】なお、本実施形態の構成を、実施形態２の
以外の実施形態１、３にも適用することができるのは言
うまでもない。

【０１１０】［実施形態７］本実施形態は実施形態１
の変形例である。保持容量の透明導電膜を成膜する前
に、平坦化膜表面にＣＶＤ法やスパッタ法で絶縁膜を成
膜したものである。図２０、図２１を用いて、本実施形
態を説明する。なお、図２０、図２１において、図１〜
図７と同じ符号は同じ構成要素を示す。

【０１１１】図２０に示すように、ＢＣＢでなる平坦化
膜１１４上には、ＣＶＤ法で成膜された酸化シリコンで
なる絶縁膜３３１が形成され、絶縁膜３３１上に透明導
電膜１１３と、誘電体となる絶縁膜１１４、画素電極１
１５とでなる保持容量が形成される。

【０１１２】無機材料でなる絶縁膜３３１を形成するこ
とで、透明導電膜１１３のパターンに用いられる薬液に
よって、樹脂膜が膨潤などの変質、変形を防止できる。
また、絶縁膜１１４をスパッタ法で成膜した場合、樹脂
でなる平坦化膜１１２がスパッタガスに含まれる酸素に
よってスパッタエッチングされることが防止できる。

【０１１３】誘電体となる絶縁膜１１４と透明導電膜１
１３の下地となる３３１はほぼ同じ組成の酸化シリコン
膜で形成されている。同じ組成となるようにすること
で、絶縁膜１１４と３３１にドレイン電極１０８に達す
るコンタクトホールを形成する際に、同じエッチング液
または同じエッチングガスに対して、エッチングレート
が等しくなるため、工程の制御が容易になる。以下、図
２１を用いて、本実施形態の画素マトリクス回路の作製
工程を説明する。

【０１１４】ます、実施形態１で説明した工程に従っ
て、ＢＣＢでなる平坦化膜１１２を形成する。（図４
（Ｂ）参照。）そして、平坦化膜１１２表面に接して、
酸化シリコン膜でなる絶縁膜３３１をＰＥＣＶＤ法で成
膜する。絶縁膜膜３３１の厚さは１０〜３００nm、ここ
では１００nmの厚さに成膜する。絶縁膜３３１上に実施
形態１と同様に、透明導電膜１１３、酸化シリコンでな
る絶縁膜１１３を成膜する。（図２０（Ａ））

【０１１５】ここでは、絶縁膜３３１と絶縁膜１１４を
同じ成膜条件で成膜して、フッ酸に対するエッチングレ
ートが同じになるようにする。原料ガスはＨ₂ガスで希
釈したＳｉＨ₄とＯ₂を用いる。また、酸化シリコンの
代わりに、原料ガスに、原料ガスはＨ₂ガスで希釈した
ＳｉＨ₄とＮＯ₂を用いて、窒化酸化シリコン膜、窒化
シリコン膜を成膜しても良い。

【０１１６】次に画素電極２３３とドレイン電極１０８
を接続するために、絶縁膜１１４、３３１にコンタクト
ホール１１４ａ、３３１ａを形成する。フォトレジスト
マスクを形成し、フッ酸を用いて絶縁膜１１４と３３１
をエッチングして、コンタクトホール１１４ａ、３３１
ａを形成する。（図２０（Ｂ））

【０１１７】次に、コンタクトホール１１４ａ、３３１
ａの形成に用いたフォトレジストマスクを用いて、ＣＦ
₄、Ｏ₂、Ｈｅ₂の混合ガスにより平坦化膜１１２をエ
ッチングして、コンタクトホール１１２ａを形成する。
（図２０（Ｃ））

【０１１８】フォトレジストマスクを除去した後、ＩＴ
Ｏ膜を厚さ１２０nmの厚さにスパッタ法で成膜し、パタ
ーニングして、画素電極２０２を形成する。以上によ
り、画素マトリクス回路が完成する。（図２０）

【０１１９】本実施形態は実施形態１以外の実施形態２
〜６にも適用できるのはいうまでもなく、保持容量の電
極となる透明導電膜を成膜する前に平坦化膜表面に保持
容量となる誘電体と同じ絶縁膜を成膜すればよい。

【０１２０】［実施形態８］本実施形態は実施形態５
の変形例であり、積層構造は実施形態５と同様である
が、上面パターンを変形した例である。

【０１２１】図２２は、本実施形態の画素マトリクス回
路の上面図を示す。また、図２３は図２２の鎖線Ｚ−
Ｚ’に沿った断面図である。図２４〜図２６は作製工程
を示す上面図である。図２２では図面が煩雑になるのを
避けるために、保護膜など一部構成要素を省略し、積層
状態と各部材のパターンが同時に分かるようにした。

【０１２２】作製工程は実施形態２や５と同様である。
ここでは、ガラス基板の代わりに、石英基板を使用し
た。薄膜トランジスタを特願平９−５５６３３号、特願
平９−１６５２１６号、特願平９−２１２４２８号に記
載の方法で作製する。即ち半導体層４０１を本出願人が
ＣＧＳ（Continuous Grain Silicon）と呼ぶ（月刊FPDI
ntelligence１９９８年７月号９８−１０２頁参
照）、粒界にほとんど不対結合がない、優れた結晶粒の
連続性を有する結晶性シリコンで形成した。

【０１２３】図２４に示すように、半導体層４０１は図
示しないゲート絶縁膜を介してゲート配線４０２と交差
している。ここでは、ゲート絶縁膜は半導体層４０１の
熱酸化膜と、ＣＶＤ法で成膜された窒化酸化シリコンの
２層構造となっている。ゲート配線４０２は陽極酸化物
で被覆されたアルミニウムでなる。

【０１２４】半導体層４０１を屈曲させることにより、
トリプルゲート構造の薄膜トランジスタを形成する。ゲ
ート配線４０２を分岐させてマルチゲート構造とするこ
とも可能であるが、本実施形態のようにゲート配線４０
２を直線状に、半導体層４０３を屈曲させるすることに
より、マスク合わせのアライメントが容易であり、また
開口率を高くすることができる。

【０１２５】次に、ゲート配線４０２を覆って、酸化シ
リコンでなる層間絶縁膜４０３を形成する。コンタクト
部Co4 、Co5 において半導体層４０１に達するコンタク
トホールを層間絶縁膜４０３に形成し、ソース配線４０
４、ドレイン電極４０５を形成する。（図２４）

【０１２６】次に、石英基板全面を覆って、ＰＥＣＶＤ
法で厚さ３３０nmの窒化シリコン膜を成膜し、パターニ
ングして保護膜４０６を形成する。このパターニングで
は、図２５に示すように、窒化シリコン膜はドレイン電
極４０５上のコンタクト部Co6だけでなく、画素電極４
１３と重なる部分をできるだけ除去した。即ち、透過率
を向上させるために、薄膜トランジスタを覆っている部
分を除いて、表示部に存在する窒化膜をできるだけ除去
した。

【０１２７】この保護膜４０６の構造を実施形態１〜６
に適用することは容易である。

【０１２８】次に、図２６に示すように、石英基板全面
にＢＣＢでなる平坦化膜４０７を形成する。平坦化膜４
０７上に厚さ２００nmのチタン膜を成膜し、パターニン
グして遮光膜４０８を形成する。遮光膜４０８は薄膜ト
ランジスタごと（画素ごと）に分断されて形成されて、
ソース配線４０２とドレイン電極４０５の隙間に重なっ
て形成した。この隙間で露出している半導体層４０２と
遮光膜４０８が交差するため、半導体層４０２に光が照
射されることが防止できる。

【０１２９】次に、遮光膜４０８を覆って、基板全面に
ＢＣＢ膜でなる平坦化膜４０９を形成する。平坦化膜４
０９に接して、厚さ１１５nmのＩＴＯ膜を透明導電膜４
０９として基板全面にスパッタ法で成膜した。そして、
図２７に示すように、透明導電膜４１０に平坦化膜４０
９に達するコンタクトホール４１０ａを形成する。この
コンタクトホール４１０ａは、保護膜４０６に形成され
たコンタクトホール４０６ａと同じ位置、同じ大きさに
形成されるようにした。

【０１３０】基板全面に、ＰＥＣＶＤ法で保持容量の誘
電体となる絶縁膜４１１を形成する。ここでは絶縁膜４
１１として厚さ１５０nmの酸化シリコン膜を形成する。
（図２３参照）

【０１３１】同じフォトレジストマスクを用いて、絶縁
膜４１１及び平坦化膜４０７、４０９にコンタクトホー
ルを形成し、コンタクト部Co6においてドレイン電極４
０５を露出させる。

【０１３２】次に、基板全面にアクリル膜をスピンコー
ト法で成膜し、図２２に示すようにパターニングして絶
縁膜４１２を形成する。絶縁膜４１２には、コンタクト
部Co6において、ドレイン電極４０５に達するコンタク
トホールが形成されていおり、またトランジスタごとに
分離されており、ほぼドレイン電極４０５を覆ってい
る。

【０１３３】最後に、スパッタ法でＩＴＯ膜を厚さ１１
０nmに成膜し、パターニングして画素電極４１３を形成
する。画素電極４１３はコンタクト部Co6においてドレ
イン電極４０５に接続されている。以上で画素マトリク
ス回路が完成する。

【０１３４】上述したように、本出願人がＣＧＳと呼ぶ
結晶性シリコンで半導体層４０１を形成したため、同じ
石英基板上に画素マトリクス回路と同時に作製されるゲ
ートドライバ回路、及びソースドライバ回路も高性能に
することができ、高周波数のクロック信号を処理するこ
とが可能であり、さらにプリチャージ回路も薄膜トラン
ジスタで同じ石英基板上に作製することができた。

【０１３５】本実施形態の画素構造は、実施形態５だけ
でなく、他の実施形態に適用できることは明らかであ
る。例えば、実施形態１に適用すると場合には絶縁膜４
１２を省略した構成になり、実施形態３に適用する場合
には、絶縁膜２３１のパターン形状は絶縁膜４１２と同
様とすればよい。また、実施形態４、５に対応する場合
には、遮光膜４０８と透明導電膜４１０との積層順序を
変更することで、容易に行える。

【０１３６】［実施形態９］本実施形態は実施形態８
の変形例であり、絶縁膜４１２のパターンを変形した。

【０１３７】図２２、図２３に示すように、実施形態８
では隣接する画素電極４１３の間には、アクリルでなる
絶縁膜４１２と、酸化シリコンでなる絶縁膜４１３が露
出する。

【０１３８】これは画素電極を形成するために除去され
る部分のＩＴＯ膜の下地が、アクリルと酸化シリコンと
いう材料の異なる膜になっていることを示している。こ
のため、アクリル上と酸化シリコン上とで、ＩＴＯ膜の
エッチングレートが大きく異なるという問題点が発生す
ることがあった。

【０１３９】本実施形態はこの問題点を解消するため、
アクリルでなる絶縁膜４１２のパターンを変形し、図２
８に示すように、エッチングされる部分のＩＴＯ膜の下
地をアクリルでなる絶縁膜５０１に統一した。なお、図
２８において、図２２と同じ符号は同じ構成要素を示
す。

【０１４０】このため、絶縁膜４２１はドレイン電極４
０５だけでなく、ゲート配線４０２、ソース配線４０４
をも覆って形成され、画素マトリクス回路で一体にな
る。

【０１４１】また実施形態１、３では、除去される部分
のＩＴＯ膜の下地は保持容量の誘電体となる絶縁膜１１
３、２３２だけであるので、上記の問題点は解消されて
いる。

【０１４２】［実施形態１０］本実施形態は、本発明を
電子機器に応用した例である。本実施形態の電子機器
は、実施形態１〜９において説明したアクティブマトリ
クス基板を用いた液晶表示装置を搭載している。この様
な電子機器としては、ビデオカメラ、スチルカメラ、プ
ロジェクター、プロジェクションＴＶ、ヘッドマウント
ディスプレイ、カーナビゲーションシステム、パーソナ
ルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話、電子書籍等）などが挙げられる。それら
の一例を図２９に示す。

【０１４３】図２９（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本発明を表示装置２００４に適用する
ことができる。

【０１４４】図２９（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明を表示装置２１０２に適用す
ることができる。

【０１４５】図２９（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本発明は表示装置２２０
５等に適用できる。

【０１４６】図２９（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示装置２３０２、アーム部２３
０３で構成される。本発明は表示装置２３０２に適用す
ることができる。

【０１４７】図２９（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１４８】図２９（Ｆ）は携帯書籍（電子書籍）であ
り、本体２５０１、表示装置２５０２、２５０３、記憶
媒体２５０４、操作スイッチ２５０５で構成される。本
発明は表示装置２５０２、２５０３に適用することがで
きる。

【０１４９】以上の様に、本発明の適用範囲は極めて広
く、液晶表示装置を画面に用いたあらゆる分野の電子機
器（半導体装置）に適用することが可能である。

【０１５０】

【発明の効果】本発明によって、従来の画素電極と透明
導電膜を電極対に用いた保持容量において、画素電極と
透明導電膜がショートすることを防止できるため、歩留
まりが向上され、また信頼性の高い半導体装置を作製す
ることが可能になった。

【図面の簡単な説明】

【図１】画素マトリクス回路の断面図。（実施形態
１）

【図２】画素マトリクス回路の上面図。（実施形態
１）

【図３】画素マトリクス回路の作製工程を説明するた
めの断面図。（実施形態１）

【図４】画素マトリクス回路の作製工程を説明するた
めの断面図。（実施形態１）

【図５】画素マトリクス回路の作製工程を説明するた
めの断面図。（実施形態１）

【図６】液晶表示装置の１画素の等価回路。（実施形態
１）

【図７】アクティブマトリクス型液晶表示装置の概略の
構成図。（実施形態１）

【図８】画素マトリクス回路の断面図。（実施形態
２）

【図９】画素マトリクス回路の上面図。（実施形態
２）

【図１０】画素マトリクス回路の作製工程を説明する
ための断面図。（実施形態２）

【図１１】画素マトリクス回路の作製工程を説明する
ための断面図。（実施形態２）

【図１２】画素マトリクス回路の断面図。（実施形
態３）

【図１３】画素マトリクス回路の作製工程を説明する
ための断面図。（実施形態３）

【図１４】画素マトリクス回路の続く作製工程を説明
するための断面図。（実施形態３）

【図１５】画素マトリクス回路の断面図。（実施形
態４）

【図１６】画素マトリクス回路の作製工程を説明する
ための断面図。（実施形態４）

【図１７】画素マトリクス回路の断面図。（実施形
態５）

【図１８】画素マトリクス回路の作製工程を説明する
ための断面図。（実施形態５）

【図１９】画素マトリクス回路の断面図。（実施形態
６）

【図２０】画素マトリクス回路の断面図。（実施形態
７）

【図２１】画素マトリクス回路の作製工程を説明する
ための断面図。（実施形態７）

【図２２】画素マトリクス回路の上面図。（実施形態
８）

【図２３】図２２の鎖線Ｚ−Ｚ’に沿った断面図。
（実施形態８）

【図２４】画素マトリクス回路の作製工程を説明するた
めの断面図。（実施形態８）

【図２５】画素マトリクス回路の作製工程を説明するた
めの断面図。（実施形態８）

【図２６】画素マトリクス回路の作製工程を説明するた
めの断面図。（実施形態８）

【図２７】画素マトリクス回路の作製工程を説明するた
めの断面図。（実施形態８）

【図２８】画素マトリクス回路の上面図。（実施形態
９）

【図２９】電子機器の一例を示す図。

【図３０】従来の画素マトリクス回路の断面図。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA26 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB58 JB63 JB69 KA04 KA07 KA16 KA18 KB22 KB24 MA07 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA23 MA29 MA30 MA33 MA35 MA37 MA41 NA16 NA22 NA25 NA27 PA06 QA07

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタに接続された画素電極
と、前記薄膜トランジスタを覆う樹脂膜と、前記樹脂膜上の透明導電膜、該透明導電膜に接する絶縁
膜と、該絶縁膜に接する前記画素電極とを有する保持容
量と、前記画素電極と前記薄膜トランジスタを接続するための
前記透明導電膜に形成されたコンタクトホールと、を有
し、前記絶縁膜は前記透明導電膜のコンタクトホールの側部
を覆い、かつ前記樹脂膜に接していることを特徴とする
半導体装置。
【請求項２】請求項１において、前記絶縁膜は化学気
相法で成膜された膜であることを特徴とする半導体装
置。
【請求項３】請求項１又２において、前記樹脂膜はベ
ンゾシクロブテンであることを特徴とする半導体装置。
【請求項４】薄膜トランジスタに接続された画素電極
と、前記薄膜トランジスタを覆う第1の樹脂膜と、前記第１の樹脂膜上の透明導電膜と、該透明導電膜に接
する絶縁膜と、該絶縁膜に接する前記画素電極とを有す
る保持容量と、前記画素電極と前記薄膜トランジスタを接続するための
前記透明導電膜、前記絶縁膜、前記第１の樹脂膜それぞ
れに形成されたコンタクトホールと、前記絶縁膜、前記第１の樹脂膜のコンタクトホールの側
面を覆う第２の樹脂膜と、を有し、前記絶縁膜は前記透明導電膜のコンタクトホールの側部
を覆い、かつ前記第１の樹脂膜に接していることを特徴
とする半導体装置。
【請求項５】請求項４において、前記絶縁膜は化学気
相法で成膜された膜であることを特徴とする半導体装
置。
【請求項６】請求項４又５において、前記第1の樹脂
膜はベンゾシクロブテンであることを特徴とする半導体
装置。
【請求項７】請求項４〜６のいずれか１項において、
前記第２の樹脂膜はベンゾシクロブテン、アクリル又は
ポリイミドであることを特徴とする半導体装置。
【請求項８】薄膜トランジスタに接続された画素電極
と、前記薄膜トランジスタを覆う樹脂膜と、前記樹脂膜上の透明導電膜と、該透明導電膜に接する第
１の絶縁膜と、前記第１の絶縁膜に接する前記画素電極
とを有する保持容量と、前記画素電極と前記薄膜トランジスタを接続するための
前記透明導電膜に形成されたコンタクトホールと、前記透明導電膜のコンタクトホールの側部を覆い、かつ
前記樹脂膜及び前記第１の絶縁膜に接する第２の絶縁膜
と、を有することを特徴とする半導体装置。
【請求項９】請求項８において、前記第１の絶縁膜は
化学気相法で成膜された膜であることを特徴とする半導
体装置。
【請求項１０】請求項８又は９において、前記第２の
絶縁膜は化学気相法で成膜された膜であることを特徴と
する半導体装置。
【請求項１１】請求項８〜１０のいずれか１項におい
て、前記樹脂膜はベンゾシクロブテンで形成されている
ことを特徴とする半導体装置。
【請求項１２】請求項１〜１１のいずれか１項におい
て、前記薄膜トランジスタの半導体層と交差する遮光膜
を有することを特徴とする半導体装置。
【請求項１３】請求項１〜１２のいずれか１項に記載
の半導体装置は、アクティブマトリクス型液晶表示装置
のアクティブマトリクス基板である。
【請求項１４】請求項１〜１２のいずれか１項に記載
の半導体装置は、アクティブマトリクス型液晶表示装置
である。
【請求項１５】請求項１〜１２のいずれか１項に記載
の半導体装置は、ビデオカメラ、デジタルカメラ、プロ
ジェクタ、ゴーグル型表示装置、カーナビゲーションシ
ステム、パーソナルコンピュータ又は携帯型情報端末で
ある。