JP2000268072A - 半導体装置、該半導体装置の自動配線方法及び自動配線プログラムを記録した記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 太幅配線を所定のクリアランス溝で分割した
細幅配線設計を、交差領域も含め、簡便に行う。 【解決手段】 配線幅許容値及び隣接配線間のクリアラ
ンス下限値に基づき、Ｌ字型に直交する２本の太幅配線
について、細幅配線の本数と線幅、隣接細幅配線間のク
リアランス溝の個数と幅とを算出し、この算出結果に基
づいて、前記２本の配線の仮想幅を求め、次に、交差点
へ到った配線長を互いの仮想幅の１／２だけ伸張し、該
伸張した２本の配線、前記細幅配線の本数と線幅、隣接
細幅配線間のクリアランス溝の個数と幅に基づき、前記
太幅配線を細幅配線に分割束化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置、該
半導体装置の自動配線方法及び自動配線プログラムを記
録したコンピュータ読み取り可能な記録媒体に関する。

【０００２】

【従来の技術】ＬＳＩプロセスの微細化技術の進展に伴
い多層配線構造が採用された超高集積化された半導体装
置が登場してきている。配線の多層化は，配線面積を実
質的に減少させ，配線レイアウトの自由度を増加させる
と共に、チップの増大化を防止し，平均配線長を短くし
て配線抵抗による動作速度の遅延を抑制する。多層配線
構造を実現する上で重要な技術の１つに配線の平坦化技
術がある。多層配線構造においては、上下の配線の層間
に層間絶縁膜を形成する必要があるが、この層間絶縁膜
には、下層配線パターンにより生ずる凹凸が存在する。
この凹凸は、ステップカバレージ（段差被覆性）不良を
発生させ、配線の断線不良に至る場合もある。また、上
層の配線パターン作成のフォトリソグラフィ工程におけ
る露光マージンを確保するためにも、この層間絶縁膜は
極力平坦であることが望まれる。

【０００３】この層間絶縁膜の平坦化の一般的手法とし
て、ＨＤＰ（High Density Plasma,高密度プラズマ）法
によって形成した層間絶縁膜の表面段差の高い部分を、
ＣＭＰ(Chemical Mechanical Polishing,化学的機械研
磨）法により研磨する方法が用いられている。ここで、
ＨＤＰ法とは、マイクロ波と高磁場により、高密度プラ
ズマを発生させるイオン源を用いて反応性ガスを分解
し、低温で膜厚を形成するＣＶＤ法である。また、ＣＭ
Ｐ法とは、化学研磨と機械研磨を組み合わせた方法であ
って、エッチング能力を持った化学研磨剤と共に、研磨
布を用いて研磨処理をする方法である。しかしながら、
上記のようなＨＤＰ法により形成した層間絶縁膜の膜厚
及び形状は配線の幅によって異なってくることが知られ
ている。例えば、電源供給，又はグランド線等の2μｍ
程度の太幅配線で、配線の高さ（膜厚）が１μｍ程度の
断面を有する配線構造（図１４（ａ））であると、ＣＭ
Ｐ研磨工程（図１４（ｂ））後においてもこの太幅配線
の上部領域においては層間絶縁膜の段差が数千オングス
トローム残ってしまうことが知られている（図１４
（ｃ））。この場合、半導体装置全体での段差量である
グローバル段差は極めて大きくなり、研磨にて削り取る
べき絶縁膜の量が多量になり、ＣＭＰ研磨工程に長時間
が必要であるという問題があった。

【０００４】グローバル段差を削減するには、配線幅の
広い配線部にクリアランス溝を設け、配線幅を細分化す
ると、削り取るべき絶縁膜面も分割され、ＣＭＰ研磨工
程の時間短縮が図れることが知られている。これら配線
設計方法の技術として、例えば、特開平０９―１６２１
８８号公報に記載の方法が知られている。同公報に記載
の半導体装置の設計方法は、所定幅にパターニングされ
た配線に所定形状の多数のクリアランス溝を形成し、そ
れを覆うようにして層間絶縁膜を形成しており、配線が
存在する上部領域の層間絶縁膜には小さな凸部が形成さ
れるのみであり、クリアランス溝の上部領域の層間絶縁
膜はほぼ平坦になり、ＣＭＰ研磨工程における削り取り
量であるＣＭＰ研磨量が格段に少なく、ＣＭＰ研磨工程
後においてグローバル段差が著しく小さくなり、ステッ
プカバレージ（段差被覆性）も良好で、上層のパターン
を作成する際のフォトリソグラフィ工程において必要と
されるＤＯＦ（焦点深度）が小さくて済み、露光マージ
ンを大きく取れるというものである。

【０００５】

【発明が解決しようとする課題】しかしながら、上記公
報記載の従来方法にあっては、配線の長さ方向に延びた
スリット形状のクリアランス溝や矩形の非配線凹部の提
案はあるが、複数の直線状の配線が交差する個所につい
ての考慮がなされていないという問題があった。したが
って、交差する２本の配線の配線パターンを設計する際
には、交差領域では非配線凹部を形成しない、又は、配
線及びクリアランス溝の一本づつを設計する必要があ
り、前者にあっては交差領域での上部における層間絶縁
膜の研磨量を削減できないという問題があり、後者にあ
っては、設計工数の増大もしくは自動設計ができないと
いう問題があった。また、例えば、図１５に示すように
配線パターンを形成しても，クリアランス溝により配線
パターンが分割された１４、１５，１６，１７の各配線
は本来同一配線パターンであるので，いずれか他の箇所
でこれらの分割された配線を電気的に接続する束化の処
理が必要があった。

【０００６】この発明は、上述の事情に鑑みてなされた
ものであって、配線同士の交差部分にて配線幅が一致し
ていると共に、所望するパラメータ、デザインルールを
満足する分割束化された細幅配線を、交差領域も含めて
備える半導体装置、該半導体装置の自動配線方法及び自
動配線プログラムを記録したコンピュータ読み取り可能
な記録媒体を提供することができる。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、太幅配線を複数の細幅配線
に分割束化して配線処理を行う半導体装置の自動配線方
法に係り、前記太幅配線同士がＬ字型に交差する交差領
域において、該交差領域の交差点へ到った配線の配線長
を他方の仮想的な配線幅の１／２幅分だけ伸張する処理
を両配線に対して行うか、Ｔ字型に交差する交差領域に
おいて、寸止まり側配線の配線長を他方の仮想的な配線
幅の１／２幅分だけ伸張する処理を行うか、少なくとも
どちらか一方を行うステップと、前記太幅配線を細幅配
線に分割して、該細幅配線間にクリアランス溝を設ける
分割束化ステップとを有することを特徴としている。

【０００８】また、請求項２記載の発明は、請求項１記
載の半導体装置の自動配線方法に係り、前記分割束化ス
テップは、前記細幅配線の各幅の合計値が当該分割化前
の前記太幅配線に予め設定された電流密度の設計値を満
たすように分割束化計算することを特徴としている。

【０００９】また、請求項３記載の発明は、太幅配線を
複数の細幅配線に分割束化して配線処理を行う半導体の
自動配線方法に係り、配線幅の上限値を規定した配線幅
許容値及びスペーシングルール違反を回避する観点から
隣接細幅配線間のクリアランスの下限値を規定したクリ
アランス許容下限値を設定し、設定された前記配線幅許
容値に基づいて、前記太幅配線を抽出した後、抽出され
た各太幅配線について、設定された前記配線幅の許容上
限値と前記クリアランス許容下限値とに基づいて、前記
細幅配線の本数とその線幅、隣接細幅配線間のクリアラ
ンス溝の個数とその幅とを算出し、該算出結果から、仮
想的な配線幅を求め、前記太幅配線同士がＬ字型に交差
する交差領域において、該交差領域の交差点へ到った各
配線の配線長を他方の仮想的な配線幅の１／２幅分だけ
伸張する処理を両配線に対して行い、前記細幅配線の本
数とその線幅、隣接細幅配線間のクリアランス溝の個数
と幅とに基づいて、前記太幅配線を複数の細幅配線に分
割束化する処理を含むことを特徴としている。

【００１０】また、請求項４記載の発明は、請求項３記
載の半導体装置の自動配線方法に係り、前記太幅配線同
士がＬ字型に交差する交差領域において、前記太幅配線
同士が異なる線幅を有することを特徴としている。

【００１１】また、請求項５記載の発明は、請求項３記
載の半導体装置の自動配線方法に係り、前記太幅配線同
士がＴ字型に交差する交差領域を有するときは、該交差
領域の交差点へ到った配線のうち、寸止まり側配線の配
線長を他方の仮想的な配線幅の１／２幅分だけ伸張する
処理を行い、前記細幅配線の本数とその線幅、隣接細幅
配線間のクリアランス溝の個数と幅とに基づいて、前記
太幅配線を複数の細幅配線に分割束化する処理を含むこ
とを特徴としている。

【００１２】また、請求項６記載の発明は、請求項５記
載の半導体装置の自動配線方法に係り、前記太幅配線同
士がＴ字型に交差する交差領域において、前記太幅配線
同士が異なる線幅を有することを特徴としている。

【００１３】また、請求項７記載の発明は、太幅配線を
複数の細幅配線に分割束化して配線処理を行う半導体の
自動配線プログラムを記録したコンピュータ読み取り可
能な記録媒体に係り、コンピュータに、配線幅の上限値
を規定した配線幅許容値及びスペーシングルール違反を
回避する観点から隣接細幅配線間のクリアランスの下限
値を規定したクリアランス許容下限値を設定させ、設定
された前記配線幅許容値に基づいて、前記太幅配線を抽
出させた後、抽出された各太幅配線について、設定され
た前記配線幅の許容上限値と前記クリアランス許容下限
値とに基づいて、前記細幅配線の本数とその線幅、隣接
細幅配線間のクリアランス溝の個数とその幅とを算出さ
せ、該算出結果から、仮想的な配線幅を求めさせ、前記
太幅配線同士がＬ字型に交差する交差領域において、該
交差領域の交差点へ到った配線の配線長を他方の仮想的
な配線幅の１／２幅分だけ伸張する処理を両配線に対し
て行わさせ、前記太幅配線同士がＴ字型に交差する交差
領域において、該交差領域の交差点へ到った配線のう
ち、寸止まり側配線の配線長を他方の仮想的な配線幅の
１／２幅分だけ伸張する処理を行わさせ、前記細幅配線
の本数とその線幅、隣接細幅配線間のクリアランス溝の
個数と幅とに基づいて、前記太幅配線を複数の細幅配線
に分割束化させるプログラムを含むことを特徴としてい
る。

【００１４】また、請求項８記載の発明は、太幅配線が
複数の細幅配線に分割束化されて配線される半導体装置
に係り、前記細幅配線同士がＬ字型、Ｔ字型又は十字型
に直交する交差領域は、格子形状の配線部と複数の矩形
形状の非配線凹部とからなり、前記細幅配線が前記交差
領域で束化されていることを特徴としている。

【００１５】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行なう。 ◇第１実施例 図１は、この発明の第１実施例である自動配線装置の電
気的構成の概略を示すブロック図、図２は、同自動配線
装置によって作成される配線経路の特徴を模式的に示す
部分的配線図、図３、図４は、同実施例の動作（自動配
線処理）を説明するためのフローチャート、図５乃至図
８は、同実施例の動作を説明するための図であり、図
７、図８は図６のサークルＡの領域を拡大して示す図で
ある。この例の自動配線装置１１は、半導体集積回路の
配線経路を自動設計する装置に係り、図１に示すよう
に、パラメータ、デザインルール、各種図形情報を格納
したライブラリ５と、この例の自動配線（レイアウト）
プログラムを記録した記録媒体６と、上記自動配線プロ
グラムの制御により、この例の自動配線処理を実行する
演算処理装置（コンピュータ本体）７と、この演算処理
装置７の作業領域が設定されるワーキングエリアと、処
理に必要な各種データ及び処理結果が記録されるデータ
エリアとを備える記憶装置８と、演算処理装置７によっ
て作成された詳細配線図等のアートワークデータを表示
する表示装置９と、キーボードやマウス等の入力装置１
０とから概略構成されている。上記記録媒体６は、磁気
ディスク、半導体メモリ、光メモリその他の記録媒体で
あってよい。

【００１６】次に、図１乃至図８を参照して、この例の
動作について説明する。始めに、回路設計者は、図３に
示すように、ステップＳＰ１で、ライブラリ５に準備さ
れた、フリップフロップ等のプリミティブブロックや乗
算器等のマクロブロック等のブロック図形情報や端子図
形情報等を使用して、ＣＡＤによる回路設計を行う。な
お、上述のブロック図形や端子図形は、例えば、「層」、
「左下座標」、「右上座標」等のパラメータにより、その大
きさ形状位置等が特定された矩形図形又はその集合から
構成されている。次に、回路設計者は、表示装置９に画
面表示された回路図を見ながら、半導体チップの内部に
設定された内部領域を配線対象領域として、ネットリス
ト（端子間接続情報、配線幅情報）、下地情報（格子サ
イズ（配線トラック間隔）、配線層数等）及び配線禁止
情報等を作成し（ステップＳＰ２）、作成した上記各種
情報を記憶装置８に記憶する。

【００１７】次に、回路設計者は、表示装置９に半導体
チップの内部領域を画面表示させ、さらに、半導体チッ
プの内部領域内に、ステップＳＰ２で作成した下地情報
に基づいて、図５に示すように、格子Ｇ，Ｇ…（配線ト
ラックＴ，Ｔ…）を表示させ，ステップＳＰ２で作成し
たネットリスト、配線禁止情報を参照して、図６に示す
ように，マクロブロック１２、及びプリミティブブロッ
ク１３を，半導体チップの内部領域に配置すると共に
(ステップＳＰ３)，電源（Ｖｄｄ）ネット２０、グラン
ドネット２１やクロックネット等の太幅配線の最小コス
ト探索を行い、配線経路をレイアウト情報として記憶装
置８に記憶する(ステップＳＰ４)。

【００１８】次に、回路設計者は上記レイアウト情報を
画面表示させる。すべてのコーナー部の電源（Ｖｄｄ）
ネット２０・グランドネット２１は、記憶装置８に上記
作成されたレイアウト情報として記憶されており、例え
ば、図６におけるコーナー部Ａは、図７に示すように、
２本の互いに直交する配線セグメント１、２の中心線１
ｃ，２ｃがそれぞれ端点１ａ，Ｃ及び２ａ、Ｃで定義さ
れていて、端点Ｃは配線セグメント１、２で共有してい
る。さらに、回路設計者は、配線セグメント１の仮想配
線幅設定と配線セグメント１内にクリアランス溝設定を
行うために、上記コーナー部Ａ付近を表示させる(ステ
ップＳＰ５)。回路設計者が配線セグメント１を選択す
ると、演算処理部７は記録媒体６に格納されているプロ
グラムの指示により以下の処理を実行する。式（１）に
おけるクリアランス溝で分割された個々の細幅配線幅Ｗ
Ｃ１、配線セグメント高さＨは、ＣＭＰ研磨工程等から
満たすべき値が決まっており、演算処理装置７は、ライ
ブラリ５からこれらを読み出す。また、演算処理装置７
は、ライブラリ５に記憶されているパラメータ、デザイ
ンルールを読み出し、式（１）における配線セグメント
１の許容電流密度Ｉa、配線セグメント１を流れる最大
電流値Ｉｔを算出する。さらに、これらの値から式
（１）の演算を実行し、Ｍ１、すなわち、分割後の細幅
配線個数を算出する(ステップＳＰ６)。 Ｉa＝Ｉｔ÷（ＷＣ１×Ｍ１×Ｈ） （１） Ｉａ ：配線セグメント１の許容電流密度 Ｉｔ ：配線セグメント１を流れる最大電流値 ＷＣ１ ：クリアランス溝で分割された個々の細幅配線
幅 Ｍ１：分割後の細幅配線個数 Ｈ ：配線セグメント高さ 同様に、演算処理装置７は記録媒体６に格納されている
プログラムの指示により、前記ライブラリ５に記憶され
ているパラメータ、デザインルールを読み出し、クリア
ランスの溝幅ＷＳ１を算出する。クリアランス溝で分割
された個々の細幅配線幅ＷＣ１、分割後の細幅配線個数
Ｍ１は、既に上述の如く算出されており、演算処理装置
７は、式（２）の演算を実行することにより、図８に示
す、配線セグメント１の仮想配線幅Ｗ１１を算出する
(ステップＳＰ６)。 Ｗ１１＝ＷＣ１×Ｍ１＋Ｎ１×ＷＳ１ （２） Ｗ１１：配線セグメント１の仮想配線幅 Ｎ１ ：クリアランス溝個数 ＷＳ１：クリアランス溝の溝幅 同様に、回路設計者が配線セグメント２を選択すると、
演算処理装置７は、配線セグメント２内に設定するクリ
アランス溝の溝個数Ｎ２個（又は、分割後の細幅配線個
数Ｍ２）、図８に示す配線セグメント２の仮想配線幅Ｗ
１２を算出する(ステップＳＰ７)。

【００１９】次に、演算処理装置７は、記録媒体６に格
納されているプログラムの指示により、次の配線設計を
行う。中心線１ｃをポイントＣ側にＷ１２／２だけ延長
し、ポイントＣ１を設定する。同様に、中心線２ｃをポ
イントＣ側にＷ１１／２だけ延長し、ポイントＣ２を設
定する。１ａ―Ｃ１の中心線、Ｗ１１の仮想配線幅を持
った配線セグメント１、及び、１ｂ―Ｃ２の中心線、Ｗ
１２の仮想配線幅を持った配線セグメント２に基づき、
パターン外形を算出する(ステップＳＰ９)。パターン１
内に上述の如く算出したＮ１個の溝幅ＷＳ１のクリアラ
ンス溝をポイント１ａからＣ１の範囲に設定する(ステ
ップＳＰ１０)。同様に、パターン２内に上述の如く設
定したＮ２個の溝幅ＷＳ２のクリアランス溝をポイント
１ｂからＣ２の範囲に設定する(ステップＳＰ１１)。図
２は、本実施例で設計された半導体装置を模式的に示し
た図である。

【００２０】対象配線あたり、太幅配線同士がＬ字形に
交差しているすべての箇所で上記の手順を終えると自動
配線処理が終了する(ステップＳＰ１２)。このように、
この例の構成によれば、所望するパラメータ、デザイン
ルールを満足する分割束化された細幅配線を、交差領域
も含めて容易に設定することができ、自動配線設計によ
り設計工数削減を図ることができる。

【００２１】◇第２実施例 本実施例が、前述の第１実施例と異なる点は、２本の互
いに直交する配線セグメント３、４がＴ字型に交差する
交差領域が前述の第１実施例に対して追加された点であ
り、図６のサークルＢの領域がこれに該当する。本実施
例の電気的構成の概略を示すブロック図は第１実施例同
様に図１で示され、図９は、同自動配線装置によって作
成される配線経路の特徴を模式的に示す部分的配線図、
図１０、図１１は、同実施例の動作（自動配線処理）を
説明するためのフローチャート、図５、図６、図１２及
び図１３は、同実施例の動作を説明するための図であ
り、図１２、図１３は図６のサークルＢの領域を拡大し
て示す図であり、何れも、第１実施例に対する追加部分
を示している。次に、図１、図５、図６、図９乃至図１
３を参照して、この例の第１実施例に対する追加動作に
ついて説明する。図１０においてステップＳＱ１からＳ
Ｑ４の動作は前述の第１実施例のステップＳＰ１からＳ
Ｐ４の動作と全く同じである。次に、記憶装置８に記憶
されているレイアウト情報を表示させる。図６における
電源ネットの交差領域Ｂは、図１２に示すように配線セ
グメント３の中心線３ｃが端点３ａ，Ｃで定義されてい
る。回路設計者は、配線セグメント３の仮想配線幅設定
と配線セグメント３内にクリアランス溝設定を行うため
に、上記コーナー部Ｂ付近を表示させる(ステップＳＱ
５)。回路設計者が配線セグメント３を選択すると、演
算処理部７は記録媒体６に格納されているプログラムの
指示により以下の処理を実行する。まず、ライブラリ５
に記憶されているパラメータ、デザインルールを読み出
し、前記第１実施例同様に、配線セグメント３の分割後
の細幅配線個数Ｍ３算出する。同様に、演算処理装置７
は記録媒体６に格納されているプログラムの指示によ
り、前記ライブラリ５に記憶されているパラメータ、デ
ザインルールを読み出し、クリアランス溝の溝幅ＷＳ３
を算出する。クリアランス溝で分割された個々の細幅配
線幅ＷＣ３、分割後の細幅配線個数Ｍ３は、既に上述の
如く算出されており、演算処理装置７は、前述の第１実
施例同様に、図１３に示す配線セグメント３の仮想配線
幅Ｗ１３を算出する(ステップＳＱ６)。同様に、配線セ
グメント４を選択すると、演算処理装置７は、図１３に
示すように配線セグメント４内に設定するクリアランス
溝の溝個数Ｎ４個（又は、分割後の細幅配線個数Ｍ
４）、配線セグメント４の仮想配線幅Ｗ１４を算出する
(ステップＳＱ７)。

【００２２】次に、演算処理装置７は、記録媒体６に格
納されているプログラムの指示により、図１３に示すよ
うに、次の配線設計を行う。中心線３ｃをポイントＣ側
にＷ１４／２だけ延長し、ポイントＣ３を設定する。
(ステップＳＱ８)。３ａ−Ｃ３の中心線、Ｗ１３なる仮
想配線幅を持った配線セグメント３、Ｗ１４なる仮想配
線幅を持った配線セグメント４に基づき、パターン外形
を算出する(ステップＳＱ９)。配線セグメント３内に上
述の如く算出したＮ３個の溝幅ＷＳ３のクリアランス溝
をポイント３ａからＣ３の範囲に設定する(ステップＳ
Ｑ１０)。同様に、配線セグメント４内に上述の如く設
定したＮ４個の溝幅ＷＳ４のクリアランス溝を配線セグ
メント４の全長にわたって設定する(ステップＳＱ１
１)。対象配線あたり、太幅配線同士がＴ字型に交差し
ているすべての箇所で上記の手順を終えると自動配線処
理が終了する(ステップＳＱ１２)。このように、この例
の構成によれば、所望するパラメータ、デザインルール
を満足する分割束化された細幅配線を、交差領域も含め
て容易に設定することができ、自動配線設計により設計
工数削減を図ることができる。

【００２３】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、前述の実
施例においては直交する２本の配線は、Ｌ字型、又はＴ
字型に交差しているが、十字型に交わっても前述の実施
例から明らかなように、容易に自動設計可能である。ま
た、上述の実施例では、２つの交差する配線セグメント
幅は異なっているが、もちろん同一幅であってもよい。

【００２４】

【発明の効果】以上説明したように、この発明によれ
ば、直線部のみならず直交する交差部においても、パラ
メータ、デザインルールを満足する分割束化された細幅
配線を容易に設定することができ、設計工数削減を図る
ことができる。

【図面の簡単な説明】

【図１】この発明の第１実施例である半導体装置の自動
配線装置の電気的構成の概略を示すブロック図である。

【図２】同自動配線装置によって作成される配線経路の
特徴を模式的に示す部分的配線図である。

【図３】同実施例の動作（自動配線処理）を説明するた
めのフローチャートである。

【図４】同実施例の動作（自動配線処理）を説明するた
めのフローチャートである。

【図５】同実施例の動作説明に供される図で、配線トラ
ック、グリッドの配置状態を示す図である。

【図６】同実施例の動作説明に供される図で、マクロブ
ロック、プリミティブブロック、電源ネット、グランド
ネットの配置状態を示す図である。

【図７】図６のサークルＡの領域を拡大して示す図で、
配線セグメントの中心線を示す図である。

【図８】同実施例の動作説明に供される図で、仮想配線
幅及び細幅配線設定方法を説明する図である。

【図９】この発明の第２実施例である半導体装置の自動
配線方法によって作成される配線経路の特徴を模式的に
示す部分的配線図である。

【図１０】同実施例の動作（自動配線処理）を説明する
ためのフローチャートである。

【図１１】同実施例の動作（自動配線処理）を説明する
ためのフローチャートである。

【図１２】図６のサークルＢの領域を拡大して示す図
で、配線セグメントの中心線を示す図である。

【図１３】同実施例の動作説明に供される図で、仮想配
線幅及び細幅配線設定方法を説明する図である。

【図１４】従来の配線設計方法の処理手順により設計さ
れた半導体の断面形状を示す図である。

【図１５】従来の配線設計方法の処理手順により算出さ
れた配線経路を示す図である。

【符号の説明】

１，２，３，４ 配線セグメント ５ ライブラリ ６ 記録媒体 ７ 演算処理装置 ８ 記憶装置 ９ 表示装置 １０ 入力装置 １１ 自動配線装置 １２ マクロブロック １３ プリミティブブロック １４，１５，１６，１７ 従来技術により配線設計
をした場合のクリアランス溝 ２０ 電源ネット ２１ グランドネット Ｇ グリッド Ｔ 配線トラック

Claims (8)

【特許請求の範囲】
1. 【請求項１】 太幅配線を複数の細幅配線に分割束化し
   て配線処理を行う半導体装置の自動配線方法であって、 前記太幅配線同士がＬ字型に交差する交差領域におい
   て、該交差領域の交差点へ到った配線の配線長を他方の
   仮想的な配線幅の１／２幅分だけ伸張する処理を両配線
   に対して行うか、Ｔ字型に交差する交差領域において、
   寸止まり側配線の配線長を他方の仮想的な配線幅の１／
   ２幅分だけ伸張する処理を行うか、少なくともどちらか
   一方を行うステップと、 前記太幅配線を細幅配線に分割して、該細幅配線間にク
   リアランス溝を設ける分割束化ステップとを有すること
   を特徴とする半導体装置の自動配線方法。
2. 【請求項２】 前記分割束化ステップは、 前記細幅配線の各幅の合計値が当該分割化前の前記太幅
   配線に予め設定された電流密度の設計値を満たすように
   分割束化計算することを特徴とする請求項１記載の半導
   体装置の自動配線方法。
3. 【請求項３】 太幅配線を複数の細幅配線に分割束化し
   て配線処理を行う半導体の自動配線方法であって、 配線幅の上限値を規定した配線幅許容値及びスペーシン
   グルール違反を回避する観点から隣接細幅配線間のクリ
   アランスの下限値を規定したクリアランス許容下限値を
   設定し、 設定された前記配線幅許容値に基づいて、前記太幅配線
   を抽出した後、抽出された各太幅配線について、 設定された前記配線幅の許容上限値と前記クリアランス
   許容下限値とに基づいて、前記細幅配線の本数とその線
   幅、隣接細幅配線間のクリアランス溝の個数とその幅と
   を算出し、該算出結果から、仮想的な配線幅を求め、 前記太幅配線同士がＬ字型に交差する交差領域におい
   て、該交差領域の交差点へ到った各配線の配線長を他方
   の仮想的な配線幅の１／２幅分だけ伸張する処理を両配
   線に対して行い、 前記細幅配線の本数とその線幅、隣接細幅配線間のクリ
   アランス溝の個数と幅とに基づいて、前記太幅配線を複
   数の細幅配線に分割束化する処理を含むことを特徴とす
   る半導体装置の自動配線方法。
4. 【請求項４】 前記太幅配線同士がＬ字型に交差する交
   差領域において、前記太幅配線同士が異なる線幅を有す
   ることを特徴とする請求項３記載の半導体装置の自動配
   線方法。
5. 【請求項５】 前記太幅配線同士がＴ字型に交差する交
   差領域を有するときは、該交差領域の交差点へ到った配
   線のうち、寸止まり側配線の配線長を他方の仮想的な配
   線幅の１／２幅分だけ伸張する処理を行い、 前記細幅配線の本数とその線幅、隣接細幅配線間のクリ
   アランス溝の個数と幅とに基づいて、前記太幅配線を複
   数の細幅配線に分割束化する処理を含むことを特徴とす
   る請求項３記載の半導体装置の自動配線方法。
6. 【請求項６】 前記太幅配線同士がＴ字型に交差する交
   差領域において、前記太幅配線同士が異なる線幅を有す
   ることを特徴とする請求項５記載の半導体装置の自動配
   線方法。
7. 【請求項７】 太幅配線を複数の細幅配線に分割束化し
   て配線処理を行う半導体の自動配線プログラムを記録し
   たコンピュータ読み取り可能な記録媒体であって、 コンピュータに、 配線幅の上限値を規定した配線幅許容値及びスペーシン
   グルール違反を回避する観点から隣接細幅配線間のクリ
   アランスの下限値を規定したクリアランス許容下限値を
   設定させ、 設定された前記配線幅許容値に基づいて、前記太幅配線
   を抽出させた後、抽出された各太幅配線について、 設定された前記配線幅の許容上限値と前記クリアランス
   許容下限値とに基づいて、前記細幅配線の本数とその線
   幅、隣接細幅配線間のクリアランス溝の個数とその幅と
   を算出させ、該算出結果から、仮想的な配線幅を求めさ
   せ、 前記太幅配線同士がＬ字型に交差する交差領域におい
   て、該交差領域の交差点へ到った配線の配線長を他方の
   仮想的な配線幅の１／２幅分だけ伸張する処理を両配線
   に対して行わさせ、 前記太幅配線同士がＴ字型に交差する交差領域におい
   て、該交差領域の交差点へ到った配線のうち、寸止まり
   側配線の配線長を他方の仮想的な配線幅の１／２幅分だ
   け伸張する処理を行わさせ、 前記細幅配線の本数とその線幅、隣接細幅配線間のクリ
   アランス溝の個数と幅とに基づいて、前記太幅配線を複
   数の細幅配線に分割束化させるプログラムを含むことを
   特徴とする半導体装置の自動配線プログラムを記録した
   コンピュータ読み取り可能な記録媒体。
8. 【請求項８】 太幅配線が複数の細幅配線に分割束化さ
   れて配線される半導体装置であって、 前記細幅配線同士がＬ字型、Ｔ字型又は十字型に直交す
   る交差領域は、格子形状の配線部と複数の矩形形状の非
   配線凹部とからなり、前記細幅配線が前記交差領域で束
   化されていることを特徴とする半導体装置。