JP2000268989A

JP2000268989A - 放電灯点灯回路

Info

Publication number: JP2000268989A
Application number: JP11066746A
Authority: JP
Inventors: Masayasu Yamashita; 昌康山下; Jun Yabusaki; 純藪崎; Atsushi Toda; 敦之戸田
Original assignee: Koito Manufacturing Co Ltd
Current assignee: Koito Manufacturing Co Ltd
Priority date: 1999-03-12
Filing date: 1999-03-12
Publication date: 2000-09-29
Also published as: US6208089B1

Abstract

(57)【要約】【課題】放電灯の点灯回路においてその入出力条件
（電源変動や負荷状態）の変化の影響を受け難い点灯回
路を実現することで、放電灯の安定点灯及び点灯効率の
向上を図る。【解決手段】放電灯点灯回路１において、直流電圧変
換のためのスイッチング電源部（直流−直流コンバー
タ）３と、該コンバータを構成するスイッチング素子Ｓ
Ｗのオン／オフ制御を行うことでコンバータの出力電圧
を制御するための制御回路６を設ける。そして、スイッ
チング素子ＳＷについてそのオフ期間の長さを一定と
し、そのオン期間の長さを変化させることによって両期
間の比率を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流−直流コンバ
ータを備えた放電灯点灯回路において、該コンバータを
構成するスイッチング素子のオン／オフ制御に係る技術
に関する。

【０００２】

【従来の技術】メタルハライドランプ等の放電灯の点灯
回路においては、直流電源、スイッチング電源回路、直
流−交流変換回路、起動回路を備えたものが知られてお
り、ＤＣ−ＤＣコンバータ回路として構成されるスイッ
チング電源回路の制御方式としてＰＷＭ（パルス幅変
調）方式が知られている。

【０００３】つまり、この方式では、コンバータ回路内
のスイッチング素子に対する制御信号の周波数（所謂ス
イッチング周波数）が一定とされ、当該素子のオン／オ
フ比（あるいはデューティー比、デューティーサイク
ル）を可変制御することによって出力電圧を変化させる
ことができ、例えば、スイッチング素子のオン期間が長
くなればオフ期間が短くなるといった形態で制御が行わ
れる。

【０００４】

【発明が解決しようとする課題】ところで、従来の点灯
回路にあっては、スイッチング周波数の変動に対してス
イッチング素子のオフ期間が一定しないため、点灯回路
の電源電圧変動によって電源の利用効率が悪化したり、
あるいは放電灯の状態変化（管電圧の低下等）に対して
放電灯の点灯安定性を保証することが難しい（例えば、
放電灯の立ち消え等が生じる。）という問題がある。

【０００５】そこで、本発明は、放電灯の点灯回路にお
いてその入出力条件（電源変動や負荷状態）の変化の影
響を受け難い点灯回路を実現することで、放電灯の安定
点灯及び点灯効率の向上を図ることを課題とする。

【０００６】

【課題を解決するための手段】本発明は上記した課題を
解決するために、直流電圧変換のために直流−直流コン
バータの構成を有するスイッチング電源部と、該スイッ
チング電源部を構成するスイッチング素子のオン／オフ
制御を行うことで出力電圧を制御するための制御回路を
備えた放電灯点灯回路において、該制御回路が、スイッ
チング素子についてそのオフ期間の長さを一定とし、そ
のオン期間の長さを変化させることによって両期間の比
率を制御するように構成したものである。

【０００７】本発明によれば、スイッチング素子につい
てそのオフ期間の長さを一定とし、そのオン期間の長さ
を変化させてスイッチング制御を行っているので、オフ
期間の変動に起因する放電灯の点灯性や効率への影響を
排除することができる。

【０００８】

【発明の実施の形態】図１は本発明の基本構成を示すも
のであり、放電灯点灯回路１は、直流電源２、スイッチ
ング電源部３、直流−交流変換部４、起動回路５、制御
回路６を備えている。尚、放電灯点灯回路１の適用範囲
については、例えば、小型メタルハライドランプ等の車
輌用放電灯が挙げられるが、広汎に使用できることは勿
論である。

【０００９】スイッチング電源部３は、ＤＣ−ＤＣコン
バータとしての回路形態を有しており、例えば、図２
（Ａ）に概略的に示すように、直流電源２からの入力電
圧「Ｖin」に対してインダクタＬと、スイッチング素子
ＳＷ、そしてダイオードＤ、コンデンサＣを設けた構成
や、図２（Ｂ）に概略的に示すように直流電源２からの
入力電圧「Ｖin」に対してトランスＴ及びスイッチング
素子ＳＷ、そしてトランスＴの２次側にダイオードＤと
コンデンサＣを設けた構成が挙げられる。

【００１０】つまり、図２（Ａ）に示す例では、直流電
源入力端子と出力端子とを結ぶ正ラインＬＰ上にインダ
クタＬとダイオードＤが配置され、スイッチング素子Ｓ
ＷであるＮチャンネルＦＥＴのドレインがインダクタＬ
とダイオードＤ（のアノード）との間に接続され、ＦＥ
Ｔのソースが電流検出用抵抗Ｒを介して負ラインＬＮ
（あるいはグランドライン）に接続されており、出力段
に設けられたコンデンサＣの端子電圧が出力電圧「Ｖou
t」として取り出される構成となっている。

【００１１】また、図２（Ｂ）に示す例では、トランス
Ｔの１次巻線Ｔ１にスイッチング素子ＳＷであるＮチャ
ンネルＦＥＴが設けられており（そのソースには電流検
出用抵抗Ｒが接続されている。）、トランスＴの２次側
にはダイオードＤとコンデンサＣが配置され、該コンデ
ンサＣの端子電圧が出力電圧「Ｖout」として取り出さ
れる構成となっている。

【００１２】尚、いずれの場合についても、スイッチン
グ素子ＳＷに対して制御回路６からの制御信号（これを
「Ｓ６」と記す。）が供給されて当該素子のスイッチン
グ制御が行われる（ＦＥＴのゲートに制御信号が供給さ
れてそのオン／オフ状態が規定される。）ことで、スイ
ッチング電源部３の出力電圧値が可変制御される。

【００１３】直流−交流変換部４は直流電圧を交流電圧
に変換するためにスイッチング電源部３の後段に設けら
れており、例えば、複数対のスイッチング素子（ＦＥＴ
等）からなるフルブリッジ型の回路構成を有している。

【００１４】直流−交流変換部４の出力電圧は放電灯７
に供給されることになるが、放電灯の起動時には高電圧
の起動パルス（あるいは始動用パルス）を、直流−交流
変換部４の出力に重畳して放電灯に供給する必要があ
り、そのために直流−交流変換部４と放電灯７との間に
は起動回路５が設けられ、その出力端子８、９に放電灯
７が接続されるようになっている。

【００１５】制御回路６は、スイッチング電源部３と直
流−交流変換部４との間に設けられた出力電圧検出部１
０や出力電流検出部１１からの検出信号あるいは起動回
路５からの管電圧や管電流の検出信号に基づいて、直流
（ＤＣ）−直流（ＤＣ）コンバータ（スイッチング電源
部３）を構成するスイッチング素子ＳＷのオン／オフ制
御を行うことで当該コンバータの出力電圧を制御するた
めに設けられており、後述するように改良されたスイッ
チング制御方式が用いられる。つまり、制御回路６は上
記スイッチング素子ＳＷについてそのオフ期間の長さを
一定とし、そのオン期間の長さを変化させることによっ
て両期間の比率を制御する。

【００１６】図３は制御回路６の要部についての構成例
１２を示すものであり、制御電圧「ＶＣ」がコレクタ接
地のｐｎｐトランジスタ１３のベースに供給され、該ト
ランジスタ１３のエミッタ出力がコンパレータ１４のマ
イナス入力端子に供給される。尚、制御電圧ＶＣは放電
灯７の電力制御のための信号であり、放電灯の管電圧や
管電流の検出信号あるいはそれらの相当信号（例えば、
上記出力電圧検出部１０や出力電流検出部１１によって
得られる検出信号）に基づいて放電灯７の状態に応じた
点灯制御を行うための信号であり、既知の制御信号生成
回路（例えば、放電灯の管電圧−管電流特性図における
制御曲線に従って、放電灯初期には定格電力を越える過
大な電力を放電灯に供給した後、供給電力を徐々に低減
して定格電力での定電力制御へと移行させるための信号
を演算増幅器等を使って構成した回路（特開平４−１４
１９８８号公報等））により得ることができる。

【００１７】尚、本例ではこの制御電圧ＶＣが予め決め
られている所定電圧（上限電圧）を越えないように規制
しておくことでスイッチング素子ＳＷに流れる電流値を
制限している（制御電圧ＶＣの役割については後述す
る。）。

【００１８】スイッチング素子ＳＷに流れる電流を検出
する電流検出手段（図２の電流検出用抵抗Ｒを参照）に
よって得られる検出信号（これを「ＳＩ」と記す。）は
コレクタ接地のｐｎｐトランジスタ１５のベースに供給
され、該トランジスタのエミッタ出力がコンパレータ１
４のプラス入力端子に供給される。

【００１９】尚、上記トランジスタ１３、１５のエミッ
タはそれぞれの抵抗を介して電源端子ＶCCに接続され、
また、コンパレータ１４の出力端子はプルアップ抵抗を
介して電源端子ＶCCに接続されている。

【００２０】コンパレータ１４の出力信号は２入力ＯＲ
（論理和）ゲート１６の一方の入力端子に供給され、該
ＯＲゲート１６の他方の入力端子には後述する最大時間
設定部（３２）からの信号が供給されるようになってお
り、ＯＲゲート１６の出力信号はラッチ回路１７（ＲＳ
フリップフロップ等で構成される。）へのリセット（Ｒ
ＳＴ）信号として送出される。

【００２１】スイッチング素子ＳＷのオフ期間を規定す
るための回路部は、コンデンサ１８と、該コンデンサ１
８への充放電を司る部分とから構成されている。即ち、
ｐｎｐトランジスタ１９のエミッタ側には電流源２０が
設けられ、該トランジスタ１９のコレクタが抵抗２１を
介してコンデンサ１８に接続されており、電流源２０か
らトランジスタ１９を介してコンデンサ１８の充電が行
われる。

【００２２】また、ｐｎｐトランジスタ２２のエミッタ
がコンデンサ１８と抵抗２１との間に接続されており、
該トランジスタ２２のコレクタは電流源２３を介して接
地され、コンデンサ１８の放電はトランジスタ２２を介
して電流源２３に至る経路で行われる。尚、コンデンサ
１８に対して並列に設けられたツェナーダイオード２４
は、そのツェナー電圧ＶＺによりコンデンサ１８の最大
電圧を規定するために付設されている。

【００２３】これらトランジスタ１９、２２のベースに
はラッチ回路１７の出力信号が供給されるようになって
おり、当該出力信号は抵抗２５を介してトランジスタ２
２への制御信号とされるとともに、ＮＯＴ（論理否定）
ゲート２６及び抵抗２７を介してトランジスタ１９への
制御信号となる。

【００２４】コンデンサ１８及びトランジスタ１９の後
段に設けられたコンパレータ２８については、そのマイ
ナス入力端子がトランジスタ１９のコレクタに接続され
るとともに、そのプラス入力端子には基準電圧「Ｅ」の
定電圧源２９から電圧供給がなされる。そして、このコ
ンパレータ２８の出力信号はラッチ回路１７へのセット
（ＳＥＴ）信号となる。尚、抵抗３０（その抵抗値を
「Ｒ30」と記す。）はコンパレータ２８の出力端子とプ
ラス入力端子との間に介挿された抵抗であり、抵抗３１
（その抵抗値を「Ｒ31」と記す。）はコンパレータ２８
のプラス入力端子と定電圧源２９との間に介挿された抵
抗である。

【００２５】ラッチ回路１７の出力信号は、スイッチン
グ素子ＳＷへの制御信号（あるいは駆動信号）Ｓ６とし
て端子Ｔｏから出力されるとともに、最大時間設定部３
２にも供給される。

【００２６】この最大時間設定部３２は、スイッチング
素子ＳＷのオン期間（の長さ）についてその最大値を規
定するための手段として設けられた回路であり、その回
路構成例を図４に示す。

【００２７】本例では、３つのＤフリップフロップ３
３、３４、３５を用いて構成されており、各フリップフ
ロップのクロック入力端子（ＣＫ）には図示しないクロ
ック信号発生回路からのクロック信号「ＣＬＫ」がそれ
ぞれ供給される。

【００２８】また、各Ｄフリップフロップのリセット端
子（図では「Ｒ」の上にバー記号「−」を付して示
す。）には、スイッチング素子ＳＷへの制御信号Ｓ６
（ラッチ回路１７の出力信号）がそれぞれ供給されるよ
うになっており、初段のＤフリップフロップ３３のＤ入
力端子及び各フリップフロップのプリセット端子（図で
は「ＰＲ」の上にバー記号「−」を付して示す。）は電
源端子３６に接続されている。

【００２９】初段のＤフリップフロップ３３のＱ出力が
次段のＤフリップフロップ３４のＤ入力とされ、該フリ
ップフロップ３４のＱ出力が最終段のフリップフロップ
３５のＤ入力とされており、このフリップフロップ３５
のＱ出力が最大時間設定部３２の出力とされる（つま
り、図３の２入力ＯＲゲート１６への入力信号とな
る。）。

【００３０】図５は図３の回路における各部の波形を概
略的に示したものであり、「ＳＩ」が電流検出用抵抗Ｒ
による検出信号（スイッチング素子ＳＷがＦＥＴの場合
にはドレイン電流として検出される。）、「ＲＳＴ」が
ラッチ回路１７へのリセット信号、「ＳＥＴ」がラッチ
回路１７へのセット信号、「Ｖ１８」がコンデンサ１８
の端子電圧をそれぞれ示しており、「Ｓ６」、「ＶＣ」
については既述の通りである。尚、「Ｔon」はスイッチ
ング素子のオン期間（信号Ｓ６のＨ（ハイ）レベル期
間）を、「Ｔoff」はスイッチング素子のオフ期間（信
号Ｓ６のＬ（ロー）レベル期間）をそれぞれ示してい
る。

【００３１】図３においてコンデンサ１８の最大電圧は
ツェナーダイオード２４によりそのツェナー電圧ＶＺと
して規定され、また、該コンデンサ１８の最小電圧
「Ｅ′」は「Ｅ′＝Ｅ・Ｒ30／（Ｒ30＋Ｒ31）」であ
る。

【００３２】スイッチング素子ＳＷのオフ期間Ｔoff
は、図５に示すように、コンデンサ１８の端子電圧Ｖ１
８が立ち下がっている期間、つまり、立ち下がり開始時
点から次の立ち上がり時点までの期間である（スイッチ
ング素子ＳＷのオン期間Ｔonは、コンデンサ１８の立ち
上がり開始時点から立ち下がり開始時点までの期間であ
る。）。

【００３３】コンデンサ１８がトランジスタ２２を介し
て放電している間、コンパレータ２８の出力信号がＬレ
ベルであり、これがラッチ回路１７のセット端子に送出
される。

【００３４】コンデンサ１８の端子電圧が上記電圧Ｅ′
のレベルまで低下すると、コンパレータ２８の出力信号
がＨレベルとなってこの時の立ち上がり信号がラッチ回
路１７のセット端子（ポジティブエッジトリガ入力）に
送出されるので、スイッチング素子ＳＷへの制御信号Ｓ
６のレベルがＨレベルとなる。

【００３５】すると、放電用のｐｎｐトランジスタ２２
がオフ状態になり、充電用のｐｎｐトランジスタ１９が
オン状態となる。

【００３６】コンパレータ２８のマイナス入力端子電圧
は、充電用ｐｎｐトランジスタ１９がオンした途端に電
圧Ｅより高くなって、その結果コンパレータ２８の出力
レベルがＬレベルとなる。

【００３７】そして、コンデンサ１８はツェナー電圧Ｖ
Ｚまで充電されてその端子電圧が飽和するが、その後、
コンパレータ１４の出力信号又は最大時間設定部３２の
出力信号がＨレベルになるまでの間は、ラッチ回路１７
にリセット信号が送出されるまでスイッチング素子への
制御信号Ｓ６がＨレベルとなる。つまり、検出信号ＳＩ
のレベルが制御電圧ＶＣ未満の場合にはコンパレータ１
４の出力がＬレベルであるが、検出信号ＳＩのレベルが
制御電圧ＶＣに達した場合にはコンパレータ１４の出力
がＨレベルとなって、２入力ＯＲゲート１６を介してリ
セット信号がラッチ回路１７に送出されて、その出力が
Ｌレベルとなる。このように、制御電圧ＶＣは検出信号
ＳＩのレベルに対する比較基準電圧としての役割を果た
している。

【００３８】尚、検出信号ＳＩのレベルが制御電圧ＶＣ
に達しないような状況（例えば、直流電源２の電圧低下
時に、放電灯に対する投入電力をより大きくしようとし
て制御電圧ＶＣが高くされたにも関らず、スイッチング
素子ＳＷの電流値（ＦＥＴの場合のドレイン電流値等）
が予期される値より小さい場合等）では、ラッチ回路１
７へのリセット信号が供給されない限り、スイッチング
素子ＳＷへの制御信号Ｓ６がＨレベルのままとなってし
まう。

【００３９】そこで、最大時間設定部３２において、制
御信号Ｓ６のレベルがＨレベルである期間中、クロック
信号ＣＬＫをカウントすることで、スイッチング素子Ｓ
Ｗのオン期間Ｔonを計時し、その継続期間が規定時間
（例えば、１ｋＨｚのクロック信号に対して２乃至３ミ
リ秒程度）以上となった場合には、Ｄフリップフロップ
３５のＱ出力がＨレベルとなり、このタイミングで２入
力ＯＲゲート１６を介してラッチ回路１７にリセット信
号が送られるため、制御信号Ｓ６がＬレベルなる。尚、
Ｄフリップフロップ３３乃至３５はこのＬレベル信号に
よりリセットされる（各リセット（Ｒ）端子がネガティ
ブエッジトリガ入力であるため。）。

【００４０】このように、スイッチング素子のオン期間
の継続時間を計測するための計時手段を設け、当該オン
期間についてその長さが最大値を越えないように規定す
ることによって、スイッチング素子がオン状態となり続
けることに起因する弊害（素子破壊等）を防止し、回路
保護を図ることができる。

【００４１】以上のように、スイッチング素子ＳＷのオ
フ期間Ｔoffはコンデンサ１８の放電期間によって規定
されるので一定となるが、オン期間Ｔonについては許容
される最大時間の範囲内で変化するため、オン期間とオ
フ期間との比率は状況に応じて変化する。

【００４２】例えば、直流−直流コンバータとしてフラ
イバック方式のコンバータを用いる場合には入出力電圧
の関係式が、「Ｖout＝（Ｎs／Ｎp）・（Ｔon／Ｔoff）
・Ｖin」（但し、「Ｎs／Ｎp」はコンバータトランスの
巻数比であり、「Ｎs」が２次巻線の巻数、「Ｎp」が１
次巻線の巻数を示す。）で表わされるので、入力電圧Ｖ
inが低下した場合には、Ｖoutを維持するためにオン期
間Ｔonが長くなるように制御される（∵「Ｔoff＝一
定」だから）。つまり、入力電圧Ｖinの低下に従ってス
イッチング周波数が低下し、回路効率を良くする方向に
制御状態が推移することになる。

【００４３】また、放電灯の管電圧が低い場合（Ｖout
のレベルが低い）には、「Ｔoff＝一定」により、オン
期間Ｔonが短くなる。つまり、放電灯の管電圧が低いた
めに放電灯に大きな電力を投入する必要がある場合には
スイッチング周波数が上昇し、コンバータの出力電圧リ
ップルを低減させる方向に制御状態が推移することにな
る。

【００４４】そして、放電灯が何等かの原因で点灯状態
から消灯状態へと移行しそうな状況になったときの回路
動作については次のようになる。

【００４５】このような状況から放電灯が再び安定した
点灯に戻るために、それまでより高い電圧を、より瞬時
に放電灯に供給する必要があるが、従来のＰＷＭ制御方
式では、デューティーサイクルの上限を越える電力投入
を行うことができない。

【００４６】これに対して本発明に係る上記の制御方式
によれば、スイッチング素子に流れる電流値についてそ
の上限値の許す限りのデューティーサイクルの制御信号
でもって放電灯７への電力供給を行うことができるの
で、直流−直流コンバータの昇圧能力を高め、放電灯を
安定点灯へと引き戻すことで立ち消えの発生頻度を著し
く低減することができる。

【００４７】ところで、スイッチング素子のオン／オフ
制御に起因してコンバータから発生するノイズ対策につ
いて考慮する必要があり、例えば、スイッチング周波数
の高調波がラジオ周波数帯の電磁波に対して干渉するこ
とで生じるビート障害を防止する必要性が挙げられる。

【００４８】図６はそのための回路例３７を示したもの
であり、上記コンデンサ１８に対する変調手段を付加す
ることでスイッチング素子ＳＷのオフ期間Ｔoffについ
ての変調によりスイッチング周波数を許容範囲内で増減
させている。

【００４９】コンパレータ３８及びその周辺回路が変調
部３９を構成しており、該コンパレータ３８のプラス入
力端子には定電圧源４０からの基準電圧が抵抗４１を介
して入力され、また、そのマイナス入力端子にはコンデ
ンサ４２の端子電圧が入力される。そして、コンパレー
タ３８の出力端子にはプルアップ抵抗が接続されてお
り、出力信号がロジック回路４３、４４へのイネーブル
信号となる。つまり、ロジック回路４３のイネーブル端
子はローアクティブ入力とされているので、イネーブル
信号がＬレベルの場合には、入力信号であるＬレベル信
号がそのまま出力されて抵抗４５を介してコンパレータ
３８のプラス入力端子に戻されるが、イネーブル信号が
Ｈレベルの場合にはロジック回路４３の出力段がＨｉｇ
ｈＺ（ハイインピーダンス）となる。また、ロジック回
路４４については、イネーブル信号がＨレベルの場合に
は、入力信号であるＨレベル信号がそのまま出力されて
抵抗４６を介してコンパレータ３８のマイナス入力端子
に戻されるが、イネーブル信号がＬレベルの場合にはロ
ジック回路４４の出力段がハイインピーダンスとなる。
尚、これらのロジック回路には３ステートバッファやト
ランスファーゲート、ＦＥＴを使ったアナログスイッチ
等を用いることができる。

【００５０】抵抗４７は、その一端がコンデンサ４２と
抵抗４６との間に接続されるとともに、エミッタ接地と
されたｎｐｎトランジスタ４８のベースに接続されてお
り、該抵抗４７の他端が接地されている。

【００５１】トランジスタ４８は、そのエミッタが抵抗
４９を介して接地されており、そのコレクタと電源端子
５０との間には、ｐｎｐトランジスタ５１、５２による
カレントミラーが設けられている。つまり、該カレント
ミラーによってトランジスタ４８のコレクタ電流につい
ての所謂電流折り返しがなされ、さらにｎｐｎトランジ
スタ５３、５４によるカレントミラーを経た上で、トラ
ンジスタ５４のコレクタが電流源５５を介して前記した
コンデンサ１８（図３参照）に接続されている。尚、コ
ンデンサ１８から電流源５５を介してトランジスタ５４
に流れる電流「ｉ」が放電電流を示している。

【００５２】この回路３７では、コンパレータ３８の出
力信号に応じてコンデンサ４２の充放電が繰り返され、
定電圧源４０の基準電圧及び抵抗４１や４５の抵抗値に
よる分圧比で決まる振幅を持ち、かつ、抵抗４６や４７
の抵抗値及びコンデンサ４２の静電容量によって決まる
周波数（コンデンサ４２の充電時と放電時との各時定数
で規定される幅の周波数）の信号がトランジスタ４８以
降の回路を介して電流ｉを規定する。つまり、この電流
ｉは、トランジスタ４８のベースに供給される信号の当
該振幅及び周波数、そして抵抗４９の抵抗値によって決
定される電流変化に応じて絶えず揺らいでおり、これに
よってスイッチング素子ＳＷのオフ期間Ｔoff（の長
さ）を増減させることで（上記したように期間Ｔoffは
コンデンサ１８の放電期間で決まる。）、スイッチング
周波数について変調している。

【００５３】このようにスイッチング周波数自体の変調
ではなく、変調部３９（変調手段）によってオフ期間Ｔ
offの長さについて変調することにより、オフ期間Ｔoff
の変動幅が規定範囲内から逸脱しないように制御するこ
とができる。つまり、オン期間Ｔon及びオフ期間Ｔoff
を含めて変調をかけた場合には、オフ期間Ｔoffの長さ
が極度に短くなってしまう虞が生じるが、本願発明では
このような不都合を防止することができる。

【００５４】その際、スイッチング素子のオフ期間に対
しては、１０Ｈｚ以上１ｋＨｚ以下の周波数であって、
かつオフ期間の最大値と最小値との比の値が１より大き
くかつ２以下（例えば、１．１以上２以下の範囲）とな
る時間幅をもって変調を行うことが好ましい。

【００５５】即ち、周波数が１０Ｈｚより小さい場合や
１ｋＨｚより大きい場合、あるいはオフ期間に係る最大
最小の比値が１に比べて小さい場合には、ビート障害防
止の効果が薄れるか全くなくなってしまう。

【００５６】また、オフ期間に係る最大最小の比値が２
を越える場合には、スイッチング周波数への影響が大き
くなるため、直流−直流コンバータ（スイッチング電源
部）の設計にあたって回路規模の巨大化を余儀なくされ
たり、あるいはロス（スイッチング損失）の増大を伴う
といった不都合が生じる。

【００５７】

【発明の効果】以上に記載したところから明らかなよう
に、請求項１に係る発明によれば、スイッチング素子に
ついてそのオフ期間の長さを一定とし、そのオン期間の
長さを変化させてスイッチング制御を行うことにより、
オフ期間の変動に起因する放電灯の点灯性や効率への影
響を排除することができるので、電源変動や負荷状態等
の入出力条件の変化によって影響を受け難い点灯制御を
実現できる。

【００５８】請求項２に係る発明によれば、スイッチン
グ素子のオン期間の長さが最大値を越えないように規制
することで、スイッチング素子がオン状態のままとなっ
てしまうことに起因する弊害（回路の発熱やスイッチン
グ素子の破壊等）を防止することができる。

【００５９】請求項３に係る発明によれば、スイッチン
グ素子のオフ期間に対する変調手段を設けることでビー
トノイズの発生を抑えることができる。

【図面の簡単な説明】

【図１】本発明の基本構成を示す回路ブロック図であ
る。

【図２】スイッチング電源部の構成例を概略的に示すも
のであり、（Ａ）はインダクタＬ、スイッチング素子Ｓ
Ｗ、ダイオードＤ、コンデンサＣからなる構成を示し、
（Ｂ）はトランスＴ、スイッチング素子ＳＷ、ダイオー
ドＤ、コンデンサＣからなる構成を示す。

【図３】制御回路の要部の構成例を示す図である。

【図４】最大時間設定部の構成例を示す図である。

【図５】回路の動作説明のための概略的な波形図であ
る。

【図６】ビート障害を防止するための回路構成例を示す
図である。

【符号の説明】

１…放電灯点灯回路、３…スイッチング電源部、６…制
御回路、３９…変調手段、ＳＷ…スイッチング素子

───────────────────────────────────────────────────── フロントページの続き (72)発明者戸田敦之静岡県清水市北脇500番地株式会社小糸製作所静岡工場内Ｆターム(参考） 3K072 AA13 BA03 BA05 BB10 DD06 EB05 EB07 GA02 GB18

Claims

【特許請求の範囲】

【請求項１】直流電圧変換のために直流−直流コンバ
ータの構成を有するスイッチング電源部と、該スイッチ
ング電源部を構成するスイッチング素子のオン／オフ制
御を行うことで出力電圧を制御するための制御回路を備
えた放電灯点灯回路において、上記制御回路が、上記スイッチング素子についてそのオ
フ期間の長さを一定とし、そのオン期間の長さを変化さ
せることによって両期間の比率を制御するようにしたこ
とを特徴とする放電灯点灯回路。
【請求項２】請求項１に記載の放電灯点灯回路におい
て、スイッチング素子のオン期間についてその長さが最大値
を越えないように規定されていることを特徴とする放電
灯点灯回路。
【請求項３】請求項１又は請求項２に記載の放電灯点
灯回路において、スイッチング素子のオフ期間に対する変調手段を設けた
ことを特徴とする放電灯点灯回路。