JP2000269389A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000269389A JP2000269389A JP11070286A JP7028699A JP2000269389A JP 2000269389 A JP2000269389 A JP 2000269389A JP 11070286 A JP11070286 A JP 11070286A JP 7028699 A JP7028699 A JP 7028699A JP 2000269389 A JP2000269389 A JP 2000269389A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- integrated circuit
- semiconductor device
- external connection
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、インターポーザに求められる特性
として重要な充分な剛性と平坦性を備えた長期信頼性の
高いＢＧＡ型の半導体装置を低コストで提供することに
ある。 【解決手段】 本発明の半導体装置１００は、プレス加
工、又はエッチング加工により、集積回路チップ搭載領
域１０を備えた複数の導体リード１１を有し、該導体リ
ード１１の一端部に前記集積回路チップ搭載領域１０に
隣接し、ボンデング・ワイヤ１２を介して電気的導通回
路を形成するワイヤ・ボンディング領域１３と、他端部
に前記集積回路チップ搭載領域１０内にエリヤアレイ状
に配置された外部接続端子ランド１４を備えた導体回路
パターン１５と、前記導体回路パターン１５の前記集積
回路チップ搭載領域１０面の反対面側Ａに貼着され、前
記外部接続端子ランド１４を露出する複数の開口部１６
を設けた感光性エポキシ系樹脂接着剤フィルム１７とか
らなるインターポーザ１８を構成部材としたことにあ
る。
として重要な充分な剛性と平坦性を備えた長期信頼性の
高いＢＧＡ型の半導体装置を低コストで提供することに
ある。 【解決手段】 本発明の半導体装置１００は、プレス加
工、又はエッチング加工により、集積回路チップ搭載領
域１０を備えた複数の導体リード１１を有し、該導体リ
ード１１の一端部に前記集積回路チップ搭載領域１０に
隣接し、ボンデング・ワイヤ１２を介して電気的導通回
路を形成するワイヤ・ボンディング領域１３と、他端部
に前記集積回路チップ搭載領域１０内にエリヤアレイ状
に配置された外部接続端子ランド１４を備えた導体回路
パターン１５と、前記導体回路パターン１５の前記集積
回路チップ搭載領域１０面の反対面側Ａに貼着され、前
記外部接続端子ランド１４を露出する複数の開口部１６
を設けた感光性エポキシ系樹脂接着剤フィルム１７とか
らなるインターポーザ１８を構成部材としたことにあ
る。
Description
【０００１】
【発明が属する技術分野】本発明はＢＧＡ（ボール・グ
リッド・アレイ）型の半導体装置に係る、特に、プレス
加工、又はエッチング加工により、形状加工された複数
の導体リードを備えた導体回路パターンの下側面に、感
光性樹脂接着剤フィルムを貼着されたインターポーザを
構成部材とするＢＧＡ型の半導体装置に関する。
リッド・アレイ）型の半導体装置に係る、特に、プレス
加工、又はエッチング加工により、形状加工された複数
の導体リードを備えた導体回路パターンの下側面に、感
光性樹脂接着剤フィルムを貼着されたインターポーザを
構成部材とするＢＧＡ型の半導体装置に関する。
【０００２】
【従来の技術】最近のＢＧＡ型の半導体装置は、小型
化、高密度化が進み、それに伴う実装技術、及び放熱技
術もより高度な対応が要求されている。
化、高密度化が進み、それに伴う実装技術、及び放熱技
術もより高度な対応が要求されている。
【０００３】この種のＢＧＡ型の半導体装置は、エキシ
マレーザ加工、又はプレスによる打ち抜き加工などによ
り、外部接続端子（例えば、ソルダーボール）が接合す
る外部接続端子ランド部を露出させる開口部が穿設され
た膜厚７５μｍのポリイミド系樹脂フィルムとその片面
又は両面に、厚さ１８μｍ〜３５μｍの銅箔を直接、又
はポリイミド系接着剤を介して貼着されており、この銅
箔をフォトエッチングによりパターニング化し、その表
面に、１μｍ〜３μｍのニッケルの下地めっき層の上に
膜厚０．５μｍ〜１．０μｍの金めっき被覆層を設けた
複数の導体リード層を有する銅箔の導体回路パターン層
を具備するインターポーザと、前記インターポーザの前
記導体リード層の上に、ワイヤ・ボンディング領域部を
露出する複数の開口部を設けたソルダーレジストを介し
て固着された半導体チップと、前記ワイヤ・ボンディン
グ領域部と半導体チップの電極パッドとを接続して電気
的導通回路を形成するボンディング・ワイヤと、前記半
導体チップ、前記銅箔の導体回路パターン層、前記ボン
ディング・ワイヤを全て封止する封止樹脂部と、前記イ
ンターポーザの外部接続端子ランドに接続してプリント
配線基板側に突出したソルダーボールとを具備する構成
とされている（特開平０９−１２１００２号）。
マレーザ加工、又はプレスによる打ち抜き加工などによ
り、外部接続端子（例えば、ソルダーボール）が接合す
る外部接続端子ランド部を露出させる開口部が穿設され
た膜厚７５μｍのポリイミド系樹脂フィルムとその片面
又は両面に、厚さ１８μｍ〜３５μｍの銅箔を直接、又
はポリイミド系接着剤を介して貼着されており、この銅
箔をフォトエッチングによりパターニング化し、その表
面に、１μｍ〜３μｍのニッケルの下地めっき層の上に
膜厚０．５μｍ〜１．０μｍの金めっき被覆層を設けた
複数の導体リード層を有する銅箔の導体回路パターン層
を具備するインターポーザと、前記インターポーザの前
記導体リード層の上に、ワイヤ・ボンディング領域部を
露出する複数の開口部を設けたソルダーレジストを介し
て固着された半導体チップと、前記ワイヤ・ボンディン
グ領域部と半導体チップの電極パッドとを接続して電気
的導通回路を形成するボンディング・ワイヤと、前記半
導体チップ、前記銅箔の導体回路パターン層、前記ボン
ディング・ワイヤを全て封止する封止樹脂部と、前記イ
ンターポーザの外部接続端子ランドに接続してプリント
配線基板側に突出したソルダーボールとを具備する構成
とされている（特開平０９−１２１００２号）。
【０００４】
【発明が解決しようとする課題】しかしながら、前記イ
ンターポーザには、その構成部材としてポリイミド系樹
脂テープを使用しているために剛性がなく、反りなどが
発生するので、平坦性の確保、リフロー時の膨れ、熱ス
トレスによる半田ボールのクラック、及びその取り扱い
性に難点が有った。また、ポリイミド系樹脂テープを構
成部材としているので、インタポーザの素材コストが高
くなるという問題があった。さらに、ポリイミド系樹脂
テープにソルダーボールを装着する開口部の形成に高価
なエキシマレーザ加工、又はプレス打ち抜き加工金型等
を必要とするので、作業性、及び加工コスト、組立コス
ト等のインターポーザの製造コストが高くなるという問
題が有った。従って、これを用いた半導体装置の長期信
頼性、及び経済性に不安定要素を抱えていた。そこで、
本発明は上記の問題点を解消するためになされたもので
あって、インターポーザに求められる重要な特性として
要求される充分な剛性と平坦性の確保及び経済性に優れ
た長期信頼性の高い半導体装置を提供することを目的と
するものである。
ンターポーザには、その構成部材としてポリイミド系樹
脂テープを使用しているために剛性がなく、反りなどが
発生するので、平坦性の確保、リフロー時の膨れ、熱ス
トレスによる半田ボールのクラック、及びその取り扱い
性に難点が有った。また、ポリイミド系樹脂テープを構
成部材としているので、インタポーザの素材コストが高
くなるという問題があった。さらに、ポリイミド系樹脂
テープにソルダーボールを装着する開口部の形成に高価
なエキシマレーザ加工、又はプレス打ち抜き加工金型等
を必要とするので、作業性、及び加工コスト、組立コス
ト等のインターポーザの製造コストが高くなるという問
題が有った。従って、これを用いた半導体装置の長期信
頼性、及び経済性に不安定要素を抱えていた。そこで、
本発明は上記の問題点を解消するためになされたもので
あって、インターポーザに求められる重要な特性として
要求される充分な剛性と平坦性の確保及び経済性に優れ
た長期信頼性の高い半導体装置を提供することを目的と
するものである。
【０００５】
【課題を解決するための手段】上記の目的を達成する本
発明の半導体装置の特徴は、プレス加工又はエッチング
加工で形成された導体回路パターンと感光性樹脂説着剤
テープからなるインターポーザを構成部材としたことに
ある。
発明の半導体装置の特徴は、プレス加工又はエッチング
加工で形成された導体回路パターンと感光性樹脂説着剤
テープからなるインターポーザを構成部材としたことに
ある。
【０００６】請求項１記載の半導体装置１００は、イン
ターポーザと、該インターポーザ上に絶縁性接着剤を介
して搭載され、前記インターポーザと接続して電気的導
通回路を形成する複数の電極パッドを有する集積回路チ
ップと、これらを片面封止した封止樹脂と、前記インタ
ーポーザに接続した外部接続端子とを具備する半導体装
置において、前記インターポーザは、プレス加工、又は
エッチング加工により形成され、集積回路チップ搭載領
域を備えた複数の導体リードを有し、該各導体リードの
上側面の一端部側に、前記集積回路チップ搭載領域の周
辺にペリフェラルに配置され、前記集積回路チップの電
極パッドに接続して電気的導通回路を形成するボンディ
ング端子領域を、その下側面の他端部側に、前記集積回
路チップ搭載領域の領域内にエリヤ・アレイ状に配置さ
れ、外部接続端子を接合する外部接続端子ランドを備え
た導体回路パターンと、前記導体回路パターンの前記集
積回路チップ搭載面の反対面に貼着され、前記外部接続
端子ランドを露出する開口部が穿設された感光性樹脂接
着剤フィルムとからなる構成とされている。
ターポーザと、該インターポーザ上に絶縁性接着剤を介
して搭載され、前記インターポーザと接続して電気的導
通回路を形成する複数の電極パッドを有する集積回路チ
ップと、これらを片面封止した封止樹脂と、前記インタ
ーポーザに接続した外部接続端子とを具備する半導体装
置において、前記インターポーザは、プレス加工、又は
エッチング加工により形成され、集積回路チップ搭載領
域を備えた複数の導体リードを有し、該各導体リードの
上側面の一端部側に、前記集積回路チップ搭載領域の周
辺にペリフェラルに配置され、前記集積回路チップの電
極パッドに接続して電気的導通回路を形成するボンディ
ング端子領域を、その下側面の他端部側に、前記集積回
路チップ搭載領域の領域内にエリヤ・アレイ状に配置さ
れ、外部接続端子を接合する外部接続端子ランドを備え
た導体回路パターンと、前記導体回路パターンの前記集
積回路チップ搭載面の反対面に貼着され、前記外部接続
端子ランドを露出する開口部が穿設された感光性樹脂接
着剤フィルムとからなる構成とされている。
【０００７】また、請求項２記載の半導体装置１００
は、請求項１記載の半導体装置１００にあって、前記感
光性樹脂接着剤フイルムとして感光性エポキシ系樹脂接
着剤フィルムを用いたことにある。
は、請求項１記載の半導体装置１００にあって、前記感
光性樹脂接着剤フイルムとして感光性エポキシ系樹脂接
着剤フィルムを用いたことにある。
【０００８】請求項１、２記載の半導体装置は、インタ
ーポーザの構成部材として、従来技術で用いていた高価
なポリイミド系樹脂フィルムに替えて感光性樹脂接着剤
フィルムの一例である感光性エポキシ系樹脂接着剤フィ
ルムを用いているので、従来のエキシマレーザや打ち抜
き金型等の設備を用いることなく、感光性エポキシ系樹
脂接着剤フィルムに、前記外部接続端子ランドのパター
ンが形成されたフォトマスクを露光し、前記外部接続端
子ランドのパターニングをすることにより、前記外部接
続端子ランド１４を露出する開口部を容易に穿設するこ
とができる。さらに、前記インターポーザの導体回路パ
ターンに、プレス加工、又はエッチング加工で形成され
たリードフレームを用いていた構成としているので、従
来技術に比べて導体回路パターンの加工性、及び剛性が
向上し、平坦性の確保やリフロー時の膨れがなくなり、
熱ストレスによる半田ボールのクラック、及びその取り
扱い性を著しく向上させることができる。特に、請求項
２記載の半導体装置１００は、前記インターポーザを構
成するポリイミド系樹脂フィルムに替えて感光性エポキ
シ系樹脂接着剤フィルムを用いているので、インターポ
ーザの材料コストを低減することができる。
ーポーザの構成部材として、従来技術で用いていた高価
なポリイミド系樹脂フィルムに替えて感光性樹脂接着剤
フィルムの一例である感光性エポキシ系樹脂接着剤フィ
ルムを用いているので、従来のエキシマレーザや打ち抜
き金型等の設備を用いることなく、感光性エポキシ系樹
脂接着剤フィルムに、前記外部接続端子ランドのパター
ンが形成されたフォトマスクを露光し、前記外部接続端
子ランドのパターニングをすることにより、前記外部接
続端子ランド１４を露出する開口部を容易に穿設するこ
とができる。さらに、前記インターポーザの導体回路パ
ターンに、プレス加工、又はエッチング加工で形成され
たリードフレームを用いていた構成としているので、従
来技術に比べて導体回路パターンの加工性、及び剛性が
向上し、平坦性の確保やリフロー時の膨れがなくなり、
熱ストレスによる半田ボールのクラック、及びその取り
扱い性を著しく向上させることができる。特に、請求項
２記載の半導体装置１００は、前記インターポーザを構
成するポリイミド系樹脂フィルムに替えて感光性エポキ
シ系樹脂接着剤フィルムを用いているので、インターポ
ーザの材料コストを低減することができる。
【０００９】
【発明の実施の形態】つぎに、本発明の実施の形態を添
付した図面を参照しつつ詳細に説明する。
付した図面を参照しつつ詳細に説明する。
【００１０】ここで、図１は本発明の実施の形態の一例
に係る半導体装置の構成を示す断面図、図２は本発明の
実施の形態に一例に係る半導体装置に用いたインターポ
ーザの構成を示す断面図、図３は図２に係るインタポー
ザの外部接続端子側を示す平面図、図４は本発明の実施
の形態の一例に係る半導体装置に用いたインターポーザ
の製造工程を示す工程図である。
に係る半導体装置の構成を示す断面図、図２は本発明の
実施の形態に一例に係る半導体装置に用いたインターポ
ーザの構成を示す断面図、図３は図２に係るインタポー
ザの外部接続端子側を示す平面図、図４は本発明の実施
の形態の一例に係る半導体装置に用いたインターポーザ
の製造工程を示す工程図である。
【００１１】まず、図１〜３を参照しつつ本発明のＢＧ
Ａ型の半導体装置について詳細に説明する。
Ａ型の半導体装置について詳細に説明する。
【００１２】図１には、本発明の一実施例のインターポ
ーザを構成部材としたフェースアップ構造のＢＧＡ型半
導体装置の構造が示されている。
ーザを構成部材としたフェースアップ構造のＢＧＡ型半
導体装置の構造が示されている。
【００１３】図によれば、この種のＢＧＡ型半導体装置
１００は、プレス加工、又はエッチング加工により、上
側面Ａに、前記集積回路チップ１０ａの電極パッド１０
ｂと接続して電気的導通回路を形成するワイヤ・ボンデ
ィング領域１３と半導体チップ１０ａを搭載する半導体
チップ搭載領域１０とを備え、下面側Ｂに、半導体チッ
プ搭載領域１０の領域内に位置する外部接続端子ランド
１４を備えた複数の導体リード１１が配列された所定形
状の導体回路パターン（例えば、リードフレーム）１５
と前記導体回路パターン１５の下側面Ｂに貼着され、前
記下側面Ｂに形成された外部接続端子ランド１４を露出
させる開口部１６を設けた感光性エポキシ系樹脂接着剤
フィルム１７とからなるインターポーザ１８（図２、図
３参照）と、前記インターポーザ１８の前記半導体チッ
プ搭載領域１０に絶縁性接着剤層（例えば、エポキシ系
接着剤層）２０を介し、フェースアップ構造で貼着され
た表面に複数の電極パッド１０ｂを備えた集積回路チッ
プ１０ａと、一端部が前記インタポーザ１８のワイヤ・
ボンデング領域１３に接続され、他端部が前記ワイヤボ
ンデング領域１３のそれぞれに対応する前記集積回路チ
ップ１０ａの前記電極パッド１０ｂに接続されて電気的
導通回路を形成するボンディング・ワイヤ１２と、前記
集積回路チップ１０ａ、前記導体回路パターン１５、前
記ボンディング・ワイヤ１２を含む片面封止した封止樹
脂１９と、感光性エポキシ系樹脂接着剤フィルム１７の
開口部１６に露出した外部接続端子ランド１４に接合
し、半導体チップ搭載領域１０の領域内にエリア・アレ
イ状に配置されたフアン・イン（Ｆａｎ−ｉｎ）タイプ
の外部接続端子（例えば、ソルダーボール）１４とを備
えた図１に示す構成とされている。
１００は、プレス加工、又はエッチング加工により、上
側面Ａに、前記集積回路チップ１０ａの電極パッド１０
ｂと接続して電気的導通回路を形成するワイヤ・ボンデ
ィング領域１３と半導体チップ１０ａを搭載する半導体
チップ搭載領域１０とを備え、下面側Ｂに、半導体チッ
プ搭載領域１０の領域内に位置する外部接続端子ランド
１４を備えた複数の導体リード１１が配列された所定形
状の導体回路パターン（例えば、リードフレーム）１５
と前記導体回路パターン１５の下側面Ｂに貼着され、前
記下側面Ｂに形成された外部接続端子ランド１４を露出
させる開口部１６を設けた感光性エポキシ系樹脂接着剤
フィルム１７とからなるインターポーザ１８（図２、図
３参照）と、前記インターポーザ１８の前記半導体チッ
プ搭載領域１０に絶縁性接着剤層（例えば、エポキシ系
接着剤層）２０を介し、フェースアップ構造で貼着され
た表面に複数の電極パッド１０ｂを備えた集積回路チッ
プ１０ａと、一端部が前記インタポーザ１８のワイヤ・
ボンデング領域１３に接続され、他端部が前記ワイヤボ
ンデング領域１３のそれぞれに対応する前記集積回路チ
ップ１０ａの前記電極パッド１０ｂに接続されて電気的
導通回路を形成するボンディング・ワイヤ１２と、前記
集積回路チップ１０ａ、前記導体回路パターン１５、前
記ボンディング・ワイヤ１２を含む片面封止した封止樹
脂１９と、感光性エポキシ系樹脂接着剤フィルム１７の
開口部１６に露出した外部接続端子ランド１４に接合
し、半導体チップ搭載領域１０の領域内にエリア・アレ
イ状に配置されたフアン・イン（Ｆａｎ−ｉｎ）タイプ
の外部接続端子（例えば、ソルダーボール）１４とを備
えた図１に示す構成とされている。
【００１４】図２には、上記のＢＧＡ型の半導体装置１
００の構成部材であるインターポーザ１８の構成が示さ
れている。
００の構成部材であるインターポーザ１８の構成が示さ
れている。
【００１５】図に示すように、前記インターポーザ１８
は、素材の一例である５０μｍ〜１５０μｍ（本実施例
では１００μｍ）の銅系帯状材から、プレス加工、又は
／及びエッチング加工により、上側面に、ワイヤボンデ
ィング領域１３と半導体チップ搭載領域とを、下側面
に、外部接続端子ランド１４を設けた複数の導体リード
１１を有する所定の導体回路パターン（図３を参照）１
５と、該導体回路パターン１５の下側面Ｂに貼着された
感光性樹脂接着剤フィルムの一例である２５μｍ〜７５
μｍ（本実施例では７５μｍ）厚の感光性エポキシ系樹
脂接着剤フィルム１７とからなる構成とされている。こ
こで、前記感光性エポキシ系樹脂接着剤フィルム１７に
は、前記導体回路パターン１５の外部接続端子ランド１
４を露出させ、外部接続端子１４ａ（例えば、Ｓｎ−Ａ
ｇ等のソルダーボール）を接続する開口部１６がエリア
・アレイ状（図３参照）に配置されている。
は、素材の一例である５０μｍ〜１５０μｍ（本実施例
では１００μｍ）の銅系帯状材から、プレス加工、又は
／及びエッチング加工により、上側面に、ワイヤボンデ
ィング領域１３と半導体チップ搭載領域とを、下側面
に、外部接続端子ランド１４を設けた複数の導体リード
１１を有する所定の導体回路パターン（図３を参照）１
５と、該導体回路パターン１５の下側面Ｂに貼着された
感光性樹脂接着剤フィルムの一例である２５μｍ〜７５
μｍ（本実施例では７５μｍ）厚の感光性エポキシ系樹
脂接着剤フィルム１７とからなる構成とされている。こ
こで、前記感光性エポキシ系樹脂接着剤フィルム１７に
は、前記導体回路パターン１５の外部接続端子ランド１
４を露出させ、外部接続端子１４ａ（例えば、Ｓｎ−Ａ
ｇ等のソルダーボール）を接続する開口部１６がエリア
・アレイ状（図３参照）に配置されている。
【００１６】図３には、上記のＢＧＡ型の半導体装置１
００の構成部材である前記インターポーザ１８の感光性
エポキシ系樹脂接着剤フィルム１７（斜線部分）に、前
記導体リード１１（透視図で示す）に形成された前記外
部接続端子ランド１４を露出した開口部１６の配置の一
例が示されている。
００の構成部材である前記インターポーザ１８の感光性
エポキシ系樹脂接着剤フィルム１７（斜線部分）に、前
記導体リード１１（透視図で示す）に形成された前記外
部接続端子ランド１４を露出した開口部１６の配置の一
例が示されている。
【００１７】図に示すように、前記導体リード１１は、
集積回路チッブ１０ａを搭載する集積回路チッブ搭載領
域１０とこれに隣接して設けたワイヤ・ボンディング領
域１３と感光性エポキシ系樹脂接着剤フィルム１７の開
口部１６に露出した外部接続端子ランド１４を設けた構
成が示されている。
集積回路チッブ１０ａを搭載する集積回路チッブ搭載領
域１０とこれに隣接して設けたワイヤ・ボンディング領
域１３と感光性エポキシ系樹脂接着剤フィルム１７の開
口部１６に露出した外部接続端子ランド１４を設けた構
成が示されている。
【００１８】図４（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）には、上記のＢＧＡ型の半導体装置１００の構成
部材である前記インターポーザ１８の形成加工の一例が
示されている。
（ｅ）には、上記のＢＧＡ型の半導体装置１００の構成
部材である前記インターポーザ１８の形成加工の一例が
示されている。
【００１９】図４（ａ）においては、インターポーザ１
８の構成部材である感光性樹脂接着剤フィルムの一例で
ある感光性エポキシ系樹脂接着剤フィルム１７を準備す
る（フィルム形成工程）。
８の構成部材である感光性樹脂接着剤フィルムの一例で
ある感光性エポキシ系樹脂接着剤フィルム１７を準備す
る（フィルム形成工程）。
【００２０】図に示すように、感光性エポキシ系樹脂接
着剤フィルム１７は、両面に保護フィルム１７ａを備え
た一般的な感光性エポキシ系樹脂接着剤フィルム１７の
構成とされている。ここで、図示していない、前記感光
性エポキシ系樹脂接着剤中にファイバー又は球形状の樹
脂を均一に混合した感光性エポキシ系樹脂接着剤フィル
ムを用いることも可能である。
着剤フィルム１７は、両面に保護フィルム１７ａを備え
た一般的な感光性エポキシ系樹脂接着剤フィルム１７の
構成とされている。ここで、図示していない、前記感光
性エポキシ系樹脂接着剤中にファイバー又は球形状の樹
脂を均一に混合した感光性エポキシ系樹脂接着剤フィル
ムを用いることも可能である。
【００２１】図４（ｂ）においては、素材の一例である
５０μｍ〜１５０μｍ（本実施例では１００μｍ）の銅
系帯状材から、プレス加工により、ワイヤボンディング
領域１３と外部接続端子ランド１４を設けた複数の導体
リード１１を有する所定の形状（図３を参照）に成形さ
れた単一の導体回路パターン（例えば、単一のリードフ
レーム）１５を多数個連接した導体回路パターン連接フ
レーム１５ａが形成される（形成加工工程）。ここで、
図示していない、導体回路パターン連接フレーム１５ａ
から複数個（例えば、４連結）の導体回路パターン１５
を連接した短冊状の導体回路パターンフレームを切断形
成して用いることもできる。
５０μｍ〜１５０μｍ（本実施例では１００μｍ）の銅
系帯状材から、プレス加工により、ワイヤボンディング
領域１３と外部接続端子ランド１４を設けた複数の導体
リード１１を有する所定の形状（図３を参照）に成形さ
れた単一の導体回路パターン（例えば、単一のリードフ
レーム）１５を多数個連接した導体回路パターン連接フ
レーム１５ａが形成される（形成加工工程）。ここで、
図示していない、導体回路パターン連接フレーム１５ａ
から複数個（例えば、４連結）の導体回路パターン１５
を連接した短冊状の導体回路パターンフレームを切断形
成して用いることもできる。
【００２２】図４（ｃ）においては、形状加工工程で形
成された導体回路パターン連接フレーム１５ａの下側面
Ｂに、前記フィルム形成工程で形成された感光性エポキ
シ系脂接着剤フィルム１７の一方面の保護フィルム１７
ａを除去し、露出面をラミネートして積層導体回路パタ
ーン連接フレーム２２が形成される（積層加工工程）。
成された導体回路パターン連接フレーム１５ａの下側面
Ｂに、前記フィルム形成工程で形成された感光性エポキ
シ系脂接着剤フィルム１７の一方面の保護フィルム１７
ａを除去し、露出面をラミネートして積層導体回路パタ
ーン連接フレーム２２が形成される（積層加工工程）。
【００２３】図４（ｄ）においては、前記積層加工工程
で形成された積層導体回路パターン連接フレーム２２の
感光性エポキシ系樹脂接着剤フィルム１７を前記導体回
路パターン１５の前記外部接続端子ランド１４に対応す
る開口部のパタンが形成されたマスクパタンでマスキン
グし、これを露光・現像することにより、外部接続端子
ランド１４が露出した開口部１６を感光性エポキシ系樹
脂接着剤フィルム１７にエリアアレイ状に穿設され、イ
ンターポーザ１８が連接されたインターポーザ連接フレ
ーム２３る（パターニング工程）。
で形成された積層導体回路パターン連接フレーム２２の
感光性エポキシ系樹脂接着剤フィルム１７を前記導体回
路パターン１５の前記外部接続端子ランド１４に対応す
る開口部のパタンが形成されたマスクパタンでマスキン
グし、これを露光・現像することにより、外部接続端子
ランド１４が露出した開口部１６を感光性エポキシ系樹
脂接着剤フィルム１７にエリアアレイ状に穿設され、イ
ンターポーザ１８が連接されたインターポーザ連接フレ
ーム２３る（パターニング工程）。
【００２４】図４（ｅ）においては、前記パターニング
加工工程で形成された開口部１６を含む露出部に金属め
っきの一例であるＮｉ／Ｐｄのめっき層２１が形成され
る（表面処理工程）。
加工工程で形成された開口部１６を含む露出部に金属め
っきの一例であるＮｉ／Ｐｄのめっき層２１が形成され
る（表面処理工程）。
【００２５】本発明は、半導体装置の構成部材として、
銅系又は鉄系の帯状素材から、プレス加工、又は／及び
エッチンク加工により、形成された導体回路パターン
（例えば、リードフレーム）と感光性エポキシ系樹脂接
着剤フィルムとからなるインターポーザを用いたことに
ある。従って、その精神又は主要な特徴から逸脱するこ
となく、他の色々な型で実施することができる。そのた
め、前述の実施例はあらゆる点で単なる例示にすぎず、
限定的に解釈してはならない。本発明の範囲は、特許請
求の範囲によって示すものであって、明細書本文には、
なんら拘束されない。さらに、特許請求の範囲の均等範
囲に属する変形や変更は、すべて本発明の範囲内のもの
である。例えば、フェース・アップ構造の半導体装置の
外に、フェース・ダウン構造の半導体装置のもの含まれ
る。また、ワイヤボンデンク構造の半導体装置の外、フ
リップフロップボンディング構造、バンプボンデング構
造あるいはバンプレスボンディング構造の半導体装置の
ものも含まれる。さらに、フアン・インタイプのＢＧＡ
型の半導体装置の外に、フアン・アウト又はフアン・イ
ン／フアン・アウトタイプのものも含まれる。さらにま
た、積層加工工程において、 前記導体回路パターン・
フレームの下側面Ｂに、感光性エポキシ系樹脂接着剤フ
ィルムのみをラミネートしたパターニングについて説明
をしたが、図示していない、上側面Ａに感光性ソルダレ
ジスト塗布した積層導体回路パターン連接フレームを形
成し、両面のパターニングを同時に行うこともできる。
これによって、ワイヤボンデング領域、及び外部接続端
子ランドが同時にパターニングされる。しかも、パター
ニング加工工程で形成されたワイヤボンディング領域、
及び外部接続端子ランドの露出部分に金属めっきの一例
であるＮｉ／Ｐｄ、又はＮｉ／Ａｕのめっき層の形成を
無電解めっきで容易に形成できる。
銅系又は鉄系の帯状素材から、プレス加工、又は／及び
エッチンク加工により、形成された導体回路パターン
（例えば、リードフレーム）と感光性エポキシ系樹脂接
着剤フィルムとからなるインターポーザを用いたことに
ある。従って、その精神又は主要な特徴から逸脱するこ
となく、他の色々な型で実施することができる。そのた
め、前述の実施例はあらゆる点で単なる例示にすぎず、
限定的に解釈してはならない。本発明の範囲は、特許請
求の範囲によって示すものであって、明細書本文には、
なんら拘束されない。さらに、特許請求の範囲の均等範
囲に属する変形や変更は、すべて本発明の範囲内のもの
である。例えば、フェース・アップ構造の半導体装置の
外に、フェース・ダウン構造の半導体装置のもの含まれ
る。また、ワイヤボンデンク構造の半導体装置の外、フ
リップフロップボンディング構造、バンプボンデング構
造あるいはバンプレスボンディング構造の半導体装置の
ものも含まれる。さらに、フアン・インタイプのＢＧＡ
型の半導体装置の外に、フアン・アウト又はフアン・イ
ン／フアン・アウトタイプのものも含まれる。さらにま
た、積層加工工程において、 前記導体回路パターン・
フレームの下側面Ｂに、感光性エポキシ系樹脂接着剤フ
ィルムのみをラミネートしたパターニングについて説明
をしたが、図示していない、上側面Ａに感光性ソルダレ
ジスト塗布した積層導体回路パターン連接フレームを形
成し、両面のパターニングを同時に行うこともできる。
これによって、ワイヤボンデング領域、及び外部接続端
子ランドが同時にパターニングされる。しかも、パター
ニング加工工程で形成されたワイヤボンディング領域、
及び外部接続端子ランドの露出部分に金属めっきの一例
であるＮｉ／Ｐｄ、又はＮｉ／Ａｕのめっき層の形成を
無電解めっきで容易に形成できる。
【００２６】
【発明の効果】上記の実施の形態で説明したように、請
求項１、２記載の半導体装置は、従来技術で用いた高価
なポリイミド系樹脂フィルムに替えて感光性樹脂接着剤
フィルムの一例である感光性エポキシ系樹脂接着剤フィ
ルムを用いたインターポーザを構成部材としているの
で、従来の感光性エポキシ系樹脂接着剤フィルムよう
に、エキシマレーザや打ち抜き金型等の設備を用いるこ
となく、前記外部接続端子ランドのパターンが形成され
たフォトマスクを露光し、前記外部接続端子ランドのパ
ターニングをすることにより、前記外部接続端子ランド
を露出する開口部を容易に穿設することができる。その
結果として、作業性が向上すると共に、製造コストを低
減することができる。さらに、前記インターポーザは、
その導体回路パターンに、プレス加工、又はエッチング
加工で形成されたリードフレームを用いていた構成とし
ているので、従来技術に比べて導体回路パターンの加工
性、及び剛性を向上させると共に、製造コストを低減す
ることができる。特に、請求項２記載の半導体装置は、
前記インターポーザを構成するポリイミド系樹脂フィル
ムに替えて感光性エポキシ系樹脂接着剤フィルムを用い
ているので、従来技術のポリイミド系樹脂フィルムを用
いたインターポーザに比べて、その材料コストを低減す
ることができる。上記の結果として、インターポーザに
求められる重要な特性として要求される充分な剛性と平
坦性の確保及び経済性に優れた長期信頼性の高い半導体
装置を提供するすることができる。
求項１、２記載の半導体装置は、従来技術で用いた高価
なポリイミド系樹脂フィルムに替えて感光性樹脂接着剤
フィルムの一例である感光性エポキシ系樹脂接着剤フィ
ルムを用いたインターポーザを構成部材としているの
で、従来の感光性エポキシ系樹脂接着剤フィルムよう
に、エキシマレーザや打ち抜き金型等の設備を用いるこ
となく、前記外部接続端子ランドのパターンが形成され
たフォトマスクを露光し、前記外部接続端子ランドのパ
ターニングをすることにより、前記外部接続端子ランド
を露出する開口部を容易に穿設することができる。その
結果として、作業性が向上すると共に、製造コストを低
減することができる。さらに、前記インターポーザは、
その導体回路パターンに、プレス加工、又はエッチング
加工で形成されたリードフレームを用いていた構成とし
ているので、従来技術に比べて導体回路パターンの加工
性、及び剛性を向上させると共に、製造コストを低減す
ることができる。特に、請求項２記載の半導体装置は、
前記インターポーザを構成するポリイミド系樹脂フィル
ムに替えて感光性エポキシ系樹脂接着剤フィルムを用い
ているので、従来技術のポリイミド系樹脂フィルムを用
いたインターポーザに比べて、その材料コストを低減す
ることができる。上記の結果として、インターポーザに
求められる重要な特性として要求される充分な剛性と平
坦性の確保及び経済性に優れた長期信頼性の高い半導体
装置を提供するすることができる。
【図１】本発明の実施の形態の一例に係る半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図２】図１に係る半導体装置に用いたインターポーザ
の外部接続端子側を示す平面図である。
の外部接続端子側を示す平面図である。
【図３】図２に係るインターポーザの構成を示す断面図
である。
である。
【図４】本発明の実施の形態に係る半導体装置に用いた
インターポーザの製造工程を示す工程図である。
インターポーザの製造工程を示す工程図である。
１００ 半導体装置 １０ 集積回路チップ搭載領域 １０ａ 集積回路チップ １０ｂ 電極パッド １１ 導体リード １２ ボンデング・ワイヤ １３ ワイヤ・ボンディング領域 １４ 外部接続端子ランド １４ａ 外部接続端子 １５ 導体回路パターン １５ａ 導体回路パターン連接フレーム １６ 開口部 １７ 感光性エポキシ系樹脂接着剤フィルム １７ａ 保護フィルム １８ インターポーザ １９ 封止樹脂 ２０ インシュレータ ２１ めっき層 ２２ 積層導体回路パターン連接フレーム ２３ インターポーザ連接フレーム
Claims (2)
- 【請求項１】 インターポーザと、該インターポーザ上
に絶縁性接着剤を介して搭載され、前記インターポーザ
と接続して電気的導通回路を形成する複数の電極パッド
を有する集積回路チップと、これらを片面封止した封止
樹脂と、前記インターポーザに接続した外部接続端子と
を具備する半導体装置において、前記インターポーザ
は、プレス加工、又はエッチング加工により形成され、
集積回路チップ搭載領域を備えた複数の導体リードを有
し、該各導体リードの上側面の一端部側に、前記集積回
路チップ搭載領域の周辺にペリフェラルに配置され、前
記集積回路チップの電極パッドに接続して電気的導通回
路を形成するボンディング端子領域を、その下側面の他
端部側に、前記集積回路チップ搭載領域の領域内にエリ
ヤ・アレイ状に配置され、外部接続端子を接合する外部
接続端子ランドを備えた導体回路パターンと、前記導体
回路パターンの前記集積回路チップ搭載面の反対面に貼
着され、前記外部接続端子ランドを露出する開口部が穿
設された感光性樹脂接着剤フィルムとからなることを特
徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置にあって、前
記感光性樹脂接着剤フィルムが、感光性エポキシ系樹脂
接着剤フィルムであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11070286A JP2000269389A (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11070286A JP2000269389A (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269389A true JP2000269389A (ja) | 2000-09-29 |
Family
ID=13427099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11070286A Pending JP2000269389A (ja) | 1999-03-16 | 1999-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269389A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934399A (zh) * | 2015-06-23 | 2015-09-23 | 日月光封装测试(上海)有限公司 | 半导体基板及制造半导体基板的方法 |
| CN111584451A (zh) * | 2019-02-18 | 2020-08-25 | 艾普凌科有限公司 | 半导体装置 |
-
1999
- 1999-03-16 JP JP11070286A patent/JP2000269389A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934399A (zh) * | 2015-06-23 | 2015-09-23 | 日月光封装测试(上海)有限公司 | 半导体基板及制造半导体基板的方法 |
| CN111584451A (zh) * | 2019-02-18 | 2020-08-25 | 艾普凌科有限公司 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
| JP2002343899A (ja) | 半導体パッケージ用基板、半導体パッケージ | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP3437477B2 (ja) | 配線基板および半導体装置 | |
| JP4379693B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| US6711815B2 (en) | Fabricating method of semiconductor devices | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP2002026186A (ja) | 半導体装置 | |
| CN101958292B (zh) | 印刷电路板、封装件及其制造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP3415128B1 (ja) | 半導体装置 | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH1131713A (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPH0982752A (ja) | 半導体装置 |