JP2000269419A - マクロコアテスト装置およびマクロコアテスト方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、マクロコアのテストに必要な外部
信号ピン数を削減するとともにマクロコアのテストに必
要なテスト入出力端子を多数設けることができるマクロ
コアテスト装置およびマクロコアテスト方法を提供する
ことを課題とする。 【解決手段】 予め設計済みのある機能を持った回路ブ
ロックである多数のマクロコア搭載のシステムＬＳＩに
おけるマクロコアのテストモードの設定を行う手段に、
テスト入出力端子本数が最多のマクロコアのテストモー
ド専用設定端子を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特定顧客向けの専
用ＬＳＩ（ＡＳＩＣ）の論理試験技術に係り、特にマク
ロコアのテストに必要な外部信号ピン数を削減するとと
もにマクロコアのテストに必要なテスト入出力端子を多
数設けることができるマクロコアテスト装置およびマク
ロコアテスト方法に関する。

【０００２】

【従来の技術】近年、特定顧客向けの専用ＬＳＩ（ＡＳ
ＩＣ）では、ＣＰＵコア、メモリマクロコア、アナログ
マクロコア等の多機能ブロック（マクロコア）を多数搭
載したシステムオンシリコンと呼ばれるシステムＬＳＩ
の比率が高まっている。これらの機能ブロック（マクロ
コア）の多くは各ＬＳＩ製造メーカ等からハードマクロ
ライブラリとして顧客に提供されている。

【０００３】図３は特定顧客向けの専用ＬＳＩ（ＡＳＩ
Ｃ）におけるマクロコアＭＡＣＲＯ１，…，ＭＡＣＲＯ
４のそれぞれをテストする従来のマクロコアテスト装置
の一例を示している。すなわち、従来のマクロコアテス
ト装置では、マクロコアＭＡＣＲＯ１，…，ＭＡＣＲＯ
４のそれぞれに図３に示すようなテストモード設定用端
子ＴＥＳＴとテスト用入出力端子ＴＥＳＴ１，ＴＥＳＴ
２を設けている。マクロコアＭＡＣＲＯ１，…，ＭＡＣ
ＲＯ４のそれぞれは、通常動作の他にマクロテストモー
ドを持ち、マクロテストを行う際には端子Ａ１に与えら
れたテスト用入出力端子ＴＥＳＴ１および端子Ａ２に与
えられたテスト用入出力端子ＴＥＳＴ２を基にデコーダ
Ｐ２で選択したマクロコアＭＡＣＲＯ１，…，ＭＡＣＲ
Ｏ４のいずれかのテストモード設定用端子ＴＥＳＴを論
理状態”１”に設定して通常動作モードからマクロテス
トモードに切り替えた後、外部端子（不図示）から直接
信号を入出力できるテスト用入出力端子ＴＥＳＴ１，Ｔ
ＥＳＴ２を使用してマクロコアＭＡＣＲＯ１，…，ＭＡ
ＣＲＯ４のそれぞれの単体での機能テストを行う。この
従来方式の場合、マクロコアＭＡＣＲＯ１，…，ＭＡＣ
ＲＯ４のそれぞれのマクロテストモードを設定するテス
トモード設定用端子ＴＥＳＴが必要となるため、テスト
モード設定用端子ＴＥＳＴの数＋（マクロコア１つ当た
りにおける）最多のテスト入出力端子数≦テスト回路に
使用可能な外部信号ピン数、という制限がある。このよ
うな従来技術としては、例えば、特開平１０−９０３６
２号公報に記載のものがある。すなわち、複数の回路ブ
ロックを内部に有する半導体集積装置において、テスト
を行う回路ブロックに供給する信号をテスト時に通常動
作時の信号から外部端子に供給される信号に切り替える
第１の信号選択手段と、上記テストを行う回路ブロック
の出力信号をパターン圧縮してテスト終了後に外部端子
から出力するパターン圧縮手段とを有し、テスト時に回
路ブロックの出力信号を選択して外部端子より出力する
セレクタが不要となり、テスト時の回路ブロックの出力
信号を出力する外部端子の数を減少でき入出力信号数の
多いマクロのテストが可能となることが開示されてい
る。

【０００４】

【発明が解決しようとする課題】近年のＣＰＵコア等の
高い機能を持ったマクロコアＭＡＣＲＯ１，…，ＭＡＣ
ＲＯ４が多く使用されているが、これらのマクロコアＭ
ＡＣＲＯ１，…，ＭＡＣＲＯ４はその高い機能のため、
テスト用の入出力端子数も多くなる傾向にある。また、
１製品に使用される他のマクロコアＭＡＣＲＯ１，…，
ＭＡＣＲＯ４の搭載数も多くなってきているため、それ
だけ必要なマクロテストモード設定端子数も多くなって
きている。しかしながら、従来のマクロコアテスト装置
は、このような状況の中で信号ピン数が少ない少数ピン
パッケージの製品に高い機能を持ったマクロコアＭＡＣ
ＲＯ１，…，ＭＡＣＲＯ４を多数搭載しようとした場
合、テスト回路に使用可能な外部信号ピン数が不足する
という問題点があった。

【０００５】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、マクロコアのテス
トに必要な外部信号ピン数を削減するとともにマクロコ
アのテストに必要なテスト入出力端子を多数設けること
ができるマクロコアテスト装置およびマクロコアテスト
方法を提供する点にある。

【０００６】

【課題を解決するための手段】本発明の請求項１に記載
の要旨は、マクロコアのテストに必要な外部信号ピン数
を削減するとともにマクロコアのテストに必要なテスト
入出力端子を多数設けることができるマクロコアテスト
装置であって、予め設計済みの機能を持った回路ブロッ
クである多数のマクロコア搭載のシステムＬＳＩにおけ
るマクロコアのテストモードの設定を行う手段に、テス
ト入出力端子本数が最多のマクロコアのテストモード専
用設定端子を設けたことを特徴とするマクロコアテスト
装置に存する。また本発明の請求項２に記載の要旨は、
前記システムＬＳＩは、少数ピンパッケージ使用により
テスト用端子として使用できる信号ピン数が少なく搭載
マクロコアの数が多いＬＳＩであることを特徴とする請
求項１に記載のマクロコアテスト装置に存する。また本
発明の請求項３に記載の要旨は、複数のテスト入出力端
子および当該テスト入力端子と共通接続されたテスト出
力端子を備えた第１種マクロコアと、前記第１種マクロ
コアよりも少ない本数のテスト入出力端子および当該テ
スト入力端子と共通接続されたテスト出力端子を備えた
複数の第２種マクロコアと、前記第１種マクロコアのテ
ストモードの設定を行う端子であって前記第２種マクロ
コアのテストモード設定に使用されている前記外部双方
向端子の入出力モードコントロール端子を兼ねたテスト
モード設定端子と、テストモードとして選択されていな
い前記第１種マクロコアおよび／または前記第２種マク
ロコアの前記テスト出力端子を、前記入出力モードコン
トロール端子に与えられる信号レベルに応じてハイ・イ
ンピーダンスに設定する双方向回路とを有することを特
徴とする請求項１に記載のマクロコアテスト装置に存す
る。また本発明の請求項４に記載の要旨は、前記第１種
マクロコアおよび／または前記第２種マクロコアは、第
１論理値に設定された場合に通常動作モードからテスト
モードに切り替わり、前記テスト入力端子および前記テ
スト出力端子が有効となるとともに、テストモード時に
前記テストモード設定端子から直接信号が当該テスト入
力端子に加えられる回路構成になっていることを特徴と
する請求項３に記載のマクロコアテスト装置に存する。
また本発明の請求項５に記載の要旨は、前記外部双方向
端子から入力される信号レベルの組み合わせに応じて複
数の前記第２種マクロコアのなかからいずれか１つを第
１論理値に設定する選択回路を有することを特徴とする
請求項１乃至４のいずれか一項に記載のマクロコアテス
ト装置に存する。また本発明の請求項６に記載の要旨
は、マクロコアのテストに必要な外部信号ピン数を削減
するとともにマクロコアのテストに必要なテスト入出力
端子を多数設けることができるマクロコアテスト方法で
あって、予め設計済みの機能を持った回路ブロックであ
る多数のマクロコア搭載のシステムＬＳＩにおけるマク
ロコアのテストモードの設定を行う工程と、テスト入出
力端子本数が最多のマクロコアのテストモード専用設定
端子を設ける工程とを有することを特徴とするマクロコ
アテスト方法に存する。また本発明の請求項７に記載の
要旨は、複数のテスト入出力端子および当該テスト入力
端子と共通接続されたテスト出力端子を備えた第１種マ
クロコアと、前記第１種マクロコアよりも少ない本数の
テスト入出力端子および当該テスト入力端子と共通接続
されたテスト出力端子を備えた複数の第２種マクロコア
と、前記第１種マクロコアのテストモードの設定を行う
端子であって前記第２種マクロコアのテストモード設定
に使用されている前記外部双方向端子の入出力モードコ
ントロール端子を兼ねたテストモード設定端子とを備え
たＬＳＩに対して、テストモードとして選択されていな
い前記第１種マクロコアおよび／または前記第２種マク
ロコアの前記テスト出力端子を、前記入出力モードコン
トロール端子に与えられる信号レベルに応じてハイ・イ
ンピーダンスに設定する工程を有することを特徴とする
請求項６に記載のマクロコアテスト方法に存する。また
本発明の請求項８に記載の要旨は、前記第１種マクロコ
アおよび／または前記第２種マクロコアは、第１論理値
に設定された場合に通常動作モードからテストモードに
切り替わり、前記テスト入力端子および前記テスト出力
端子が有効となるとともに、テストモード時に前記テス
トモード設定端子から直接信号が当該テスト入力端子に
加えられることを特徴とする請求項７に記載のマクロコ
アテスト方法に存する。また本発明の請求項９に記載の
要旨は、前記外部双方向端子から入力される信号レベル
の組み合わせに応じて複数の前記第２種マクロコアのな
かからいずれか１つを第１論理値に設定する工程を有す
ることを特徴とする請求項６乃至８のいずれか一項に記
載のマクロコアテスト方法に存する。

【０００７】

【発明の実施の形態】以下に示す各実施の形態の特徴
は、多数のマクロコア搭載のシステムＬＳＩにおけるマ
クロコアのテストモードの設定を行う回路に、テスト入
出力端子本数が最多のマクロコアのテストモード専用設
定端子を設けた点にある。これにより、外部端子である
外部双方向端子をマクロコア専用のテストモード設定端
子と兼用することが可能となり、その結果、限られた外
部端子数で、搭載マクロコアのテスト入出力端子数の上
限を広げることができるようになるといった効果を奏す
る。このようなマクロコアテスト装置は、少数ピンパッ
ケージ使用によりテスト用端子として使用できる信号ピ
ン数が少なく、搭載マクロコアの数が多いシステムＬＳ
Ｉ製品に特に有効である。以下、本発明の実施の形態を
図面に基づいて詳細に説明する。

【０００８】（第１実施形態）図１は本発明の第１実施
形態にかかるマクロコアテスト装置を説明するための機
能ブロック図であって、マクロコアＭＡＣＲＯ０，…，
ＭＡＣＲＯ４のマクロテストするケースを示している。
ここで、マクロコアとは予め設計済みのある機能を持っ
た回路ブロックのことである。図１に示すマクロコアテ
スト装置では、搭載数が１であってテスト入出力端子本
数の多いマクロコアＭＡＣＲＯ０（第１種マクロコア）
と、個々のテスト入出力端子本数は少ないが搭載数が４
であるマクロコアＭＡＣＲＯ１，…，ＭＡＣＲＯ４（第
２種マクロコア）と、双方向回路（スリーステートバッ
ファ群）１４，１６と、選択回路１２と、マクロコアＭ
ＡＣＲＯ０専用のテストモード設定端子Ｍ１を設けてい
る。

【０００９】テストモード設定端子Ｍ１は、マクロコア
ＭＡＣＲＯ０のテストモードの設定を行う端子であっ
て、マクロコアＭＡＣＲＯ１，…，ＭＡＣＲＯ４のテス
トモード設定に使用されている外部双方向端子ＴＥＳＴ
１，ＴＥＳＴ２の入出力モードコントロール端子Ｔ１
４，Ｔ１６を兼ねている。

【００１０】これにより、外部端子である外部双方向端
子ＴＥＳＴ１，ＴＥＳＴ２をマクロコアＭＡＣＲＯ０専
用のテストモード設定端子Ｍ１と兼用することが可能と
なり、その結果、限られた外部端子数で、搭載マクロコ
アのテスト入出力端子数の上限を広げることができるよ
うになるといった効果を奏する。このようなマクロコア
テスト装置は、少数ピンパッケージ使用によりテスト用
端子として使用できる信号ピン数が少なく、搭載マクロ
コアの数が多いシステムＬＳＩ製品に特に有効である。

【００１１】さらに詳しく、発明の実施の形態の構成を
説明する。本実施形態のマクロコアテスト装置では、そ
れぞれのマクロコアＭＡＣＲＯ０，…，ＭＡＣＲＯ４
は、テストモード設定端子ＴＥＳＴとテスト入力端子Ｔ
ＢＩ１，…，ＴＢＩ［Ｎ］（Ｎ：テストモード設定用端
子数）、およびテスト出力端子ＴＢＯ１，…，ＴＢＯ
［Ｍ］（Ｍ：マクロ搭載数）を有している。なお、マク
ロコアＭＡＣＲＯ０，…，ＭＡＣＲＯ４ではこの他に通
常動作用の端子を持っているが、本実施形態では表記し
ていない。

【００１２】本実施形態のテスト入力端子ＴＢＩ１，
…，ＴＢＩ［Ｎ］、テスト出力端子ＴＢＯ１，…，ＴＢ
Ｏ［Ｍ］は共通接続されている。すなわち、テストモー
ドとして選択されていないマクロコアＭＡＣＲＯ０，
…，ＭＡＣＲＯ４のテスト出力端子ＴＢＯ１，…，ＴＢ
Ｏ［Ｍ］は、出力が全てハイ・インピーダンス（Ｈｉ−
Ｚ）になるため、出力配線をドライブするのはテストモ
ードになっているマクロコアＭＡＣＲＯ０，…，ＭＡＣ
ＲＯ４だけとなり共通接続が可能となる。また、マクロ
コアＭＡＣＲＯ１，…，ＭＡＣＲＯ４のテスト出力端子
ＴＢＯ［Ｍ−１］およびテスト出力端子ＴＢＯ［Ｍ］を
外部端子である外部双方向端子ＴＥＳＴ１，ＴＥＳＴ２
から出力するように構成されている。

【００１３】テストモード設定端子ＴＥＳＴが論理状
態”１”に設定された場合、マクロコアＭＡＣＲＯ０，
…，ＭＡＣＲＯ４のそれぞれは通常動作モードからテス
トモードに切り替わって通常動作用端子（不図示）が無
効となり、テスト入力端子ＴＢＩ１，…，ＴＢＩ［Ｎ］
およびテスト出力端子ＴＢＯ１，…，ＴＢＯ［Ｍ］が有
効となる。テスト入力端子ＴＢＩ１，…，ＴＢＩ［Ｎ］
は、テストモード時はテストモード設定端子Ｍ１から直
接信号が加えられる回路構成になっている。

【００１４】一方、テスト出力端子ＴＢＯ１，…，ＴＢ
Ｏ［Ｍ］から出力される信号は、テストモード時に外部
出力端子（不図示）から直接取り出せるような出力回路
構成となっている。

【００１５】このような出力回路構成により、テストモ
ード時には、各製品毎に異なる周辺のロジック回路に依
存しないマクロコアＭＡＣＲＯ０，…，ＭＡＣＲＯ４の
単体機能テストが可能となる。

【００１６】本実施形態のマクロコアテスト装置では、
テスト入出力端子数が最多のマクロコアＭＡＣＲＯ０専
用のテストモード設定端子Ｍ１とそれに比べテスト入出
力端子数が少ないマクロコアＭＡＣＲＯ１，…，ＭＡＣ
ＲＯ４のテストモード設定およびマクロコアＭＡＣＲＯ
０専用のテストモード設定端子Ｍ１を兼用する外部双方
向端子ＴＥＳＴ１および外部双方向端子ＴＥＳＴ２を有
する。

【００１７】外部双方向端子ＴＥＳＴ１および外部双方
向端子ＴＥＳＴ２の入力端子側は選択回路１２（図中で
２ ｔｏ ４ Ｄｅｃｏｄｅｒと表記）を通じて、マク
ロコアＭＡＣＲＯ０，…，ＭＡＣＲＯ４のテストモード
設定端子ＴＥＳＴに接続されている。

【００１８】外部双方向端子ＴＥＳＴ１および外部双方
向端子ＴＥＳＴ２は入力状態として、 第１論理状態：外部双方向端子ＴＥＳＴ１の論理値＝外
部双方向端子ＴＥＳＴ２の論理値＝０、 第２論理状態：外部双方向端子ＴＥＳＴ１の論理値＝外
部双方向端子ＴＥＳＴ２の論理値＝１、 第３論理状態：外部双方向端子ＴＥＳＴ１の論理値＝
１、外部双方向端子ＴＥＳＴ２の論理値＝０、 第４論理状態：外部双方向端子ＴＥＳＴ１の論理値＝
０、外部双方向端子ＴＥＳＴ２の論理値＝１ の４つの論理状態があり、選択回路１２を介することに
より、それぞれの論理状態でマクロコアＭＡＣＲＯ１，
…，ＭＡＣＲＯ４のＴＥＳＴ端子のどれかを論理状態”
１”に設定することができる。これにより、マクロコア
ＭＡＣＲＯ１，…，ＭＡＣＲＯ４のテストモード設定の
コントロールを可能としている。

【００１９】外部双方向端子ＴＥＳＴ１および外部双方
向端子ＴＥＳＴ２の出力端子側は、マクロコアＭＡＣＲ
Ｏ１のテスト出力端子ＴＢＯ１およびテスト出力端子Ｔ
ＢＯ２にそれぞれ接続されている。マクロコアＭＡＣＲ
Ｏ０専用のテストモード設定端子Ｍ１は、マクロコアＭ
ＡＣＲＯ０のテストモード設定端子ＴＥＳＴに直接接続
されているとともに、マクロコアＭＡＣＲＯ０のテスト
出力端子ＴＢＯ１から出力される信号と外部双方向端子
ＴＥＳＴ１から入力される論理信号とを切り替える双方
向回路（スリーステートバッファ群）１４の入出力コン
トロール端子Ｔ１４（論理状態”０”でハイ・インピー
ダンス、論理状態”１”で活性化）、およびマクロコア
ＭＡＣＲＯ０のテスト出力端子ＴＢＯ２から出力される
信号と外部双方向端子ＴＥＳＴ２から入力される論理信
号とを切り替える双方向回路（スリーステートバッファ
群）１６の入出力コントロール端子Ｔ１６（論理状態”
０”でハイ・インピーダンス、論理状態”１”で活性
化）に接続されている。

【００２０】ここで、マクロコアＭＡＣＲＯ１，…，Ｍ
ＡＣＲＯ４のテストに使用可能な外部信号ピン数を６
４，マクロコアＭＡＣＲＯ１のテスト用入出力端子数を
６３本、マクロコアＭＡＣＲＯ１，…，ＭＡＣＲＯ４の
テスト用入出力ピン端子数を６１本以下とすると、本実
施形態では端子の兼用化を行っているため、マクロコア
ＭＡＣＲＯ０のテスト入出力端子数（６３本）＋マクロ
コアＭＡＣＲＯ０のテスト専用端子数（１本）≦使用可
能な外部信号ピン数（６４本）であり、マクロコアＭＡ
ＣＲＯ０のテストが可能であるが、仮に端子の兼用を行
わない場合、マクロコアＭＡＣＲＯ０のテスト入出力端
子数（６３本）＋マクロコアＭＡＣＲＯ０のテスト専用
端子数（１本）＋外部双方向端子ＴＥＳＴ１および外部
双方向端子ＴＥＳＴ２（２本）≧使用可能な外部信号ピ
ン数（６４本）となり、マクロコアＭＡＣＲＯ０の単体
機能テストを行うことができないことになる。

【００２１】以下、本実施形態の動作を説明する。図１
を参照すると、マクロコアＭＡＣＲＯ１，…，ＭＡＣＲ
Ｏ４のそれぞれのマクロテストを行う場合には、マクロ
コアＭＡＣＲＯ０専用のテストモード設定端子Ｍ１に論
理状態”０”の論理信号を入力することにより、バッフ
ァ２２がこの論理状態”０”をマクロコアＭＡＣＲＯ０
のテストモード設定端子ＴＥＳＴに伝えてマクロコアＭ
ＡＣＲＯ０を非テストモードかつマクロコアＭＡＣＲＯ
１，…，ＭＡＣＲＯ４のそれぞれをテストモードに設定
し、これに応じて、この論理状態”０”を入出力コント
ロール端子Ｔ１４で受けた双方向回路（スリーステート
バッファ群）１４がこの論理状態”０”に応じて外部双
方向端子ＴＥＳＴ１からの論理信号を有効かつマクロコ
アＭＡＣＲＯ０のテスト出力端子ＴＢＯ１から論理信号
を無効、すなわち、外部双方向端子ＴＥＳＴ１からの論
理信号を選択回路１２の入力端子Ａ１に伝達し、同様
に、この論理状態”０”を入出力コントロール端子Ｔ１
６で受けた双方向回路（スリーステートバッファ群）１
６がこの論理状態”０”に応じて外部双方向端子ＴＥＳ
Ｔ２からの論理信号を有効かつマクロコアＭＡＣＲＯ０
のテスト出力端子ＴＢＯ１から論理信号を無効、すなわ
ち、外部双方向端子ＴＥＳＴ２からの論理信号を選択回
路１２の入力端子Ａ２に伝達し、外部双方向端子ＴＥＳ
Ｔ１および外部双方向端子ＴＥＳＴ２からの入力信号を
基に選択回路１２がマクロコアＭＡＣＲＯ１，…，ＭＡ
ＣＲＯ４のそれぞれのテストモード設定端子ＴＥＳＴを
コントロールし、マクロコアＭＡＣＲＯ１，…，ＭＡＣ
ＲＯ４のそれぞれに対してマクロ単体の機能テストを順
次行う。

【００２２】一方、マクロコアＭＡＣＲＯ０のマクロテ
ストを行う場合のみ、マクロコアＭＡＣＲＯ０専用のテ
ストモード設定端子Ｍ１に論理状態”１”の論理信号を
入力することにより、バッファ２２がこの論理状態”
１”をマクロコアＭＡＣＲＯ０のテストモード設定端子
ＴＥＳＴに伝えてマクロコアＭＡＣＲＯ０をテストモー
ドかつマクロコアＭＡＣＲＯ１，…，ＭＡＣＲＯ４のそ
れぞれを非テストモードに設定し、これに応じて、この
論理状態”１”を入出力コントロール端子Ｔ１４で受け
た双方向回路（スリーステートバッファ群）１４がこの
論理状態”１”に応じて外部双方向端子ＴＥＳＴ１から
の論理信号を無効かつマクロコアＭＡＣＲＯ０のテスト
出力端子ＴＢＯ１から論理信号を有効、すなわち、マク
ロコアＭＡＣＲＯ０のテスト出力端子ＴＢＯ１の論理状
態を外部双方向端子ＴＥＳＴ１に伝達し、同時にこの論
理状態”１”を入出力コントロール端子Ｔ１６で受けた
双方向回路（スリーステートバッファ群）１６がこの論
理状態”１”に応じて外部双方向端子ＴＥＳＴ２からの
論理信号を無効かつマクロコアＭＡＣＲＯ０のテスト出
力端子ＴＢＯ２から論理信号を有効、すなわち、マクロ
コアＭＡＣＲＯ０のテスト出力端子ＴＢＯ２の論理状態
を外部双方向端子ＴＥＳＴ２に伝達する。これにより、
マクロコアＭＡＣＲＯ０のテスト出力端子ＴＢＯ１およ
びテスト出力端子ＴＢＯ２から外部双方向端子ＴＥＳＴ
１および外部双方向端子ＴＥＳＴ２の出力端子側へ接続
された回路が有効となる。

【００２３】このような外部双方向端子ＴＥＳＴ１およ
び外部双方向端子ＴＥＳＴ２は、マクロコアＭＡＣＲＯ
０，…，ＭＡＣＲＯ４のテストモード設定端子ＴＥＳＴ
と、マクロコアＭＡＣＲＯ０専用のテストモード設定端
子Ｍ１を兼用している。

【００２４】以上説明したように、第１実施形態によれ
ば、以下に掲げる効果を奏する。マクロコアＭＡＣＲＯ
０，…，ＭＡＣＲＯ４のテストモード設定端子ＴＥＳＴ
とマクロコアＭＡＣＲＯ０のテスト出力端子ＴＢＯ１，
ＴＢＯ２を兼用していることで、限られた外部端子数で
の搭載マクロコアのテスト入出力端子数の上限を広げる
といった効果（第１の効果）を奏する。

【００２５】また、マクロコアＭＡＣＲＯ０，…，ＭＡ
ＣＲＯ４のテストモードを設定した後、外部双方向端子
ＴＥＳＴ１および外部双方向端子ＴＥＳＴ２よりテスト
回路（マクロコアＭＡＣＲＯ０，…，ＭＡＣＲＯ４）に
テスト信号を入出力する本実施形態のマクロコアテスト
装置では、マクロコアＭＡＣＲＯ０，…，ＭＡＣＲＯ４
に使用可能な外部信号ピン数の条件は、 マクロコアテストモード設定用端子数＋（マクロコア１
つ当たりにおける）最多のテスト入出力端子数≦テスト
回路に使用可能な外部信号ピン数 となる。これにより、マクロコアＭＡＣＲＯ０専用のテ
ストモード設定端子Ｍ１と最多のテスト入出力端子数を
有するマクロコアＭＡＣＲＯ０のテスト出力端子ＴＢＯ
１，ＴＢＯ２を兼用することによって、限られた外部入
出力端子数で、単体テスト可能なマクロコアのテスト入
出力端子数の上限を広げることができるといった効果
（第２の効果）を奏する。本実施形態は、特に、少数ピ
ンのパッケージ使用で、ＣＰＵコア等のテスト入出力端
子が多いマクロコアとそれ以外のマクロコアの数が多く
使用されているシステムＬＳＩで有効である。

【００２６】（第２実施形態）図２は本発明の第２実施
形態にかかるマクロコアテスト装置を説明するための機
能ブロック図である。第２実施形態のマクロコアテスト
装置は、基本的構成は上記の通りであるが、マクロ搭載
数Ｍが多い場合にはさらに効果が大きくなる。その構成
を図２に示す。図２において、テストモード設定用端子
数Ｎは、最多テスト入出力端子を持つマクロコアＭＡＣ
ＲＯ０を除いたマクロ搭載数Ｍに対し、２^Ｎ≧Ｍを満た
す必要がある。この場合、Ｎ≦マクロコアＭＡＣＲＯ０
のテスト出力の端子数、の条件さえ満たしていれば、Ｎ
本の端子数を兼用することができる。

【００２７】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。

【００２８】

【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。マクロコアのテストモ
ード設定端子とマクロコアのテスト出力端子を兼用して
いることで、限られた外部端子数での搭載マクロコアの
テスト入出力端子数の上限を広げるといった効果（第１
の効果）を奏する。また、マクロコアのテストモードを
設定した後、外部双方向端子および外部双方向端子より
テスト回路（マクロコア）にテスト信号を入出力する本
実施形態のマクロコアテスト装置では、マクロコアに使
用可能な外部信号ピン数の条件は、マクロコアテストモ
ード設定用端子数＋（マクロコア１つ当たりにおける）
最多のテスト入出力端子数≦テスト回路に使用可能な外
部信号ピン数となる。これにより、マクロコア専用のテ
ストモード設定端子Ｍ１と最多のテスト入出力端子数を
有するマクロコアのテスト出力端子を兼用することによ
って、限られた外部入出力端子数で、単体テスト可能な
マクロコアのテスト入出力端子数の上限を広げることが
できるといった効果（第２の効果）を奏する。

【図面の簡単な説明】

【図１】本発明の第１実施形態にかかるマクロコアテス
ト装置を説明するための機能ブロック図である。

【図２】本発明の第２実施形態にかかるマクロコアテス
ト装置を説明するための機能ブロック図である。

【図３】特定顧客向けの専用ＬＳＩにおける各マクロコ
アをテストする従来のマクロコアテスト装置を示してい
る。

【符号の説明】

１２…選択回路 １４，１６，…，１［Ｎ−１］，１［Ｎ］…双方向回路
（スリーステートバッファ群） ２２…バッファ Ａ１，Ａ２…端子 Ｍ…マクロ搭載数 Ｍ１…テストモード設定端子 ＭＡＣＲＯ０，ＭＡＣＲＯ１，ＭＡＣＲＯ２，ＭＡＣＲ
Ｏ３，ＭＡＣＲＯ４，…，ＭＡＣＲＯ［Ｎ−１］，ＭＡ
ＣＲＯ［Ｎ］…マクロコア Ｎ…テストモード設定用端子数 Ｐ２…デコーダ Ｔ１４，Ｔ１６，Ｔ１８，Ｔ１１０，…，Ｔ１［Ｎ−
１］，Ｔ１［Ｎ］…入出力モードコントロール端子 ＴＢＩ１，…，ＴＢＩ［Ｎ−１］，ＴＢＩ［Ｎ］…テス
ト入力端子 ＴＢＯ１，ＴＢＯ２，ＴＢＯ３，…，ＴＢＯ［Ｎ−
１］，ＴＢＯ［Ｎ］…テスト出力端子 ＴＥＳＴ…テストモード設定端子 ＴＥＳＴ１，ＴＥＳＴ２，…，ＴＥＳＴ［Ｎ−１］，Ｔ
ＥＳＴ［Ｎ］…外部双方向端子

Claims (9)

【特許請求の範囲】
1. 【請求項１】 マクロコアのテストに必要な外部信号ピ
   ン数を削減するとともにマクロコアのテストに必要なテ
   スト入出力端子を多数設けることができるマクロコアテ
   スト装置であって、 予め設計済みの機能を持った回路ブロックである多数の
   マクロコア搭載のシステムＬＳＩにおけるマクロコアの
   テストモードの設定を行う手段に、テスト入出力端子本
   数が最多のマクロコアのテストモード専用設定端子を設
   けたことを特徴とするマクロコアテスト装置。
2. 【請求項２】 前記システムＬＳＩは、少数ピンパッケ
   ージ使用によりテスト用端子として使用できる信号ピン
   数が少なく搭載マクロコアの数が多いＬＳＩであること
   を特徴とする請求項１に記載のマクロコアテスト装置。
3. 【請求項３】 複数のテスト入出力端子および当該テス
   ト入力端子と共通接続されたテスト出力端子を備えた第
   １種マクロコアと、 前記第１種マクロコアよりも少ない本数のテスト入出力
   端子および当該テスト入力端子と共通接続されたテスト
   出力端子を備えた複数の第２種マクロコアと、 前記第１種マクロコアのテストモードの設定を行う端子
   であって前記第２種マクロコアのテストモード設定に使
   用されている前記外部双方向端子の入出力モードコント
   ロール端子を兼ねたテストモード設定端子と、 テストモードとして選択されていない前記第１種マクロ
   コアおよび／または前記第２種マクロコアの前記テスト
   出力端子を、前記入出力モードコントロール端子に与え
   られる信号レベルに応じてハイ・インピーダンスに設定
   する双方向回路とを有することを特徴とする請求項１に
   記載のマクロコアテスト装置。
4. 【請求項４】 前記第１種マクロコアおよび／または前
   記第２種マクロコアは、第１論理値に設定された場合に
   通常動作モードからテストモードに切り替わり、前記テ
   スト入力端子および前記テスト出力端子が有効となると
   ともに、テストモード時に前記テストモード設定端子か
   ら直接信号が当該テスト入力端子に加えられる回路構成
   になっていることを特徴とする請求項３に記載のマクロ
   コアテスト装置。
5. 【請求項５】 前記外部双方向端子から入力される信号
   レベルの組み合わせに応じて複数の前記第２種マクロコ
   アのなかからいずれか１つを第１論理値に設定する選択
   回路を有することを特徴とする請求項１乃至４のいずれ
   か一項に記載のマクロコアテスト装置。
6. 【請求項６】 マクロコアのテストに必要な外部信号ピ
   ン数を削減するとともにマクロコアのテストに必要なテ
   スト入出力端子を多数設けることができるマクロコアテ
   スト方法であって、 予め設計済みの機能を持った回路ブロックである多数の
   マクロコア搭載のシステムＬＳＩにおけるマクロコアの
   テストモードの設定を行う工程と、 テスト入出力端子本数が最多のマクロコアのテストモー
   ド専用設定端子を設ける工程とを有することを特徴とす
   るマクロコアテスト方法。
7. 【請求項７】 複数のテスト入出力端子および当該テス
   ト入力端子と共通接続されたテスト出力端子を備えた第
   １種マクロコアと、前記第１種マクロコアよりも少ない
   本数のテスト入出力端子および当該テスト入力端子と共
   通接続されたテスト出力端子を備えた複数の第２種マク
   ロコアと、前記第１種マクロコアのテストモードの設定
   を行う端子であって前記第２種マクロコアのテストモー
   ド設定に使用されている前記外部双方向端子の入出力モ
   ードコントロール端子を兼ねたテストモード設定端子と
   を備えたＬＳＩに対して、テストモードとして選択され
   ていない前記第１種マクロコアおよび／または前記第２
   種マクロコアの前記テスト出力端子を、前記入出力モー
   ドコントロール端子に与えられる信号レベルに応じてハ
   イ・インピーダンスに設定する工程を有することを特徴
   とする請求項６に記載のマクロコアテスト方法。
8. 【請求項８】 前記第１種マクロコアおよび／または前
   記第２種マクロコアは、第１論理値に設定された場合に
   通常動作モードからテストモードに切り替わり、前記テ
   スト入力端子および前記テスト出力端子が有効となると
   ともに、テストモード時に前記テストモード設定端子か
   ら直接信号が当該テスト入力端子に加えられることを特
   徴とする請求項７に記載のマクロコアテスト方法。
9. 【請求項９】 前記外部双方向端子から入力される信号
   レベルの組み合わせに応じて複数の前記第２種マクロコ
   アのなかからいずれか１つを第１論理値に設定する工程
   を有することを特徴とする請求項６乃至８のいずれか一
   項に記載のマクロコアテスト方法。