JP2000269505A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法

Info

Publication number
JP2000269505A
JP2000269505A JP11070214A JP7021499A JP2000269505A JP 2000269505 A JP2000269505 A JP 2000269505A JP 11070214 A JP11070214 A JP 11070214A JP 7021499 A JP7021499 A JP 7021499A JP 2000269505 A JP2000269505 A JP 2000269505A
Authority
JP
Japan
Prior art keywords
gate electrode
layer
region
hydrogen storage
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11070214A
Other languages
English (en)
Inventor
Tetsuo Kawakita
哲郎 河北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11070214A priority Critical patent/JP2000269505A/ja
Publication of JP2000269505A publication Critical patent/JP2000269505A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 液晶表示装置用の薄膜トランジスタ製造時に
おける不純物イオンの注入の際に、水素イオンがチャネ
ル部分に注入されないようにして、その電気的特性を向
上させる。トランジスタ特性向上のためＬＤＤ構造とす
るが、この際複雑な処理等を不必要とする。 【解決手段】 １）ゲート電極に水素吸蔵合金を用い
る。 ２）ゲート電極を多層構造とし、その形状を工夫するこ
とにより、基板上面方向から唯一回のイオンを注入する
ことでＬＤＤ構造のＴＦＴとする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に用
いる薄膜半導体素子に関し、特に不純物のドーピング時
の水素イオン対策に関する。
【０００２】
【従来の技術】現在、マルチメディア機器や携帯、通信
機器には非常に多くの液晶表示装置が用いられてきてい
る。そして、これらの表示装置には大画面化と高精細
（応答性がよくかつ画素密度が大）化という要求のも
と、薄膜半導体素子（薄膜トランジスタ、ＴＦＴ）が用
いられている。
【０００３】以下、図１０に、この薄膜トランジスタの
断面を示す。
【０００４】本図に示すように、表面に絶縁及びアルカ
リ分の不拡散のための下地膜（図示せず）を施された無
アルカリガラス基板１０上に多結晶シリコンからなる半
導体層１１が形成され、その上に形成されたゲート絶縁
膜１２の中央部にゲート電極５1 が形成され、更に半導
体層の図上左右の両端は、本図に黒い丸にて示すような
不純物７１が打ち込まれたソース領域１５、ドレイン領
域１６とされ、更にこれらの領域上に、ソース電極１８
及びドレイン電極１９が形成されている。そして、ソー
ス領域とドレイン領域の間の半導体層は、チャネル領域
２０とされている。
【０００５】更に、実際の基板では、表示部の画素やそ
の周辺の駆動回路部の配置に従って、縦横何列、何段に
もこのような薄膜トランジスタが並んで形成されてい
る。またこのため、ゲート電極とソース電極及びドレイ
ン電極は層間絶縁膜１７を介して多層配線構造となって
いる。
【０００６】
【発明が解決しようとする課題】ところで、これらの電
子機器に用いられている液晶表示装置に対する大画面化
と高精細化の要求は、近年増々厳しくなってきている。
このため、液晶表示装置は、その画素部に形成されるＴ
ＦＴの高性能化が求められている。
【０００７】さて、高性能化の具体的内容であるが、各
画素におけるＴＦＴ特性の向上とばらつきの低減が重要
とされている。
【０００８】しかしながらこの構造及び製造方法では、
以下のような問題がある。
【０００９】第１は、イオンドーピングにおける水素イ
オンの悪影響である。
【００１０】すなわち、イオンドーピングでは、Ｂ（ボ
ロン）やＰ（リン）の注入にはＢ2Ｈ6 （ジボラン）や
ＰＨ3 （ホスフィン）のような気体の不純物の水素化合
物を用いるだけでなく、注入するプラズマ装置が不純物
によって汚染等されるのを防止するためこのガスを更に
水素で稀釈して用いる。
【００１１】以下、これらから発生する水素イオンが、
ＴＦＴ特性に如何に悪影響を及ぼすかを図１１を用いて
説明する。なお、本図１１ではＢの注入の場合を示して
いる。
【００１２】図示しない外部の供給源より供給された注
入用ガスは、プラズマ装置上部のプラズマ室８０にて、
ジボランと稀釈用水素ガスの両方がプラズマ化され、更
に電圧で加速されて下方の基板の方へ高速で飛び出す。
【００１３】このため、不純物のＢの注入のときには稀
釈用の水素ガスやジボランのプラズマ化で発生した水素
イオンは、帯電したジボランの形でのＢイオン等と一緒
に下部に存在する基板目掛けて高速で突進することにな
る。従って、ソース領域１５とドレイン領域１６のみな
らず基板全体にＢイオン７１と水素イオンの両方がいわ
ば打ち込まれることになる。
【００１４】ところで、ゲート電極５１部分では、Ｂイ
オン及びジボランイオンの構成分子たる水素あるいはＢ
と結合している水素は、質量の大なＢが運動エネルギー
のほとんどを占めているため、水素自身の運動エネルギ
ーは小さく、このためこのゲート電極中で完全に止まっ
てしまう。しかし、ジボランのプラズマ化で発生した水
素や稀釈用の水素が帯電した水素イオンは、原子量や分
子量が小さいため大きく加速されており注入速度が大き
い上に原子径や分子径が小さい。また、波としての性質
もある。このためゲート電極５１を突き抜けて下部のチ
ャネル部分のシリコン層２０にまで入り込むというより
も突入してしまう。
【００１５】そして、このチャネル部分に打ち込まれた
水素イオンは保持エネルギーが大きいだけに結晶化して
いるシリコンの格子を壊して、欠陥を作り出すことにな
る。
【００１６】この結果、できあがった薄膜トランジスタ
の特性、特に移動度の低下とＯＮ電流の低下、しきい値
電圧の増加を引き起こすことになる。
【００１７】そして、この現象は不純物注入にイオンド
ーピング法を使用する限り避けれない。
【００１８】なお、念のため記載するならば、ＢやＰの
水素化合物以外の化合物を用いれば打ち込み後の加熱に
もかかわらずシリコン中に残留したり、ＢやＰと化合し
ている相手方の原子は水素より更に質量が大であるた
め、必要な加速電圧が大きくなり、このため更にシリコ
ン格子を破壊したりするため、余計都合が悪い。
【００１９】また、ゲート電極を無闇に厚くするわけに
もいかない。
【００２０】更にまた、質量分離を行って必要なイオン
だけを選択的に注入することも可能であるが、小さくて
も２０ｃｍ角以上あるような液晶パネル用の大型の基板
ではコストがかかりすぎて、実用的ではない。
【００２１】第２の問題は、オフ時のリーク電流特性で
ある。
【００２２】すなわち、薄膜トランジスタにおいて、オ
フ領域におけるリーク電流が大きくなると画素の保持特
性が劣化する。このため高精細で優れた画素を得るため
には、オフのリーク電流を低減させることが極めて重要
である。そして、薄膜トランジスタでは、このオフリー
ク電流はドレイン領域近傍における電界強度によって生
じ、このためゲート電圧をオフ側に大きくしていくと電
界強度が大きくなってオフリーク電流が大きくなってい
く。
【００２３】この対策として、従来よりＬＤＤ（Ｌｉｇ
ｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造やオフセット
構造が知られている。
【００２４】しかしながら、これらの構造のＴＦＴとす
るためには、ゲート電極近傍のチャネル領域の電界集中
防止のため、ソース領域やドレイン領域に比較して不純
物を少量打ち込む必要がある。従って、不純物の注入時
にＬＤＤ構造が形成されるよう適切に不純物を遮蔽する
膜を形成するために複雑なエッチング工程が必要であっ
たり、多数回にわたるイオン注入等が必要となったりし
て、製造工程が複雑化し、また製品の高コスト化につな
がる。
【００２５】このため、大型の液晶表示装置等に使用す
るため、不純物注入時の水素イオンの悪影響がなく、オ
フのリーク電流特性が優れ、その上製造容易かつ低コス
トのＬＤＤ型の基板上に形成されたＴＦＴやその製造方
法の実現、開発が望まれていた。
【００２６】
【課題を解決するための手段】本発明は以上の課題を解
決する目的でなされたものであり、基板上に形成された
半導体素子のゲート電極に工夫を凝らし、更にこのゲー
ト電極を不純物注入時の適切な注入の制御用の遮蔽物
（マスク）としたものである。具体的には、以下の構成
としている。
【００２７】請求項１記載の発明においては、無アルカ
リガラス表面に絶縁とアルカリ分の拡散防止用の下地膜
を形成する等した基板上にソース領域、ドレイン領域、
チャネル領域を有する薄膜の半導体とゲート絶縁膜とゲ
ート電極が形成された半導体素子において、ゲート電極
はゲート絶縁膜上に所定厚さの水素吸蔵合金層（注：通
常、水素吸蔵「合金」という単（用）語が使用されてい
るため、本明細書では理解し易いようにこの単語を使用
するが、電池等と異なり半導体素子の製造においては水
素の吸収、放出が何度もなされるわけではないのでこの
事に対する耐久性は必要でなく、このためこの単語は
「純粋な金属」をも含んでいるのは勿論である。）を少
なくとも一層は含む多層構造とに形成されたゲート電極
を有していることを特徴としている。
【００２８】上記構成により、基板上にソース領域、ド
レイン領域、チャネル領域を有する薄膜の半導体とその
上面のゲート絶縁膜と更にその上部のゲート電極とが形
成された半導体素子において、以下の作用がなされる。
【００２９】ゲート電極は、ゲート絶縁膜上に不純物の
注入条件以外に電気抵抗、機器の用途や機能発揮等から
定まる所定厚さの水素吸蔵合金層を少なくとも一層は含
む多層構造のゲート電極を有している。
【００３０】このため、水素吸蔵合金層が不純物注入時
に水素イオンを吸収する。
【００３１】また、他の金属層は例えば水素吸蔵合金よ
りも電気抵抗の低いアルミ等の金属から形成され、これ
により電圧低下の防止等がなされる。
【００３２】なお、以上の他、ソース電極、ドレイン電
極、層間絶縁膜等半導体素子としての機能発揮のため必
要な構成部を有しているのは勿論である。
【００３３】請求項２記載の発明においては、多層構造
のゲート電極は、その下層に金属層を、その上層に金属
層よりもチャネル方向（ソース電極とドレイン電極を結
ぶ方向）の長さが大きな水素吸蔵合金層を有し、半導体
は、ゲート電極をマスクに不純物イオンが注入されて形
成されたＬＤＤ構造領域を有していることを特徴として
いる。
【００３４】上記構成により、以下の作用がなされる。
【００３５】多層構造のゲート電極は、その下層に金属
層を有し、その上層に金属層よりもチャネル方向の長さ
が、少くもソース電極とドレイン電極の何れかの方に１
〜数μｍ大きな水素吸蔵合金層を有し、半導体は、ゲー
ト電極をマスクに原則として上方より不純物イオンが注
入され、このためゲート電極の構造に起因して形成され
たＬＤＤ構造領域を有している。
【００３６】なお、不純物イオン注入後の熱処理により
不純物イオンの拡散が生じ、このため多少の境界の不明
瞭、不揃いが生じることがありえるのは勿論である。
【００３７】そして、この注入の際、水素吸蔵合金層が
上層であるため、ＬＤＤ領域への水素の侵入が極力防止
される。
【００３８】請求項３記載の発明においては、多層構造
のゲート電極は、上層、中層及び下層の３層よりなり、
更にチャネル方向長さがこの順に大きい、この順に小さ
い若しくは中層、下層、上層の順に小さい等の厚さ２段
階変更（端部の傾斜はともかく、厚さはマスクとしての
作用の面からは合計３種）型ゲート電極であり、半導体
は、厚さ２段階変更型ゲート電極をマスクに不純物イオ
ンが注入されて形成された２段構造のＬＤＤ構造領域を
有していることを特徴としている。
【００３９】上記構成により、以下の作用がなされる。
【００４０】多層構造のゲート電極は、上層、中層及び
下層の３層よりなり、更にチャネル方向長さがこの順に
大きい、この順に小さい若しくは中層、下層、上層の順
に小さい厚さ等の２段階変更型ゲート電極である。
【００４１】半導体は、厚さ２段階変更型ゲート電極を
マスクに不純物イオンが注入されて形成された、ひいて
は不純物濃度が全体で４段に変化する２段構造のＬＤＤ
構造領域を有している。
【００４２】請求項４記載の発明においては、ソース領
域とドレイン領域とチャネル領域及びＬＤＤ構造領域若
しくは２段構造のＬＤＤ構造領域を有する半導体は、水
素吸蔵合金層を少なくも一層含む多層構造のゲート電極
をマスクにして不純物イオンの飛来する方向の下流側
（直下）の位置に形成されたゲート電極直下ＬＤＤ構造
を有していることを特徴としている。
【００４３】上記構成により、以下の作用がなされる。
【００４４】ソース領域とドレイン領域とチャネル領域
及びＬＤＤ構造領域若しくは２段構造のＬＤＤ構造領域
を有する半導体は、水素吸蔵合金層を少なくも一層含む
多層構造のゲート電極をマスクにしてイオンを注入され
たため、不純物イオンの飛来する方向の下流側直下の位
置に形成されている。
【００４５】請求項５記載の発明においては、水素吸蔵
合金層は、水素を良好に吸収するチタン（Ｔｉ）、ジル
コニウム（Ｚｒ）、チタンを主成分として含む合金、ジ
ルコニウムを主成分として含む合金、チタン及びジルコ
ニウムを主成分として含む合金のいずれかであるＴＺ層
を有していることを特徴としている。
【００４６】上記構成により、以下の作用がなされる。
【００４７】水素吸蔵合金層は、チタン、ジルコニウ
ム、チタンを主成分として含む合金（例えば、ＴｉＦ
ｅ、ＴｉＣｏ、ＴｉＮｉ、ＴｉＭｎ、ＴｉＣｒ2 、Ｔｉ
3 Ａｌ、Ｔｉ3 Ｓｎその他重量的にＴｉの割合が多い８
−１ー１チタニウム、６−４チタニウム等）、ジルコニ
ウムを主成分として含む合金（例えば、ＺｒＶ2 、Ｚｒ
Ｃｒ2 、ＺｒＭｎ2 、ＺｒＭｏ2 、ＺｒＦｅ、ＺｒＣｏ
2 等その他重量的にＴｉの割合が多いジルカロイ−２、
ジルカロイ−４等やＺｒとの分離困難な不純物としての
高価なＨｆを含む合金）のいずれかであるＴＺ層を有し
ている。このため、不純物イオン注入時に、併せて打ち
込まれてくる水素イオンを効率よく吸収する。
【００４８】すなわち、Ｔｉ等の金属原子が物理的に水
素イオンを遮断するだけでなく化学的に吸収し、更にこ
の吸収した水素が質量が同じなだけに（注：軽水炉にお
いて水中の水素原子が高速中性子を効率よく減速するご
とく、一般に被減速物質と減速用物質の質量比が１に近
いほど、多くの場合運動エネルギーがほぼ均等に分割さ
れ、このため減速効率が良いのは広く知られた法則であ
る。そして、同一ではないが、ほぼ似た傾向、作用があ
るものと思われる。）新たに打ち込まれてくる水素イオ
ンを物理的に効率よく減速して、その下層に存在するＴ
ｉ等の金属原子に化学的に吸収されやすくする。なお、
以上の他、Ｔｉ等と結合している水素が打ち込まれて来
た水素イオンとの衝突によりＴｉ等と離れる際の化学的
エネルギーにも使用され、減速ひいては捕獲 一層促進
されるのは勿論である。
【００４９】請求項６記載の発明においては、ソース領
域、ドレイン領域、チャネル領域又はこれらに加えてＬ
ＤＤ構造領域若しくは２段構造のＬＤＤ構造領域を有す
る半導体は、シリコン、シリコン−ゲルマニウム若しく
はシリコン−ゲルマニウム−炭素等のシリコン系半導
体、例えばポリシリコンであることを特徴としている。
【００５０】上記構成により、以下の作用がなされる。
【００５１】ソース領域、ドレイン領域、チャネル領域
又はこれらに加えてＬＤＤ構造領域若しくは２段構造の
ＬＤＤ構造領域を有する半導体は、液晶表示装置によく
用いられる、そしてガラス基板等に形成された、シリコ
ン、シリコン−ゲルマニウム若しくはシリコン−ゲルマ
ニウム−炭素等のシリコン系半導体である。
【００５２】請求項７記載の発明においては、基板上に
選択的に形成された半導体層上にゲート絶縁膜を形成す
るゲート絶縁膜形成ステップと、形成されたゲート絶縁
膜上に水素吸蔵合金を少なくとも一層含む多層構造のゲ
ート電極を形成するゲート電極形成ステップと、形成さ
れたゲート電極を水素を吸収し易いように実験等から始
められた過熱した温度の状態でゲート電極をマスクに不
純物イオンを注入してゲート電極の構造に対応した所定
の位置にソース領域及びドレイン領域を形成する不純物
注入ステップと、不純物注入後の熱処理ステップとを有
していることを特徴としている。
【００５３】上記構成により、以下の作用がなされる。
【００５４】ゲート絶縁膜形成ステップにて、基板上に
画素やその駆動回路の占める位置に対応して形成された
半導体層上のこれまた所定の位置にゲート絶縁膜を形成
する。
【００５５】ゲート電極形成ステップにて、形成された
ゲート絶縁膜上に水素吸蔵合金を少なくとも一層（そし
て手間の面から原則として）一層含む多層構造のゲート
電極を形成する。
【００５６】不純物注入ステップにて、形成されたゲー
ト電極を５００℃程度に過熱した状態でこれをマスクに
不純物イオンを注入して、ゲート電極のチャネル方向両
側等の所定位置にソース領域及びドレイン領域を形成す
る。
【００５７】不純物注入後の熱処理ステップにて、基板
ごと４５０〜６００℃の温度に１時間ほど晒して不純物
注入時に損傷した半導体を修復し、併せて注入された不
純物と半導体とを適切に結合させる。
【００５８】また、熱処理の際、ゲート電極や半導体内
の余計な水素の追い出し等もなされる。
【００５９】以上の他、ドレイン電極、ソース電極、層
間絶縁膜の形成、必要な配線等をなすステップを有して
いるのは勿論である。
【００６０】請求項８記載の発明においては、ゲート電
極形成ステップは、形成されたゲート絶縁膜上に金属膜
からなる第１層の電極を形成する金属膜形成小ステップ
と、形成された金属膜を完全に覆い、更にソース領域側
及びドレイン領域側の端部でゲート絶縁膜を少し覆うよ
うに水素吸蔵合金からなる第２層を形成する水素吸蔵合
金膜形成小ステップとを有し、不純物注入ステップは、
ゲート電極を加熱した状態で不純物イオンを注入する際
に、金属膜と水素吸蔵合金膜が重なりあった部分には不
純物イオンが注入されないが、水素吸蔵合金膜のみが覆
った部分には不純物イオンが運動量が大きいため多少注
入され、両方の膜がない部分には不純物イオンが多く注
入されるＬＤＤ構造領域形成ステップであることを特徴
としている。
【００６１】上記構成により、以下の作用がなされる。
【００６２】ゲート電極形成ステップの金属膜形成小ス
テップにて、形成されたゲート絶縁膜上所定位置に金属
膜からなる第１層の電極を形成する。
【００６３】同じく、水素吸蔵合金形成小ステップに
て、形成された金属膜を完全に覆い、更にソース領域側
及びドレイン領域側の端部で第１層の電極を食み出して
ゲート絶縁膜を少し覆うように水素吸蔵合金からなる第
２層を形成する。
【００６４】不純物注入ステップは、ゲート電極を加熱
した状態で不純物イオンを注入する際に、金属膜と水素
吸蔵合金膜が重なりあった部分には不純物イオンが注入
されないが、水素吸蔵合金膜のみが覆った部分には水素
の打ち込みを極力防止しされつつ不純物イオンが多少注
入され、両方の膜がない部分には不純物イオンが多く注
入されたＬＤＤ構造領域を形成する。
【００６５】請求項９記載の発明においては、金属膜形
成小ステップに先立って、金属として同一か否かは別と
して水素吸蔵合金を選択する金属選択ステップを有して
いることを特徴としている。
【００６６】上記構成により、以下の作用がなされる。
【００６７】金属膜形成小ステップに先立つ金属選択ス
テップにて、金属として水素吸蔵合金を選択する。
【００６８】このため、多層構造のゲート電極は、例え
ば総てチタンで製作されている等のこともありうる。そ
してこれにより、水素がゲート電極下部への打ち込まれ
るのを一層防止し、併せてゲート電極材料の単一化が図
られる。
【００６９】請求項１０記載の発明においては、ゲート
電極形成ステップは、上層、中層及び下層の３層よりな
り、更にチャネル方向長さがこの順に大きい、この順に
小さい、若しくは中層、下層、上層の順に小さい等の厚
さ２段階変更型の３層からなるゲート電極を形成する厚
さ２段階変更型ゲート電極形成ステップであり、不純物
注入ステップは、厚さ２段階変更型ゲート電極を加熱し
た状態で不純物イオンを注入する際に、上、中、下の３
層が重なりあった部分には不純物イオンが注入されず、
上、中、下層のいずれか２層が重なりあった部分には不
純物イオンが多少注入され、上層若しくは下層のみの部
分には不純物イオンが多少多めに注入され、いずれの層
もない部分には不純物イオンが多く注入された２段構造
のＬＤＤ構造領域形成ステップであることを特徴として
いる。
【００７０】上記構成により、以下の作用がなされる。
【００７１】ゲート電極形成ステップは、実は厚さ２段
階変更型の３層からなるゲート電極形成ステップであ
り、これによりチャネル方向長さが順に大きな若しくは
小さな上層、中層、下層等の３層からなる厚さ２段階変
更型ゲート電極を形成する。
【００７２】不純物注入ステップは、２段構造のＬＤＤ
構造領域形成ステップであり、これによりゲート電極を
加熱した状態で不純物イオンを注入する際に、上、中、
下の３層が重なりあった部分には不純物イオンが注入さ
れず、上、中若しくは中、下の２層等いずれかの２層が
重なりあった部分には不純物イオンが多少注入され、上
層若しくは下層のみの部分には不純物イオンが多少多め
に注入され、いずれの層もない部分には不純物イオンが
多く注入される。
【００７３】請求項１１記載の発明においては、ゲート
電極形成ステップに先立って、水素吸蔵合金として、チ
タン、ジルコニウム、チタンを主成分とする合金、ジル
コニウムを主成分とする合金、チタン及びジルコニウム
を主成分とする合金のいずれかを選択する水素吸蔵合金
選択ステップを有していることを特徴としている。
【００７４】上記構成により、以下の作用がなされる。
【００７５】ゲート電極形成ステップに先立っての水素
吸蔵合金選択ステップにて、水素吸蔵合金として、チタ
ン、ジルコニウム、チタンを主成分とする合金、ジルコ
ニウムを主成分とする合金、チタン及びジルコニウムを
主成分とする合金のいずれかを選択し、これらの材料が
ゲート電極の少なくも一部（一層）を形づくる。
【００７６】
【発明の実施の形態】以下、本発明をその実施の形態に
基づいて説明する。
【００７７】（第１の実施の形態）図１は、本発明に係
る薄膜トランジスタ（素子）の第１の実施例の構造を示
すものである。
【００７８】この薄膜トランジスタは、ガラス製基板１
０上にポリシリコンからなる半導体（材料）層１１が形
成され、その上部にゲート絶縁膜１２が、更にその上部
中央部にゲート電極が形成され、ソース電極１８とドレ
イン電極１９を有し、また半導体層の両端部１５、１６
は不純物が打ち込まれていること、層間絶縁膜１７を有
していることという基本的な構成は図１０に示す従来技
術のものと異ならない。ただし、ゲート電極が２層構造
になっているのが相違する。本図において、黒い丸７１
は、打ち込まれた不純物である。以下、この構造の相違
を中心に説明する。
【００７９】このゲート電極は、下部（基板側）の金属
電極膜１３の上部に水素吸蔵合金膜１４を積層して形成
されている。そして、金属電極膜としては、ＡｌやＴ
ｉ、Ｍｏ、Ｗ、Ｔａ、Ｃｒ等一般の電極材料を用いてい
る。また、その厚みとしては、ソース領域１５、ドレイ
ン領域１６を形成する際に注入する不純物イオンを十分
に遮断するよう、１５００Å〜３０００Åとしている。
【００８０】一方、水素吸蔵合金膜１４としては、チタ
ン、ジルコニウム、またはそれらを主成分として含む合
金を用いている。更に、その厚みは２０００Å〜５００
０Åとしている。
【００８１】この様な構造とすることで、半導体素子の
ソース電極、ドレイン電極と接続される部分たるソース
領域、ドレイン領域を形成する際にこの領域の半導体層
に導電性を向上させるためにゲート電極を遮蔽物として
不純物イオンの注入（ドーピング）を行うが、このとき
に不純物イオンと一緒に打ち込まれる水素イオンは水素
吸蔵合金膜で（実用上）すべて吸収され、チャネル部の
半導体には全く何も打ち込まれないようにすることがで
きる。
【００８２】（第２の実施の形態）本発明に係るＬＤＤ
構造を有するＴＦＴの他の実施の形態例を、図２を参照
しつつ説明する。
【００８３】本実施例のＴＦＴの構造は、図１に示した
のとほぼ同様である。ただし、ゲート電極の構造が異な
る。
【００８４】すなわち、ゲート電極は、図１に示すのと
同じく２層構造であり、下層の金属電極膜１３の構造も
図１に示すものと同様である。
【００８５】しかしながら、上層の水素吸蔵合金膜１４
の形状が異なる。すなわち、本図２に示すように、この
合金膜は下層の金属電極膜よりもチャネル方向の長さを
少し大きくしている。そして、この様な形状とすること
により、ゲート絶縁膜上のチャネル部分で、ゲート電極
が水素吸蔵合金だけで形成される領域１４１が生じるこ
とになる。
【００８６】さて、前述のごとくソース領域１５とドレ
イン領域１６を形成するためには、この金属電極膜と水
素吸蔵合金膜を積層してなるゲート電極をマスクとし
て、イオンをドーピングして形成する。この際、ゲート
電極が２層構造となっている部分は、遮蔽が充分なため
不純物イオン、水素イオンのいずれも注入されない。
【００８７】しかし、水素吸蔵合金膜だけでマスクされ
ている部分は、水素イオンはこの水素収蔵合金膜にて吸
収されるが、不純物イオンは完全には遮断されない。な
ぜなら、運動量の大きい不純物イオンを物理的に完全に
遮断することはできない膜厚に設定しているからであ
る。なお、この際の膜厚としては約１０００Å〜３００
０Å程度が適当である。
【００８８】この結果、不純物イオンが高濃度に注入さ
れたソース領域１５、ドレイン領域１６と、低濃度に注
入されたＬＤＤ構造を有する領域２１が形成されること
となる。
【００８９】なお、図１，２に示す金属層電極膜と水素
吸蔵合金膜は、その上下が逆にされていても良いのは勿
論である。
【００９０】（第２の実施の形態の製造方法）本実施の
形態は、図２に示すゲート電極が２層でＬＤＤ構造の薄
膜トランジスタの製造方法についてのものである。
【００９１】なお、図１に示すＬＤＤ構造を有さない薄
膜トランジスタや後に示す他の実施の形態のゲート電極
も、ほぼ同様の方法で製造可能である。
【００９２】以下、図３と図４を参照しつつ説明する。
なお、両図は本来一葉（図）とすべきものであるが、用
紙の広（拡）さの都合で２枚の図としたものである。
【００９３】先ず、図３において、 （ａ）無アルカリガラスからなる絶縁性基板１０上に下
地（アンダーコート）膜４１としてＳｉＯ2 膜を形成す
る。 （ｂ）基板面にアモルファスシリコン（ａ−Ｓｉ）を形
成し、更にこのアモルファスシリコンをエキシマレーザ
ーによるアニール（溶融、再結晶化）によってポリシリ
コン（大きな結晶粒子や単一の結晶よりなるシリコン）
化し、基板上の表示用画素部やその周辺の駆動回路部用
としてトランジスタ（素子）を形成する領域のみにポリ
シリコン膜を残し、その他の部分は除去する。すなわ
ち、いわゆるパターン化をする。本（ｂ）には、この状
態のポリシリコン膜１１を示す。 （ｃ）ポリシリコン膜をパターン化した基板の全面にゲ
ート絶縁膜１２を形成する。なお、この際のゲート絶縁
膜の厚みは、膜質、トランジスタの大きさにより異なる
が、大よそ８００〜１２００Å程度のＳｉＯ2 膜であ
り、ＡＰＣＶＤ法またはＴＥＯＳプラズマＣＶＤ法にて
形成した。 （ｄ）ゲート電極として更に金属膜１３を全面に形成
し、この上で各トランジスタのゲート電極に対応した位
置にのみ金属膜を残す。この金属膜の材料としては、一
般に電極材料として用いられているＡｌ，Ｍｏ，Ｔａ，
Ｃｒ，Ｔｉ，Ｗ等を用いる。
【００９４】なお、これらの金属のうち、いずれを採用
するかは基板の大きさ、後の工程で晒される温度等を考
慮してなすのは勿論である。更に、膜はスパッタ法にて
形成するのが良いであろう。
【００９５】（ｄ）は、この孤立化した状態の金属膜を
示す。 （ｅ）金属膜１３上全面に水素吸蔵合金膜１４を形成
し、しかる後、平面に投影した形が金属膜より約１〜４
μｍ程度大きくドレイン電極、ソース電極側へ食み出す
ようにパターンニングする。その結果、チャネル領域上
の金属膜を食み出た部分にも水素吸蔵合金膜が形成され
た構造１４１となっている。
【００９６】なお、この水素吸蔵合金膜として本実施の
形態ではＴｉを用いた。そして、その膜の厚さは約５０
０〜１０００Å程度とした。他にジルコニウムやチタン
を含む合金、ジルコニウムを含む合金でも良い。（ｅ）
に示すのはこの状態の断面である。
【００９７】次に、図４に移る。 （ｆ）上記（ｅ）の状態で、ｎチャネルの薄膜トランジ
スタを形成するため、Ｐイオンを基板上部より注入し
た。注入条件としては加速電圧が６０〜７０ＫｅＶ、注
入量は１．０Ｅ１５（１０の１５乗）〜５．０Ｅ１５／
ｃｍ2 とする。更に、基板全体を、水素吸蔵合金が最も
水素を吸蔵しやすい状態となる４００〜６００℃に保持
した状態で注入を行う。
【００９８】従って、このときゲート電極外の領域は上
記の量のＰ７１が注入されて、高濃度にＰが注入された
ｎ＋層が形成されて、ソース領域１５及びドレイン領域
１６が形成されることになる。
【００９９】ところでこの際、ゲート電極下で水素吸蔵
合金のみがゲート酸化膜上に形成されている領域では、
この水素吸蔵合金で一部の注入されたＰイオンが物理的
に遮蔽されるが、残りの一部は下層のポリシリコン層に
注入されることとなるため、この領域には低濃度にＰが
注されたｎ−層２１が形成される。
【０１００】また、金属電極と水素吸蔵合金が積層され
た領域２０では、Ｐイオンは金属膜で、水素イオンは水
素吸蔵合金で物理的、化学的に吸収されるため、いずれ
のイオンも全く注入されないこととなる。このため、こ
の部分すなわちチャネル領域には、薄膜トランジスタの
特性に悪影響を及ぼす水素イオンを全く含まないことと
なる。
【０１０１】以上の説明でわかるように、一回のイオン
注入で精度の高いＬＤＤ構造が容易に形成されることと
なり、オフリーク電流の小さい、信頼性の高い薄膜トラ
ンジスタ素子を得ることが可能となる。
【０１０２】（ｇ）更に、基板全面にＳｉＯ2 からなる
層間絶縁膜１７をＡＰＣＶＤやＴＥＯＳプラズマＣＶＤ
により形成する。その厚さは、約６０００〜９０００Å
程度とするのがよい。
【０１０３】この後、熱処理を行っても良い。そして、
その温度としては約６００℃程度で行うのが望ましい。
すなわちこの温度であると、単にシリコンの再結晶温度
に近ずくだけでなく、水素吸蔵合金中に吸収されていた
水素が脱離を始め、この脱離した水素がポリシリコン層
のダングリングボンドを終端させたり、ポリシリコン層
とゲート絶縁膜の界面特性を向上させるため、結果的に
できあがった薄膜トランジスタの電気的特性が向上する
こととなるからである。 （ｈ）最後に、ソース領域とドレイン領域に相当する部
分にコンタクトホールを形成し、金属膜を埋め込んでソ
ース電極１８とドレイン電極１９を形成し、これによっ
て薄膜トランジスタを完成させる。
【０１０４】（第３の実施の形態）本実施の形態は、前
述のごとく図５に示すものであり、ゲート電極を３層と
し、最上層たる第２層目の金属電極膜２３は、熱処理終
了後に耐熱性は低いが電気抵抗の低いアルミニウムで形
成している。そしてこれによりポリシリコンの熱処理温
度を基板の耐熱性が許す限り高くしうることとなり、１
６インチ、２０インチ等大型の基板上の半導体素子とし
て充分な作用がなされることとなる。
【０１０５】（第４の実施の形態）本実施の形態は、図
２に示す第２の実施の形態の変形例である。図６に示す
ように、この半導体素子は、ソース電極側には水素吸蔵
合金膜の食み出し部はなく（１４０の矢印部）、ドレイ
ン領域側のみＬＤＤ構造としている。
【０１０６】（第５の実施の形態）本実施の形態は、図
５に示す第３の実施の形態の変形例である。
【０１０７】図７に示すように、この半導体素子は、ゲ
ート電極が３層であり、上層、中層、下層の順にチャネ
ル方向長さが長く、このためゲート電極の厚さは、台形
の斜辺部はともかくマスクとしての効果から見た場合に
は、いわば２段階変更型となっている。すなわち、上層
は中層のチャネル方向両側に食み出し部２３１を有して
いる。しかも、上層たる第２層目の金属電極膜もやはり
耐熱金属膜で熱処理前に形成している。
【０１０８】そして、このゲート電極をマスクにして基
板の直上より不純物イオンを注入するため、半導体層は
いわば２段のＬＤＤ構造となる。すなわち、本図に示す
ように、ゲート電極の厚さの段階の変化に対応して中部
の不純物の全く注入されていない領域２０、その両側の
不純物がわずかに注入された領域２２、更にその両側の
不純物が多少注入された領域２１、そして更にその両側
の不純物が多量に注入されたソース領域１５とドレイン
領域１６が形成されることとなる。
【０１０９】これにより、ＬＤＤの効果が一層発揮され
ることとなる。
【０１１０】（第６の実施の形態）本実施の形態も、図
５に示す第３の実施の形態の変形例であり、先の第５の
実施の形態と同じくゲート電極が３層となり、しかもそ
の厚さが２段階に変化しているのは同様である。
【０１１１】ただし、図８に示すようにチャネル方向長
さは下層の水素吸蔵合金層１４が一番長く、次いで上層
の第２層の金属電極膜２３が長く、上層と下層でチャネ
ル方向長さの一番短い中層の金属電極膜１３を包み込ん
でいるのが相違する。
【０１１２】しかも、中層は電気抵抗の低いアルミより
なり、下層の水素吸蔵合金層は６００℃程度ではアルミ
ニウムと反応や固溶をし難いジルコニウム化合物であ
り、上層の第２層の金属電極膜は同じく６００℃程度で
はアルミニウムと反応や固溶をし難いＷやＭｏ等の高融
点金属としている。
【０１１３】そしてこれにより、単に２段構造のＬＤＤ
構造を半導体に形成するだけでなく、熱処理時に中層の
アルミニウムの溶融による変形、ヒロック発生等を上層
と下層のいわば耐熱金属、化合物膜が防止する。ひいて
は、半導体の熱処置温度を基板の耐熱性が許す限り高く
しえ、併せてゲート電極の電気抵抗の低下が図られるこ
ととなる。
【０１１４】（試験結果）最後に、前述の各実施の形態
の半導体素子の試験結果の一例を図９に示す。
【０１１５】本図はＩｂ−Ｖｇ特性であるが、本図にお
いて、本実施の形態のトランジスタは「チャネル部に水
素が侵入されていないため、Ｔｏｆｆが低くなる。
Ｖｇｂ（Ｉｂが最も小さくなる）Ｖｇが０に近づく。
Ｓ値（Ｉｏｎの立ち上がり）が急になる」という大きな
効果を有しているのが明瞭に示されている。
【０１１６】以上、本発明を幾つかのその実施の形態に
基づいて説明してきたが、本発明は何もこれらに限定さ
れないのは勿論である。すなわち、例えば以下のように
してもよい。
【０１１７】１）基板や半導体として他の材料を使用し
ている。具体的には、半導体としてシリコンやポリシリ
コンに近いシリコン系統の材料であるＳｉ−Ｇｅ、Ｓｉ
−Ｇｅ−Ｃ等を使用している。
【０１１８】２）ゲート電極の形成は他の方法としてい
る。
【０１１９】３）ゲート電極の下部の金属膜の断面は、
台形でなく、長方形としている。なおこの場合には、Ｌ
ＤＤ構造部の不純物イオンの濃度は、少くも熱処理前は
台形よりも明瞭である（断が生じる）が、実用上、問題
がないのは勿論である。
【０１２０】４）第２の実施の形態で、ポリシリコン層
とジルコニウム合金層でアルミニュウム膜を取り囲み、
熱処理やイオン注入時の保護を図っている。
【０１２１】５）条件に依っては、最下層を水素吸蔵合
金層とし、上層の金属膜で多少とも水素を減速し、しか
る後効率良く水素を吸収するようにしている。
【０１２２】
【発明の効果】以上の説明でわかるように本発明によれ
ば、ゲート電極の一部に水素吸蔵合金層を設けるため以
下の効果が生じる。
【０１２３】第１に、ゲート電極下に形成されるチャネ
ル部分に水素が全く注入されず、その結果薄膜トランジ
スタの電気的特性が大幅に向上し、ひいては、高解像度
で大画面のＴＦＴパネルを製造可能となる。
【０１２４】第２に、ゲート電極をチャネル方向の長さ
の異なる２種以上の積層材料で構成し、うち１層は水素
吸蔵合金を用いるため、上述の第１の効果を損なうこと
なく更に唯１回のイオンドーピングでＬＤＤ構造のＴＦ
Ｔとすることが可能となる。ひいては、トランジスタの
オフリーク電流特性を大幅に向上させることが可能とな
り、ひいては大画面においても良質の画像となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の薄膜トランジス
タの断面構造図である。
【図２】 本発明の第２の実施の形態の薄膜トランジス
タの断面構造図である。
【図３】 本発明における薄膜トランジスタの製造方法
の工程の進展に伴う断面の変化の様子を示す図の１／２
である。
【図４】 本発明における薄膜トランジスタの製造方法
の工程の進展に伴う断面の変化の様子を示す図の２／２
である。
【図５】 本発明の第３の実施の形態の薄膜トランジス
タの断面構造図である。
【図６】 本発明の第４の実施の形態の薄膜トランジス
タの断面構造図である。
【図７】 本発明の第５の実施の形態の薄膜トランジス
タの断面構造図である。
【図８】 本発明の第６の実施の形態の薄膜トランジス
タの断面構造図である。
【図９】 本発明の実施の形態の薄膜トランジスタと従
来技術の薄膜トランジスタの性能を比較して示す図であ
る。
【図１０】 従来技術の薄膜トランジスタの構造断面図
である。
【図１１】 従来技術の薄膜トランジスタにおけるイオ
ンドーピング工程の断面図である。
【符号の説明】
１０ 基板 １１ 半導体層 １２ ゲート絶縁膜 １３ 金属電極膜 １４ 水素吸蔵合金膜 １４０ 水素吸蔵合金膜の食み出しがない部分 １４１ 水素吸蔵合金膜の食み出し部分 １５ ソース領域 １６ ドレイン領域 １７ 層間絶縁膜 １８ ソース電極 １９ ドレイン電極 ２０ チャネル領域 ２１ ＬＤＤ構造領域 ２２ ２段構造のＬＤＤ構造領域 ２３ 第２層の金属電極膜 ２３１ 第２層の金属電極膜の食み出し部分 ３１ 第３層目の金属電極 ４１ アンダーコート膜 ５１ 従来技術のゲート電極 ７１ 不純物（硼素や燐） ８０ プラズマ室
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｋ ６１８Ｂ Ｆターム(参考） 4M104 AA09 AA10 BB02 BB13 BB14 BB16 BB17 CC01 DD37 GG09 GG14 5F110 AA06 AA08 AA16 AA19 AA23 AA28 AA30 BB02 CC02 DD02 DD13 EE03 EE04 EE06 EE14 EE15 EE22 EE23 EE32 EE44 FF02 FF29 FF30 GG01 GG02 GG03 GG13 GG16 GG35 HJ01 HJ13 HJ18 HL02 HM12 HM15 NN02 NN04 NN23 NN35 PP03 QQ11 QQ23 QQ26

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 基板上にソース領域、ドレイン領域、チ
    ャネル領域を有する半導体とゲート絶縁膜とゲート電極
    が形成された半導体素子において、 上記ゲート電極は、 ゲート絶縁膜上に所定厚さの水素吸蔵合金層を少なくと
    も一層は含む多層構造として形成されたゲート電極であ
    ることを特徴とする半導体素子。
  2. 【請求項２】 前記多層構造のゲート電極は、 その下層に金属層を、 その上層に前記金属層よりもチャネル方向長さが大きな
    水素吸蔵合金層を有し、 上記半導体は、 前記ゲート電極をマスクに不純物イオンが注入されて形
    成されたＬＤＤ構造領域を有していることを特徴とする
    請求項１記載の半導体素子。
  3. 【請求項３】 前記多層構造のゲート電極は、 上層、中層及び下層の３層よりなり、更にチャネル方向
    長さがこの順に大きい、この順に小さい若しくは中層、
    下層、上層の順に小さい等の厚さ２段階変更型ゲート電
    極であり、 上記半導体は、 前記厚さ２段階変更型ゲート電極をマスクに不純物イオ
    ンが注入されて形成された２段構造のＬＤＤ構造領域を
    有していることを特徴とする請求項１記載の半導体素
    子。
  4. 【請求項４】 上記ソース領域とドレイン領域とチャネ
    ル領域及び前記ＬＤＤ構造領域若しくは２段構造のＬＤ
    Ｄ構造領域を有する半導体は、 前記水素吸蔵合金層を少なくも一層含む多層構造のゲー
    ト電極をマスクにして不純物イオンの飛来する方向の下
    流側の位置に形成されたゲート電極直下ＬＤＤ構造を有
    していることを特徴とする請求項２若しくは請求項３記
    載の半導体素子。
  5. 【請求項５】 前記水素吸蔵合金層は、 チタン、ジルコニウム、チタンを主成分として含む合
    金、ジルコニウムを主成分として含む合金、チタン及び
    ジルコニウムを主成分として含む合金のいずれかである
    ＴＺ層であることを特徴とする請求項１、請求項２、請
    求項３若しくは請求項４記載の半導体素子。
  6. 【請求項６】 上記ソース領域、ドレイン領域、チャネ
    ル領域又はこれらに加えてＬＤＤ構造領域若しくは２段
    構造のＬＤＤ構造領域を有する半導体は、シリコン、シ
    リコン−ゲルマニウム若しくはシリコン−ゲルマニウム
    −炭素等のシリコン系半導体であることを特徴とする請
    求項１、請求項２、請求項３、請求項４若しくは請求項
    ５記載の半導体素子。
  7. 【請求項７】 基板上に形成された半導体層上にゲート
    絶縁膜を形成するゲート絶縁膜形成ステップと、 上記形成されたゲート絶縁膜上に、水素吸蔵合金を少な
    くとも一層含む多層構造のゲート電極を形成するゲート
    電極形成ステップと、 上記形成されたゲート電極を過熱した状態でこれをマス
    クに不純物イオンを注入して、所定位置にソース領域及
    びドレイン領域を形成する不純物注入ステップと、 不純物注入後の熱処理ステップとを有していることを特
    徴とする半導体素子の製造方法。
  8. 【請求項８】 前記ゲート電極形成ステップは、 上記形成されたゲート絶縁膜上に金属膜からなる第１層
    の電極を形成する金属膜形成小ステップと、 上記形成された金属膜を完全に覆い、更にソース領域側
    及びドレイン領域側の端部でゲート絶縁膜を少し覆うよ
    うに水素吸蔵合金からなる第２層を形成する水素吸蔵合
    金膜形成小ステップとを有し、 前記不純物注入ステップは、 上記ゲート電極を加熱した状態で不純物イオンを注入す
    る際に、上記金属膜と上記水素吸蔵合金膜が重なりあっ
    た部分には不純物イオンが注入されず、上記水素吸蔵合
    金膜のみが覆った部分には不純物イオンが多少注入さ
    れ、両方の膜がない部分には不純物イオンが多く注入さ
    れたＬＤＤ構造領域形成ステップであることを特徴とす
    る請求項７記載の半導体素子の製造方法。
  9. 【請求項９】 前記金属膜形成小ステップに先立って、 金属として水素吸蔵合金を選択する金属選択ステップを
    有していることを特徴とする請求項８記載の半導体素子
    の製造方法。
  10. 【請求項１０】 前記ゲート電極形成ステップは、 上層、中層及び下層の３層よりなり、更にチャネル方向
    長さがこの順に大きい、この順に小さい若しくは中層、
    下層、上層の順に小さい等の３層からなる厚さ２段階変
    更型ゲート電極を形成する厚さ２段階変更型ゲート電極
    形成ステップであり、 前記不純物注入ステップは、 上記厚さ２段階変更型ゲート電極を加熱した状態で不純
    物イオンを注入する際に、上、中、下の３層が重なりあ
    った部分には不純物イオンが注入されず、上、中、下層
    のいずれかの２層が重なりあった部分には不純物イオン
    が多少注入され、上層若しくは下層のみの部分には不純
    物イオンが多少多めに注入され、いずれの層もない部分
    には不純物イオンが多く注入された２段構造のＬＤＤ構
    造領域形成ステップであることを特徴とする請求項７記
    載の半導体装置の製造方法。
  11. 【請求項１１】 前記ゲート電極形成ステップに先立っ
    て、 水素吸蔵合金として、チタン、ジルコニウム、チタンを
    主成分とする合金、ジルコニウムを主成分とする、合金
    チタン及びジルコニウムを主成分とする合金のいずれか
    を選択する水素吸蔵合金選択ステップを有していること
    を特徴とする請求項７、請求項８、請求項９若しくは請
    求項１０記載の半導体素子の製造方法。
JP11070214A 1999-03-16 1999-03-16 半導体素子及びその製造方法 Pending JP2000269505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11070214A JP2000269505A (ja) 1999-03-16 1999-03-16 半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11070214A JP2000269505A (ja) 1999-03-16 1999-03-16 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000269505A true JP2000269505A (ja) 2000-09-29

Family

ID=13425069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11070214A Pending JP2000269505A (ja) 1999-03-16 1999-03-16 半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000269505A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639022B1 (ko) * 2004-12-29 2006-10-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2007043114A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
EP1237195A3 (en) * 2001-02-28 2012-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104659060A (zh) * 2013-11-25 2015-05-27 乐金显示有限公司 阵列基板和制造该阵列基板的方法
US10103276B2 (en) 2015-10-29 2018-10-16 Mitsubishi Electric Corporation Thin film transistor substrate
CN109148477A (zh) * 2018-07-20 2019-01-04 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
KR20200061797A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
EP3937254A1 (en) * 2020-07-06 2022-01-12 LG Display Co., Ltd. Display device
CN114975482A (zh) * 2022-05-19 2022-08-30 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1237195A3 (en) * 2001-02-28 2012-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9330940B2 (en) 2001-02-28 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8735889B2 (en) 2001-02-28 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100639022B1 (ko) * 2004-12-29 2006-10-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2007043114A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9130043B2 (en) 2009-10-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012231179A (ja) * 2009-10-01 2012-11-22 Semiconductor Energy Lab Co Ltd 半導体装置、表示モジュール及び電子機器
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011097032A (ja) * 2009-10-01 2011-05-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2015111707A (ja) * 2009-12-04 2015-06-18 株式会社半導体エネルギー研究所 半導体装置の作成方法
US9153338B2 (en) 2009-12-04 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
CN104659060A (zh) * 2013-11-25 2015-05-27 乐金显示有限公司 阵列基板和制造该阵列基板的方法
CN104659060B (zh) * 2013-11-25 2018-08-31 乐金显示有限公司 阵列基板和制造该阵列基板的方法
US10103276B2 (en) 2015-10-29 2018-10-16 Mitsubishi Electric Corporation Thin film transistor substrate
CN109148477A (zh) * 2018-07-20 2019-01-04 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
KR20200061797A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR102596361B1 (ko) * 2018-11-26 2023-10-30 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
EP3937254A1 (en) * 2020-07-06 2022-01-12 LG Display Co., Ltd. Display device
US11800750B2 (en) 2020-07-06 2023-10-24 Lg Display Co., Ltd. Display device having multiple transistors
CN114975482A (zh) * 2022-05-19 2022-08-30 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Similar Documents

Publication Publication Date Title
US6677221B2 (en) Semiconductor device and the fabricating method therefor
US8008693B2 (en) Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
JP4372993B2 (ja) アクティブマトリックス液晶表示装置の製造方法
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JPH05142577A (ja) マトリクス回路駆動装置
KR20010043359A (ko) 박막 트랜지스터와 패널 및 그들의 제조 방법
JP2000269505A (ja) 半導体素子及びその製造方法
JP2000349297A (ja) 薄膜トランジスタ、パネル及びそれらの製造方法
JPH1098196A (ja) アクティブマトリクス型表示装置およびその作製方法
US10693011B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
JP4115153B2 (ja) 半導体装置の製造方法
US20090085039A1 (en) Image display system and fabrication method thereof
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP2720779B2 (ja) 薄膜トランジスタおよびその製造方法
JP2001284601A (ja) 半導体装置及びその作製方法
JP3185759B2 (ja) 薄膜トランジスタの製造方法
JPH0332231B2 (ja)
JP4514862B2 (ja) 半導体装置の作製方法
JP4437511B2 (ja) 電気光学装置の作製方法
JP2001284600A (ja) 薄膜トランジスタ及びその製造方法
TW200926413A (en) Thin film transistor and maufacture method thereof
KR100856864B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터
JPH0677485A (ja) 逆スタッガ型薄膜トランジスタおよびその製造方法
JP2001024197A (ja) 電気光学装置の作製方法
JP2917925B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ