JP2000269845A - ディジタル無線装置 - Google Patents

ディジタル無線装置

Info

Publication number
JP2000269845A
JP2000269845A JP11071885A JP7188599A JP2000269845A JP 2000269845 A JP2000269845 A JP 2000269845A JP 11071885 A JP11071885 A JP 11071885A JP 7188599 A JP7188599 A JP 7188599A JP 2000269845 A JP2000269845 A JP 2000269845A
Authority
JP
Japan
Prior art keywords
synthesizer
output
switch
power
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11071885A
Other languages
English (en)
Inventor
Taku Murakami
卓 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Saitama Ltd
Original Assignee
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Saitama Ltd filed Critical NEC Saitama Ltd
Priority to JP11071885A priority Critical patent/JP2000269845A/ja
Publication of JP2000269845A publication Critical patent/JP2000269845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 【課題】 自局が受信するタイムスロットの間だけ受信
部に電源を接続するディジタル無線装置において、電源
の接断に伴うシンセサイザ出力周波数の不安定を除去す
る。 【解決手段】 受信部に電源が接続された状態で、シン
セサイザ側から受信部を見た入力インピーダンスに等し
い入力インピーダンスを持った整合回路を設け、受信部
への電源がカットオフされている期間はシンセサイザの
出力は整合回路に入力するようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はディジタル無線装置
に関し、特にTDMA(Time Division MultipleAcces
s)方式で使用される無線装置に関するものである。
【0002】
【従来の技術】このような無線装置は携帯無線電話機と
して使用される場合が多く、低消費電力であることが要
求される。TDMA方式では所定数のタイムスロット
(例えばスロット番号No.1,No.2,・・・N
o.NのN個のスロット)が所定の周期で繰り返されて
おり、自局で受信すべきスロットはこのN個のスロット
の内の所定の番号のスロット(例えばNo.kスロッ
ト)が定められており、また自局の送信に使用すべきス
ロットもこのN個のスロットの内の所定の番号のスロッ
ト(例えばNo.jスロット、但しj≠k)であると予
め定められている。
【0003】図2はTDMA方式におけるタイムスロッ
トの構成例を示す動作タイムチャートであり、図2に示
す例では、1周期内のタイムスロットは図に示す通りN
o.1,No.2,No.3,No.4の4個であり、
そのうち、No.2のスロットが自局の受信に割り当て
られ、No.4のスロットが自局の送信に割り当てられ
ているとする。低消費電力の要求から、受信部への電源
はタイムスロットNo.2の期間だけ接続することにす
る。そのため受信バースト信号発生部(図1の信号14
参照)の出力信号として図2に示す信号を発生し、この
信号の論理が「High」である期間だけ受信部へ電源を接
続する。
【0004】図1は本発明の一実施形態を示すブロック
図であるが、図1から一部の部分を削除すれば従来の装
置になるので、図1について従来の装置の構成と動作と
を説明する。図1に示すディジタル無線装置は、アンテ
ナ1、アンテナ送受共用器2(以下、共用器2とい
う)、受信部5、シンセサイザ(synthesizer )部1
2、制御部13、送信部15と電源部とから構成される
が、電源部はこの発明の説明に必要な受信部用電源3と
電源スイッチ4だけを示してある。
【0005】同様に、受信部5の内容、制御部13の内
容、送信部15の内容としては、それぞれこの発明の説
明に必要な受信用ミキサ6、受信バースト信号発生部1
4、送信用ミキサ16だけを示してある。ディジタル無
線装置の受信部、送信部、制御部の一般的な構成とその
動作とはよく知られているので、図1には省略してあ
り、また説明をも省略する。このようなディジタル無線
装置では、自局の受信周波数と自局の送信周波数との間
には所定の関係を持たせてあって、受信用ミキサ6に入
力する局部発振周波数と、送信用ミキサ16に入力する
局部発振周波数とは同一周波数になるように設計されて
おり、シンセサイザ部12の中のRF(Radio Frequenc
y )シンセサイザ8から同一周波数の局部発振周波数が
受信用ミキサ6と送信用ミキサ16とに分配器9を経て
それぞれ入力される。
【0006】シンセサイザ部12はIF(Intermediate
Frequency)シンセサイザ17を含み、IFシンセサイ
ザ17の出力は送信用ミキサ16に供給される。図1で
は簡略化するため、RFシンセサイザ8の出力とIFシ
ンセサイザ17の出力とが同一の送信用ミキサ16に入
力されるように表してあるが、実際の場合は、IFシン
セサイザ17の出力は第1段の送信用ミキサに入力さ
れ、RFシンセサイザ8の出力は第2段の送信用ミキサ
に入力される。従来の装置ではシンセサイザ部12内に
スイッチ7と整合回路10とが存在せず、分配器9から
直接受信用ミキサ6に入力される。
【0007】受信バースト信号発生部14は図2に示す
ような波形の制御信号を発生し、電源スイッチ4を制御
する。従来の装置では、スイッチ7は存在しないので、
受信バースト信号発生部14の出力によってスイッチ7
を制御することはない。制御部13では、送信すべき信
号(ディジタル符号)により基本周波数を変調(振幅変
調又は角度変調)して、送信部15に入力する。送信部
15は信号により変調された基本周波数を第1段の送信
用ミキサにおいてIFシンセサイザ17の出力を用い
て、信号により変調された中間周波数に周波数変換し、
次にRFシンセサイザ8の出力を用いて、信号により変
調された送信波に周波数変換して共用器2を介してアン
テナ1から送信する。
【0008】アンテナ1で受信され共用器2を介して受
信部5に入力された無線信号(ディジタル信号で変調さ
れた無線周波数の受信信号)は受信用ミキサでRFシン
セサイザ8の出力により周波数変換され、増幅,復調さ
れて制御部13で復号される。受信部5へ供給される電
源は電源スイッチ4において、受信バースト信号発生部
14の出力電圧で制御され、図2に示すように自局の受
信スロットの期間だけ受信部5へ供給され、消費電力の
節約に役立つ。
【0009】
【発明が解決しようとする課題】従来のこの種の無線装
置は以上のように構成されているが、受信用ミキサ6に
電源が供給されているときと、電源が供給されていない
ときではその入力インピーダンスが異なる。RFシンセ
サイザ8の側から見ると、RFシンセサイザ8の負荷イ
ンピーダンスが電源スイッチ4のオン/オフによって異
なることになる。シンセサイザの回路ではVCO(Volt
age Controlled Oscillator )の発振周波数をPLL
(Phase Locked Loop )で制御して所望の周波数を発振
させているが、VCOの負荷インピーダンスが変化する
とその発振周波数が変化し、これを所望の周波数に引き
戻す(すなわち、PLLの周波数にプルインする)まで
に若干の時間を必要とし、このプルインするまでの時間
の間シンセサイザの出力周波数は不正確なものとなり、
受信に不具合が発生するという問題がある。
【0010】図2を参照し、受信バースト信号発生部1
4の出力信号の立ち上がり点t1で電源スイッチ4がオ
フからオンになり、RFシンセサイザの負荷インピーダ
ンスが変化し、その後短時間の間はプルインのためRF
シンセサイザ8の出力周波数が不正確なものとなる。時
刻t2において電源スイッチ4がオンからオフになり、
RFシンセサイザの負荷インピーダンスが逆方向に変化
し、プルインに必要な時間のあいだRFシンセサイザ8
の出力周波数が不正確なものとなるが、この点での周波
数変動は受信の動作に影響しない。時刻t3では時刻t
1におけると同様な現象が発生する。
【0011】以上説明したように、シンセサイザの負荷
インピーダンスの変化点においてはプルインに要する時
間のあいだ、シンセサイザの出力周波数は変動するが、
この変動を防止するため従来種々の発明がなされてい
る。例えば、特開平10−51299号公報で開示され
た「PLL周波数シンセサイザ回路」と題する発明(以
下、先行文献という)では、PLL回路の位相比較器と
LPF(Low Pass Filter )との間にオン/オフスイッ
チを挿入し、シンセサイザの負荷が変動する直前にこの
スイッチをオフにし、負荷インピーダンスが変化してい
る期間はVCOをフリーランニング(自走発振)状態に
しておくことを提案している。
【0012】本願発明に先行文献を適用するとすれば、
図2において時刻t2の直前にPLLのループ(loop)
をスイッチで切断しておいて時刻t3の直前にPLLの
ループをスイッチで閉路することを意味する。こうする
とt1−t2間の負荷インピーダンスに対応して制御さ
れた状態でt2−t3間はフリーランニングするので、
t3点におけるプルインには殆ど時間を必要とせず、t
3点における周波数変動は殆どない。然しながら、この
先行文献の回路は本願発明の目的には使用できない。そ
の理由は、図2のt2−t3間がフリーランニングでは
この間にスロットNo.4が入り、正確にロックされて
ない周波数で送信されることになるからである。本発明
の目的は従来の装置における上述の問題点を解決するこ
とである。
【0013】
【課題を解決するための手段】本発明のディジタル無線
装置では整合回路を設け、電源スイッチ4に連動してR
Fシンセサイザ8の負荷を受信用ミキサから整合回路へ
切り替え、電源スイッチのオン/オフによってRFシン
セサイザの負荷が変動しないようにした。
【0014】すなわち、本願発明のディジタル無線装置
は、その受信部には自局の受信に割り当てられたタイム
スロットにおいてだけ電源を供給する電源スイッチ、受
信部内の受信用ミキサが電源を供給され動作状態にある
とき、当該受信用ミキサの局部発振周波数の入力端子か
ら見た入力インピーダンスに等しい入力インピーダンス
に設定された整合回路、電源スイッチがオン状態のとき
は、シンセサイザの出力を受信用ミキサの局部発振周波
数入力として接続し、電源スイッチがオフ状態のとき
は、シンセサイザの出力を整合回路の入力として接続す
る切替スイッチ、を備えて構成される。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は本発明の一実施形態を示す
ブロック図、図2はタイムスロット構成とこれに対応す
る受信バースト信号発生部14の出力信号の一例を示す
動作タイムチャートであるが、既に従来の技術の項で、
図1、図2について一部説明したので重複した説明は省
略する。図1において、符号7は電源スイッチ4と連動
して受信バースト信号発生部14により制御される切替
スイッチ、符号10は整合回路、符号11は接地電位
(GNDと略記する)であり、切替スイッチ7と整合回
路10とが本発明により付加された部分である。
【0016】整合回路10の入力インーダンスは、電源
電圧が接続された状態における受信用ミキサ6の入力イ
ンピーダンスに等しい値に設定される。受信バースト信
号発生部14の出力信号が「High」のとき分配器9の出
力は切替スイッチ7により受信用ミキサ6に接続され、
受信用ミキサ6には受信部用電源3から電源スイッチ4
を経て電源が供給され、受信バースト信号発生部14の
出力信号が「Low 」のとき分配器9の出力は切替スイッ
チ7により整合回路10に接続され、受信用ミキサ6の
電源は電源スイッチ4により遮断される。
【0017】従って、受信部5に電源が供給される状態
ではRFシンセサイザ8の負荷インピーダンスは電源が
接続されている状態での受信用ミキサ6の入力インピー
ダンスによって定められ、受信部5の電源が切断された
状態ではRFシンセサイザ8の負荷インピーダンスは整
合回路10の入力インピーダンスによって定められる
が、この両インピーダンスは互いに等しいので、電源ス
イッチ4のオン/オフによってRFシンセサイザ8の負
荷インピーダンスは変化しない。従って従来の装置にお
いて発生したような、電源切替え時点におけるプルイン
の期間、シンセサイザの出力周波数が変動するという不
具合を防止することができる。
【0018】図3は図1の回路の一実施例を示すブロッ
ク図で、図1の切替スイッチ7をダイオードスイッチ1
8(第1のダイオードスイッチという)とダイオードス
イッチ19(第2のダイオードスイッチという)とによ
って具体化した例を示す。また、図4はタイムスロット
の構成例に対応してダイオードスイッチ18とダイオー
ドスイッチ19を制御する制御電圧を示す動作タイムチ
ャートであり、その他の部分において図3と図1の同一
符号のものは同一部分を示し、図4と図2の同一表示は
同一部分を意味する。
【0019】図4において、電源スイッチ4およびダイ
オードスイッチ18への出力信号として示す波形の電圧
が「High」の期間、電源スイッチがオン状態となって受
信部5へ電源が供給され、かつダイオードスイッチ18
がオン状態となって分配器9の出力は受信用ミキサ6に
入力される。この期間、ダイオードスイッチ19への出
力信号として示す波形の電圧は「Low 」となって分配器
9の出力を整合回路10から遮断する。また図4におい
て、電源スイッチ4およびダイオードスイッチ18への
出力信号として示す波形の電圧が「Low」の期間、電
源スイッチはオフ状態となって受信部5への電源は遮断
され、かつダイオードスイッチ18がオフ状態となって
分配器9の出力は受信用ミキサ6から遮断される。この
期間、ダイオードスイッチ19への出力信号として示す
波形の電圧は「High」となって分配器9の出力を整合回
路10へ接続する。
【0020】
【発明の効果】以上説明したように本発明によれば、T
DMA方式で動作するディジタル無線装置において、そ
の受信部への電源接続は自局の受信に割り当てられたタ
イムスロットだけにして消費電力を節約する場合、受信
部への電源を接断する電源スイッチに連動して、シンセ
サイザ出力を受信用ミキサに接続するか、電源が接続さ
れた状態での受信用ミキサの入力インピーダンスと同一
の入力インピーダンスに設定された整合回路に接続する
かの切替えを行うことによって、電源の接断によるシン
セサイザの負荷インピーダンスの変化をなくし、シンセ
サイザのプルイン期間での周波数変動を除去し、安定な
受信を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すブロック図である。
【図2】タイムスロットの構成と、受信バースト信号発
生部の出力電圧との関係を示す動作タイムチャートであ
る。
【図3】図1の一実施例を示すブロック図である。
【図4】図3におけるタイムスロットの構成と、受信バ
ースト信号発生部の出力電圧との関係を示す動作タイム
チャートである。
【符号の説明】
1 アンテナ 2 共用部 3 受信部用電源 4 電源スイッチ 5 受信部 6 受信用ミキサ 7 切替スイッチ 8 RFシンセサイザ 9 分配器 10 整合回路 11 GND 12 シンセサイザ部 13 制御部 14 受信バースト信号発生部 15 送信部 16 送信用ミキサ 17 IFシンセサイザ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 TDMA(Time Division Multiple Acc
    ess )方式の通信に使用されるディジタル無線装置にお
    いて、その受信部には自局の受信に割り当てられたタイ
    ムスロット(time slot )においてだけ電源を供給する
    電源スイッチ、 前記受信部内の受信用ミキサが電源を供給され動作状態
    にあるとき、当該受信用ミキサの局部発振周波数の入力
    端子から見た入力インピーダンスに等しい入力インピー
    ダンスに設定された整合回路、 前記電源スイッチがオン状態のときは、シンセサイザの
    出力を前記受信用ミキサの局部発振周波数入力として接
    続し、前記電源スイッチがオフ状態のときは、前記シン
    セサイザの出力を前記整合回路の入力として接続する切
    替スイッチ、 を備えたディジタル無線装置。
  2. 【請求項2】 請求項1記載のディジタル無線装置にお
    いて、 前記電源スイッチと前記切替スイッチとは連動して受信
    バースト信号発生部の出力信号により制御されることを
    特徴とするディジタル無線装置。
  3. 【請求項3】 請求項2記載のディジタル無線装置にお
    いて、 前記切替スイッチは前記電源スイッチのオン状態のあい
    だ前記シンセサイザの出力を前記受信用ミキサの局部発
    振周波数入力として接続する第1のダイオードスイッチ
    と、前記電源スイッチがオフ状態のあいだ前記シンセサ
    イザの出力を前記整合回路の入力として接続する第2の
    ダイオードスイッチとを備えたことを特徴とするディジ
    タル無線装置。
  4. 【請求項4】 請求項3記載のディジタル無線装置にお
    いて、 前記第1のダイオードスイッチを制御する受信バースト
    信号発生部の出力信号と、前記第2のダイオードスイッ
    チを制御する受信バースト信号発生部の出力信号とは互
    いに反対の論理の信号であることを特徴とするディジタ
    ル無線装置。
JP11071885A 1999-03-17 1999-03-17 ディジタル無線装置 Pending JP2000269845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11071885A JP2000269845A (ja) 1999-03-17 1999-03-17 ディジタル無線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11071885A JP2000269845A (ja) 1999-03-17 1999-03-17 ディジタル無線装置

Publications (1)

Publication Number Publication Date
JP2000269845A true JP2000269845A (ja) 2000-09-29

Family

ID=13473445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11071885A Pending JP2000269845A (ja) 1999-03-17 1999-03-17 ディジタル無線装置

Country Status (1)

Country Link
JP (1) JP2000269845A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481595B2 (ja) 2001-02-01 2003-12-22 埼玉日本電気株式会社 局部発振回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481595B2 (ja) 2001-02-01 2003-12-22 埼玉日本電気株式会社 局部発振回路

Similar Documents

Publication Publication Date Title
US5598405A (en) Time division multiple access time division duplex type transmitter-receiver
US5963100A (en) Frequency synthesizer having a speed-up circuit
KR960700578A (ko) 자동 주파수 제어 장치(Automatic Frequency Control Apparatus)
JP2004159207A (ja) 無線通信装置
KR20010093099A (ko) 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기
CN100505566C (zh) 具有多状态直接数字合成器驱动的锁相环的收发信机及方法
US20060234649A1 (en) Mobile communication device
US7349672B2 (en) Digital signal transceiver
JPH04343525A (ja) 周波数合成器を待機モードにする方法およびその装置
KR100344614B1 (ko) 시분할통신 및 주파수분할통신방식 혼용 무선단말기
JP4319110B2 (ja) 無線通信機
US6625422B1 (en) Signal generator
JP3302301B2 (ja) Pll発振器
JPH06284037A (ja) ディジタル移動体通信装置
JP3390379B2 (ja) 送信機及びプログラムを記憶した記憶媒体
EP1394958B1 (en) Mobile phone
JPH0774671A (ja) 送受信機の発振回路及びpllic
JP2001127599A (ja) 基準クロック生成回路および携帯機
KR100353857B1 (ko) 이동통신 단말기의 듀얼 밴드 중간주파수 전압 제어발진장치
JP3383209B2 (ja) Pll周波数シンセサイザ及び電子チューナ
AU747533B2 (en) Frequency synthesisers
JP2001094447A (ja) 移動無線端末装置
JP3093680B2 (ja) 携帯無線機
KR200204374Y1 (ko) 무선가입자망의 기지국용 발진장치
JPH07212333A (ja) 送受信機の発振回路