JP2000269865A - ディジタル信号受信システムにおける信号処理回路 - Google Patents

ディジタル信号受信システムにおける信号処理回路

Info

Publication number
JP2000269865A
JP2000269865A JP11072630A JP7263099A JP2000269865A JP 2000269865 A JP2000269865 A JP 2000269865A JP 11072630 A JP11072630 A JP 11072630A JP 7263099 A JP7263099 A JP 7263099A JP 2000269865 A JP2000269865 A JP 2000269865A
Authority
JP
Japan
Prior art keywords
equalizer
phase
signal
processing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11072630A
Other languages
English (en)
Inventor
Yoshinori Abe
義徳 阿部
Ichiji Tawara
一司 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP11072630A priority Critical patent/JP2000269865A/ja
Priority to KR1020000013052A priority patent/KR20000062890A/ko
Priority to CA002300726A priority patent/CA2300726A1/en
Priority to US09/527,828 priority patent/US6829298B1/en
Publication of JP2000269865A publication Critical patent/JP2000269865A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

(57)【要約】 【課題】 伝送路のエコーが大きい場合でも正確な位相
補償を行うことが可能な、ディジタル信号受信システム
における波形等化及び位相補償回路を提供する。 【解決手段】 ディジタル信号受信システムにおける信
号処理回路において、受信信号の波形等化を行う等化処
理部と、受信信号の位相補償を行う位相補償部とを備
え、前記等化処理部は帰還ループにより構成される後方
等化器を有し、前記位相補償部は前記後方等化器の前段
に配置されるように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＴＳＣ(Advance
d Television Systems Committee)規格に準じた映像
・音声復号化技術に関し、特に信号受信システム中の位
相補償処理に関する。
【０００２】
【従来の技術】米国ディジタル放送の規格としてＡＴＳ
Ｃ規格が知られている。図１にＡＴＳＣ規格によるシス
テムの概略を示す。図示のように、送信システム側では
送信すべき映像原信号及び音声原信号に対してそれぞれ
独立に符号化処理を施し、所定の方法で多重化して伝送
路符号化・変調部へ送る。伝送路符号化・変調部は、図
２(Ａ)に示すように、入力される多重化信号に対してラ
ンダム処理、リードソロモン符号化処理、畳み込みイン
ターリーブ処理、及びトレリス符号化処理を行い、これ
に同期信号を付加し、さらにパイロット信号を付加す
る。そして、等化、ＶＳＢ変調後にＲＦ信号として伝送
する。
【０００３】一方、受信システム側は、基本的に送信シ
ステム側と逆の処理を行う。即ち、図２(Ｂ)に示す伝送
路復号・復調部において、伝送された信号を受信し、同
期・タイミング信号を検出する。次に、必要であればＮ
ＴＳＣ信号を除去し、波形等化処理、位相処理、トレリ
ス復号処理、デインターリーブ処理、リードソロモン復
号処理、デランダマイズ処理を行って映像信号と音声信
号の多重化信号を復元する。次に、この多重化信号を逆
多重化して映像信号と音声信号を分離し、各々を復号化
して映像原信号及び音声原信号を再生する。
【０００４】
【発明が解決しようとする課題】図２（Ｂ）に示される
ように、ＡＴＳＣ規格が推奨する受信システムにおいて
は、ＮＴＳＣ除去フィルタの出力信号に対して、先ず波
形等化処理を実行し、次に位相トラッカーによる位相補
償処理を実行する。ここで、波形等化処理段は、フィー
ドフォワードフィルタ、並びに、推定送出シンボルを得
るためのスライサー及びフィードバックフィルタからな
るフィードバックループを含む構成が採用される。ま
た、位相トラッカーにおいては、波形等化後の信号から
位相雑音を推定し、これに追従する処理が行われる。
【０００５】しかし、そのようなシステムにおいては、
波形等化段でスライサーを含むフィードバックループに
よる非線形処理が介在するため、エコーが大きい場合に
はその後段の位相トラッカーによる位相雑音の推定能力
が低下してしまうという問題がある。
【０００６】本発明は、以上の点に鑑みてなされたもの
であり、伝送路のエコーが大きい場合でも正確な位相補
償を行うことが可能な、ディジタル信号受信システムに
おける波形等化及び位相補償回路を提供することを課題
とする。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、ディジタル信号受信システムにおける信号処理回路
において、受信信号の波形等化を行う等化処理部と、受
信信号の位相補償を行う位相補償部とを備え、前記等化
処理部は帰還ループにより構成される後方等化器を有
し、前記位相補償部は前記後方等化器の前段に配置され
るように構成した。
【０００８】上記のように構成した信号処理回路によれ
ば、位相補償部を後方等化器の前段に配置しているの
で、位相補償部の位相補正処理能力が伝送路のエコーの
影響を受けて低下することを防止できる。
【０００９】請求項２に記載の発明は、請求項１に記載
の信号処理回路において、前記等化処理部はさらに前方
等化器を備え、前記位相補償部は前記前方等化器と前記
後方等化器の間に配置される。これにより、位相補償部
の位相補正処理能力が伝送路のエコーの影響を受けて低
下することを防止しつつ、等化処理との両立を図ること
ができる。
【００１０】請求項３に記載の発明は、請求項１又は２
に記載の信号処理回路において、前記後方等化器は、送
出シンボルを推定するスライサーと、前記スライサーか
らの推定送出シンボル出力を受け取るフィードバックイ
コライザと、前記位相補償器の出力と前記フィードバッ
クイコライザの出力とを加算し、加算結果を前記スライ
サーへ入力する加算器と、を備えるように構成する。こ
れにより、非線形処理を含むスライサーの前段に位相補
償部が配置され、位相補正能力の低下が防止される。
【００１１】請求項４に記載の発明は、請求項１または
２に記載の信号処理回路において、前記後方等化器は、
送出シンボルを推定するトレリス復号器と、前記トレリ
ス復号器からの推定送出シンボル出力を受け取るフィー
ドバックイコライザと、前記位相補償器の出力と前記フ
ィードバックイコライザの出力とを加算し、加算結果を
前記トレリス復号器へ入力する加算器と、を備えるよう
に構成する。これにより、位相補償部の位相補正能力の
低下を防止しつつ、トレリス復号器を利用した高精度の
送出シンボル推定処理により信頼性の高い波形等化処理
を行うことができる。
【００１２】請求項５に記載の発明は、請求項４に記載
の信号処理回路において、前記トレリス復号部は、送出
シンボルに対応するトレリス復号結果を出力する。こう
することで、１つのトレリス復号器により、波形等化の
ための送出シンボル推定処理と、トレリス復号処理を実
行することが可能となる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の好
適な実施の形態について説明する。 ［１］理論説明 先ず、本発明による位相補償処理の理論的な説明を行
う。
【００１４】図３（Ａ）に位相トラッカーの設計の概要
を示す。いま、チャンネル（伝送路）の伝達関数をＨ
(ω)とする。また、システムの送信機からの送信信号を
Ａ(ω)とし、受信機において位相雑音がキャンセルされ
た後の信号をＢ(ω)とする。ここで、チャンネルが理想
的であり、Ｈ(ω)＝１であると仮定する。受信機で生じ
る位相雑音をθとし、それによる伝達関数をＰ(θ，ω)
とした場合、位相トラッカーは、その伝達関数Ｑ(θ，
ω)が次式となるように設計される。
【００１５】 Ｐ(θ，ω)Ｑ(θ，ω)＝１ (１) 但し、Ｐ(０，ω)＝１である。
【００１６】図３（Ａ）において、θ推定部８は受信機
で生じた位相雑音θを推定する。この推定結果をθ’と
すると、推定が理想的に行われる場合、 θ’＝θ (２) である。チャンネルが理想的である、即ちＨ(ω)＝１で
あると仮定すると、 Ｂ(ω)＝Ａ(ω)Ｈ(ω)Ｐ(θ，ω)Ｑ(θ，ω) ＝Ａ(ω) (３) となる。
【００１７】次に、位相トラッカーが波形等化器の後段
にある場合を図３（Ｂ）を参照して説明する。ここでも
送出信号をＡ(ω)とし、チャンネルの伝達関数をＨ(ω)
とし、受信機で生じる位相誤差の伝達関数をＰ(θ，ω)
とする。また、Ｆ(ω)、Ｇ(ω)はそれぞれフィードフォ
ワードイコライザ１０、フィードバックイコライザ１４
の伝達関数である。また、フィードバックイコライザ１
４に入力される信号は、送出シンボル推定器１２からの
出力であり、ここでの推定結果は常に正しく、Ａ(ω)に
等しいと仮定する。なお、前述のＡＴＳＣ推奨システム
においては、送出シンボル推定器１２はスライサーによ
り構成されている。この場合、受信信号Ｂ(ω)は次式の
ようになる。
【００１８】 Ｂ(ω)＝｛Ａ(ω)Ｈ(ω)Ｐ(θ、ω)Ｆ(ω)−Ａ(ω)Ｇ(ω)｝Ｑ(θ，ω) (４) まず、系が理想的であるとした場合（即ち、Ｐ(θ，ω)
＝１）、式(１)からＱ(θ，ω)＝１であるので、式(４)
は、 Ｂ(ω)＝Ａ(ω)Ｈ(ω)Ｆ(ω)−Ａ(ω)Ｇ(ω) ＝Ａ(ω)｛Ｈ(ω)Ｆ(ω)−Ｇ(ω)｝ (５) となる。このとき、Ｇ(ω)は以下のように適応されてい
る。
【００１９】 Ｇ(ω)＝Ｈ(ω)Ｆ(ω)−１ (６) さて、実際に位相雑音がある場合について考えてみる。
式(４)、(６)から、 Ｂ(ω) ＝Ａ(ω)｛Ｈ(ω)Ｐ(θ，ω)Ｆ(ω)−(Ｈ(ω)Ｆ(ω)−１)｝Ｑ(θ，ω) ＝Ａ(ω)｛｛Ｈ(ω)Ｆ(ω)−１｝｛Ｐ(θ，ω)−１｝＋Ｐ(θ，ω)｝Ｑ(θ， ω) ＝Ａ(ω)｛Ｇ(ω)｛Ｐ(θ，ω)−１｝＋Ｐ(θ，ω)｝Ｑ(θ，ω) （７） と変形できる。式（７）において、Ｂ(ω)がＡ(ω)に一
致するのは、以下のどちらかの条件式が成り立つときで
ある。
【００２０】 Ｇ(ω)＝０ （８） Ｐ(θ，ω)−１＝０ （９） 式（８）はフィードバックイコライザ１４の伝達関数が
０（零）であることを示しており、これはポストエコー
（主波よりも遅い信号）が無いことを示している。ま
た、式（９）は位相雑音が無いことを示している。従っ
て、位相トラッカーを波形等化器の後段に置く図３
（Ｂ）に示す構成では、ポストエコーがある場合に位相
補正能力が低下し、イコライザの性能が低下することが
分かる。
【００２１】次に、本発明による構成を図３（Ｃ）に示
す。図示のように、本発明では位相トラッカー６をフィ
ードバックイコライザ１４の前段に配置する。また、フ
ィードバックイコライザ１４への入力は送出シンボル推
定器１２の出力であり、これは常にＡ(ω)であると仮定
する。このとき、受信信号B(ω)は、以下のようにな
る。
【００２２】 Ｂ(ω) ＝Ａ(ω)Ｈ(ω)Ｐ(θ，ω)Ｆ(ω)Ｑ(θ，ω)−Ａ(ω)Ｇ(ω) ＝Ａ(ω)Ｈ(ω)Ｐ(θ，ω)Ｑ(θ，ω)−Ａ(ω)｛Ｈ(ω)Ｆ(ω)−１｝ ＝Ａ(ω)Ｈ(ω)Ｆ(ω)｛Ｐ(θ，ω)Ｑ(θ，ω)−１｝＋Ａ(ω) （１０） 式（２）、（１０）からエコーの状態によらず、常にＢ
(ω)＝Ａ(ω)となり、イコライザの性能が低下しないこ
とが分かる。
【００２３】先に述べたように、位相トラッカー６は理
論上、受信機で発生する位相誤差θをキャンセルするよ
うに設計される。従って、位相誤差源Ｐ(θ，ω)と直列
に挿入することが望ましい。言い換えれば、位相誤差源
Ｐ(θ，ω)との間に非線形処理が介在しないような位置
に位相トラッカー６を配置することが理論上最適とな
り、非線形処理を行うスライサーを含む後方等化器の前
段に配置することが望ましい。 ［２］第１実施形態 次に、本発明による波形等化及び位相補償処理の実施形
態について説明する。図４に、本発明の一実施形態にか
かる波形等化・位相補償部の概略構成を示す。図４の構
成は波形等化処理と位相補償処理を実行するものであ
り、フィードフォワードイコライザ２０、加算器２４、
スライサー２６、及びフィードバックイコライザ２８に
より波形等化処理を実行する。フィードフォワードイコ
ライザ２０は、可変係数のＦＩＲ（Finite Impulse Res
ponse）フィルタにより構成することができ、いわゆる
前方等化器を構成する。また、加算器２４、スライサー
２６及びフィードバックイコライザ２８を含むフィード
バックループがいわゆる後方等化器を構成する。フィー
ドバックイコライザ２８も可変係数のＦＩＲフィルタに
より構成することができる。また、フィードフォワード
イコライザ２０の後段に配置された位相トラッカー２２
により位相補償処理を実行する。
【００２４】フィードフォワードイコライザ２０へのシ
ンボル入力は、図２（Ｂ）に示すＮＴＳＣ除去フィルタ
の出力とすることができる。フィードフォワードイコラ
イザ２０の出力は位相トラッカー２２へ入力される。
【００２５】位相トラッカー２２は、入力信号中に含ま
れる位相雑音の補正を行う。一例では、位相トラッカー
２２は、入力信号の同相（In-phase）成分と直角位相
（Quadrature-phase）成分を生成する。位相更新部２５
は、スライサー２６の入出力間誤差Ｅに基づいて位相ト
ラッカー２２内の位相補正を制御する。これにより、位
相雑音が除去される。
【００２６】位相トラッカー２２の出力は加算器２４へ
入力され、フィードバックイコライザ２８の出力と加算
される。加算器２４の出力は、波形等化及び位相補償が
なされた後の信号であり、これがスライサー２６に入力
される。スライサー２６は入力シンボルに対応する推定
送出シンボルを決定し、これをフィードバックイコライ
ザ２８へ入力する。フィードバックイコライザ２８は可
変係数のＦＩＲフィルタにより構成することができ、推
定エコーを演算して加算器２４へ供給する。スライサー
２６の入出力間の誤差Ｅは係数更新部３２へ送られる。
係数更新部３２は誤差Ｅに基づいて、最小平均自乗（Ｌ
ＭＳ）アルゴリズムなどの適当な係数更新アルゴリズム
によりフィードフォワードイコライザ２０及びフィード
バックイコライザ２８のタップ係数を更新する。
【００２７】加算器２４の出力は、位相トラッカー２２
により位相雑音が除去され、かつ、前方及び後方等化器
により等化処理が施された信号であり、トレリス復号器
３０へ供給される。トレリス復号器３０は、トレリス復
号処理を実行して復号結果を出力する。トレリス復号器
３０以降の処理ブロックは、図２（Ｂ）に示すものと同
様とすることができる。
【００２８】本実施形態においては、波形等化処理を実
行するための後方等化器の前段に位相トラッカー２２を
配置しているので、先に理論付けがなされたように、エ
コーが原因で位相トラッカーの位相補償能力が低下する
ことが無い。 ［３］第２実施形態 次に、本発明の他の実施形態にかかる波形等化・位相補
償部の概略構成を図５に示す。図５においては、後方等
化器を構成するフィードバックループ内にトレリス復号
器３４を含め、このトレリス復号器３４が等化処理のた
めのシンボル推定を行うと同時に、トレリス復号結果を
出力する構成となっている。図４の構成と比較すると、
トレリス復号器３４が図４におけるスライサー２６及び
トレリス復号器３０の両方の処理を実行している。この
構成によると、トレリス復号器３４の出力するシンボル
推定結果が図４のスライサー２６によるシンボル推定結
果に比して高精度であるため、高品質な等化処理を実行
することが可能となる。
【００２９】各構成部分の動作は、基本的に図４に示す
第１実施形態の場合と同様である。即ち、フィードフォ
ワードイコライザ２０が前方等化器として等化処理を行
い、位相トラッカー２２が位相雑音補正を行う。加算器
２４は位相トラッカー２２からの信号とフィードバック
イコライザ２８からの推定エコーを加算し、その結果を
トレリス復号器３４へ送る。
【００３０】トレリス復号器３４は、トレリス復号処理
を実行し、推定送出シンボルを決定してフィードバック
イコライザ２８へ送る。トレリス復号器による送出シン
ボル推定は、スライサーによる送出シンボル推定に比し
て高精度であるので、トレリス復号器の入出力間誤差信
号は高精度となり、位相更新部２５及び係数更新部３２
の更新処理の精度も向上する。また、トレリス復号器３
４は、復号結果信号も出力する。この復号結果は、第１
実施形態の場合と同様に、図２（Ｂ）に示す後段の処理
部へ送られる。
【００３１】このように、第２実施形態においても、位
相トラッカーは後方等化器の前段に配置されるので、エ
コーの存在時においても位相雑音の補正能力に劣化が生
じることがない。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
ディジタル信号受信機の位相補償処理において、位相補
償部を、波形等化処理部のうちの後方等化器の前段に配
置した。これにより、伝送路中のエコーの影響を受ける
ことなく、高精度の位相雑音補正が可能となる。
【図面の簡単な説明】
【図１】ＡＴＳＣ規格による送受信システムの概要を示
すブロック図である。
【図２】図１のシステムの伝送路符号化・変調部及び伝
送路符号化・復調部の構成を示すブロック図である。
【図３】位相トラッカーの配置例を示す図である。
【図４】第１実施形態にかかる波形等化・位相補償処理
部の概略構成を示すブロック図である。
【図５】第２実施形態にかかる波形等化・位相補償処理
部の概略構成を示すブロック図である。
【符号の説明】
２０…フィードフォワードイコライザ ２２…位相トラッカー ２４…加算器 ２５…位相更新部 ２６…スライサー ２８…フィードバックイコライザ ３２…係数更新部 ３０、３４…トレリス復号器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年９月１７日（１９９９．９．１
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 ディジタル信号受信システムにお
ける信号処理回路
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＴＳＣ(Advance
d Television Systems Committee)規格に準じた映像
・音声復号化技術に関し、特に信号受信システム中の位
相補償処理に関する。
【０００２】
【従来の技術】米国ディジタル放送の規格としてＡＴＳ
Ｃ規格が知られている。図１にＡＴＳＣ規格によるシス
テムの概略を示す。図示のように、送信システム側では
送信すべき映像原信号及び音声原信号に対してそれぞれ
独立に符号化処理を施し、所定の方法で多重化して伝送
路符号化・変調部へ送る。伝送路符号化・変調部は、図
２(Ａ)に示すように、入力される多重化信号に対してラ
ンダム処理、リードソロモン符号化処理、畳み込みイン
ターリーブ処理、及びトレリス符号化処理を行い、これ
に同期信号を付加し、さらにパイロット信号を付加す
る。そして、等化、ＶＳＢ変調後にＲＦ信号として伝送
する。
【０００３】一方、受信システム側は、基本的に送信シ
ステム側と逆の処理を行う。即ち、図２(Ｂ)に示す伝送
路復号・復調部において、伝送された信号を受信し、同
期・タイミング信号を検出する。次に、必要であればＮ
ＴＳＣ信号を除去し、波形等化処理、位相処理、トレリ
ス復号処理、デインターリーブ処理、リードソロモン復
号処理、デランダマイズ処理を行って映像信号と音声信
号の多重化信号を復元する。次に、この多重化信号を逆
多重化して映像信号と音声信号を分離し、各々を復号化
して映像原信号及び音声原信号を再生する。
【０００４】
【発明が解決しようとする課題】図２（Ｂ）に示される
ように、ＡＴＳＣ規格が推奨する受信システムにおいて
は、ＮＴＳＣ除去フィルタの出力信号に対して、先ず波
形等化処理を実行し、次に位相トラッカー（位相追従
器）による位相補償処理を実行する。ここで、波形等化
処理段は、フィードフォワードフィルタ、並びに、推定
送出シンボルを得るためのスライサー及びフィードバッ
クフィルタからなるフィードバックループを含む構成が
採用される。また、位相トラッカーにおいては、波形等
化後の信号から位相誤差を推定し、これを補正する処理
が行われる。
【０００５】しかし、そのようなシステムにおいては、
波形等化段でスライサーを含むフィードバックループに
よる非線形処理が介在するため、エコーが大きい場合に
はその後段の位相トラッカーによる位相誤差の推定能力
が低下してしまうという問題がある。
【０００６】本発明は、以上の点に鑑みてなされたもの
であり、伝送路のエコーが大きい場合でも正確な位相補
償を行うことが可能な、ディジタル信号受信システムに
おける波形等化及び位相補償回路を提供することを課題
とする。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、ディジタル信号受信システムにおける信号処理回路
において、受信信号の波形等化を行う等化処理部と、受
信信号の位相補償を行う位相補償部とを備え、前記等化
処理部は帰還ループにより構成される後方等化器を有
し、前記位相補償部は前記後方等化器の前段に配置され
るように構成した。
【０００８】上記のように構成した信号処理回路によれ
ば、位相補償部を後方等化器の前段に配置しているの
で、位相補償部の位相補正処理能力が伝送路のエコーの
影響を受けて低下することを防止できる。
【０００９】請求項２に記載の発明は、請求項１に記載
の信号処理回路において、前記等化処理部はさらに前方
等化器を備え、前記位相補償部は前記前方等化器と前記
後方等化器の間に配置される。これにより、位相補償部
の位相補正処理能力が伝送路のエコーの影響を受けて低
下することを防止しつつ、等化処理との両立を図ること
ができる。
【００１０】請求項３に記載の発明は、請求項１又は２
に記載の信号処理回路において、前記後方等化器は、送
出シンボルを推定するスライサーと、前記スライサーか
らの推定送出シンボル出力を受け取るフィードバックイ
コライザと、前記位相補償器の出力と前記フィードバッ
クイコライザの出力とを加算し、加算結果を前記スライ
サーへ入力する加算器と、を備えるように構成する。こ
れにより、非線形処理を含むスライサーの前段に位相補
償部が配置され、位相補正能力の低下が防止される。
【００１１】請求項４に記載の発明は、請求項１または
２に記載の信号処理回路において、前記後方等化器は、
送出シンボルを推定するトレリス復号器と、前記トレリ
ス復号器からの推定送出シンボル出力を受け取るフィー
ドバックイコライザと、前記位相補償器の出力と前記フ
ィードバックイコライザの出力とを加算し、加算結果を
前記トレリス復号器へ入力する加算器と、を備えるよう
に構成する。これにより、位相補償部の位相補正能力の
低下を防止しつつ、トレリス復号器を利用した高精度の
送出シンボル推定処理により信頼性の高い波形等化処理
を行うことができる。
【００１２】請求項５に記載の発明は、請求項４に記載
の信号処理回路において、前記トレリス復号部は、送出
シンボルに対応するトレリス復号結果を出力する。こう
することで、１つのトレリス復号器により、波形等化の
ための送出シンボル推定処理と、トレリス復号処理を実
行することが可能となる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の好
適な実施の形態について説明する。 ［１］理論説明 先ず、本発明による位相補償処理の理論的な説明を行
う。
【００１４】図３（Ａ）に位相トラッカーの設計の概要
を示す。以下、周波数領域上で説明をする。いま、チャ
ンネル（伝送路）の伝達関数をＨ(ω)とする。また、シ
ステムの送信機からの送信信号をＡ(ω)とし、受信機に
おいて位相雑音がキャンセルされた後の信号をＢ(ω)と
する。ここで、チャンネルが理想的であり、Ｈ(ω)＝１
であると仮定する。受信機で生じる位相誤差をθとし、
それによる伝達関数をＰ(θ，ω)とした場合、位相トラ
ッカーは、その伝達関数Ｑ(θ，ω)が次式となるように
設計される。
【００１５】 Ｐ(θ，ω)Ｑ(θ，ω)＝１ (１) 但し、Ｐ(０，ω)＝１である。
【００１６】図３（Ａ）において、θ推定部８は受信機
で生じた位相誤差θを推定する。この推定結果をθ’と
すると、推定が理想的に行われる場合、 θ’＝θ (２) である。チャンネルが理想的である、即ちＨ(ω)＝１で
あると仮定すると、 Ｂ(ω)＝Ａ(ω)Ｈ(ω)Ｐ(θ，ω)Ｑ(θ，ω) ＝Ａ(ω) (３) となる。
【００１７】次に、位相トラッカーが波形等化器の後段
にある場合を図３（Ｂ）を参照して説明する。ここでも
送出信号をＡ(ω)とし、チャンネルの伝達関数をＨ(ω)
とし、受信機で生じる位相誤差の伝達関数をＰ(θ，ω)
とする。また、Ｆ(ω)、Ｇ(ω)はそれぞれフィードフォ
ワードイコライザ１０、フィードバックイコライザ１４
の伝達関数である。また、フィードバックイコライザ１
４に入力される信号は、送出シンボル推定器１２からの
出力であり、ここでの推定結果は常に正しく、Ａ(ω)に
等しいと仮定する。なお、前述のＡＴＳＣ推奨システム
においては、送出シンボル推定器１２はスライサーによ
り構成されている。この場合、受信信号Ｂ(ω)は次式の
ようになる。
【００１８】 Ｂ(ω)＝｛Ａ(ω)Ｈ(ω)Ｐ(θ、ω)Ｆ(ω)−Ａ(ω)Ｇ(ω)｝Ｑ(θ，ω) (４) まず、系が理想的であるとした場合（即ち、θ＝０の場
合、Ｐ(θ，ω)＝Ｐ（０，ω）＝１）、式(１)からＱ
(θ，ω)＝１であるので、式(４)は、 Ｂ(ω)＝Ａ(ω)Ｈ(ω)Ｆ(ω)−Ａ(ω)Ｇ(ω) ＝Ａ(ω)｛Ｈ(ω)Ｆ(ω)−Ｇ(ω)｝ (５) となる。このとき、Ｇ(ω)は以下のように適応されてい
る。
【００１９】 Ｇ(ω)＝Ｈ(ω)Ｆ(ω)−１ (６) さて、実際に位相誤差がある場合について考えてみる。
式(４)、(６)から、 Ｂ(ω) ＝Ａ(ω)｛Ｈ(ω)Ｐ(θ，ω)Ｆ(ω)−(Ｈ(ω)Ｆ(ω)−１)｝Ｑ(θ，ω) ＝Ａ(ω)｛｛Ｈ(ω)Ｆ(ω)−１｝｛Ｐ(θ，ω)−１｝＋Ｐ(θ，ω)｝Ｑ(θ， ω) ＝Ａ(ω)｛Ｇ(ω)｛Ｐ(θ，ω)−１｝＋Ｐ(θ，ω)｝Ｑ(θ，ω) （７） と変形できる。式（７）において、Ｂ(ω)がＡ(ω)に一
致するのは、以下のどちらかの条件式が成り立つときで
ある。
【００２０】 Ｇ(ω)＝０ （８） Ｐ(θ，ω)−１＝０ （９） 式（８）はフィードバックイコライザ１４の伝達関数が
０（零）であることを示しており、これはポストエコー
（主波よりも遅い信号）が無いことを示している。ま
た、式（９）は位相誤差が無いことを示している。従っ
て、位相トラッカーを波形等化器の後段に置く図３
（Ｂ）に示す構成では、ポストエコーがある場合に位相
補正能力が低下し、イコライザの性能が低下することが
分かる。
【００２１】次に、本発明による構成を図３（Ｃ）に示
す。図示のように、本発明では位相トラッカー６をフィ
ードバックイコライザ１４の前段に配置する。また、フ
ィードバックイコライザ１４への入力は送出シンボル推
定器１２の出力であり、これは常にＡ(ω)であると仮定
する。このとき、受信信号B(ω)は、以下のようにな
る。
【００２２】 Ｂ(ω) ＝Ａ(ω)Ｈ(ω)Ｐ(θ，ω)Ｆ(ω)Ｑ(θ，ω)−Ａ(ω)Ｇ(ω) ＝Ａ(ω)Ｈ(ω)Ｐ(θ，ω)Ｑ(θ，ω)−Ａ(ω)｛Ｈ(ω)Ｆ(ω)−１｝ ＝Ａ(ω)Ｈ(ω)Ｆ(ω)｛Ｐ(θ，ω)Ｑ(θ，ω)−１｝＋Ａ(ω) （１０） 式（１）、（１０）からエコーの状態によらず、常にＢ
(ω)＝Ａ(ω)となり、イコライザの性能が低下しないこ
とが分かる。
【００２３】先に述べたように、位相トラッカー６は理
論上、受信機で発生する位相誤差θをキャンセルするよ
うに設計される。従って、位相誤差源Ｐ(θ，ω)と直列
に挿入することが望ましい。言い換えれば、位相誤差源
Ｐ(θ，ω)との間に非線形処理が介在しないような位置
に位相トラッカー６を配置することが理論上最適とな
り、非線形処理を行うスライサーを含む後方等化器の前
段に配置することが望ましい。 ［２］第１実施形態 次に、本発明による波形等化及び位相補償処理の実施形
態について説明する。図４に、本発明の一実施形態にか
かる波形等化・位相補償部の概略構成を示す。図４の構
成は波形等化処理と位相補償処理を実行するものであ
り、フィードフォワードイコライザ２０、加算器２４、
スライサー２６、及びフィードバックイコライザ２８に
より波形等化処理を実行する。フィードフォワードイコ
ライザ２０は、可変係数のＦＩＲ（Finite Impulse Res
ponse）フィルタにより構成することができ、いわゆる
前方等化器を構成する。また、加算器２４、スライサー
２６及びフィードバックイコライザ２８を含むフィード
バックループがいわゆる後方等化器を構成する。フィー
ドバックイコライザ２８も可変係数のＦＩＲフィルタに
より構成することができる。また、フィードフォワード
イコライザ２０の後段に配置された位相トラッカー２２
により位相補償処理を実行する。
【００２４】フィードフォワードイコライザ２０へのシ
ンボル入力は、図２（Ｂ）に示すＮＴＳＣ除去フィルタ
の出力とすることができる。フィードフォワードイコラ
イザ２０の出力は位相トラッカー２２へ入力される。
【００２５】位相トラッカー２２は、入力信号中に含ま
れる位相誤差の補正を行う。位相更新部２５は、スライ
サー２６の入出力間誤差Ｅに基づいて位相トラッカー２
２内の位相補正を制御する。これにより、位相誤差が除
去される。
【００２６】位相トラッカー２２の出力は加算器２４へ
入力され、フィードバックイコライザ２８の出力と加算
される。加算器２４の出力は、波形等化及び位相補償が
なされた後の信号であり、これがスライサー２６に入力
される。スライサー２６は入力シンボルに対応する推定
送出シンボルを決定し、これをフィードバックイコライ
ザ２８へ入力する。フィードバックイコライザ２８は可
変係数のＦＩＲフィルタにより構成することができ、推
定エコーを演算して加算器２４へ供給する。スライサー
２６の入出力間の誤差Ｅは係数更新部３２へ送られる。
係数更新部３２は誤差Ｅに基づいて、最小２乗平均（Ｌ
ＭＳ）アルゴリズムなどの適当な係数更新アルゴリズム
によりフィードフォワードイコライザ２０及びフィード
バックイコライザ２８のタップ係数を更新する。
【００２７】加算器２４の出力は、位相トラッカー２２
により位相誤差が除去され、かつ、前方及び後方等化器
により等化処理が施された信号であり、トレリス復号器
３０へ供給される。トレリス復号器３０は、トレリス復
号処理を実行して復号結果を出力する。トレリス復号器
３０以降の処理ブロックは、図２（Ｂ）に示すものと同
様とすることができる。
【００２８】本実施形態においては、波形等化処理を実
行するための後方等化器の前段に位相トラッカー２２を
配置しているので、先に理論付けがなされたように、エ
コーが原因で位相トラッカーの位相補償能力が低下する
ことが無い。 ［３］第２実施形態 次に、本発明の他の実施形態にかかる波形等化・位相補
償部の概略構成を図５に示す。図５においては、後方等
化器を構成するフィードバックループ内にトレリス復号
器３４を含め、このトレリス復号器３４が等化処理のた
めのシンボル推定を行うと同時に、トレリス復号結果を
出力する構成となっている。図４の構成と比較すると、
トレリス復号器３４が図４におけるスライサー２６及び
トレリス復号器３０の両方の処理を実行している。この
構成によると、トレリス復号器３４の出力するシンボル
推定結果が図４のスライサー２６によるシンボル推定結
果に比して高精度であるため、高品質な等化処理を実行
することが可能となる。
【００２９】各構成部分の動作は、基本的に図４に示す
第１実施形態の場合と同様である。即ち、フィードフォ
ワードイコライザ２０が前方等化器として等化処理を行
い、位相トラッカー２２が位相誤差補正を行う。加算器
２４は位相トラッカー２２からの信号とフィードバック
イコライザ２８からの推定エコーを加算し、その結果を
トレリス復号器３４へ送る。
【００３０】トレリス復号器３４は、トレリス復号処理
を実行し、推定送出シンボルを決定してフィードバック
イコライザ２８へ送る。トレリス復号器による送出シン
ボル推定は、スライサーによる送出シンボル推定に比し
て高精度であるので、トレリス復号器の入出力間誤差信
号は高精度となり、位相更新部２５及び係数更新部３２
の更新処理の精度も向上する。また、トレリス復号器３
４は、復号結果信号も出力する。この復号結果は、第１
実施形態の場合と同様に、図２（Ｂ）に示す後段の処理
部へ送られる。
【００３１】このように、第２実施形態においても、位
相トラッカーは後方等化器の前段に配置されるので、エ
コーの存在時においても位相誤差の補正能力に劣化が生
じることがない。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
ディジタル信号受信機の位相補償処理において、位相補
償部を、波形等化処理部のうちの後方等化器の前段に配
置した。これにより、伝送路中のエコーの影響を受ける
ことなく、高精度の位相誤差補正が可能となる。
【図面の簡単な説明】
【図１】ＡＴＳＣ規格による送受信システムの概要を示
すブロック図である。
【図２】図１のシステムの伝送路符号化・変調部及び伝
送路符号化・復調部の構成を示すブロック図である。
【図３】位相トラッカーの配置例を示す図である。
【図４】第１実施形態にかかる波形等化・位相補償処理
部の概略構成を示すブロック図である。
【図５】第２実施形態にかかる波形等化・位相補償処理
部の概略構成を示すブロック図である。
【符号の説明】 ２０…フィードフォワードイコライザ ２２…位相トラッカー ２４…加算器 ２５…位相更新部 ２６…スライサー ２８…フィードバックイコライザ ３２…係数更新部 ３０、３４…トレリス復号器
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
フロントページの続き Ｆターム(参考） 5J023 DA03 DA04 DB05 DB07 DC05 DD03 5K046 AA05 BB03 EE06 EE16 EE55 EE59 EF46 EF52

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル信号受信システムにおける信
    号処理回路において、 受信信号の波形等化を行う等化処理部と、受信信号の位
    相補償を行う位相補償部とを備え、前記等化処理部は帰
    還ループにより構成される後方等化器を有し、前記位相
    補償部は前記後方等化器の前段に配置される信号処理回
    路。
  2. 【請求項２】 前記等化処理部はさらに前方等化器を備
    え、前記位相補償部は前記前方等化器と前記後方等化器
    の間に配置される請求項１に記載の信号処理回路。
  3. 【請求項３】 前記後方等化器は、 送出シンボルを推定するスライサーと、 前記スライサーからの推定送出シンボル出力を受け取る
    フィードバックイコライザと、 前記位相補償器の出力と前記フィードバックイコライザ
    の出力とを加算し、加算結果を前記スライサーへ入力す
    る加算器と、を備える請求項１又は２に記載の信号処理
    回路。
  4. 【請求項４】 前記後方等化器は、 送出シンボルを推定するトレリス復号器と、 前記トレリス復号器からの推定送出シンボル出力を受け
    取るフィードバックイコライザと、 前記位相補償器の出力と前記フィードバックイコライザ
    の出力とを加算し、加算結果を前記トレリス復号器へ入
    力する加算器と、を備える請求項１または２に記載の信
    号処理回路。
  5. 【請求項５】 前記トレリス復号部は、送出シンボルに
    対応するトレリス復号結果を出力する請求項４に記載の
    信号処理回路。
JP11072630A 1999-03-17 1999-03-17 ディジタル信号受信システムにおける信号処理回路 Pending JP2000269865A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11072630A JP2000269865A (ja) 1999-03-17 1999-03-17 ディジタル信号受信システムにおける信号処理回路
KR1020000013052A KR20000062890A (ko) 1999-03-17 2000-03-15 디지털 신호수신 시스템용 신호 처리 회로
CA002300726A CA2300726A1 (en) 1999-03-17 2000-03-15 Signal processing circuit for a digital signal receiving system
US09/527,828 US6829298B1 (en) 1999-03-17 2000-03-17 Signal processing circuit for a digital signal receiving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11072630A JP2000269865A (ja) 1999-03-17 1999-03-17 ディジタル信号受信システムにおける信号処理回路

Publications (1)

Publication Number Publication Date
JP2000269865A true JP2000269865A (ja) 2000-09-29

Family

ID=13494912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11072630A Pending JP2000269865A (ja) 1999-03-17 1999-03-17 ディジタル信号受信システムにおける信号処理回路

Country Status (4)

Country Link
US (1) US6829298B1 (ja)
JP (1) JP2000269865A (ja)
KR (1) KR20000062890A (ja)
CA (1) CA2300726A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080789A (ja) * 2002-08-16 2004-03-11 Samsung Electronics Co Ltd 高画質ｔｖに使われる等化器及び等化方法
JP2005223926A (ja) * 2004-02-05 2005-08-18 Samsung Electronics Co Ltd 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法
WO2006090438A1 (ja) * 2005-02-23 2006-08-31 Mitsubishi Denki Kabushiki Kaisha 受信装置
JP2010161640A (ja) * 2009-01-08 2010-07-22 Nec Corp 等化器
WO2012108421A1 (ja) * 2011-02-07 2012-08-16 日本電信電話株式会社 デジタル信号処理装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433835B1 (en) 1998-04-17 2002-08-13 Encamera Sciences Corporation Expanded information capacity for existing communication transmission systems
US6829297B2 (en) 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US7180942B2 (en) 2001-12-18 2007-02-20 Dotcast, Inc. Joint adaptive optimization of soft decision device and feedback equalizer
US7321642B2 (en) 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US7272203B2 (en) 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US6995617B2 (en) 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US7376181B2 (en) 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
KR100451750B1 (ko) * 2002-10-31 2004-10-08 엘지전자 주식회사 디지털 텔레비전 수신기의 채널 등화 장치
KR100510665B1 (ko) * 2002-12-28 2005-08-31 엘지전자 주식회사 디지털 ｔｖ의 위상 오차 추적 장치 및 방법
WO2004075469A2 (en) 2003-02-19 2004-09-02 Dotcast Inc. Joint, adaptive control of equalization, synchronization, and gain in a digital communications receiver
US8320442B2 (en) * 2004-05-14 2012-11-27 Zenith Electronics Llc Channel impulse response estimating decision feedback equalizer
US7483481B1 (en) * 2004-08-31 2009-01-27 Adtran, Inc. System and method for adaptively updating precoder taps
US7613260B2 (en) * 2005-11-21 2009-11-03 Provigent Ltd Modem control using cross-polarization interference estimation
JP2007195075A (ja) * 2006-01-20 2007-08-02 Fujitsu Ltd 復調回路および復調方法
US7796708B2 (en) 2006-03-29 2010-09-14 Provigent Ltd. Adaptive receiver loops with weighted decision-directed error
US7643512B2 (en) 2006-06-29 2010-01-05 Provigent Ltd. Cascaded links with adaptive coding and modulation
US7839952B2 (en) 2006-12-05 2010-11-23 Provigent Ltd Data rate coordination in protected variable-rate links
US7720136B2 (en) 2006-12-26 2010-05-18 Provigent Ltd Adaptive coding and modulation based on link performance prediction
US8315574B2 (en) 2007-04-13 2012-11-20 Broadcom Corporation Management of variable-rate communication links
US7821938B2 (en) 2007-04-20 2010-10-26 Provigent Ltd. Adaptive coding and modulation for synchronous connections
US8001445B2 (en) 2007-08-13 2011-08-16 Provigent Ltd. Protected communication link with improved protection indication
US8040985B2 (en) 2007-10-09 2011-10-18 Provigent Ltd Decoding of forward error correction codes in the presence of phase noise
US8873612B1 (en) * 2012-06-20 2014-10-28 MagnaCom Ltd. Decision feedback equalizer with multiple cores for highly-spectrally-efficient communications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974449A (en) * 1975-03-21 1976-08-10 Bell Telephone Laboratories, Incorporated Joint decision feedback equalization and carrier recovery adaptation in data transmission systems
USRE31351E (en) * 1978-08-04 1983-08-16 Bell Telephone Laboratories, Incorporated Feedback nonlinear equalization of modulated data signals
FR2698502B1 (fr) * 1992-11-25 1994-12-23 Cit Alcatel Dispositif de récupération du rythme baud dans un récepteur pour modem.
US5453797A (en) * 1993-02-22 1995-09-26 Massachusetts Institute Of Technology Method and apparatus for decoding broadcast digital HDTV in the presence of quasi-cyclostationary interference
EP0684708B1 (en) * 1993-12-15 2005-10-26 Ntt Mobile Communications Network Inc. Adaptive equalizer
US5706057A (en) * 1994-03-21 1998-01-06 Rca Thomson Licensing Corporation Phase detector in a carrier recovery network for a vestigial sideband signal
US5550596A (en) * 1994-11-25 1996-08-27 Thomson Multimedia Sa Digital television signal processing system including a co-channel rejection filter
US5648822A (en) * 1995-05-19 1997-07-15 Philips Electronics North America Corporation Method and apparatus for combating co-channel NTSC interference using a variable-comb filter for digital TV transmission

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080789A (ja) * 2002-08-16 2004-03-11 Samsung Electronics Co Ltd 高画質ｔｖに使われる等化器及び等化方法
JP2005223926A (ja) * 2004-02-05 2005-08-18 Samsung Electronics Co Ltd 決定フィードバックイコライザ及びフィードバックフィルタ係数のアップデート方法
WO2006090438A1 (ja) * 2005-02-23 2006-08-31 Mitsubishi Denki Kabushiki Kaisha 受信装置
JP2010161640A (ja) * 2009-01-08 2010-07-22 Nec Corp 等化器
WO2012108421A1 (ja) * 2011-02-07 2012-08-16 日本電信電話株式会社 デジタル信号処理装置
CN103460659A (zh) * 2011-02-07 2013-12-18 日本电信电话株式会社 数字信号处理装置
US8977141B2 (en) 2011-02-07 2015-03-10 Nippon Telegraph And Telephone Corporation Digital signal processing apparatus
CN103460659B (zh) * 2011-02-07 2016-03-30 日本电信电话株式会社 数字信号处理装置

Also Published As

Publication number Publication date
CA2300726A1 (en) 2000-09-17
KR20000062890A (ko) 2000-10-25
US6829298B1 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
JP2000269865A (ja) ディジタル信号受信システムにおける信号処理回路
US6285412B1 (en) Adaptive pre-equalization apparatus for correcting linear distortion of a non-ideal data transmission system
KR950006765B1 (ko) 복합 적응형 등화기의 계수 갱신방법 및 그 장치
US7274745B2 (en) Single-carrier receiver having a channel equalizer interacting with a Trellis decoder and a channel equalization method therefor
US20080205504A1 (en) Decision feedback equalizers and equalizing methods thereof
US7715472B2 (en) Equalizer architecture for data communication
US7613238B2 (en) Apparatus and method for decision error compensation in an adaptive equalizer
US20060200511A1 (en) Channel equalizer and method of equalizing a channel
CN103534958A (zh) 接收装置及接收方法
US20040146100A1 (en) Channel equalizer of single carrier receiver and equalizing method thereof
KR20030020947A (ko) 결정 피드백 이퀄라이저 내의 피드백 루프 지연과 연관된성능 손실을 완화하기 위한 회로 및 그 방법
US20090067483A1 (en) Efficient adaptive equalizer implementation
EP1295448B1 (en) Channel equalizer
KR100320213B1 (ko) 리얼 및 콤플렉스 겸용 채널 등화기
US20050232347A1 (en) Apparatus and method for noise enhancement reduction in an adaptive equalizer
KR970008417B1 (ko) 에이치디티브이(hdtv)용 채널등화기
US6870880B2 (en) Waveform equalization apparatus
JP2004112792A (ja) 単一搬送波受信機のチャンネル等化器及びその等化方法
US20090122203A1 (en) Demodulator, method and receiver for demodulation
JP2009100357A (ja) 波形等化器、及び、波形等化器の制御方法
KR100710294B1 (ko) 채널 등화 장치
US6940924B1 (en) Signal detection based on channel estimation
KR100231782B1 (ko) 자기 적응 등화와 반송파 위상 복원을 겸한등화 방법
KR0149769B1 (ko) 결합구조를 가지는 결정궤환 등화기 및 위상추적루프장치와 그 구현방법
US20080095225A1 (en) System, Multi-Stage Equalizer and Equalization Method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041228