JP2000270538A - ゲート駆動回路及びそれを内蔵するスイッチング電源回路 - Google Patents
ゲート駆動回路及びそれを内蔵するスイッチング電源回路Info
- Publication number
- JP2000270538A JP2000270538A JP11066868A JP6686899A JP2000270538A JP 2000270538 A JP2000270538 A JP 2000270538A JP 11066868 A JP11066868 A JP 11066868A JP 6686899 A JP6686899 A JP 6686899A JP 2000270538 A JP2000270538 A JP 2000270538A
- Authority
- JP
- Japan
- Prior art keywords
- mos
- circuit
- switching
- switching element
- current limiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000004804 winding Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 スイッチング素子のゲート電圧の立ち上がり
時間を切り換えることの可能なゲート駆動回路を提供す
るとともに、スイッチング電源回路のスタンバイ状態で
の消費電流を更に低下する。 【解決手段】 スイッチング素子１４を駆動するＣ−Ｍ
ＯＳ２０に電流制限用のＰ−ＭＯＳ２１を設けたゲート
駆動回路において、Ｐ−ＭＯＳ２１と並列に第２の電流
制限用Ｐ−ＭＯＳ２６を接続し、このＰ−ＭＯＳ２６の
オン及びオフを制御信号の印加されるインバータ２９及
び３０の出力で駆動されるＰ−ＭＯＳ２７と２８で制御
することにより、Ｃ−ＭＯＳ２０の出力電圧の立ち上が
りの早さを切換可能とした。また、このゲート駆動回路
をスイッチング電源回路に使用した場合に、発振回路１
６の発振周波数を切り換える周波数切換端子ＦＣの信号
をインバータ２９に印加することにより、特別な端子を
不要とした。
時間を切り換えることの可能なゲート駆動回路を提供す
るとともに、スイッチング電源回路のスタンバイ状態で
の消費電流を更に低下する。 【解決手段】 スイッチング素子１４を駆動するＣ−Ｍ
ＯＳ２０に電流制限用のＰ−ＭＯＳ２１を設けたゲート
駆動回路において、Ｐ−ＭＯＳ２１と並列に第２の電流
制限用Ｐ−ＭＯＳ２６を接続し、このＰ−ＭＯＳ２６の
オン及びオフを制御信号の印加されるインバータ２９及
び３０の出力で駆動されるＰ−ＭＯＳ２７と２８で制御
することにより、Ｃ−ＭＯＳ２０の出力電圧の立ち上が
りの早さを切換可能とした。また、このゲート駆動回路
をスイッチング電源回路に使用した場合に、発振回路１
６の発振周波数を切り換える周波数切換端子ＦＣの信号
をインバータ２９に印加することにより、特別な端子を
不要とした。
Description
【０００１】
【発明が属する技術分野】本発明は、トランスの１次側
に流れる電流をスイッチングするスイッチング素子のゲ
ート駆動回路に関し、更に、このゲート駆動回路を内蔵
したスイッチング電源回路に関する。
に流れる電流をスイッチングするスイッチング素子のゲ
ート駆動回路に関し、更に、このゲート駆動回路を内蔵
したスイッチング電源回路に関する。
【０００２】
【従来の技術】テレビやビデオテープレコーダ等の電子
機器の電源に使用される電源回路には、スイッチング電
源回路が使用される。このようなスイッチング電源回路
には、３端子から５端子程度の集積回路が使用され、ト
ランスの１次側をスイッチングするスイッチングトラン
ジスタとこのスイッチングトランジスタを駆動する駆動
回路が集積される。
機器の電源に使用される電源回路には、スイッチング電
源回路が使用される。このようなスイッチング電源回路
には、３端子から５端子程度の集積回路が使用され、ト
ランスの１次側をスイッチングするスイッチングトラン
ジスタとこのスイッチングトランジスタを駆動する駆動
回路が集積される。
【０００３】図２は、このようなスイッチング電源回路
を示すブロック図であるが、点線で示された矢印の部分
は従来は設けられていない。交流電源は、ブリッジ整流
回路１によって直流に整流され、トランス２の１次側巻
き線の一端に供給される。１次側巻き線の他端は、スイ
ッチング駆動用ＩＣ３に接続される。トランス２の２次
側巻き線２ａの出力は、ダイオード４によって整流さ
れ、電子機器の主電源Ｖ１として内部回路に供給される
とともに、電子機器を制御するためのマイコン５にもス
イッチ６を介して供給される。また、２次側巻き線２ｂ
の出力は、ダイオード７によって整流され、フォトトラ
ンジスタ８を介してＩＣ３の電源として供給される。こ
のフォトトランジスタ８は、主電源Ｖ１の安定化の制御
のための帰還信号入力として用いられ、主電源Ｖ１に接
続されたフォトダイオード９と光学的に結合される。ト
ランス２の２次側巻き線２ｃは、ダイオード１０によっ
て整流され、電子機器のスタンバイ状態におけるマイコ
ン５の電源Ｖ３としてスイッチ６を介してマイコン５に
印加される。
を示すブロック図であるが、点線で示された矢印の部分
は従来は設けられていない。交流電源は、ブリッジ整流
回路１によって直流に整流され、トランス２の１次側巻
き線の一端に供給される。１次側巻き線の他端は、スイ
ッチング駆動用ＩＣ３に接続される。トランス２の２次
側巻き線２ａの出力は、ダイオード４によって整流さ
れ、電子機器の主電源Ｖ１として内部回路に供給される
とともに、電子機器を制御するためのマイコン５にもス
イッチ６を介して供給される。また、２次側巻き線２ｂ
の出力は、ダイオード７によって整流され、フォトトラ
ンジスタ８を介してＩＣ３の電源として供給される。こ
のフォトトランジスタ８は、主電源Ｖ１の安定化の制御
のための帰還信号入力として用いられ、主電源Ｖ１に接
続されたフォトダイオード９と光学的に結合される。ト
ランス２の２次側巻き線２ｃは、ダイオード１０によっ
て整流され、電子機器のスタンバイ状態におけるマイコ
ン５の電源Ｖ３としてスイッチ６を介してマイコン５に
印加される。
【０００４】ＩＣ３は、最初の電源投入時にＩＣ３を駆
動するためにＩＣ３の各部に電圧を供給するためのスタ
ート回路１１と、フォトトランジスタ８によってＩＣ３
の電源に帰還された信号を検出するエラー検出回路１２
と、スタンバイ状態においてスイッチング動作を間欠的
に行うための間欠帰還を決定するタイマー回路１３と、
トランス２の１次側巻き線をスイッチングするＭＯＳト
ランジスタ１４と、マイコン５からの信号によって開閉
が制御されるスイッチ１５によって発振周波数が切り替
えられる発振回路１６と、発振回路１６の発振出力をエ
ラー検出回路１２の出力に基づいてパルス幅変調するＰ
ＷＭ回路１７と、パルス幅変調された信号をタイマー回
路１３の出力状態に従ってゲート駆動回路１９に印加す
るロジック回路１８から構成される。
動するためにＩＣ３の各部に電圧を供給するためのスタ
ート回路１１と、フォトトランジスタ８によってＩＣ３
の電源に帰還された信号を検出するエラー検出回路１２
と、スタンバイ状態においてスイッチング動作を間欠的
に行うための間欠帰還を決定するタイマー回路１３と、
トランス２の１次側巻き線をスイッチングするＭＯＳト
ランジスタ１４と、マイコン５からの信号によって開閉
が制御されるスイッチ１５によって発振周波数が切り替
えられる発振回路１６と、発振回路１６の発振出力をエ
ラー検出回路１２の出力に基づいてパルス幅変調するＰ
ＷＭ回路１７と、パルス幅変調された信号をタイマー回
路１３の出力状態に従ってゲート駆動回路１９に印加す
るロジック回路１８から構成される。
【０００５】図２の動作を説明する。電源が投入されて
いない状態では、トランスの２次側巻き線２ｂには電圧
が発生していないため、ＩＣ３には電源電圧が供給され
ていないので、ＩＣ３は動作していない。最初に電源が
投入されるとブリッジ整流回路１によって整流された電
圧が、トランス２の１次側巻き線からスタート回路１１
を介してＩＣ３に供給される。これにより、ＩＣ３の動
作が開始され、発振回路１６の発振が開始する。このと
きの発振回路１６の発振周波数は、１００ＫＨｚであ
る。電源投入時のエラー検出回路１２は、デューティ比
が徐々に大きくなるような出力を発生するため、発振出
力はＰＷＭ回路１７によって初期状態のパルス幅変調を
行う。ＰＷＭ回路１７の出力はロジック回路１８を介し
てＭＯＳトランジスタ１４に印加され、ＭＯＳトランジ
スタ１４は、パルス幅変調された信号に従って１次側巻
き線のスイッチング動作を行う。これにより、トランス
２の各２次側巻き線に電圧が発生する。これによりマイ
コン５も動作し、マイコン５は、その出力信号によって
発行ダイオード９を動作させる。従って、フォトトラン
ジスタ８がオンして、２次側巻き線２ｂの電圧がＩＣ３
に供給される。ＩＣ３に電圧が供給されると、スタート
回路１１は、動作を停止し、１次側巻き線からＩＣ３の
内部に電源供給することを止める。これにより通常の動
作状態が持続される。
いない状態では、トランスの２次側巻き線２ｂには電圧
が発生していないため、ＩＣ３には電源電圧が供給され
ていないので、ＩＣ３は動作していない。最初に電源が
投入されるとブリッジ整流回路１によって整流された電
圧が、トランス２の１次側巻き線からスタート回路１１
を介してＩＣ３に供給される。これにより、ＩＣ３の動
作が開始され、発振回路１６の発振が開始する。このと
きの発振回路１６の発振周波数は、１００ＫＨｚであ
る。電源投入時のエラー検出回路１２は、デューティ比
が徐々に大きくなるような出力を発生するため、発振出
力はＰＷＭ回路１７によって初期状態のパルス幅変調を
行う。ＰＷＭ回路１７の出力はロジック回路１８を介し
てＭＯＳトランジスタ１４に印加され、ＭＯＳトランジ
スタ１４は、パルス幅変調された信号に従って１次側巻
き線のスイッチング動作を行う。これにより、トランス
２の各２次側巻き線に電圧が発生する。これによりマイ
コン５も動作し、マイコン５は、その出力信号によって
発行ダイオード９を動作させる。従って、フォトトラン
ジスタ８がオンして、２次側巻き線２ｂの電圧がＩＣ３
に供給される。ＩＣ３に電圧が供給されると、スタート
回路１１は、動作を停止し、１次側巻き線からＩＣ３の
内部に電源供給することを止める。これにより通常の動
作状態が持続される。
【０００６】次に、スタンバイ状態、即ち、電子機器の
内部が電源を必要とせずマイコン５だけが動作状態にな
る状態では、マイコン５は、その出力によってスイッチ
６を制御してマイコン５自身の電源を電流容量の少ない
２次巻き線２ｃからの電源に切り替えるとともに、発光
ダイオード９の動作を停止させる。これにより、フォト
トランジスタ８がオフするため２次巻き線２ｂからＩＣ
３への電源供給が停止されるので、ＩＣ３の電源はスタ
ート回路１１から供給される。このとき、ＩＣ３の電源
に接続されたコンデンサ１９には、充電電流が流れ、Ｉ
Ｃ３の電源電圧は上昇する。タイマー回路１３は、電源
電圧が所定のレベル、例えば、５．６Ｖに達するとスタ
ート回路１１からの電源供給を停止する。するとコンデ
ンサ１９からは放電電流が流れることになり、電源電圧
が低下をする。タイマー回路１３は、電源電圧の電圧が
所定電圧、例えば、４．７Ｖに低下すると再びスタート
回路１１からの電源供給を開始させる。このような動作
により、ＩＣ３の電源電圧ラインには、４．７Ｖと５．
６Ｖの振幅の三角波が繰り返し発生する。そして、タイ
マー回路１３は、この三角波の周期を計数して、例え
ば、８周期ごとにロジック回路１８を制御して、ＰＷＭ
回路１７の出力をＭＯＳトランジスタ１４に印加する。
尚、ＭＯＳトランジスタ１４を制御する期間は、コンデ
ンサ１９の放電期間、即ち、三角波の下降期間である。
更に、スタンバイ状態でマイコン５は、スイッチ６をオ
ンして発振回路１６の発振周波数を２０ＫＨｚに切り替
える。従って、ＭＯＳトランジスタ１４は２０ＫＨｚの
周波数で所定間隔で所定時間駆動されることになる。こ
れにより、スタンバイ状態での消費電力が削減されるこ
とになる。
内部が電源を必要とせずマイコン５だけが動作状態にな
る状態では、マイコン５は、その出力によってスイッチ
６を制御してマイコン５自身の電源を電流容量の少ない
２次巻き線２ｃからの電源に切り替えるとともに、発光
ダイオード９の動作を停止させる。これにより、フォト
トランジスタ８がオフするため２次巻き線２ｂからＩＣ
３への電源供給が停止されるので、ＩＣ３の電源はスタ
ート回路１１から供給される。このとき、ＩＣ３の電源
に接続されたコンデンサ１９には、充電電流が流れ、Ｉ
Ｃ３の電源電圧は上昇する。タイマー回路１３は、電源
電圧が所定のレベル、例えば、５．６Ｖに達するとスタ
ート回路１１からの電源供給を停止する。するとコンデ
ンサ１９からは放電電流が流れることになり、電源電圧
が低下をする。タイマー回路１３は、電源電圧の電圧が
所定電圧、例えば、４．７Ｖに低下すると再びスタート
回路１１からの電源供給を開始させる。このような動作
により、ＩＣ３の電源電圧ラインには、４．７Ｖと５．
６Ｖの振幅の三角波が繰り返し発生する。そして、タイ
マー回路１３は、この三角波の周期を計数して、例え
ば、８周期ごとにロジック回路１８を制御して、ＰＷＭ
回路１７の出力をＭＯＳトランジスタ１４に印加する。
尚、ＭＯＳトランジスタ１４を制御する期間は、コンデ
ンサ１９の放電期間、即ち、三角波の下降期間である。
更に、スタンバイ状態でマイコン５は、スイッチ６をオ
ンして発振回路１６の発振周波数を２０ＫＨｚに切り替
える。従って、ＭＯＳトランジスタ１４は２０ＫＨｚの
周波数で所定間隔で所定時間駆動されることになる。こ
れにより、スタンバイ状態での消費電力が削減されるこ
とになる。
【０００７】図３は、図２に示されたゲート駆動回路１
９の具体的回路図である。通常動作状態は、電子機器が
動作している状態である。そのため、スイッチング素子
１４のスイッチングノイズが発生し、電子機器に悪影響
を与える虞がある。そこで、図３のゲート駆動回路が使
用されている。
９の具体的回路図である。通常動作状態は、電子機器が
動作している状態である。そのため、スイッチング素子
１４のスイッチングノイズが発生し、電子機器に悪影響
を与える虞がある。そこで、図３のゲート駆動回路が使
用されている。
【０００８】図において、スイッチング素子１４を駆動
するＣ−ＭＯＳインバータ２０のＰ−ＭＯＳと電源Ｖｃ
の間に電流制限用のＰ−ＭＯＳ２１が直列接続されてい
る。このＰ−ＭＯＳ２１とＰ−ＭＯＳ２２がミラー接続
され、Ｐ−ＭＯＳ２１は更にＮ−ＭＯＳ２３と接続され
る。Ｎ−ＭＯＳ２３はＮ−ＭＯＳ２４とミラー接続さ
れ、Ｎ−ＭＯＳ２４はＰ−ＭＯＳ２５に接続される。Ｐ
−ＭＯＳ２５のゲートには、スイッチング素子１４を駆
動する周波数に応じたバイアス電圧Ｖｆが印加される。
このバイアス電圧Ｖｆによって、Ｐ−ＭＯＳ２１の電流
が決定されるので、Ｃ−ＭＯＳインバータ２０のＰ−Ｍ
ＯＳを介してスイッチング素子１４のゲートに供給され
る電流が制限され、信号の立ち上がりが遅くなり、スイ
ッチングノイズが防止できる。
するＣ−ＭＯＳインバータ２０のＰ−ＭＯＳと電源Ｖｃ
の間に電流制限用のＰ−ＭＯＳ２１が直列接続されてい
る。このＰ−ＭＯＳ２１とＰ−ＭＯＳ２２がミラー接続
され、Ｐ−ＭＯＳ２１は更にＮ−ＭＯＳ２３と接続され
る。Ｎ−ＭＯＳ２３はＮ−ＭＯＳ２４とミラー接続さ
れ、Ｎ−ＭＯＳ２４はＰ−ＭＯＳ２５に接続される。Ｐ
−ＭＯＳ２５のゲートには、スイッチング素子１４を駆
動する周波数に応じたバイアス電圧Ｖｆが印加される。
このバイアス電圧Ｖｆによって、Ｐ−ＭＯＳ２１の電流
が決定されるので、Ｃ−ＭＯＳインバータ２０のＰ−Ｍ
ＯＳを介してスイッチング素子１４のゲートに供給され
る電流が制限され、信号の立ち上がりが遅くなり、スイ
ッチングノイズが防止できる。
【０００９】
【発明が解決しようとする課題】図３に示されたゲート
駆動回路が内蔵された図２のスイッチング電源回路にお
いて、スタンバイ状態になると、フォトトランジスタ８
がオフするため、スイッチング素子１４は間欠駆動され
る。更に、マイコンからの制御信号によって発振回路１
６は２０ＫＨｚに切り替えられる。このとき、２次側の
負荷が非常に軽いと発振回路１６の発振出力のパルス幅
変調は、最小になる。この最小値は、スイッチング素子
１４のゲート信号をロジック回路１８に帰還し、ゲート
信号の立ち上がり時間によって決定されるように構成さ
れている。従って、図３に示されたゲート駆動回路で
は、スタンバイ状態での最小パルス幅が大きくなり、余
分な電流がスイッチング素子１４に流れ、消費電力の低
下に限界があった。
駆動回路が内蔵された図２のスイッチング電源回路にお
いて、スタンバイ状態になると、フォトトランジスタ８
がオフするため、スイッチング素子１４は間欠駆動され
る。更に、マイコンからの制御信号によって発振回路１
６は２０ＫＨｚに切り替えられる。このとき、２次側の
負荷が非常に軽いと発振回路１６の発振出力のパルス幅
変調は、最小になる。この最小値は、スイッチング素子
１４のゲート信号をロジック回路１８に帰還し、ゲート
信号の立ち上がり時間によって決定されるように構成さ
れている。従って、図３に示されたゲート駆動回路で
は、スタンバイ状態での最小パルス幅が大きくなり、余
分な電流がスイッチング素子１４に流れ、消費電力の低
下に限界があった。
【００１０】
【課題を解決するための手段】本発明は、上述した点に
鑑みて創作されたものであり、Ｐ−ＭＯＳトランジスタ
とＮ−ＭＯＳトランジスタが直列接続されてなるＣ−Ｍ
ＯＳからなり、前記Ｃ−ＭＯＳの出力によってゲート容
量の大きなＭＯＳトランジスタを駆動するゲート駆動回
路において、前記Ｃ−ＭＯＳのＰ−ＭＯＳトランジスタ
と直列に接続されたの第１の電流制限用ＭＯＳトランジ
スタと、該第１の電流制限用ＭＯＳトランジスタと並列
に接続され制御信号によって制御される第２の電流制限
用ＭＯＳトランジスタを備え、前記Ｃ−ＭＯＳの出力信
号の立ち上がり速度を可変とした。
鑑みて創作されたものであり、Ｐ−ＭＯＳトランジスタ
とＮ−ＭＯＳトランジスタが直列接続されてなるＣ−Ｍ
ＯＳからなり、前記Ｃ−ＭＯＳの出力によってゲート容
量の大きなＭＯＳトランジスタを駆動するゲート駆動回
路において、前記Ｃ−ＭＯＳのＰ−ＭＯＳトランジスタ
と直列に接続されたの第１の電流制限用ＭＯＳトランジ
スタと、該第１の電流制限用ＭＯＳトランジスタと並列
に接続され制御信号によって制御される第２の電流制限
用ＭＯＳトランジスタを備え、前記Ｃ−ＭＯＳの出力信
号の立ち上がり速度を可変とした。
【００１１】また、トランスの１次側に流れる電流をス
イッチングするスイッチング素子と、該スイッチング素
子のスイッチング周波数信号を発生する発振回路と、前
記トランスの２次側からの帰還信号を検出するエラー検
出回路と、該エラー検出回路の検出出力に基づき前記発
振回路の出力をパルス幅変調するパルス幅変調回路と、
通常動作状態とスタンバイ状態によって前記パルス幅変
調回路の出力を連続的又は間欠的に出力するロジック回
路と、該ロジック回路の出力に応じて前記スイッチング
素子を駆動するゲート駆動回路と、前記スタンバイ状態
の間欠周波数を作成するタイマー回路を備えたスイッチ
ング電源回路において、前記ゲート駆動回路は、前記ロ
ジック回路の出力が印加され前記スイッチング素子を駆
動するＣ−ＭＯＳと、該Ｃ−ＭＯＳのＰ−ＭＯＳトラン
ジスタと直列に接続されたの第１の電流制限用ＭＯＳト
ランジスタと、該第１の電流制限用ＭＯＳトランジスタ
と並列に接続され制御信号によって制御される第２の電
流制限用ＭＯＳトランジスタを備え、前記スイッチング
素子のゲートに印加される信号の立ち上がり速度を可変
とした。
イッチングするスイッチング素子と、該スイッチング素
子のスイッチング周波数信号を発生する発振回路と、前
記トランスの２次側からの帰還信号を検出するエラー検
出回路と、該エラー検出回路の検出出力に基づき前記発
振回路の出力をパルス幅変調するパルス幅変調回路と、
通常動作状態とスタンバイ状態によって前記パルス幅変
調回路の出力を連続的又は間欠的に出力するロジック回
路と、該ロジック回路の出力に応じて前記スイッチング
素子を駆動するゲート駆動回路と、前記スタンバイ状態
の間欠周波数を作成するタイマー回路を備えたスイッチ
ング電源回路において、前記ゲート駆動回路は、前記ロ
ジック回路の出力が印加され前記スイッチング素子を駆
動するＣ−ＭＯＳと、該Ｃ−ＭＯＳのＰ−ＭＯＳトラン
ジスタと直列に接続されたの第１の電流制限用ＭＯＳト
ランジスタと、該第１の電流制限用ＭＯＳトランジスタ
と並列に接続され制御信号によって制御される第２の電
流制限用ＭＯＳトランジスタを備え、前記スイッチング
素子のゲートに印加される信号の立ち上がり速度を可変
とした。
【００１２】更に、前記通常動作状態では、前記制御信
号によって前記第１の電流制限用ＭＯＳだけを動作し
て、前記スイッチング素子のゲート電圧の立ち上がりを
遅くし、スタンバイ状態では前記第１及び第２の電流制
限用ＭＯＳを並列に動作させて、立ち上がりを早くした
ものである。
号によって前記第１の電流制限用ＭＯＳだけを動作し
て、前記スイッチング素子のゲート電圧の立ち上がりを
遅くし、スタンバイ状態では前記第１及び第２の電流制
限用ＭＯＳを並列に動作させて、立ち上がりを早くした
ものである。
【００１３】更に、前記記発振回路は、発振周波数を切
り替えるための制御信号が印加される端子を有し、スタ
ンバイ状態に前記端子に印加された制御信号によって発
振回路の周波数を低下させるとともに、前記端子に印加
された制御信号によって前記第２の電流制限用ＭＯＳが
動作して、前記スイッチング素子のゲートに印加される
信号電圧の立ち上がりを早くしたものである。
り替えるための制御信号が印加される端子を有し、スタ
ンバイ状態に前記端子に印加された制御信号によって発
振回路の周波数を低下させるとともに、前記端子に印加
された制御信号によって前記第２の電流制限用ＭＯＳが
動作して、前記スイッチング素子のゲートに印加される
信号電圧の立ち上がりを早くしたものである。
【００１４】
【発明の実施の形態】図１は、本発明の第１の実施形態
を示す回路図であり、図３と同一部分については同一図
番を付して説明を略す。
を示す回路図であり、図３と同一部分については同一図
番を付して説明を略す。
【００１５】電源ＶｃとＣ−ＭＯＳ２０のＰ−ＭＯＳの
間に第２の電流制限用Ｐ−ＭＯＳ２６を接続する。即
ち、第１の電流制限用Ｐ−ＭＯＳ２１と並列接続される
ことになる。また、Ｐ−ＭＯＳ２６のゲートと電源Ｖｃ
の間にＰ−ＭＯＳ２８が接続され、更に、Ｐ−ＭＯＳ２
１及び２２のゲートとＰ−ＭＯＳ２６のゲート間にＰ−
ＭＯＳ２８が接続される。このＰ−ＭＯＳ２７のゲート
はインバータ２９の出力に接続され、Ｐ−ＭＯＳ２８の
ゲートはインバータ３０の出力に接続される。
間に第２の電流制限用Ｐ−ＭＯＳ２６を接続する。即
ち、第１の電流制限用Ｐ−ＭＯＳ２１と並列接続される
ことになる。また、Ｐ−ＭＯＳ２６のゲートと電源Ｖｃ
の間にＰ−ＭＯＳ２８が接続され、更に、Ｐ−ＭＯＳ２
１及び２２のゲートとＰ−ＭＯＳ２６のゲート間にＰ−
ＭＯＳ２８が接続される。このＰ−ＭＯＳ２７のゲート
はインバータ２９の出力に接続され、Ｐ−ＭＯＳ２８の
ゲートはインバータ３０の出力に接続される。
【００１６】インバータ２９と３０は、従属接続され、
インバータ２９の入力には、図２に示された発振回路１
６の発振周波数を切り替えるためのスイッチ１５が接続
される周波数切替端子ＦＣが接続される。
インバータ２９の入力には、図２に示された発振回路１
６の発振周波数を切り替えるためのスイッチ１５が接続
される周波数切替端子ＦＣが接続される。
【００１７】次に、動作を説明する。インバータ２９の
入力信号、即ち、制御信号が「Ｈ」レベルの時、Ｐ−Ｍ
ＯＳ２７のゲートには「Ｌ」レベルが印加されるので、
Ｐ−ＭＯＳはオンとなり、インバータ３０の出力２８
「Ｈ」がゲートに印加されるＰ−ＭＯＳ２８は、オフと
なる。従って、Ｐ−ＭＯＳ２６のゲートには、Ｐ−ＭＯ
Ｓ２７を介して電源電圧Ｖｃが印加されるため、Ｐ−Ｍ
ＯＳ２６は、オフとなる。これにより、Ｃ−ＭＯＳ２０
に接続された電流制限用のＰ−ＭＯＳ２１からだけ電流
が供給されることになる。
入力信号、即ち、制御信号が「Ｈ」レベルの時、Ｐ−Ｍ
ＯＳ２７のゲートには「Ｌ」レベルが印加されるので、
Ｐ−ＭＯＳはオンとなり、インバータ３０の出力２８
「Ｈ」がゲートに印加されるＰ−ＭＯＳ２８は、オフと
なる。従って、Ｐ−ＭＯＳ２６のゲートには、Ｐ−ＭＯ
Ｓ２７を介して電源電圧Ｖｃが印加されるため、Ｐ−Ｍ
ＯＳ２６は、オフとなる。これにより、Ｃ−ＭＯＳ２０
に接続された電流制限用のＰ−ＭＯＳ２１からだけ電流
が供給されることになる。
【００１８】また、Ｃ−ＭＯＳ２０に印加される周波数
に応じた電圧Ｖｆが印加されたＰ−ＭＯＳ２５からＮ−
ＭＯＳ２４に所定の電流が流れ、ミラー接続されたＮ−
ＭＯＳ２３とＰ−ＭＯＳ２２にも同一の電流が流れる。
従って、Ｃ−ＭＯＳ２０のＰ−ＭＯＳには制限された電
流が供給されることになり、Ｃ−ＭＯＳ２０の出力は、
ゆっくりと立ち上がることになる。
に応じた電圧Ｖｆが印加されたＰ−ＭＯＳ２５からＮ−
ＭＯＳ２４に所定の電流が流れ、ミラー接続されたＮ−
ＭＯＳ２３とＰ−ＭＯＳ２２にも同一の電流が流れる。
従って、Ｃ−ＭＯＳ２０のＰ−ＭＯＳには制限された電
流が供給されることになり、Ｃ−ＭＯＳ２０の出力は、
ゆっくりと立ち上がることになる。
【００１９】一方、インバータ２９に印加された制御信
号が「Ｌ」になると、Ｐ−ＭＯＳ２７のゲートには
「Ｈ」レベルが印加されてオフとなり、インバータ３０
の出力「Ｌ」レベルが印加されたＰ−ＭＯＳ２６は、オ
ンとなる。従って、Ｐ−ＭＯＳ２６のゲートはＰ−ＭＯ
Ｓ２８を介してＰ−ＭＯＳ２１及び２２のゲートに接続
される。即ち、Ｐ−ＭＯＳ２１とＰ−ＭＯＳ２６は並列
に接続され、且つ、Ｐ−ＭＯＳ２２にミラー接続される
ことになる。よって、Ｃ−ＭＯＳ２０には、Ｐ−ＭＯＳ
２１とＰ−ＭＯＳ２６から電流が供給される。ここで、
Ｐ−ＭＯＳ２１とＰ−ＭＯＳ２６は、１：２のトランジ
スタサイズ、または、Ｐ−ＭＯＳ２６が２個並列接続さ
れた構成となっているため、Ｃ−ＭＯＳ２０に供給され
る電流は、Ｐ−ＭＯＳ２１単独の場合の３倍の電流値と
なる。従って、Ｃ−ＭＯＳ２０の出力電圧の立ち上がり
は、３倍の早さで立ち上がることになる。
号が「Ｌ」になると、Ｐ−ＭＯＳ２７のゲートには
「Ｈ」レベルが印加されてオフとなり、インバータ３０
の出力「Ｌ」レベルが印加されたＰ−ＭＯＳ２６は、オ
ンとなる。従って、Ｐ−ＭＯＳ２６のゲートはＰ−ＭＯ
Ｓ２８を介してＰ−ＭＯＳ２１及び２２のゲートに接続
される。即ち、Ｐ−ＭＯＳ２１とＰ−ＭＯＳ２６は並列
に接続され、且つ、Ｐ−ＭＯＳ２２にミラー接続される
ことになる。よって、Ｃ−ＭＯＳ２０には、Ｐ−ＭＯＳ
２１とＰ−ＭＯＳ２６から電流が供給される。ここで、
Ｐ−ＭＯＳ２１とＰ−ＭＯＳ２６は、１：２のトランジ
スタサイズ、または、Ｐ−ＭＯＳ２６が２個並列接続さ
れた構成となっているため、Ｃ−ＭＯＳ２０に供給され
る電流は、Ｐ−ＭＯＳ２１単独の場合の３倍の電流値と
なる。従って、Ｃ−ＭＯＳ２０の出力電圧の立ち上がり
は、３倍の早さで立ち上がることになる。
【００２０】このように制御信号によって、Ｃ−ＭＯＳ
２０が駆動するスイッチング素子のゲート電圧の立ち上
がりの早さが切り換えられるのである。
２０が駆動するスイッチング素子のゲート電圧の立ち上
がりの早さが切り換えられるのである。
【００２１】図１に示されたゲート駆動回路が図２のス
イッチング電源回路に使用された場合には、点線で示さ
れた矢印の構成となり、インバータ２９に印加される制
御信号は、発振回路１６の発振周波数を切り換えるため
の端子ＦＣから供給される。このようなスイッチング電
源回路において、通常動作状態の場合、マイコン５はス
イッチ１５を開いた状態とする。周波数切換端子ＦＣ
は、「Ｈ」レベルにプルアップされ、発振回路１６は１
００ＫＨｚの発振を行う。一方、インバータ２９の入力
が「Ｈ」となるため、前述した如く、Ｐ−ＭＯＳ２６が
オフするため、Ｃ−ＭＯＳ２０にはＰ−ＭＯＳ２１から
のみ電流が供給されるので、スイッチング素子１４のゲ
ート電圧は、ゆっくりと立ち上がる。従って、通常動作
状態では、スイッチングノイズが発生することはなくな
る。
イッチング電源回路に使用された場合には、点線で示さ
れた矢印の構成となり、インバータ２９に印加される制
御信号は、発振回路１６の発振周波数を切り換えるため
の端子ＦＣから供給される。このようなスイッチング電
源回路において、通常動作状態の場合、マイコン５はス
イッチ１５を開いた状態とする。周波数切換端子ＦＣ
は、「Ｈ」レベルにプルアップされ、発振回路１６は１
００ＫＨｚの発振を行う。一方、インバータ２９の入力
が「Ｈ」となるため、前述した如く、Ｐ−ＭＯＳ２６が
オフするため、Ｃ−ＭＯＳ２０にはＰ−ＭＯＳ２１から
のみ電流が供給されるので、スイッチング素子１４のゲ
ート電圧は、ゆっくりと立ち上がる。従って、通常動作
状態では、スイッチングノイズが発生することはなくな
る。
【００２２】一方、スタンバイ状態になってマイコン５
の出力によりスイッチ１５が閉じられると、周波数切換
端子ＦＣは「Ｌ」レベルとなり、発振回路１６は、２０
ＫＨｚの発振を行う。更に、インバータ２９には「Ｌ」
レベルが印加されるため、Ｐ−ＭＯＳ２６がオンとな
り、３倍の電流がＣ−ＭＯＳ２０に供給されるので、ス
イッチング素子１４のゲート電圧は、３倍の早さで立ち
上がる。このゲート電圧の立ち上がりがロジック回路１
８に帰還され、パルス幅変調の最小値が短くなる。従っ
て、スイッチング素子１４に流れる電流時間が短くな
り、さらなる消費電流の減少が図れるのである。尚、ス
タンバイ状態では、ゲート電圧の立ち上がりが早くなる
ことによりスイッチングノイズの発生の可能性がある
が、スタンバイ状態では、電子機器は、動作していない
ので、ノイズの影響は、全く問題ない。
の出力によりスイッチ１５が閉じられると、周波数切換
端子ＦＣは「Ｌ」レベルとなり、発振回路１６は、２０
ＫＨｚの発振を行う。更に、インバータ２９には「Ｌ」
レベルが印加されるため、Ｐ−ＭＯＳ２６がオンとな
り、３倍の電流がＣ−ＭＯＳ２０に供給されるので、ス
イッチング素子１４のゲート電圧は、３倍の早さで立ち
上がる。このゲート電圧の立ち上がりがロジック回路１
８に帰還され、パルス幅変調の最小値が短くなる。従っ
て、スイッチング素子１４に流れる電流時間が短くな
り、さらなる消費電流の減少が図れるのである。尚、ス
タンバイ状態では、ゲート電圧の立ち上がりが早くなる
ことによりスイッチングノイズの発生の可能性がある
が、スタンバイ状態では、電子機器は、動作していない
ので、ノイズの影響は、全く問題ない。
【００２３】
【発明の効果】上述の如く、本発明によれば、スイッチ
ング素子のゲート電圧の立ち上がりの早さが制御信号に
よって切り換えられるゲート駆動回路が得られるので、
スタンバイ状態における間欠動作と駆動周波数の低下と
ともに、パルス幅変調の最小値を、２％のデューティ比
に押されることができ、さらなる低消費電力化が図れる
利点を有する。
ング素子のゲート電圧の立ち上がりの早さが制御信号に
よって切り換えられるゲート駆動回路が得られるので、
スタンバイ状態における間欠動作と駆動周波数の低下と
ともに、パルス幅変調の最小値を、２％のデューティ比
に押されることができ、さらなる低消費電力化が図れる
利点を有する。
【００２４】更に、立ち上がり時間を制御する信号の端
子を特別に設けなくとも、発振回路の周波数切替端子に
印加される信号を立ち上がり時間の切換に利用できるの
で、端子数を増加することなく機能を向上することがで
きるものである。
子を特別に設けなくとも、発振回路の周波数切替端子に
印加される信号を立ち上がり時間の切換に利用できるの
で、端子数を増加することなく機能を向上することがで
きるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】スイッチング電源回路を示すブロック図であ
る。
る。
【図３】従来のゲート駆動回路を示す回路図である。
１ ブリッジ整流回路 ２ トランス ３ ＩＣ ４、７、１０ ダイオード ５ マイコン ６、１５ スイッチ ８ フォトトランジスタ ９ 発光ダイオード １１ スタート回路 １２ エラー検出回路 １３ タイマー回路 １４ スイッチングトランジスタ １６ 発振回路 １７ パルス幅変調回路 １８ ロジック回路 １９ ゲート駆動回路 ２０ Ｃ−ＭＯＳ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 憲史 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5H730 AA14 BB21 BB57 CC01 DD04 DD28 EE02 EE73 FF09 FF19 FG05 FG07 VV01 5H740 BA12 BB07 BC01 BC02 BC06 HH05 JA01 JA23 JA28 JB01 KK08
Claims (4)
- 【請求項１】 Ｐ−ＭＯＳトランジスタとＮ−ＭＯＳト
ランジスタが直列接続されてなるＣ−ＭＯＳからなり、
前記Ｃ−ＭＯＳの出力によってゲート容量の大きなＭＯ
Ｓトランジスタを駆動するゲート駆動回路において、前
記Ｃ−ＭＯＳのＰ−ＭＯＳトランジスタと直列に接続さ
れたの第１の電流制限用ＭＯＳトランジスタと、該第１
の電流制限用ＭＯＳトランジスタと並列に接続され制御
信号によって制御される第２の電流制限用ＭＯＳトラン
ジスタを備え、前記Ｃ−ＭＯＳの出力信号の立ち上がり
速度を可変としたことを特徴とするゲート駆動回路。 - 【請求項２】 トランスの１次側に流れる電流をスイッ
チングするスイッチング素子と、該スイッチング素子の
スイッチング周波数信号を発生する発振回路と、前記ト
ランスの２次側からの帰還信号を検出するエラー検出回
路と、該エラー検出回路の検出出力に基づき前記発振回
路の出力をパルス幅変調するパルス幅変調回路と、通常
動作状態とスタンバイ状態によって前記パルス幅変調回
路の出力を連続的又は間欠的に出力するロジック回路
と、該ロジック回路の出力に応じて前記スイッチング素
子を駆動するゲート駆動回路と、前記スタンバイ状態の
間欠周波数を作成するタイマー回路を備えたスイッチン
グ電源回路において、前記ゲート駆動回路は、前記ロジ
ック回路の出力が印加され前記スイッチング素子を駆動
するＣ−ＭＯＳと、該Ｃ−ＭＯＳのＰ−ＭＯＳトランジ
スタと直列に接続されたの第１の電流制限用ＭＯＳトラ
ンジスタと、該第１の電流制限用ＭＯＳトランジスタと
並列に接続され制御信号によって制御される第２の電流
制限用ＭＯＳトランジスタを備え、前記スイッチング素
子のゲートに印加される信号の立ち上がり速度を可変と
したことを特徴とするスイッチング電源回路。 - 【請求項３】 前記通常動作状態では、前記制御信号に
よって前記第１の電流制限用ＭＯＳだけを動作して、前
記スイッチング素子のゲート電圧の立ち上がりを遅く
し、スタンバイ状態では前記第１及び第２の電流制限用
ＭＯＳを並列に動作させて、立ち上がりを早くすること
を特徴とする請求項２記載のスイッチング電源回路。 - 【請求項４】 前記発振回路は、発振周波数を切り替え
るための制御信号が印加される端子を有し、スタンバイ
状態に前記端子に印加された制御信号によって発振回路
の周波数を低下させるとともに、前記端子に印加された
制御信号によって前記第２の電流制限用ＭＯＳが動作し
て、前記スイッチング素子のゲートに印加される信号電
圧の立ち上がりを早くすることを特徴とする請求項３記
載のスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06686899A JP3561653B2 (ja) | 1999-03-12 | 1999-03-12 | ゲート駆動回路及びそれを内蔵するスイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06686899A JP3561653B2 (ja) | 1999-03-12 | 1999-03-12 | ゲート駆動回路及びそれを内蔵するスイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000270538A true JP2000270538A (ja) | 2000-09-29 |
| JP3561653B2 JP3561653B2 (ja) | 2004-09-02 |
Family
ID=13328286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06686899A Expired - Fee Related JP3561653B2 (ja) | 1999-03-12 | 1999-03-12 | ゲート駆動回路及びそれを内蔵するスイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561653B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108512403A (zh) * | 2018-04-10 | 2018-09-07 | 峰岹科技（深圳）有限公司 | Mos管驱动电路、驱动芯片及电机 |
| CN109149653A (zh) * | 2018-08-31 | 2019-01-04 | 苏州汇川技术有限公司 | 并联逆变器系统、逐波限流控制方法及接口板 |
| CN115694438A (zh) * | 2023-01-04 | 2023-02-03 | 华中科技大学 | 一种轻量级宽电压域时序错误检测单元 |
| CN119404422A (zh) * | 2022-06-21 | 2025-02-07 | 株式会社明电舍 | 栅极驱动电路和电力变换装置以及栅极驱动电路的控制方法 |
-
1999
- 1999-03-12 JP JP06686899A patent/JP3561653B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108512403A (zh) * | 2018-04-10 | 2018-09-07 | 峰岹科技（深圳）有限公司 | Mos管驱动电路、驱动芯片及电机 |
| CN109149653A (zh) * | 2018-08-31 | 2019-01-04 | 苏州汇川技术有限公司 | 并联逆变器系统、逐波限流控制方法及接口板 |
| CN119404422A (zh) * | 2022-06-21 | 2025-02-07 | 株式会社明电舍 | 栅极驱动电路和电力变换装置以及栅极驱动电路的控制方法 |
| CN115694438A (zh) * | 2023-01-04 | 2023-02-03 | 华中科技大学 | 一种轻量级宽电压域时序错误检测单元 |
| CN115694438B (zh) * | 2023-01-04 | 2023-03-17 | 华中科技大学 | 一种轻量级宽电压域时序错误检测单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3561653B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100403634C (zh) | 具有节电构件的功率因数校正-脉冲宽度调制控制器 | |
| CN100431163C (zh) | Led驱动器装置 | |
| US6853153B2 (en) | System and method for powering cold cathode fluorescent lighting | |
| US7679939B2 (en) | Control circuit for a switching power supply, method for controlling a switching power supply and computer program | |
| KR100552441B1 (ko) | 스위치 소자 구동 장치 및 이를 이용한 ｄｃ/ｄｃ 컨버터 | |
| US11025155B2 (en) | Power supply control device for setting minimum on width of output switch | |
| JP2010158167A (ja) | スイッチング・レギュレータの軽負荷時の効率を改善するための方法および装置 | |
| KR950008798A (ko) | 전자석 장치의 구동 회로 | |
| JP3467361B2 (ja) | Ｄｃ−ｄｃコンバータ及び当該ｄｃ−ｄｃコンバータを制御する制御回路 | |
| JP3490922B2 (ja) | スイッチング電源回路 | |
| JP3561653B2 (ja) | ゲート駆動回路及びそれを内蔵するスイッチング電源回路 | |
| JP3301986B2 (ja) | スイッチング電源回路 | |
| US7880458B2 (en) | Method and device for driving power converters | |
| JPH10248256A (ja) | 節電機能付きスイッチング電源装置 | |
| JP3272319B2 (ja) | スイッチング電源回路 | |
| JP3462784B2 (ja) | スイッチング電源回路 | |
| US6791375B2 (en) | Method and circuit for switching source modulation frequency | |
| JP2003047242A (ja) | スイッチング電源装置 | |
| KR100188009B1 (ko) | 핀 감소형 pwm 제어장치 | |
| JPH05161262A (ja) | 直流給電回路 | |
| JP2752796B2 (ja) | スイッチング電源回路 | |
| JP3525930B2 (ja) | 電源装置 | |
| CA2292187C (en) | Switching voltage regulator | |
| JPH06284745A (ja) | 電源回路 | |
| JP5039372B2 (ja) | スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |