JP2000276076A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 回路機能に応じて適切な構造のＴＦＴを配置
し、高い信頼性を有する半導体装置を提供する。 【解決手段】 同一基板上に駆動回路部と画素部とを有
する半導体装置において、保持容量を遮光膜１０２と同
一の層に形成された電極１０３とドレイン領域１１５と
同一の組成の半導体膜１１８とで形成し、且つ保持容量
の部分で第１絶縁膜１０４を除去して第２絶縁膜１０５
を誘電体１０６として用いるため、小さな面積で大きな
キャパシティの保持容量を確保することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置に関する。例えば、液晶表示装置やＥＬ（エレク
トロルミネセンス）表示装置に代表される電気光学装
置、半導体回路及び本願発明の電気光学装置または半導
体回路を用いた電気器具（電子機器）の構成に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電気器具は全て
半導体装置である。

【０００３】

【従来の技術】薄膜トランジスタ（以下、ＴＦＴとい
う）は透明基板上に形成することができるので、アクテ
ィブマトリクス型液晶ディスプレイ（以下、ＡＭ−ＬＣ
Ｄという）への応用開発が積極的に進められてきた。結
晶質半導体膜（代表的にはポリシリコン膜）を利用した
ＴＦＴは高移動度が得られるので、同一基板上に機能回
路を集積させて高精細な画像表示を実現することが可能
とされている。

【０００４】基本的にＡＭ−ＬＣＤは画像を表示する画
素部（画素マトリクス回路ともいう）と、画素部に配列
された各画素のＴＦＴを駆動するゲート駆動回路（ゲー
トドライバー回路ともいう）、各画素ＴＦＴへ画像信号
を送るソース駆動回路（ソースドライバー回路ともい
う）またはデータ駆動回路（データドライバー回路とも
いう）が同一基板上に形成されてなる。なお、ゲート駆
動回路及びソース駆動回路が形成される領域を駆動回路
部と呼ぶ。

【０００５】近年では、これら画素部と駆動回路部の他
に、信号分割回路やγ補正回路などといった信号処理回
路をも同一基板上に設けたシステム・オン・パネルが提
案されている。

【０００６】しかしながら、画素部と駆動回路部とでは
回路が要求する性能が異なるため、同一構造のＴＦＴで
全ての回路仕様を満足させることは困難である。即ち、
高速動作を重視するシフトレジスタ回路等を含む駆動回
路部と、高耐圧特性を重視する画素部を構成するＴＦＴ
（以下、画素ＴＦＴという）とを同時に満足させるＴＦ
Ｔ構造は確立されていないのが現状である。

【０００７】そこで本出願人は駆動回路部を構成するＴ
ＦＴ（以下、駆動ＴＦＴという）と画素ＴＦＴとでゲー
ト絶縁膜の膜厚を異ならせるという構成を出願済みであ
る（特開平１０−０５６１８４号公報、対応米国特許番
号第０８／８６２，８９５）。具体的には、駆動ＴＦＴ
のゲート絶縁膜を画素ＴＦＴのゲート絶縁膜よりも薄く
するというものである。

【０００８】

【発明が解決しようとする課題】本願発明では、上記公
報に記載された構成を基本として、さらに画素部に関す
る改善を行っている。具体的には、小さい面積で大容量
を確保しうる保持容量を形成するための構造を提供する
ものである。

【０００９】そして、ＡＭ−ＬＣＤに代表される電気光
学装置の各回路を機能に応じて適切な構造のＴＦＴでも
って形成し、高い信頼性を有する電気光学装置を提供す
ることを課題とする。延いては、そのような電気光学装
置を表示部として有する半導体装置（電気器具）の信頼
性を高めることを課題とする。

【００１０】

【課題を解決するための手段】本明細書で開示する発明
の構成は、各画素に画素ＴＦＴ及び保持容量を有する画
素部を含む半導体装置において、前記画素ＴＦＴの活性
層は少なくとも二層以上に積層された絶縁膜を挟んで遮
光膜の上方に形成され、前記保持容量は、前記遮光膜と
同一の層に形成された電極、誘電体及び前記画素ＴＦＴ
のドレイン領域と同一の組成の半導体膜で形成されてお
り、前記誘電体は前記少なくとも二層以上に積層された
絶縁膜の一部の層からなることを特徴とする。

【００１１】また、他の発明の構成は、各画素に画素Ｔ
ＦＴ及び保持容量を有する画素部を含む半導体装置にお
いて、前記画素ＴＦＴの活性層は少なくとも二層以上に
積層された絶縁膜を挟んで遮光膜の上方に形成され、前
記保持容量は、前記遮光膜と同一の層に形成された電
極、誘電体及び前記画素ＴＦＴのドレイン領域と同一の
組成の半導体膜で形成されており、前記誘電体は前記少
なくとも二層以上に積層された絶縁膜の一部の層を除去
した残りの層からなることを特徴とする。

【００１２】また、他の発明の構成は、各画素に画素Ｔ
ＦＴ及び保持容量を有する画素部を含む半導体装置にお
いて、前記画素ＴＦＴの活性層は、前記遮光膜に接する
第１絶縁膜及び前記活性層に接する第２絶縁膜を挟んで
遮光膜の上方に形成され、前記保持容量は、前記遮光膜
と同一の層に形成された電極、前記第２絶縁膜及び前記
画素ＴＦＴのドレイン領域と同一の組成の半導体膜で形
成されていることを特徴とする。

【００１３】また、他の発明の構成は、各画素に画素Ｔ
ＦＴ及び保持容量を有する画素部を含む半導体装置にお
いて、前記画素ＴＦＴの活性層は、前記遮光膜に接する
第１絶縁膜及び前記活性層に接する第２絶縁膜を挟んで
遮光膜の上方に形成され、前記保持容量は、前記遮光膜
と同一の層に形成された電極、前記第２絶縁膜及び前記
画素ＴＦＴのドレイン領域と同一の組成の半導体膜で形
成されていることを特徴とする。

【００１４】なお、上記構成において、前記第２絶縁膜
の膜厚は前記第１絶縁膜及び第２絶縁膜からなる積層膜
の膜厚の１／５倍以下（好ましくは１／１００〜１／１
０倍）とすることが望ましい。

【００１５】また、他の発明の構成は、各画素に画素Ｔ
ＦＴ及び保持容量を有する画素部を含む半導体装置の作
製方法であって、基板上に遮光膜及び該遮光膜と同一の
材料からなる電極を形成する工程と、前記遮光膜及び前
記電極を覆って第１絶縁膜を形成する工程と、前記第１
絶縁膜をエッチングして前記電極の上に開口部を形成す
る工程と、前記第１絶縁膜及び前記開口部を覆って第２
絶縁膜を形成する工程と、前記第２絶縁膜の上に半導体
膜を形成する工程と、を有することを特徴とする。

【００１６】また、他の発明の構成は、駆動回路部並び
に各画素に画素ＴＦＴ及び保持容量を有する画素部を含
む半導体装置の作製方法であって、基板上に遮光膜及び
該遮光膜と同一の材料からなる電極を形成する工程と、
前記遮光膜及び前記電極を覆って第１絶縁膜を形成する
工程と、前記第１絶縁膜をエッチングして前記電極の上
に開口部を形成する工程と、前記第１絶縁膜及び前記開
口部を覆って第２絶縁膜を形成する工程と、前記第２絶
縁膜の上に半導体膜を形成する工程と、前記半導体膜を
覆ってゲート絶縁膜を形成する工程と、前記ゲート絶縁
膜の一部をエッチングし、前記駆動回路部の半導体膜及
び前記画素部の半導体膜の一部を露呈させる工程と、熱
酸化処理により前記ゲート絶縁膜のエッチングにより露
呈された半導体膜の表面に熱酸化膜を形成する工程と、
を有することを特徴とする。

【００１７】また、他の発明の構成は、駆動回路部並び
に各画素に画素ＴＦＴ及び保持容量を有する画素部を含
む半導体装置の作製方法であって、基板上に遮光膜及び
該遮光膜と同一の材料からなる電極を形成する工程と、
前記遮光膜及び前記電極を覆って第１絶縁膜を形成する
工程と、前記第１絶縁膜をエッチングして前記電極の上
に開口部を形成する工程と、前記第１絶縁膜及び前記開
口部を覆って第２絶縁膜を形成する工程と、前記第２絶
縁膜の上に半導体膜を形成する工程と、前記半導体膜を
覆ってゲート絶縁膜を形成する工程と、前記ゲート絶縁
膜の一部をエッチングし、前記駆動回路部の半導体膜及
び前記画素部の半導体膜の一部を露呈させる工程と、熱
酸化処理により前記ゲート絶縁膜のエッチングにより露
呈された半導体膜の表面に熱酸化膜を形成する工程と、
前記駆動回路部の半導体膜及び前記画素部の半導体膜に
ＬＤＤ領域を形成する工程と、を有し、 前記駆動回路部
と前記画素部とでＬＤＤ領域の長さを異ならせることを
特徴とする。

【００１８】

【発明の実施の形態】本願発明の実施形態について、図
１を用いて説明する。図１は同一基板上に駆動回路部と
画素部とを一体形成したＡＭ−ＬＣＤの断面図を示して
いる。なお、ここでは駆動回路部を構成する基本回路と
してＣＭＯＳ回路を示し、画素ＴＦＴとしてはダブルゲ
ート構造のＴＦＴを示している。勿論、ダブルゲート構
造に限らずトリプルゲート構造やシングルゲート構造な
どのマルチゲート構造としても良い。

【００１９】図１において、１０１は耐熱性を有する基
板であり、石英基板、シリコン基板、セラミックス基
板、金属基板（代表的にはステンレス基板）を用いれば
良い。どの基板を用いる場合においても、必要に応じて
下地膜（好ましくは珪素を主成分とする絶縁膜）を設け
ても構わない。

【００２０】１０２は遮光膜、１０３は保持容量の下部
電極であり、それぞれ同一の層に同一材料で形成され
る。遮光膜１０２、保持容量の下部電極１０３の形成材
料としては、８００〜１１５０℃（好ましくは９００〜
１１００℃）の温度に耐える耐熱性を有する導電膜を用
いる。

【００２１】代表的には、導電性を有する珪素膜（例え
ばリンドープシリコン膜、ボロンドープシリコン膜
等）、金属膜（例えばタングステン膜、タンタル膜、モ
リブデン膜、チタン膜等）または上記金属膜の成分を組
み合わせた合金膜でも良い。また、前記金属膜をシリサ
イド化したシリサイド膜、窒化した窒化膜（窒化タンタ
ル膜、窒化タングステン膜、窒化チタン膜等）でも良
い。また、これらを自由に組み合わせて積層しても良
い。

【００２２】また、前記金属膜を用いる場合には、金属
膜の酸化を防止するために珪素膜との積層構造とするこ
とが望ましい。また、酸化防止という意味では、金属膜
を珪素を主成分とする絶縁膜で覆った構造も有効であ
る。なお、本明細書中において「珪素を主成分とする絶
縁膜とは、酸化珪素膜、窒化珪素膜、若しくは珪素、酸
素および窒素を所定の成分比で含む絶縁膜を指す。

【００２３】また、１０４は０．３〜１μm（好ましく
０．６〜０．８μm）の膜厚で形成された下地膜（以
下、第１絶縁膜という）であり、珪素を主成分とする絶
縁膜で形成される。この第１絶縁膜１０４は保持容量と
なる部分に開口部が設けられ、その上に再び珪素を主成
分とする絶縁膜（以下、第２絶縁膜という）１０５が設
けられている。

【００２４】なお、ここでは遮光膜に接する第１絶縁膜
１０４と画素ＴＦＴの活性層に接する第２絶縁膜１０５
との二層構造としているがさらに多層の構造でも良い。
従って、最終的に画素ＴＦＴの活性層は少なくとも二層
以上に積層された絶縁膜を挟んで遮光膜１０２の上方に
形成された構造となる。また、この少なくとも二層以上
に積層された絶縁膜の一部の層（一層でも複数層でも良
い）が保持容量の誘電体となる。換言すれば、少なくと
も二層以上に積層された絶縁膜の一部の層を除去した残
りの層が保持容量の誘電体となる。

【００２５】本実施形態では第２絶縁膜１０５が保持容
量の誘電体（１０６で示される部分を特に指す）として
機能する。この第２絶縁膜１０５（保持容量の誘電体１
０６）の膜厚は５〜７５nm（好ましくは２０〜５０nm）
とすれば良い。薄ければ薄いほど保持容量のキャパシテ
ィを大きくできるが、耐圧を考慮しないとリーク電流が
発生してしまう。成膜を２回にわけて積層するといった
工夫は耐圧向上に有効である。

【００２６】第１絶縁膜１０４は遮光膜１０２が上のＴ
ＦＴと寄生容量を形成しないように十分に厚い膜厚とし
ておくことが必要であるが、このように保持容量の部分
に開口部を設けることで保持容量の誘電体を薄くするこ
とができる。そのため、容量を形成する面積を大きくす
ることなくキャパシティを稼ぐことができる。この保持
容量の構成は前述の特開平１０−０５６１８４号公報に
はない。

【００２７】なお、図１の構造で特徴的なのは、画素Ｔ
ＦＴの活性層と遮光膜１０２との間に設けられた絶縁膜
（第１絶縁膜１０４と第２絶縁膜１０５からなる積層
膜）の膜厚と、半導体膜からなる保持容量の上部電極１
１８と保持容量の下部電極１０３との間に設けられた第
２絶縁膜１０５（保持容量の誘電体１０６）の膜厚が異
なる点である。具体的には、前者に比べて後者の膜厚が
１／５倍以下（好ましくは１／１００〜１／１０倍）と
なるように設計される。

【００２８】こうすることで、画素ＴＦＴと遮光膜１０
２との間に寄生容量を形成することなく、大きなキャパ
シティをもつ保持容量を形成することができる。

【００２９】なお、画素ＴＦＴの下に設けられた遮光膜
１０２はフローティング状態にしておくか、固定電位と
しておけば良い。固定電位としては、少なくともビデオ
信号の最低電位よりも低い電位、好ましくは基板上に形
成される回路全体の最低電源電位または最低電源電位よ
りも低い電位に設定しておくことが望ましい。

【００３０】例えば、ＡＭ−ＬＣＤの場合、駆動回路部
やその他の信号処理回路と画素部とで様々な電源供給線
が形成され、それぞれに所定の電位が与えられている。
即ち、ある基準となる最低電位があり、それを基準とし
て様々な電圧が形成される。最低電源電位とは、それら
回路の全てにおいて基準となる最低電位を指す。

【００３１】このように遮光膜１０２をフローティング
状態か固定電位とすることで、ＴＦＴ動作に影響を与え
ない（寄生容量等を殆ど形成しない）遮光膜を得ること
ができる。

【００３２】以上のように、画素ＴＦＴの下に遮光膜を
設けることで基板側からの迷光などによる光リーク電流
の発生を防ぐことができる。なお、駆動回路部側はもと
もと光があたらないので遮光膜を設ける必要はない。そ
の方が僅かでも寄生容量を低減するという意味で好まし
い。

【００３３】また、第１絶縁膜１０４と第２絶縁膜１０
５の上には駆動ＴＦＴの活性層、画素ＴＦＴの活性層お
よび保持容量の上部電極となる半導体膜が形成される。
なお、本明細書中において「電極」とは、「配線」の一
部であり、他の配線との電気的接続を行う箇所、または
半導体膜と交差する箇所を指す。従って、説明の便宜
上、「配線」と「電極」とを使い分けるが、「配線」と
いう文言に「電極」は常に含められているものとする。

【００３４】図１において、駆動ＴＦＴの活性層は、Ｎ
チャネル型ＴＦＴ（以下、ＮＴＦＴという）のソース領
域１０７、ドレイン領域１０８、ＬＤＤ（ライトドープ
トドレイン）領域１０９およびチャネル形成領域１１
０、並びにＰチャネル型ＴＦＴ（以下、ＰＴＦＴとい
う）のソース領域１１１、ドレイン領域１１２およびチ
ャネル形成領域１１３で形成される。

【００３５】また、画素ＴＦＴ（ここではＮＴＦＴを用
いる）の活性層は、ソース領域１１４、ドレイン領域１
１５、ＬＤＤ領域１１６a、１１６bおよびチャネル形成
領域１１７a、１１７bで形成される。さらに、ドレイン
領域１１５から延長された半導体膜を保持容量の上部電
極１１８として用いる。即ち、保持容量の上部電極１１
８はドレイン領域１１５と同一組成の半導体膜からな
る。

【００３６】以上のように、本願発明の保持容量は、遮
光膜１０２と同一の層に形成された電極（ここでは保持
容量の下部電極１０３）、誘電体（ここでは第２絶縁膜
１０５）及び画素ＴＦＴのドレイン領域と同一の組成の
半導体膜（ここでは画素ＴＦＴのドレイン領域１１５）
で形成されている。

【００３７】ただし、必ずしもドレイン領域と保持容量
の上部電極が直接つながっていなくても良く、他の配線
によって電気的に接続されていても良い。また、必ずし
も同一組成である必要はなく、他の導電型を呈する半導
体膜または異なる濃度でドレイン領域と同一の不純物を
含む半導体膜であっても良い。

【００３８】ここで図１の場合、ＬＤＤ領域の幅（長
さ）を駆動ＴＦＴと画素ＴＦＴとで異ならせている。駆
動ＴＦＴは動作速度を重視するのでなるべく抵抗成分を
設けないように狭く設け、画素ＴＦＴはオフ電流（ＴＦ
Ｔがオフ状態にある時に流れるドレイン電流）の低減を
重視するのである程度長いＬＤＤ領域が必要である。そ
のため、駆動ＴＦＴのＬＤＤ領域は画素ＴＦＴのＬＤＤ
領域と同等またはそれよりも狭く設けることが好まし
い。

【００３９】そして、活性層および保持容量の上部電極
を覆ってゲート絶縁膜が形成されるが、本願発明では駆
動ＴＦＴのゲート絶縁膜１１９の膜厚が、画素ＴＦＴの
ゲート絶縁膜１２０の膜厚よりも薄く形成される。代表
的には、ゲート絶縁膜１２０の膜厚は５０〜２００nm
（好ましくは１００〜１５０nm）とし、ゲート絶縁膜１
１９の膜厚は５〜５０nm（好ましくは１０〜３０nm）と
すれば良い。

【００４０】なお、駆動ＴＦＴのゲート絶縁膜は一種類
の膜厚である必要はない。即ち、駆動回路部内に異なる
膜厚の絶縁膜を有する駆動ＴＦＴが存在していても構わ
ない。その場合、同一基板上に異なる膜厚のゲート絶縁
膜を有するＴＦＴが少なくとも三種類以上存在すること
になる。即ち、駆動回路部に含まれる少なくとも一部の
駆動ＴＦＴのゲート絶縁膜の膜厚が、画素ＴＦＴのゲー
ト絶縁膜の膜厚よりも薄いとも言える。

【００４１】次に、ゲート絶縁膜１１９、１２０の上に
は駆動ＴＦＴのゲート配線１２１、１２２と、画素ＴＦ
Ｔのゲート配線１２３a、１２３bが形成される。ゲート
配線１２１、１２２、１２３a、１２３bの形成材料とし
ては、８００〜１１５０℃（好ましくは９００〜１１０
０℃）の温度に耐える耐熱性を有する導電膜を用いる。
具体的には、前述の遮光膜１０２または保持容量の下部
電極１０３と同様の材料の中から選択すれば良い。

【００４２】即ち、導電性を有する珪素膜（例えばリン
ドープシリコン膜、ボロンドープシリコン膜等）や金属
膜（例えばタングステン膜、タンタル膜、モリブデン
膜、チタン膜等）または上記金属膜の成分を組み合わせ
た合金膜でも良い。または、前記金属膜をシリサイド化
したシリサイド膜、窒化した窒化膜（窒化タンタル膜、
窒化タングステン膜、窒化チタン膜等）でも良い。ま
た、これらを自由に組み合わせて積層しても良い。

【００４３】また、前記金属膜を用いる場合には、金属
膜の酸化を防止するために珪素膜との積層構造とするこ
とが望ましい。また、酸化防止という意味では、金属膜
を珪素を主成分とする絶縁膜で覆った構造が有効であ
る。図１では保護膜１２４を設けてゲート配線の酸化を
防ぐ。

【００４４】次に、１２５は第１層間絶縁膜であり、珪
素を主成分とする絶縁膜（単層または積層）で形成され
る。珪素を主成分とする絶縁膜としては、酸化珪素膜、
窒化珪素膜、酸化窒化珪素膜（酸素よりも窒素の含有量
の方が多い）、窒化酸化珪素膜（窒素よりも酸素の含有
量の方が多い）を用いることができる。

【００４５】そして、第１層間絶縁膜１２５にはコンタ
クトホールが設けられ、駆動ＴＦＴのソース配線１２
６、１２７、ドレイン配線１２８、および画素ＴＦＴの
ソース配線１２９、ドレイン配線１３０が形成される。
その上にはパッシベーション膜１３１、第２層間絶縁膜
１３２が形成され、さらにその上には遮光膜（ブラック
マスク）１３３が形成される。さらに、遮光膜１３３の
上には第３層間絶縁膜１３４が形成され、コンタクトホ
ールを設けた後、画素電極１３５が形成される。

【００４６】第２層間絶縁膜１３２や第３層間絶縁膜１
３４としては、比誘電率の小さい樹脂膜が好ましい。樹
脂膜としては、ポリイミド膜、アクリル膜、ポリアミド
膜、ＢＣＢ（ベンゾシクロブテン）膜などを用いること
ができる。

【００４７】また、画素電極１３５としては、透過型Ａ
Ｍ−ＬＣＤを作製するのであればＩＴＯ膜に代表される
透明導電膜を、反射型ＡＭ−ＬＣＤを作製するのであれ
ばアルミニウム膜に代表される反射率の高い金属膜を用
いれば良い。

【００４８】なお、図１では画素電極１３５がドレイン
電極１３０を介して画素ＴＦＴのドレイン領域１１５と
電気的に接続されているが、画素電極１３５とドレイン
領域１１５とが直接的に接続するような構造としても良
い。

【００４９】以上のような構造でなるＡＭ−ＬＣＤは、
駆動ＴＦＴのゲート絶縁膜が画素ＴＦＴのゲート絶縁膜
よりも薄く、且つ、保持容量となる部分で第１絶縁膜が
選択的に除去されて薄い第２絶縁膜が保持容量の誘電体
として機能する。この時、画素ＴＦＴの下に設けられた
遮光膜１０２と活性層との間には十分に厚い第１絶縁膜
が設けられているので寄生容量の問題はない。

【００５０】こうして回路の性能に応じた最適なＴＦＴ
を配置することが可能となり、同時に小面積で大きな容
量を確保しうる保持容量を実現することができる。

【００５１】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。

【００５２】

【実施例】［実施例１］本実施例では、「発明の実施の
形態」で説明した図１の構造を実現するための作製工程
について説明する。説明には図２〜５を用いる。

【００５３】まず、基板として石英基板２０１を用意
し、その上に下層から珪素膜／窒化タングステン膜／タ
ングステン膜（または下層から珪素膜／タングステンシ
リサイド膜／珪素膜）という積層膜を用いた遮光膜２０
２、保持容量の下部電極２０３を形成する。勿論、「発
明の実施の形態」で説明した他の導電膜を用いることも
可能である。また、本実施例では膜厚を２００nmとす
る。

【００５４】次に、遮光膜２０２及び保持容量の下部電
極２０３を覆って０．６μm厚の酸化珪素膜でなる第１
絶縁膜２０４を形成し、保持容量となる部分（保持容量
の下部電極２０３の上）を選択的にエッチングして開口
部２０５を形成する。そして、第１絶縁膜２０４及び開
口部２０５を覆って、減圧熱ＣＶＤ法により２０nm厚の
酸化珪素膜（第２絶縁膜）２０６と非晶質珪素膜２０７
とを大気解放しないで連続的に成膜する。こうすること
で非晶質珪素膜の下表面に大気中に含まれるボロン等の
不純物が吸着することを防ぐことができる。

【００５５】なお、本実施例では非晶質珪素（アモルフ
ァスシリコン）膜を用いるが、他の半導体膜であっても
構わない。微結晶質珪素（マイクロクリスタルシリコ
ン）膜でも良いし、非晶質シリコンゲルマニウム膜でも
良い。

【００５６】また、第２絶縁膜２０６は保持容量の誘電
体として機能する絶縁膜である。従って、本実施例では
成膜ガスとしてシラン（ＳｉＨ₄）と亜酸化窒素（Ｎ
₂Ｏ）を用い、成膜温度を８００℃として高品質な酸化
珪素膜（誘電体）を形成する。

【００５７】次に、非晶質珪素膜２０７の結晶化を行
う。この結晶化手段としては公知の技術を用いることが
できる。本実施例では結晶化手段として、特開平９−３
１２２６０号公報に記載された技術を用いる。同公報に
記載された技術は、結晶化を助長する触媒元素としてニ
ッケル、コバルト、パラジウム、ゲルマニウム、白金、
鉄、銅から選ばれた元素を用いた固相成長により非晶質
珪素膜の結晶化を行う。

【００５８】本実施例では触媒元素としてニッケルを選
択し、非晶質珪素膜２０７上にニッケルを含んだ層（図
示せず）を形成する。そして、５５０℃４時間の熱処理
を行って結晶化し、結晶質珪素（ポリシリコン）膜２０
８を形成する。こうして図２（Ｂ）の状態を得る。

【００５９】なお、ここで結晶質珪素膜２０８に対して
ＴＦＴのしきい値電圧を制御するための不純物元素（リ
ンまたはボロン）を添加しても良い。リンまたはボロン
を打ち分けても良いし、どちらか片方のみを添加しても
良い。

【００６０】次に、結晶質珪素膜２０８上に１００nm厚
の酸化珪素膜でなるマスク膜２０９を形成し、その上に
レジストマスク２１０を形成する。さらにレジストマス
ク２１０をマスクとしてマスク膜２０９をエッチング
し、開口部２１１a〜２１１cを形成する。

【００６１】この状態で周期表の１５族に属する元素
（本実施例ではリン）を添加し、リン添加領域（リンド
ープ領域）２１２a〜２１２cを形成する。なお、添加す
るリンの濃度は５×１０¹⁸〜１×１０²⁰atoms/cm³（好
ましくは１×１０¹⁹〜５×１０^{1 9}atoms/cm³）が好まし
い。但し、添加すべきリンの濃度は、後のゲッタリング
工程の温度、時間、さらにはリンドープ領域の面積によ
って変化するため、この濃度範囲に限定されるものでは
ない。（図２（Ｃ））

【００６２】次に、レジストマスク２１０を除去して４
５０〜６５０℃（好ましくは５００〜６００℃）の熱処
理を２〜１６時間加え、結晶質珪素膜中に残存するニッ
ケルのゲッタリング工程を行う。ゲッタリング作用を奏
するためには熱履歴の最高温度から±５０℃程度の温度
が必要であるが、結晶化のための熱処理が５５０〜６０
０℃で行われるため、５００〜６５０℃の熱処理で十分
にゲッタリング作用を奏することができる。

【００６３】本実施例では６００℃、８時間の熱処理を
加えることによってニッケルが矢印の方向に移動し、リ
ン添加領域２１２a〜２１２cにゲッタリング（捕獲）さ
れる。こうして２１３、２１４で示される結晶質珪素膜
に残存するニッケルの濃度は２×１０¹⁷atoms/cm³以下
（好ましくは１×１０¹⁶atoms/cm³以下）にまで低減さ
れる。但し、この濃度は質量二次イオン分析（ＳＩＭ
Ｓ）による測定結果であり、測定限界の関係で現状では
これ以下の濃度は確認できない。（図３（Ａ））

【００６４】こうしてニッケルのゲッタリング工程が終
了したら、結晶質珪素膜２１３、２１４をパターニング
して、駆動ＴＦＴの活性層（半導体膜）２１５、画素Ｔ
ＦＴの活性層２１６を形成する。その際、ニッケルを捕
獲したリン添加領域は完全に除去してしまうことが望ま
しい。

【００６５】そして、プラズマＣＶＤ法またはスパッタ
法によりゲート絶縁膜２１７を形成する。このゲート絶
縁膜は画素ＴＦＴのゲート絶縁膜として機能することに
なる絶縁膜であり、膜厚は５０〜２００nmとする。本実
施例では１００nm厚の酸化珪素膜を用いる。また、酸化
珪素膜のみでなく酸化珪素膜の上に窒化珪素膜を設けた
積層構造とすることもできるし、酸化珪素膜に窒素を添
加した酸化窒化珪素膜を用いても構わない。

【００６６】ゲート絶縁膜２１７を形成したら、レジス
トマスク（図示せず）を設けてゲート絶縁膜をエッチン
グし、駆動回路部の活性層及び画素部の活性層の一部を
露呈させる。即ち、画素ＴＦＴの上にゲート絶縁膜２１
７を残し、駆動ＴＦＴとなる領域の上は除去する。こう
して図３（Ｂ）の状態が得られる。

【００６７】次に、８００〜１１５０℃（好ましくは９
００〜１１００℃）の温度で１５分〜８時間（好ましく
は３０分〜２時間）の熱処理工程を、酸化性雰囲気下で
行う（熱酸化工程）。本実施例では酸素雰囲気中で９５
０℃３０分の熱酸化処理を行う。

【００６８】なお、酸化性雰囲気としては、ドライ酸素
雰囲気でもウェット酸素雰囲気でも良いが、半導体膜中
の結晶欠陥の低減にはドライ酸素雰囲気が適している。
また、酸素雰囲気中にハロゲン元素を含ませた雰囲気で
も良い。このハロゲン元素を含ませた雰囲気による熱酸
化処理では、ニッケルを除去する効果も期待できるので
有効である。

【００６９】こうして熱酸化処理を行うことにより前述
のゲート絶縁膜のエッチングにより露呈した半導体膜の
表面には、５〜５０nm（好ましくは１０〜３０nm）の酸
化珪素膜（熱酸化膜）２１８が形成される。最終的に、
酸化珪素膜２１８は駆動ＴＦＴのゲート絶縁膜として機
能する。

【００７０】また、画素ＴＦＴに残存した酸化珪素膜で
なるゲート絶縁膜２１７と、その下の半導体膜２１６と
の界面においても酸化反応が進行する。そのため、最終
的に画素ＴＦＴのゲート絶縁膜２１９の膜厚は５０〜２
００nm（好ましくは１００〜１５０nm）となる。

【００７１】こうして熱酸化工程を終了したら、次に駆
動ＴＦＴのゲート配線２２０（ＮＴＦＴ側）、２２１
（ＰＴＦＴ側）、画素ＴＦＴのゲート配線２２２a、２
２２bを形成する。なお、ゲート配線２２２a、２２２b
は画素ＴＦＴがダブルゲート構造であるため２本記載し
ているが、実際には同一配線である。

【００７２】また、本実施例ではゲート配線２２０〜２
２２a、２２２bとして、下層から珪素膜／窒化タングス
テン膜／タングステン膜（または下層から珪素膜／タン
グステンシリサイド膜）という積層膜を用いる。勿論、
「発明の実施の形態」で説明した他の導電膜を用いるこ
とも可能であることは言うまでもない。また、本実施例
では、各ゲート配線の膜厚は２５０nmとする。

【００７３】なお、本実施例では最下層の珪素膜を、減
圧熱ＣＶＤ法を用いて形成する。駆動回路のゲート絶縁
膜は５〜５０nmと薄いため、スパッタ法やプラズマＣＶ
Ｄ法を用いた場合、条件によっては半導体膜（活性層）
へダメージを与える恐れがある。従って、化学的気相反
応で成膜できる熱ＣＶＤ法が好ましい。

【００７４】次に、ゲート配線２２０〜２２２a、２２
２bを覆って２５〜５０nm厚のＳｉＮｘＯｙ（但し、代
表的にはｘ＝０．５〜２、ｙ＝０．１〜０．８）膜２２
３を形成する。このＳｉＮｘＯｙ膜２２３はゲート配線
２２０〜２２２の酸化を防ぐと同時に、後に珪素膜でな
るサイドウォールを除去する際にエッチングストッパー
として機能する。なお、成膜を２回に分けて行うことは
ピンホールの低減に効果があり有効である。

【００７５】この時、ＳｉＮｘＯｙ膜２１３を形成する
前処理として水素を含むガス（本実施例ではアンモニア
ガス）を用いたプラズマ処理を行うことは有効である。
この前処理によりプラズマによって活性化した（励起し
た）水素が活性層（半導体膜）内に閉じこめられるた
め、効果的に水素終端が行われる。

【００７６】さらに、水素を含むガスに加えて亜酸化窒
素ガスを加えると、発生した水分によって被処理体の表
面が洗浄され、特に大気中に含まれるボロン等による汚
染を効果的に防ぐことができる。

【００７７】こうして図３（Ｃ）の状態を得る。次に、
非晶質珪素膜（図示せず）を形成し、塩素系ガスによる
異方性エッチングを行ってサイドウォール２２４、２２
５、２２６a、２２６bを形成する。サイドウォールを形
成したら、レジストマスク２２７a、２２７bを形成す
る。その後、半導体膜２１５、２１６に対して周期表の
１５族に属する元素（本実施例ではリン）の添加工程を
行う。

【００７８】この時、ゲート配線２２０〜２２２a、２
２２b、サイドウォール２２４〜２２６およびレジスト
マスク２２７a、２２７bがマスクとなり、不純物領域２
２８〜２３２が形成される。不純物領域２２８〜２３２
に添加されるリンの濃度は５×１０¹⁹〜１×１０²¹atom
s/cm³となるように調節する。本明細書中ではこの時の
リン濃度を（ｎ+）で表す。（図４（Ａ））

【００７９】この工程は、ゲート絶縁膜の膜厚が薄い駆
動ＴＦＴおよび保持容量となる領域と、ゲート絶縁膜の
膜厚が厚い画素ＴＦＴとなる領域とで分けて行っても良
いし、同時に行っても良い。また、リンの添加工程は質
量分離を行うイオンインプランテーション法を用いても
良いし、質量分離を行わないプラズマドーピング法を用
いても良い。また、加速電圧やドーズ量の条件等は実施
者が最適値を設定すれば良い。

【００８０】こうして図４（Ａ）の状態を得たら、レジ
ストマスク２２７a、２２７b、さらにサイドウォール２
２４〜２２６a、２２６bを除去し、再びリンの添加工程
を行う。この工程は先のリンの添加工程よりも低いドー
ズ量で添加する。こうして先の工程でリンが添加されな
かった領域には低濃度不純物領域が形成される。この低
濃度不純物領域に添加されるリンの濃度は５×１０¹⁷〜
５×１０¹⁸atoms/cm³となるように調節する。本明細書
中ではこの時のリン濃度を（ｎ-）で表す。（図４
（Ｂ））

【００８１】勿論、この工程もゲート絶縁膜の膜厚が薄
い駆動ＴＦＴおよび保持容量となる領域と、ゲート絶縁
膜の膜厚が厚い画素ＴＦＴとなる領域とで分けて行って
も良いし、同時に行っても良い。また、リンの添加工程
は質量分離を行うイオンインプランテーション法を用い
ても良いし、質量分離を行わないプラズマドーピング法
を用いても良い。また、加速電圧やドーズ量の条件等は
実施者が最適値を設定すれば良い。

【００８２】但し、この低濃度不純物領域はＬＤＤ領域
として機能することになるため、リンの濃度制御は慎重
に行う必要がある。そこで本実施例では、プラズマドー
ピング法を用い、添加したリンの濃度分布（濃度プロフ
ァイル）が図９に示すような設定とした。

【００８３】図９において、駆動回路部側のゲート絶縁
膜９０１と画素部側のゲート絶縁膜９０２とは膜厚が異
なっている。そのため、添加されるリンの深さ方向の濃
度分布が異なるものとなる。

【００８４】本実施例では、駆動回路部側で９０３で示
される濃度分布をもち、且つ、画素部側で９０４で示さ
れる濃度分布をもつようにリンの添加条件（加速電圧
等）を調節する。この場合、深さ方向の濃度分布は異な
るが、結果的に形成される低濃度不純物領域９０５、９
０６のリン濃度はほぼ等しくなる。

【００８５】なお、この図９に示した工程は、本明細書
中に記載される全ての不純物添加工程において用いるこ
とができる。

【００８６】この工程によりＣＭＯＳ回路を形成するＮ
ＴＦＴのソース領域２３３、ＬＤＤ領域２３４、チャネ
ル形成領域２３５が画定する。また、画素ＴＦＴのソー
ス領域２３６、ドレイン領域２３７、ＬＤＤ領域２３８
a、２３８b、チャネル形成領域２３９a、２３９bが画定
する。

【００８７】さらに、保持容量の下部電極２４０が画定
する。本実施例の場合、保持容量の下部電極２４０には
１回目のリン添加（ｎ+）工程、２回目のリン添加（ｎ
-）工程ともにソース領域またはドレイン領域と同濃度
でリンが添加される。そのため、ＮＴＦＴのソース領域
またはドレイン領域と同一組成の導電性を有する半導体
領域となる。

【００８８】また、この工程ではＣＭＯＳ回路のＰＴＦ
Ｔとなる領域にもＮＴＦＴと同様に低濃度不純物領域２
４１が形成される。

【００８９】次に、ＣＭＯＳ回路のＰＴＦＴとなる領域
以外をレジストマスク２４２a、２４２bで隠し、周期表
の１３族に属する元素（本実施例ではボロン）の添加工
程を行う。この工程は既に添加されているリンよりも高
濃度のボロンを添加する。具体的には、１×１０²⁰〜３
×１０²¹atoms/cm³の濃度でボロンが添加されるように
調節する。本明細書中ではこの時のボロン濃度を（ｐ+
+）で表す。その結果、ＰＴＦＴとなる領域に形成され
ていたＮ型導電性を呈する不純物領域は、全てボロンに
よって導電型が反転し、Ｐ型導電性を呈する不純物領域
となる。（図３（Ｃ））

【００９０】勿論、この工程も質量分離を行うイオンイ
ンプランテーション法を用いても良いし、質量分離を行
わないプラズマドーピング法を用いても良い。また、加
速電圧やドーズ量の条件等は実施者が最適値を設定すれ
ば良い。

【００９１】この工程によりＣＭＯＳ回路を形成するＰ
ＴＦＴのソース領域２４４、ドレイン領域２４５、チャ
ネル形成領域２４６が画定する。また、ＣＭＯＳ回路の
ＮＴＦＴのドレイン領域２４３が画定する。

【００９２】こうして全ての不純物領域を形成し終えた
ら、レジストマスク２４２a、２４２bを除去する。そし
て、７５０〜１１５０℃の温度範囲で２０分〜１２時間
の熱処理工程を行う。本実施例では、９５０℃で２時間
の熱処理を不活性雰囲気中において行う。（図５
（Ａ））

【００９３】この工程では、各不純物領域に添加された
リンまたはボロンを活性化すると同時に、ＬＤＤ領域を
内側（チャネル形成領域の方向）へ広げ、ＬＤＤ領域と
ゲート配線とがゲート絶縁膜を挟んで重なった構造を実
現する。

【００９４】即ち、駆動ＴＦＴのＬＤＤ領域２４７では
ＬＤＤ領域２４７に含まれるリンがチャネル形成領域２
４８の方へ拡散する。その結果、ＬＤＤ領域２４７がゲ
ート配線２２０とがゲート絶縁膜を挟んで重なった状態
となる。このような構造はホットキャリア注入による劣
化を防ぐ上で非常に有効である。

【００９５】同様に、駆動ＴＦＴのＰＴＦＴではソース
領域２４９、ドレイン領域２５０がチャネル形成領域２
５１の方向へ拡散し、ゲート配線２２１と重なってい
る。また、画素ＴＦＴではＬＤＤ領域２５２a、２５２b
がそれぞれチャネル形成領域２５３a、２５３bの方向へ
拡散し、それぞれゲート配線２２２a、２２２bと重なっ
ている。

【００９６】この不純物の拡散距離は熱処理の温度や時
間によって制御することができる。そのため、ＬＤＤ領
域（またはＰＴＦＴのソース領域およびドレイン領域）
がゲート配線と重なる距離（長さ）は自由に制御するこ
とが可能である。本実施例では重なりの距離が０．０５
〜１μm（好ましくは０．１〜０．３μm）となるように
調節する。

【００９７】また、この工程により保持容量の上部電極
２５４に添加されていたリンが活性化し、Ｎ型導電性を
呈する領域となる。即ち、保持容量の下部電極１０３に
電圧を加えてキャリアを誘起させなくても半導体膜を上
部電極２５４として機能させることができる。

【００９８】こうして図５（Ａ）の状態が得られたら、
第１層間絶縁膜２５５を形成する。本実施例では、プラ
ズマＣＶＤ法により形成した１μm厚の酸化珪素膜を用
いる。そして、コンタクトホールを形成した後、ソース
配線２５６〜２５８、ドレイン配線２５９、２６０を形
成する。これらの配線はアルミニウムを主成分とする導
電膜をチタン膜で挟んだ積層膜で形成する。

【００９９】ソース配線およびドレイン配線を形成した
ら、ここで水素化処理を行う。この工程は基板全体をプ
ラズマまたは熱により励起（活性化）した水素に曝す工
程である。水素化処理の温度は、熱により励起する場合
は３５０〜４５０℃（好ましくは３８０〜４２０℃）と
すれば良い。

【０１００】その後、パッシベーション膜２６１を形成
する。パッシベーション膜２６１としては、窒化珪素
膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの
絶縁膜と酸化珪素膜との積層膜を用いることができる。
本実施例では３００nm厚の窒化珪素膜をパッシベーショ
ン膜として用いる。

【０１０１】なお、本実施例では窒化珪素膜を形成する
前処理として、アンモニアガスを用いたプラズマ処理を
行い、そのままパッシベーション膜２６１を形成する。
この前処理によりプラズマで活性化した（励起した）水
素がパッシベーション膜２６１によって閉じこめられ
る。さらに、水素を含むガスに加えて亜酸化窒素ガスを
加えると、発生した水分によって被処理体の表面が洗浄
され、特に大気中に含まれるボロン等による汚染を効果
的に防ぐことができる。

【０１０２】こうしてパッシベーション膜２６１を形成
したら、ここで４００〜４２０℃程度の熱処理工程を行
う。処理雰囲気は不活性雰囲気でも良いし、水素を含む
雰囲気であっても良い。この工程では、窒化珪素膜２６
１から放出された水素と、その前の水素化工程によって
第１層間絶縁膜２５５に多量に含まれている水素とが下
へと拡散（上方向はパッシベーション膜２６１がブロッ
キング層となる）して、活性層（半導体膜）が水素終端
される。その結果、活性層中の不対結合手を効率良く不
活性化することが可能となる。

【０１０３】この水素化処理が終了したら、第２層間絶
縁膜２６２として１μm厚のアクリル膜を形成する。そ
して、その上にチタン膜を２００nmの厚さに形成してパ
ターニングを行い、ブラックマスク２６３を形成する。

【０１０４】次に、第３層間絶縁膜２６４として再び１
μm厚のアクリル膜を形成してコンタクトホールを形成
し、ＩＴＯ膜でなる画素電極２６５を形成する。こうし
て図５（Ｂ）に示すような構造のＡＭ−ＬＣＤが完成す
る。

【０１０５】本願発明のＡＭ−ＬＣＤは、同一基板上に
形成された駆動回路部（または信号処理回路部）と画素
部とでゲート絶縁膜の膜厚が異なる。代表的には、駆動
回路部に用いられる駆動ＴＦＴの方が画素部に用いられ
る画素ＴＦＴよりも薄いゲート絶縁膜を有する。

【０１０６】さらに、画素部では画素ＴＦＴの下側に遮
光膜を設け、厚い下地膜（第１絶縁膜）を間に設けるこ
とにより寄生容量の形成を防いでいる。さらに、保持容
量となる部分で下地膜を選択的に除去し、改めて薄い誘
電体（第２絶縁膜）を設けることにより大きなキャパシ
ティを持つ保持容量を形成している。

【０１０７】また、本実施例の作製工程に従うと、最終
的なＴＦＴの活性層（半導体膜）は、結晶格子に連続性
を持つ特異な結晶構造の結晶質珪素膜で形成される。そ
の特徴について以下に説明する。

【０１０８】まず第１の特徴として、本実施例の作製工
程に従って形成した結晶質珪素膜は、微視的に見れば複
数の針状又は棒状の結晶（以下、棒状結晶と略記する）
が集まって並んだ結晶構造を有する。このことはＴＥＭ
（透過型電子顕微鏡法）による観察で容易に確認でき
る。

【０１０９】また、第２の特徴として、電子線回折を利
用すると本実施例の作製工程に従って形成した結晶質珪
素膜の表面（チャネルを形成する部分）に、結晶軸に多
少のずれが含まれているものの配向面として｛１１０｝
面を確認することができる。このことはスポット径約
１．３５μmの電子線回折写真を観察した際、｛１１
０｝面に特有の規則性をもった回折斑点が現れているこ
とから確認される。また、各斑点は同心円上に分布を持
っていることも確認されている。

【０１１０】また、第３の特徴として、Ｘ線回折法（厳
密にはθ−２θ法を用いたＸ線回折法）を用いて配向比
率を算出してみると｛２２０｝面の配向比率が０．７以
上（典型的には０．８５以上）であることが確認されて
いる。なお、配向比率の算出方法は特開平７−３２１３
３９号公報に記載された手法を用いる。

【０１１１】また、第４の特徴として、本出願人は個々
の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ
（高分解能透過型電子顕微鏡法）により観察し、結晶粒
界において結晶格子に連続性があることを確認してい
る。これは観察される格子縞が結晶粒界において連続的
に繋がっていることから容易に確認できる。

【０１１２】なお、結晶粒界における結晶格子の連続性
は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ
ることに起因する。本明細書における平面状粒界の定義
は、「Characterization of High-Efficiency Cast-Si
Solar Cell Wafers by MBICMeasurement ；Ryuichi Shi
mokawa and Yutaka Hayashi，Japanese Journal ofAppl
ied Physics vol.27，No.5，pp.751-758，1988」に記載
された「Planar boundary 」である。

【０１１３】上記論文によれば、平面状粒界には双晶粒
界、特殊な積層欠陥、特殊なtwist粒界などが含まれ
る。この平面状粒界は電気的に不活性であるという特徴
を持つ。即ち、結晶粒界でありながらキャリアの移動を
阻害するトラップとして機能しないため、実質的に存在
しないと見なすことができる。

【０１１４】特に結晶軸（結晶面に垂直な軸）が〈１１
０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒
界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す
指針となるパラメータであり、Σ値が小さいほど整合性
の良い粒界であることが知られている。例えば、二つの
結晶粒の間に形成された結晶粒界では、両方の結晶の面
方位が｛１１０｝である場合、｛１１１｝面に対応する
格子縞がなす角をθとするとθ＝70.5°の時にΣ３の対
応粒界となることが知られている。

【０１１５】本実施例を実施して得た結晶質珪素膜にお
いて、結晶軸が〈１１０〉である二つの結晶粒の間に形
成された結晶粒界をＨＲ−ＴＥＭで観察すると、隣接す
る結晶粒の各格子縞が約70.5°の角度で連続しているも
のが多い。従って、その結晶粒界はΣ３の対応粒界、即
ち｛２１１｝双晶粒界であると推測できる。

【０１１６】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。従って、この様な結晶構造を有する半導体薄膜は
実質的に結晶粒界が存在しない見なすことができる。

【０１１７】またさらに、７００〜１１５０℃という高
い温度での熱処理工程（本実施例における熱酸化工程に
あたる）によって結晶粒内に存在する欠陥が殆ど消滅し
ていることがＴＥＭ観察によって確認されている。これ
はこの熱処理工程の前後で欠陥数が大幅に低減されてい
ることからも明らかである。

【０１１８】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では本実施例の作製工程に従
って作製された結晶質珪素膜のスピン密度は少なくとも
5×10¹⁷spins/cm³以下（好ましくは 3×10¹⁷spins/cm³
以下）であることが判明している。ただし、この測定値
は現存する測定装置の検出限界に近いので、実際のスピ
ン密度はさらに低いと予想される。

【０１１９】以上の事から、本実施例を実施することで
得られた結晶質珪素膜は結晶粒内及び結晶粒界が実質的
に存在しないため、単結晶シリコン膜又は実質的な単結
晶シリコン膜と考えて良い。

【０１２０】（ＴＦＴの電気特性に関する知見）本実施
例を用いて作製したＴＦＴは、ＭＯＳＦＥＴに匹敵する
電気特性を示した。本出願人が試作したＴＦＴ（但し、
活性層の膜厚は３５ｎｍ、ゲート絶縁膜の膜厚は８０n
m）からは次に示す様なデータが得られている。

【０１２１】（１）スイッチング性能（オン／オフ動作
切り換えの俊敏性）の指標となるサブスレッショルド係
数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴと
もに80〜150mV/decade（代表的には100〜120mV/decade
）と小さい。 （２）ＴＦＴの動作速度の指標となる電界効果移動度
（μ_FE）が、Ｎチャネル型ＴＦＴで 150〜650cm²/Vs
（代表的には 200〜500cm²/Vs ）、Ｐチャネル型ＴＦＴ
で100〜300cm²/Vs（代表的には 120〜200cm²/Vs）と大
きい。 （３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
_th）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネ
ル型ＴＦＴで-1.5〜0.5 Ｖと小さい。

【０１２２】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。

【０１２３】〔実施例２〕本実施例では、具体的にどの
ような回路にどのような構造のＴＦＴを配置するかを図
６を用いて説明する。

【０１２４】ＡＭ−ＬＣＤは、回路によって最低限必要
な動作電圧（電源電圧）が異なる。例えば、画素部では
液晶に印加する電圧と画素ＴＦＴを駆動するための電圧
とを考慮すると、１４〜２０Ｖもの動作電圧となる。そ
のため、そのような高電圧が印加されても耐えうる程度
のＴＦＴを用いなければならない。

【０１２５】また、ソース駆動回路やゲート駆動回路に
用いられるシフトレジスト回路などは、５〜１０Ｖ程度
の動作電圧で十分である。動作電圧が低いほど外部信号
との互換性もあり、さらに消費電力を抑えられるという
利点がある。ところが、前述の高耐圧型ＴＦＴは耐圧特
性が良い代わりに動作速度が犠牲なるため、シフトレジ
スタ回路のように高速動作が求められる回路には不適当
である。

【０１２６】このように、基板上に形成される回路は、
目的に応じて耐圧特性を重視したＴＦＴを求める回路と
動作速度を重視したＴＦＴを求める回路とに分かれる。

【０１２７】ここで具体的に本実施例の構成を図６に示
す。図６（Ａ）に示したのは、ＡＭ−ＬＣＤのブロック
図を上面から見た図である。６０１は画素部であり、各
画素に画素ＴＦＴと保持容量とを備え、画像表示部とし
て機能する。また、６０２aはシフトレジスタ回路、６
０２bはレベルシフタ回路、６０２cはバッファ回路であ
る。これらでなる回路が全体としてゲート駆動回路を形
成している。

【０１２８】なお、図６（Ａ）に示したＡＭ−ＬＣＤで
はゲート駆動回路を、画素部を挟んで設け、それぞれで
同一ゲート配線を共有している、即ち、どちらか片方の
ゲート駆動に不良が発生してもゲート配線に電圧を印加
することができるという冗長性を持たせている。

【０１２９】また、６０３aはシフトレジスタ回路、６
０３bはレベルシフタ回路、６０３cはバッファ回路、６
０３dはサンプリング回路であり、これらでなる回路が
全体としてソース駆動回路を形成している。画素部を挟
んでソース駆動回路と反対側にはプリチャージ回路６０
４が設けられている。

【０１３０】このような構成でなるＡＭ−ＬＣＤにおい
て、シフトレジスタ回路６０２a、６０３aは高速動作を
求める回路であり、動作電圧が３．３〜１０Ｖ（代表的
には３．３〜５Ｖ）と低く、高耐圧特性は特に要求され
ない。従って、ゲート絶縁膜の膜厚は５〜５０nm（好ま
しくは１０〜３０nm）と薄くした方が良い。

【０１３１】図６（Ｂ）に示したのは主としてシフトレ
ジスタ回路やその他の信号処理回路のように高速動作を
求められる回路に用いるべきＣＭＯＳ回路の概略図であ
る。なお、図６（Ｂ）において、６０５aはＮＴＦＴの
ゲート絶縁膜、６０５bはＰＴＦＴのゲート絶縁膜であ
り、膜厚を５〜５０nm（好ましくは１０〜３０nm）と薄
く設計している。

【０１３２】また、ＬＤＤ領域６０６の長さは０．１〜
０．５μm（代表的には０．２〜０．３μm）が好まし
い。また、動作電圧が２〜３Ｖなどのように十分低けれ
ば、ＬＤＤ領域を設けないことも可能である。

【０１３３】次に、図６（Ｃ）に示すＣＭＯＳ回路は、
主としてレベルシフタ回路６０２b、６０３b、バッファ
回路６０２c、６０３c、サンプリング回路６０３d、プ
リチャージ回路６０４に適している。これらの回路は大
電流を流す必要があるため、動作電圧は１４〜１６Ｖと
高い。特にゲート駆動側では場合によっては１９Ｖとい
った動作電圧を必要とする場合もある。従って、非常に
良い耐圧特性（高耐圧特性）を有するＴＦＴが必要とな
る。

【０１３４】この時、図６（Ｃ）に示したＣＭＯＳ回路
において、ＮＴＦＴのゲート絶縁膜６０７a、ＰＴＦＴ
のゲート絶縁膜６０７bの膜厚は、５０〜２００nm（好
ましくは１００〜１５０nm）に設計されている。このよ
うに良い耐圧特性を要求する回路は、図４（Ｂ）に示し
たシフトレジスタ回路などのＴＦＴよりもゲート絶縁膜
の膜厚を厚くしておくことが好ましい。

【０１３５】また、ＬＤＤ領域６０８の長さは０．５〜
３μm（代表的には２〜２．５μm）が好ましい。図６
（Ｃ）に示すＣＭＯＳ回路はバッファ回路などのように
画素と同程度の高電圧がかかるため、ＬＤＤ領域の長さ
も画素と同程度またはそれに近い長さとしておくことが
望ましい。

【０１３６】次に、図６（Ｄ）は画素部６０１の概略図
を示している。画素ＴＦＴは液晶に印加する電圧分も加
味されるため、１４〜１６Ｖの動作電圧を必要とする。
また、液晶及び保持容量に蓄積された電荷を１フレーム
期間保持しなければならないため、極力オフ電流は小さ
くなければならない。

【０１３７】そういった理由から、本実施例ではＮＴＦ
Ｔを用いたダブルゲート構造とし、ゲート絶縁膜６０９
の膜厚を５０〜２００nm（好ましくは１００〜１５０n
m）としている。この膜厚は図６（Ｃ）に示したＣＭＯ
Ｓ回路と同じ膜厚であっても良いし、異なる膜厚であっ
ても良い。

【０１３８】なお、保持容量の誘電体６１０の膜厚は５
〜７５nm（好ましくは２０〜５０nm）とすれば良い。

【０１３９】また、ＬＤＤ領域６１１a、６１１bの長さ
は１〜４μm（代表的には２〜３μm）が好ましい。図６
（Ｄ）に示す画素ＴＦＴは１４〜１６Ｖの高電圧がかか
るため、ＬＤＤ領域の長さを長くしておく必要がある。

【０１４０】また、画素ＴＦＴはオフ電流（ＴＦＴがオ
フ状態にある時に流れるドレイン電流）を極力低減する
ことが必要であるため、ＬＤＤ領域６１１a、６１１bの
うちゲート配線と重ならない領域（通常のＬＤＤ領域と
して機能する領域）を１〜３μmは確保することが望ま
しい。

【０１４１】以上のように、ＡＭ−ＬＣＤを例にとって
も同一基板上には様々な回路が設けられ、回路によって
必要とする動作電圧（電源電圧）が異なることがある。
この場合には本願発明のように駆動回路部と画素部とで
ゲート絶縁膜の膜厚またはＬＤＤ領域の長さを異ならせ
たＴＦＴを配置することが有効である。

【０１４２】なお、本実施例の構成を実現するために実
施例１に示した回路を用いることは有効である。

【０１４３】〔実施例３〕実施例１において、ゲート絶
縁膜を選択的に除去する工程に際し、駆動ＴＦＴとなる
領域での除去は図７に示すように行うことが望ましい。
図７において、７０１は活性層、７０２はゲート絶縁膜
２１７の端部、７０３、７０４はゲート配線である。図
７に示すように、ゲート配線が活性層を乗り越える部分
７０５では、活性層７０１の端部にゲート絶縁膜を残し
ておくことが望ましい。

【０１４４】活性層７０１の端部は後に熱酸化工程を行
った際にエッジシニングと呼ばれる現象が起こる。これ
は、活性層端部の下に潜り込むように酸化反応が進行
し、端部が薄くなると同時に上へ盛り上がる現象であ
る。そのため、エッジシニング現象が起こるとゲート配
線が乗り越え時に断線しやすいという問題が生じる。

【０１４５】しかしながら、図７に示したような構造と
なるようにゲート絶縁膜を除去しておけば、ゲート配線
が乗り越える部分７０５においてエッジシニング現象を
防ぐことができる。そのため、ゲート配線の断線といっ
た問題を未然に防ぐことが可能である。なお、本実施例
の構成を実施例１に用いることは有効である。

【０１４６】〔実施例４〕本実施例では、図１に示した
構造のＡＭ−ＬＣＤにおいて、ゲート配線と同時に形成
した容量配線を保持容量の電極として用いた構造につい
て図８を用いて説明する。

【０１４７】図８の構造の場合、第１電極８０１、第１
誘電体８０２および第２電極８０３で第１の保持容量を
形成し、第２電極８０３、第２誘電体８０４および第３
電極８０５で第２の保持容量を形成している。この時、
第２誘電体８０４はゲート絶縁膜の延長であり、第３電
極８０５はゲート配線と同時に形成される。

【０１４８】このように二つの保持容量を並列に接続す
ることで、さらに大きなキャパシティをもつ保持容量を
実現できる。この場合、第１電極８０１と第３電極８０
５とを固定電位にしておけば良い。双方の固定電位を同
電位としておいても良い。

【０１４９】なお、本実施例の構造は実施例１において
第３電極を設けるだけで実現可能であり、本実施例の構
成と実施例２、３の構成とをどのように組み合わせても
構わない。

【０１５０】〔実施例５〕本実施例では、実施例１に示
した作製工程で基板上にＴＦＴを形成し、実際にＡＭ−
ＬＣＤを作製した場合について説明する。

【０１５１】図５（Ｂ）の状態が得られたら、画素電極
２６５上に配向膜を８０nmの厚さに形成する。次に、対
向基板としてガラス基板上にカラーフィルタ、透明電極
（対向電極）、配向膜を形成したものを準備し、それぞ
れの配向膜に対してラビング処理を行い、シール材（封
止材）を用いてＴＦＴが形成された基板と対向基板とを
貼り合わせる。そして、その間に液晶を保持させる。こ
のセル組み工程は公知の手段を用いれば良いので詳細な
説明は省略する。

【０１５２】なお、セルギャップを維持するためのスペ
ーサは必要に応じて設ければ良い。従って、対角１イン
チ以下のＡＭ−ＬＣＤのようにスペーサがなくてもセル
ギャップを維持できる場合は特に設けなくても良い。

【０１５３】次に、以上のようにして作製したＡＭ−Ｌ
ＣＤの外観を図１０に示す。アクティブマトリクス基板
（ＴＦＴが形成された基板を指す）１１には画素部１
２、ソース駆動回路１３、ゲート駆動回路１４、信号処
理回路（信号分割回路、Ｄ／Ａコンバータ回路、γ補正
回路、差動増幅回路等）１５が形成され、ＦＰＣ（フレ
キシブルプリントサーキット）１６が取り付けられてい
る。なお、１７は対向基板である。

【０１５４】なお、本実施例は実施例１〜４のいずれの
実施例とも自由に組み合わせることが可能である。

【０１５５】〔実施例６〕本実施例では、実施例１にお
いて結晶質珪素膜の形成に他の手段を用いた場合につい
て説明する。

【０１５６】具体的には、非晶質珪素膜の結晶化に特開
平７−１３０６５２号公報（米国特許番号０８／３２
９，６４４に対応）の実施例２に記載された技術を用い
る。同公報に記載された技術は、結晶化を促進する触媒
元素（代表的にはニッケル）を非晶質珪素膜の表面に選
択的に保持させ、その部分を核成長の種として結晶化を
行う技術である。

【０１５７】この技術によれば、結晶成長に特定の方向
性を持たせることができるので非常に結晶性の高い結晶
質珪素膜を形成することが可能である。

【０１５８】また、触媒元素を選択的に保持させるため
に設けるマスク用の絶縁膜を、そのままゲッタリング用
に添加するリンのマスクとすることも可能である。こう
することで工程数を削減することができる。この技術に
関しては、本出願人による特開平１０−２４７７３５号
公報（米国出願番号０９／０３４，０４１に対応）に詳
しい。

【０１５９】なお、本実施例の構成は実施例１〜５のい
ずれの構成とも自由に組み合わせることが可能である。

【０１６０】〔実施例７〕本実施例では、実施例１とは
異なる構造の保持容量を形成した場合の例について図１
１を用いて説明する。具体的には、保持容量の誘電体と
して、保持容量の下部電極を酸化して得た酸化膜を用い
ることを特徴としている。

【０１６１】まず、基板上に遮光膜２１、保持容量の下
部電極２２を形成する。材料としては、実施例１に説明
したのと同様の材料を用いることができるが、本実施例
の場合、少なくとも上面が酸化して良質な絶縁膜を形成
しうる材料が好ましい。

【０１６２】本実施例では、下層から珪素膜／タングス
テン膜（またはタングステンシリサイド膜）／珪素膜の
三層構造の積層膜を用いる。他にも、下層からタンタル
膜／窒化タンタル膜／タンタル膜の三層構造が有効であ
る。

【０１６３】こうして遮光膜２１、保持容量の下部電極
２２を形成したら熱処理、プラズマ処理または陽極酸化
処理によって、表面に酸化膜２３、２４を形成する。本
実施例の場合、この酸化膜は酸化珪素膜であり、９００
℃３０分の熱処理によって形成する。なお、酸化膜２
３、２４の形成条件は必要とする酸化膜の膜厚や膜質に
よって適切な条件を選択すれば良い。

【０１６４】こうして、本実施例の保持容量は、保持容
量の下部電極２２、熱酸化膜（酸化珪素膜）２４および
保持容量の上部電極（半導体膜）２５で形成される。

【０１６５】なお、保持容量の下部電極２２として下層
からタンタル膜／窒化タンタル膜／タンタル膜の三層構
造を用いた場合、形成される酸化膜２４は酸化タンタル
膜であり、非常に高い比誘電率を有する誘電体が得られ
る。そのため、小さい面積でも非常にキャパシティの大
きな容量を確保することが可能である。

【０１６６】以上の構成でなる本実施例は、実施例１〜
実施例６のいずれの実施例とも自由に組み合わせること
が可能である。

【０１６７】〔実施例８〕本実施例では、実施例１とは
異なる構造の保持容量を形成した場合の例について図１
２を用いて説明する。具体的には、保持容量の誘電体と
して酸化タンタル膜を用いることを特徴としている。

【０１６８】図１２において、２６は遮光膜、２７は保
持容量の下部電極、２８は酸化珪素膜でなる下地膜であ
る。これらの材料は実施例１を参考にすれば良い。本実
施例では、下地膜２８に開口部を設けた後、スパッタ法
により酸化タンタル膜２９を形成する。膜厚は１０〜１
００nm（好ましくは３０〜５０nm）とすれば良い。

【０１６９】なお、開口部を設けた後、露呈した保持容
量の下部電極２７を熱処理、プラズマ処理または陽極酸
化処理によって酸化して酸化タンタル膜を形成しても良
い。

【０１７０】こうして酸化タンタル膜２９を形成した
ら、１０nm程度の薄い酸化珪素膜３０と保持容量の上部
電極３１を形成する。この時、酸化珪素膜３０と非晶質
珪素膜（後に保持容量の上部電極となる半導体膜）とを
大気解放しないで連続的に形成することが望ましい。こ
れにより保持容量の上部電極につながる活性層の下表面
が大気中のボロン等で汚染されるのを防ぐことができ
る。

【０１７１】また、この酸化珪素膜３０は酸化タンタル
膜２９と半導体膜（具体的には珪素膜）でなる保持容量
の上部電極３１とが相互反応してしまうことを防ぐ、バ
リア層の役割を果たしている。

【０１７２】以上のように、本実施例の構造では、酸化
タンタル膜２９と酸化珪素膜３０との積層膜が保持容量
の誘電体として用いられる。また、酸化タンタル膜２９
は比誘電率が２５前後と大きいので、１００nm程度の膜
厚があっても十分に大きなキャパシティが得られる。但
し、絶縁耐圧を考慮してなるべく薄くするとなると、３
０〜５０nmとすることが好ましい。

【０１７３】以上の構成でなる本実施例は、実施例１〜
実施例７のいずれの実施例とも自由に組み合わせること
が可能である。

【０１７４】〔実施例９〕本実施例では、実施例１とは
異なる構造の保持容量を形成した場合の例について図１
３を用いて説明する。具体的には、保持容量の誘電体を
形成する前にエッチングストッパーとなる絶縁膜を設け
たことを特徴としている。

【０１７５】図１３において、３２は遮光膜、３３は保
持容量の下部電極であり、それらを覆って２０nm厚の酸
化タンタル膜３４が形成される。遮光膜３２、保持容量
の下部電極３３の材料は実施例１に従えば良い。また、
酸化タンタル膜は、保持容量の下部電極３３を酸化して
得たものでも良いし、スパッタ法により形成されたもの
でも良い。

【０１７６】その上に酸化珪素膜でなる下地膜３５が形
成され、下地膜３５には開口部が形成される。この時、
下地膜３５のエッチングが酸化タンタル膜３４で完全に
止まるため、その下の電極３３がエッチングされること
もないし、酸化タンタル膜３４の開口部における膜厚も
均一なものとすることができる。

【０１７７】こうして開口部を形成したら、その上に保
持容量の誘電体（本実施例では酸化珪素膜）３６を形成
し、その上に保持容量の上部電極（半導体膜）３７を形
成すれば良い。

【０１７８】なお、本実施例ではエッチングストッパー
として酸化タンタル膜、下地膜として酸化珪素膜を用い
る例を示したが、エッチングストッパーとなる膜と下地
膜とが十分なエッチング選択比（１０以上、好ましくは
１００以上）を持っていれば、他の絶縁膜の組み合わせ
を用いることも可能である。

【０１７９】例えば、下地膜として酸化珪素膜を用いる
際にエッチングストッパーとして窒化珪素膜を用いるこ
ともできる。

【０１８０】また、本実施例では下地膜３５に開口部を
形成した後、保持容量の誘電体として再び酸化珪素膜を
設けているが、エッチングストッパーとして用いた酸化
タンタル膜だけで保持容量の誘電体とすることも可能で
ある。但し、この場合、酸化タンタル膜と半導体膜でな
る保持容量の上部電極との間にバリア層として薄い酸化
珪素膜を設けておくことが望ましい。

【０１８１】勿論、エッチングストッパーとして窒化珪
素膜を用いた場合も、特に他の誘電体を形成することな
く、その窒化珪素膜だけで保持容量の誘電体することは
可能である。

【０１８２】以上の構成でなる本実施例は、実施例１〜
実施例８のいずれの実施例とも自由に組み合わせること
が可能である。

【０１８３】〔実施例１０〕実施例１で説明したニッケ
ル（珪素膜を結晶化するために用いた触媒元素）をゲッ
タリングするためにリンを用いたが、本実施例では他の
元素を用いてニッケルをゲッタリングする場合について
説明する。

【０１８４】まず、実施例１の工程に従って、図２
（Ｂ）の状態を得る。図２（Ｂ）において、２０８は結
晶質珪素膜である。但し、本実施例では結晶化に用いる
ニッケルの濃度を極力低いものとしている。具体的に
は、非晶質珪素膜上に重量換算で０．５〜３ppmのニッ
ケルを含む層を形成し、結晶化のための熱処理を行う。
これにより形成された結晶質珪素膜中に含まれるニッケ
ル濃度は、１×１０¹⁷〜１×１０¹⁹atoms/cm³（代表的
には５×１０¹⁷〜１×１０¹⁸atoms/cm³）となる。

【０１８５】そして、結晶質珪素膜を形成したら、ハロ
ゲン元素を含む酸化性雰囲気中で熱処理を行う。温度は
８００〜１１５０℃（好ましくは９００〜１０００℃）
とし、処理時間は１０分〜４時間（好ましくは３０分〜
１時間）とする。

【０１８６】本実施例では、酸素雰囲気中に対して３〜
１０体積％の塩化水素を含ませた雰囲気中において、９
５０℃３０分の熱処理を行う。

【０１８７】この工程により結晶質珪素膜中のニッケル
は揮発性の塩化ニッケルとなって処理雰囲気中に離脱す
る。即ち、ハロゲン元素のゲッタリング作用によってニ
ッケルを除去することが可能となる。但し、結晶質珪素
膜中に存在するニッケル濃度が高すぎると、ニッケルの
偏析部で酸化が異常に進行するという問題を生じる。そ
のため、結晶化の段階で用いるニッケルの濃度を極力低
くする必要がある。

【０１８８】なお、本実施例の構成は実施例１〜実施例
９のいずれの構成とも自由に組み合わせることが可能で
ある。

【０１８９】〔実施例１１〕本実施例では、実施例１に
示したＣＭＯＳ回路や画素部の構造を異なるものとした
場合について説明する。具体的には、回路の要求する仕
様に応じてＬＤＤ領域の配置を異ならせる例を示す。

【０１９０】なお、ＣＭＯＳ回路および画素部の基本構
造は図１に既に示したので本実施例では必要箇所のみに
符号を付して説明することとする。

【０１９１】まず、図１４（Ａ）に示した回路はＮＴＦ
Ｔがダブルゲート構造、ＰＴＦＴがシングルゲート構造
をとったバッファ回路用のＣＭＯＳ回路である。本実施
例では、ソース側のＬＤＤ領域４１a、４１bはサイドウ
ォールのみをマスクにして自己整合的に形成し、ドレイ
ン側のＬＤＤ領域４２a、４２bはレジストマスクを用い
て、ソース側のＬＤＤ領域４１a、４１bよりも幅（長
さ）を大きくしている点に特徴がある。

【０１９２】駆動回路や信号処理回路に用いられるＣＭ
ＯＳ回路は高速動作を要求されるため、動作速度を低下
させる要因となりうる抵抗成分は極力排除する必要があ
る。しかしながら、ホットキャリア耐性を高めるために
必要なＬＤＤ領域は抵抗成分として働いてしまうため、
動作速度を犠牲にしてしまう。

【０１９３】しかし、ホットキャリア注入が生じるのは
チャネル形成領域のドレイン領域側の端部であり、その
部分にゲート絶縁膜を挟んでゲート電極に重なったＬＤ
Ｄ領域があればホットキャリア対策は十分である。従っ
て、必ずしもチャネル形成領域のソース領域側の端部に
は必要以上にＬＤＤ領域を設けておく必要はない。

【０１９４】なお、図１４（Ａ）の構造はソース領域と
ドレイン領域とが入れ替わる画素ＴＦＴのような動作を
する場合には適用できない。ＣＭＯＳ回路の場合、通常
はソース領域およびドレイン領域が固定されるため、図
１４（Ａ）のような構造を実現することができる。

【０１９５】このような構造とすることでソース領域側
のＬＤＤ領域による抵抗成分をなくし、ダブルゲート構
造とすることでソース−ドレイン間にかかる電界を分散
させて緩和する効果がある。

【０１９６】次に、図１４（Ｂ）の構造は画素部の一実
施形態である。図１４（Ｂ）の構造の場合、ソース領域
またはドレイン領域に近い片側のみにＬＤＤ領域４３
a、４３bを設ける。即ち、二つのチャネル形成領域４４
aと４４bの間にはＬＤＤ領域を設けない構造とする。

【０１９７】画素ＴＦＴの場合、充電と放電を繰り返す
動作を行うためソース領域とドレイン領域とが頻繁に入
れ替わることになる。従って、図１４（Ｂ）の構造とす
ることでどちらがドレイン領域となってもチャネル形成
領域のドレイン領域側にＬＤＤ領域を設けた構造とな
る。逆に、チャネル形成領域４４aと４４bの間の領域は
電界集中がないので抵抗成分となるＬＤＤ領域をなくし
た方がオン電流（ＴＦＴがオン状態にある時に流れる電
流）を大きくするには有効である。

【０１９８】なお、本実施例の構成は実施例１〜１０の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１９９】〔実施例１２〕本実施例では、画素部にお
いて保持容量を形成する位置に関する実施例を説明す
る。説明には図１５（Ａ）、（Ｂ）を用いる。なお、図
１５（Ｂ）は図１５（Ａ）をＡ−Ａ’で切った断面図を
示している。また、図１５（Ａ）、（Ｂ）の同一箇所に
は同一の符号を用いる。

【０２００】図１５（Ａ）において、５１は遮光膜と同
時に形成された保持容量の下部電極、５２は半導体膜、
５３はゲート配線、５４はソース配線、５５はドレイン
配線（ドレイン電極）である。

【０２０１】保持容量の下部電極５１はゲート配線５３
とソース配線５４の下方に重なるようにして形成され、
網目状（マトリクス状）のパターン形状を有している。
即ち、保持容量の下部電極５１全体が同電位（好ましく
は最低電源電位）となっている。

【０２０２】その上に、下地膜５６、保持容量の誘電体
となる絶縁膜５７を介して半導体膜５２が形成される。
なお、保持容量部では下地膜５６が除去され、保持容量
の下部電極５１、絶縁膜５７、および半導体膜５２で保
持容量が形成されている。

【０２０３】本実施例では、この保持容量部がゲート配
線５３の下方とソース配線５４の下方に形成されている
点に特徴がある。こうすることで開口率が向上し、明る
い画像表示が可能となる。また、保持容量に光が当たる
のを防ぐことができるため、保持容量からの電荷の漏れ
を防ぐことができる。

【０２０４】なお、本実施例では画素ＴＦＴがトリプル
ゲート構造となるように半導体膜をパターニングしてい
るが、本実施例はこれに限定されるものではない。

【０２０５】また、本実施例の構成は、実施例１〜１１
の如何なる実施例とも自由に組み合わせることが可能で
ある。

【０２０６】〔実施例１３〕本実施例では、画素部にお
いて保持容量を形成する位置に関する実施例を説明す
る。説明には図１６（Ａ）、（Ｂ）を用いる。なお、図
１６（Ｂ）は図１６（Ａ）をＡ−Ａ’で切った断面図を
示している。また、図１６（Ａ）、（Ｂ）の同一箇所に
は同一の符号を用いる。

【０２０７】図１６（Ａ）において、６１は遮光膜と同
時に形成された保持容量の下部電極、６２は半導体膜、
６３はゲート配線、６４はソース配線、６５はドレイン
配線（ドレイン電極）である。

【０２０８】保持容量の下部電極６１はソース配線６４
の下方に重なるようにして形成され、網目状（マトリク
ス状）のパターン形状を有している。即ち、保持容量の
下部電極６１全体が同電位（好ましくは最低電源電位）
となっている。

【０２０９】その上に、下地膜６６、保持容量の誘電体
となる絶縁膜６７を介して半導体膜６２が形成される。
なお、保持容量部では下地膜６６が除去され、保持容量
の下部電極６１、絶縁膜６７、および半導体膜６２で保
持容量が形成されている。

【０２１０】本実施例では、この保持容量部がソース配
線６４の下方に形成されている点に特徴がある。こうす
ることで開口率が向上し、明るい画像表示が可能とな
る。また、保持容量に光が当たるのを防ぐことができる
ため、保持容量からの電荷の漏れを防ぐことができる。

【０２１１】なお、本実施例では画素ＴＦＴがトリプル
ゲート構造となるように半導体膜をパターニングしてい
るが、本実施例はこれに限定されるものではない。

【０２１２】また、本実施例の構成は、実施例１〜１１
の如何なる実施例とも自由に組み合わせることが可能で
ある。

【０２１３】〔実施例１４〕本実施例では、画素部にお
いて保持容量を形成する位置に関する実施例を説明す
る。説明には図１７を用いる。

【０２１４】図１７において、７１は保持容量の下部電
極、７２は半導体膜、７３a、７３bはゲート配線、７４
はソース配線、７５はドレイン配線である。

【０２１５】保持容量の下部電極７１はゲート配線７３
a、７３bとソース配線７４の下方に重なるようにして形
成され、網目状（マトリクス状）のパターン形状を有し
ている。即ち、保持容量の下部電極７１全体が同電位
（好ましくは最低電源電位）となっている。

【０２１６】その上に、下地膜および保持容量用の誘電
体を介して半導体膜７２が形成される。なお、保持容量
部では下地膜が除去され、保持容量の下部電極７１、保
持容量用の誘電体、および半導体膜７２で保持容量が形
成されている。

【０２１７】本実施例では、この保持容量部が第２配線
７３bの下方とソース配線７４の下方に形成されている
点に特徴がある。実施例１２、１３との違いはゲート配
線の下に保持容量を形成するにあたって、選択されてい
ないゲート配線（選択されているゲート配線７３aの隣
のゲート配線７３b）の下方を用いる点である。

【０２１８】本実施例の場合、保持容量部に電荷を蓄積
する際にその上のゲート配線が選択されていないため、
寄生容量によって保持容量に蓄積された電荷が変動する
のを防ぐことができる。

【０２１９】また、こうような構造とすることで開口率
が向上し、明るい画像表示が可能となる。また、保持容
量に光が当たるのを防ぐことができるため、保持容量か
らの電荷の漏れを防ぐことができる。

【０２２０】なお、本実施例では画素ＴＦＴがトリプル
ゲート構造となるように半導体膜をパターニングしてい
るが、本実施例はこれに限定されるものではない。

【０２２１】また、本実施例の構成は、実施例１〜１１
の如何なる実施例とも自由に組み合わせることが可能で
ある。

【０２２２】〔実施例１５〕本実施例では実施例１とは
異なる方法で第１層間絶縁膜を形成する例について説明
する。説明には図１８を用いる。

【０２２３】まず、実施例１の作製工程に従って図５
（Ａ）に示した活性化工程までを終了させる。次に、５
０〜１００ｎｍ（本実施例では７０ｎｍ）の窒化酸化珪
素膜（Ａ）１８０１を形成し、その上に６００ｎｍ〜１
μm（本実施例では８００ｎｍ）の窒化酸化珪素膜
（Ｂ）１８０２を形成する。さらに、その上にレジスト
マスク１８０３を形成する。（図１８（Ａ））

【０２２４】なお、窒化酸化珪素膜（Ａ）１８０１と窒
化酸化珪素膜（Ｂ）１８０２とでは含有される窒素、酸
素、水素及び珪素の組成比が異なる。窒化酸化珪素膜
（Ａ）１８０１は窒素７％、酸素５９％、水素２％、珪
素３２％となっており、窒化酸化珪素膜（Ｂ）１８０２
は窒素３３％、酸素１５％、水素２３％、珪素２９％と
なっている。勿論、この組成比に限定されるものではな
い。

【０２２５】また、レジストマスク１８０３は膜厚が厚
いため、窒化酸化珪素膜（Ｂ）１８０２の表面の起伏を
完全に平坦化することができる。

【０２２６】次に、四フッ化炭素と酸素との混合ガスを
用いたドライエッチング法によりレジストマスク１８０
３及び窒化酸化珪素膜（Ｂ）１８０２のエッチングを行
う。本実施例の場合、四フッ化炭素と酸素との混合ガス
を用いたドライエッチングにおいて、窒化酸化珪素膜
（Ｂ）１８０２とレジストマスク１８０３のエッチング
レートがほぼ等しい。

【０２２７】このエッチング工程により図１８（Ｂ）に
示すようにレジストマスク１８０３は完全に除去され、
窒化酸化珪素膜（Ｂ）１８０２の一部（本実施例では表
面から深さ３００ｎｍまで）がエッチングされる。その
結果、レジストマスク１８０３の表面の平坦度がそのま
まエッチングされた窒化酸化珪素膜（Ｂ）の表面の平坦
度に反映される。

【０２２８】こうして極めて平坦性の高い第１層間絶縁
膜１８０４を得る。本実施例の場合、第１層間絶縁膜１
８０４の膜厚は５００ｎｍとなる。このあとの工程は実
施例１の作製工程を参照すれば良い。

【０２２９】なお、本実施例の構成は、実施例１〜１４
のいずれの実施例とも自由に組み合わせることが可能で
ある。

【０２３０】 〔実施例１６〕本願発明は従来のＭＯＳＦ
ＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成す
る際に用いることも可能である。即ち、半導体回路上に
反射型ＡＭ−ＬＣＤが形成された三次元構造の半導体装
置を実現することも可能である。

【０２３１】また、前記半導体回路はＳＩＭＯＸ、Ｓｍ
ａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ
（キャノン株式会社の登録商標）などのＳＯＩ基板上に
形成されたものであっても良い。

【０２３２】なお、本実施例を実施するにあたって、実
施例１〜１４のいずれの構成を組み合わせても構わな
い。

【０２３３】〔実施例１７〕本願発明はアクティブマト
リクス型ＥＬディスプレイに適用することも可能であ
る。その例を図１９に示す。

【０２３４】図１９はアクティブマトリクス型ＥＬディ
スプレイの回路図である。８１は表示領域を表してお
り、その周辺にはＸ方向（ゲート）駆動回路８２、Ｙ方
向（ソース）駆動回路８３が設けられている。また、表
示領域８１の各画素は、スイッチング用ＴＦＴ８４、コ
ンデンサ８５、電流制御用ＴＦＴ８６、ＥＬ素子８７を
有し、スイッチング用ＴＦＴ８４にＸ方向（ゲート）信
号線８８a（または８８b）、Ｙ方向（ソース）信号線８
９a（または８９b、８９c）が接続される。また、電流
制御用ＴＦＴ８６には、電源線９０a、９０bが接続され
る。

【０２３５】なお、スイッチング用ＴＦＴ８４はｎチャ
ネル型ＴＦＴを用いてもｐチャネル型ＴＦＴを用いても
良い。また、電流制御用ＴＦＴ８６はｎチャネル型ＴＦ
Ｔまたはｐチャネル型ＴＦＴを用いれば良く、ｎチャネ
ル型ＴＦＴを用いる場合はＥＬ素子８７の陰極に、ｐチ
ャネル型ＴＦＴを用いる場合はＥＬ素子８７の陽極に接
続させる。なお、ＥＬ素子８７と電流制御用ＴＦＴ８６
の間に抵抗体やＴＦＴを設けることも可能である。

【０２３６】本実施例のアクティブマトリクス型ＥＬデ
ィスプレイでは、Ｘ方向駆動回路８２、Ｙ方向駆動回路
８３に用いられるＴＦＴのゲート絶縁膜が、スイッチ用
ＴＦＴ８４や電流制御用ＴＦＴ８６のゲート絶縁膜より
も薄くなっている。また、コンデンサ８５が実施例１、
４、７〜９に記載された構造の保持容量で形成されてい
る。

【０２３７】なお、本実施例のアクティブマトリクス型
ＥＬディスプレイに対して、実施例１〜１６のいずれの
構成を組み合わせても良い。

【０２３８】〔実施例１８〕本実施例では、本願発明を
用いてＥＬ（エレクトロルミネセンス）表示装置を作製
した例について説明する。なお、図２０（Ａ）は本願発
明のＥＬ表示装置の上面図であり、図２０（Ｂ）はその
断面図である。

【０２３９】図２０（Ａ）において、４００１は基板、
４００２は画素部、４００３はソース側駆動回路、４０
０４はゲート側駆動回路であり、それぞれの駆動回路は
配線４００５を経てＦＰＣ（フレキシブルプリントサー
キット）４００６に至り、外部機器へと接続される。

【０２４０】このとき、画素部４００２、ソース側駆動
回路４００３及びゲート側駆動回路４００４を囲むよう
にして第１シール材４１０１、カバー材４１０２、充填
材４１０３及び第２シール材４１０４が設けられてい
る。

【０２４１】また、図２０（Ｂ）は図２０（Ａ）をＡ−
Ａ’で切断した断面図に相当し、基板４００１の上にソ
ース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、
ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図
示している。）４２０１及び画素部４００２に含まれる
画素ＴＦＴ（但し、ここではＥＬ素子への電流を制御す
るＴＦＴを図示している。）４２０２が形成されてい
る。

【０２４２】本実施例では、駆動ＴＦＴ４２０１には図
１の駆動回路と同じ構造のＴＦＴが用いられる。また、
画素ＴＦＴ４２０２には図１の画素部と同じ構造のＴＦ
Ｔが用いられる。

【０２４３】駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０
２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３
０１が形成され、その上に画素ＴＦＴ４２０２のドレイ
ンと電気的に接続する画素電極（陰極）４３０２が形成
される。画素電極４３０２としては遮光性を有する導電
膜（代表的にはアルミニウム、銅もしくは銀を主成分と
する導電膜またはそれらと他の導電膜との積層膜）を用
いることができる。本実施例ではアルミニウム合金を画
素電極として用いる。

【０２４４】そして、画素電極４３０２の上には絶縁膜
４３０３が形成され、絶縁膜４３０３は画素電極４３０
２の上に開口部が形成されている。この開口部におい
て、画素電極４３０２の上にはＥＬ（エレクトロルミネ
ッセンス）層４３０４が形成される。ＥＬ層４３０４は
公知の有機ＥＬ材料または無機ＥＬ材料を用いることが
できる。また、有機ＥＬ材料には低分子系（モノマー
系）材料と高分子系（ポリマー系）材料があるがどちら
を用いても良い。

【０２４５】ＥＬ層４３０４の形成方法は公知の技術を
用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔
輸送層、発光層、電子輸送層または電子注入層を自由に
組み合わせて積層構造または単層構造とすれば良い。

【０２４６】ＥＬ層４３０４の上には透明導電膜からな
る陽極４３０５が形成される。透明導電膜としては、酸
化インジウムと酸化スズとの化合物または酸化インジウ
ムと酸化亜鉛との化合物を用いることができる。また、
陽極４３０５とＥＬ層４３０４の界面に存在する水分や
酸素は極力排除しておくことが望ましい。従って、真空
中で両者を連続成膜するか、ＥＬ層４３０４を窒素また
は希ガス雰囲気で形成し、酸素や水分に触れさせないま
ま陽極４３０５を形成するといった工夫が必要である。
本実施例ではマルチチャンバー方式（クラスターツール
方式）の成膜装置を用いることで上述のような成膜を可
能とする。

【０２４７】そして陽極４３０５は４３０６で示される
領域において配線４００５に電気的に接続される。配線
４００５は陽極４３０５に所定の電圧を与えるための配
線であり、導電性材料４３０７を介してＦＰＣ４００６
に電気的に接続される。

【０２４８】以上のようにして、画素電極（陰極）４３
０２、ＥＬ層４３０４及び陽極４３０５からなるＥＬ素
子が形成される。このＥＬ素子は、第１シール材４１０
１及び第１シール材４１０１によって基板４００１に貼
り合わされたカバー材４１０２で囲まれ、充填材４１０
３により封入されている。

【０２４９】カバー材４１０２としては、ガラス板、Ｆ
ＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ
Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。本実
施例の場合、ＥＬ素子からの光の放射方向がカバー材４
１０２の方へ向かうため透光性材料を用いる。

【０２５０】但し、ＥＬ素子からの光の放射方向がカバ
ー材とは反対側に向かう場合には透光性材料を用いる必
要はなく、金属板（代表的にはステンレス板）、セラミ
ックス板、またはアルミニウムホイルをＰＶＦフィルム
やマイラーフィルムで挟んだ構造のシートを用いること
ができる。

【０２５１】また、充填材４１０３としては紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材４１０３の内部に吸湿性物
質（好ましくは酸化バリウム）を設けておくとＥＬ素子
の劣化を抑制できる。なお、本実施例ではＥＬ素子から
の光が充填材４１０３を通過できるように、透明な材料
を用いる。

【０２５２】また、充填材４１０３の中にスペーサを含
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陽極４３０５上に樹脂
膜を設けることも有効である。

【０２５３】また、配線４００５は導電性材料４３０５
を介してＦＰＣ４００６に電気的に接続される。配線４
００５は画素部４００２、ソース側駆動回路４００３及
びゲート側駆動回路４００４に送られる信号をＦＰＣ４
００６に伝え、ＦＰＣ４００６により外部機器と電気的
に接続される。

【０２５４】また、本実施例では第１シール材４１０１
の露呈部及びＦＰＣ４００６の一部を覆うように第２シ
ール材４１０４を設け、ＥＬ素子を徹底的に外気から遮
断する構造となっている。こうして図２０（Ｂ）の断面
構造を有するＥＬ表示装置となる。なお、本実施例のＥ
Ｌ表示装置は実施例１乃至４または６乃至１６のいずれ
の構成を組み合わせて作製しても構わない。

【０２５５】〔実施例１９〕本実施例では、実施例１８
に示したＥＬ表示装置の画素部に用いることができる画
素構造の例を図２１（Ａ）〜（Ｃ）に示す。なお、本実
施例において、４４０１はスイッチング用ＴＦＴ４４０
２のソース配線、４４０３はスイッチング用ＴＦＴ４４
０２のゲート配線、４４０４は電流制御用ＴＦＴ、４４
０５はコンデンサ、４４０６、４４０８は電流供給線、
４４０７はＥＬ素子とする。

【０２５６】図２１（Ａ）は、二つの画素間で電流供給
線４４０６を共通とした場合の例である。即ち、二つの
画素が電流供給線４４０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０２５７】また、図２１（Ｂ）は、電流供給線４４０
８をゲート配線４４０３と平行に設けた場合の例であ
る。なお、図２１（Ｂ）では電流供給線４４０８とゲー
ト配線４４０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線４４０８とゲート配線４４０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。

【０２５８】また、図２１（Ｃ）は、図２１（Ｂ）の構
造と同様に電流供給線４４０８をゲート配線４４０３と
平行に設け、さらに、二つの画素を電流供給線４４０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線４４０８をゲート配線４４０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。

【０２５９】〔実施例２０〕本願発明の電気光学装置、
具体的には本願発明の液晶表示装置にはネマチック液晶
以外にも様々な液晶を用いることが可能である。例え
ば、1998, SID, "Characteristics and Driving Scheme
of Polymer-Stabilized Monostable FLCD Exhibiting
Fast Response Time and High Contrast Ratio with Gr
ay-Scale Capability" by H. Furue et al.や、1997, S
ID DIGEST, 841, "A Full-Color Thresholdless Antife
rroelectric LCD Exhibiting Wide Viewing Angle with
Fast Response Time" by T. Yoshida et al.や、1996,
J. Mater. Chem. 6(4), 671-673, "Thresholdless ant
iferroelectricity in liquid crystals and its appli
cation to displays" by S. Inui et al.や、米国特許
第5594569 号に開示された液晶を用いることが可能であ
る。

【０２６０】また、等方相−コレステリック相−カイラ
ルスメクティック相転移系列を示す強誘電性液晶（ＦＬ
Ｃ）を用い、ＤＣ電圧を印加しながらコレステリック相
−カイラルスメクティック相転移をさせ、かつコーンエ
ッジをほぼラビング方向に一致させた単安定ＦＬＣの電
気光学特性を図２２に示す。

【０２６１】図２２に示すような強誘電性液晶による表
示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼
ばれている。図２２に示すグラフの縦軸は透過率（任意
単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイ
ッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ
字スイッチングモードＦＬＣＤ”、第４６回応用物理学
関係連合講演会講演予稿集、１９９９年３月、第１３１
６頁、および吉原らの”強誘電性液晶による時分割フル
カラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳し
い。

【０２６２】図２２に示されるように、このような強誘
電性混合液晶を用いると、低電圧駆動かつ階調表示が可
能となることがわかる。本願発明の液晶表示装置には、
このような電気光学特性を示す強誘電性液晶も用いるこ
とができる。

【０２６３】また、ある温度域において反強誘電相を示
す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電
性液晶を有する混合液晶には、電場に対して透過率が連
続的に変化する電気光学応答特性を示す、無しきい値反
強誘電性混合液晶と呼ばれるものがある。この無しきい
値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応
答特性を示すものがあり、その駆動電圧が約±２．５Ｖ
程度（セル厚約１μｍ〜２μｍ）のものも見出されてい
る。

【０２６４】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。

【０２６５】なお、このような無しきい値反強誘電性混
合液晶を本願発明の液晶表示装置に用いることによって
低電圧駆動が実現されるので、低消費電力化が実現され
る。

【０２６６】なお、本実施例に示す液晶は、実施例１〜
１６のいずれの構成を有する液晶表示装置においても用
いることが可能である。

【０２６７】〔実施例２１〕本願発明の電気光学装置や
半導体回路は電気器具の表示部や信号処理回路として用
いることができる。そのような電気器具としては、ビデ
オカメラ、デジタルカメラ、プロジェクター、プロジェ
クションＴＶ、ゴーグル型ディスプレイ（ヘッドマウン
トディスプレイ）、ナビゲーションシステム、音響再生
装置、ノート型パーソナルコンピュータ、ゲーム機器、
携帯情報端末（モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等）、記録媒体を備えた画像
再生装置などが挙げられる。それら電気器具の具体例を
図２３〜２５に示す。

【０２６８】図２３（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
部２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本願発明の電気光学装置は表示部２００
４に、本願発明の半導体回路は音声出力部２００２、音
声入力部２００３またはＣＰＵやメモリ等に用いること
ができる。

【０２６９】図２３（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明の電気光学装置は表示部２１
０２に、本願発明の半導体回路は音声入力部２１０３ま
たはＣＰＵやメモリ等に用いることができる。

【０２７０】図２３（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５で構成される。本願発明の電気光学装置は
表示部２２０５に、本願発明の半導体回路はＣＰＵやメ
モリ等に用いることができる。

【０２７１】図２３（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３で構成される。本願発明の電気光学装置は表示部２３
０２に、本願発明の半導体回路はＣＰＵやメモリ等に用
いることができる。

【０２７２】図２３（Ｅ）はリアプロジェクター（プロ
ジェクションＴＶ）であり、本体２４０１、光源２４０
２、液晶表示装置２４０３、偏光ビームスプリッタ２４
０４、リフレクター２４０５、２４０６、スクリーン２
４０７で構成される。本発明は液晶表示装置２４０３に
用いることができ、本願発明の半導体回路はＣＰＵやメ
モリ等に用いることができる。

【０２７３】図２３（Ｆ）はフロントプロジェクターで
あり、本体２５０１、光源２５０２、液晶表示装置２５
０３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は液晶表示装置２５０２に用いることがで
き、本願発明の半導体回路はＣＰＵやメモリ等に用いる
ことができる。

【０２７４】図２４（Ａ）はパーソナルコンピュータで
あり、本体２６０１、映像入力部２６０２、表示部２６
０３、キーボード２６０４等を含む。本願発明の電気光
学装置は表示部２６０３に、本願発明の半導体回路はＣ
ＰＵやメモリ等に用いることができる。

【０２７５】図２４（Ｂ）は電子遊戯機器（ゲーム機
器）であり、本体２７０１、記録媒体２７０２、表示部
２７０３及びコントローラー２７０４を含む。この電子
遊技機器から出力された音声や映像は筐体２７０５及び
表示部２７０６を含む表示ディスプレイにて再生され
る。コントローラー２７０４と本体２７０１との間の通
信手段または電子遊技機器と表示ディスプレイとの間の
通信手段は、有線通信、無線通信もしくは光通信が使え
る。本実施例では赤外線をセンサ部２７０７、２７０８
で検知する構成となっている。本願発明の電気光学装置
は表示部２７０３、２７０６に、本願発明の半導体回路
はＣＰＵやメモリ等に用いることができる。

【０２７６】図２４（Ｃ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤー（画
像再生装置）であり、本体２８０１、表示部２８０２、
スピーカ部２８０３、記録媒体２８０４及び操作スイッ
チ２８０５を含む。なお、この画像再生装置は記録媒体
としてＤＶＤ（Ｄｉｇｉｔａｌ ＶｅｒｓａｔｉｌｅＤ
ｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲーム
やインターネットを行うことができる。本願発明の電気
光学装置は表示部２８０２やＣＰＵやメモリ等に用いる
ことができる。

【０２７７】図２４（Ｄ）はデジタルカメラであり、本
体２９０１、表示部２９０２、接眼部２９０３、操作ス
イッチ２９０４、受像部（図示せず）を含む。本願発明
の電気光学装置は表示部２９０２やＣＰＵやメモリ等に
用いることができる。

【０２７８】なお、図２３（Ｅ）のリアプロジェクター
や図２３（Ｆ）のフロントプロジェクターに用いること
のできる光学エンジンについての詳細な説明を図２５に
示す。なお、図２５（Ａ）は光学エンジンであり、図２
５（Ｂ）は光学エンジンに内蔵される光源光学系であ
る。

【０２７９】図２５（Ａ）に示す光学エンジンは、光源
光学系３００１、ミラー３００２、３００５〜３００
７、ダイクロイックミラー３００３、３００４、光学レ
ンズ３００８a〜３００８c、プリズム３０１１、液晶表
示装置３０１０、投射光学系３０１２を含む。投射光学
系３０１２は、投射レンズを備えた光学系である。本実
施例は液晶表示装置３０１０を三つ使用する三板式の例
を示したが、単板式であってもよい。また、図２５
（Ａ）中において矢印で示した光路には、光学レンズ、
偏光機能を有するフィルム、位相差を調節するためのフ
ィルムもしくはＩＲフィルム等を設けてもよい。

【０２８０】また、図２５（Ｂ）に示すように、光源光
学系３００１は、光源３０１３、３０１４、合成プリズ
ム３０１５、コリメータレンズ３０１６、３０２０、レ
ンズアレイ３０１７、３０１８、偏光変換素子３０１９
を含む。なお、図２５（Ｂ）に示した光源光学系は光源
を２つ用いたが、一つでも良いし、三つ以上としてもよ
い。また、光源光学系の光路のどこかに、光学レンズ、
偏光機能を有するフィルム、位相差を調節するフィルム
もしくはＩＲフィルム等を設けてもよい。

【０２８１】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電気器具に適用することが可能で
ある。また、本実施例の電気器具は実施例１〜２０のど
のような組み合わせからなる構成を用いても実現するこ
とができる。

【０２８２】

【発明の効果】本願発明を用いることで同一基板上に、
異なる膜厚のゲート絶縁膜を有するＴＦＴを形成するこ
とができる。そのため、ＡＭ−ＬＣＤに代表される電気
光学装置や、そのような電気光学装置を表示部として有
する電気器具を含む半導体装置において、回路が要求す
る仕様に応じて適切な性能の回路を配置することが可能
となり、半導体装置の性能や信頼性を大幅に向上させる
ことができる。

【０２８３】また、電気光学装置の画素部において、保
持容量の誘電体を薄くすることができ、小さい面積で大
きなキャパシティを有する保持容量を形成することがで
きる。さらに、その保持容量をゲート配線やソース配線
の下に隠すことができる。そのため、対角１インチ以下
の電気光学装置においても開口率を低下させることな
く、十分な保持容量を確保することが可能となる。

【図面の簡単な説明】

【図１】 ＡＭ−ＬＣＤの断面構造を示す図。

【図２】 ＡＭ−ＬＣＤの作製工程を示す図。

【図３】 ＡＭ−ＬＣＤの作製工程を示す図。

【図４】 ＡＭ−ＬＣＤの作製工程を示す図。

【図５】 ＡＭ−ＬＣＤの作製工程を示す図。

【図６】 ＡＭ−ＬＣＤのブロック図および回路配置
を示す図。

【図７】 駆動ＴＦＴ（ＣＭＯＳ回路）の構造を示す
図。

【図８】 ＡＭ−ＬＣＤの断面構造を示す図。

【図９】 不純物元素を添加する際の濃度分布の関係
を示す図。

【図１０】 ＡＭ−ＬＣＤの外観を示す図。

【図１１】 ＡＭ−ＬＣＤの断面構造を示す図。

【図１２】 ＡＭ−ＬＣＤの断面構造を示す図。

【図１３】 ＡＭ−ＬＣＤの断面構造を示す図。

【図１４】 駆動回路および画素部の断面構造を示す
図。

【図１５】 画素部の上面構造を示す図。

【図１６】 画素部の上面構造を示す図。

【図１７】 画素部の上面構造を示す図。

【図１８】 ＡＭ−ＬＣＤの作製工程を示す図。

【図１９】 ＥＬ表示装置の回路構成を示す図。

【図２０】 ＥＬ表示装置の上面構造及び断面構造を示
す図。

【図２１】 ＥＬ表示装置の画素部の構造を示す図。

【図２２】 液晶の光学応答特性を示す図。

【図２３】 電気器具の一例を示す図。

【図２４】 電気器具の一例を示す図。

【図２５】 光学エンジンの構成を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｓ (72)発明者 福永 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (13)

【特許請求の範囲】
1. 【請求項１】各画素に画素ＴＦＴ及び保持容量を有する
   画素部を含む半導体装置において、 前記画素ＴＦＴの活性層は少なくとも二層以上に積層さ
   れた絶縁膜を挟んで遮光膜の上方に形成され、 前記保持容量は、前記遮光膜と同一の層に形成された電
   極、誘電体及び前記画素ＴＦＴのドレイン領域と同一の
   組成の半導体膜で形成されており、 前記誘電体は前記少なくとも二層以上に積層された絶縁
   膜の一部の層からなることを特徴とする半導体装置。
2. 【請求項２】各画素に画素ＴＦＴ及び保持容量を有する
   画素部を含む半導体装置において、 前記画素ＴＦＴの活性層は少なくとも二層以上に積層さ
   れた絶縁膜を挟んで遮光膜の上方に形成され、 前記保持容量は、前記遮光膜と同一の層に形成された電
   極、誘電体及び前記画素ＴＦＴのドレイン領域と同一の
   組成の半導体膜で形成されており、 前記誘電体は前記少なくとも二層以上に積層された絶縁
   膜の一部の層を除去した残りの層からなることを特徴と
   する半導体装置。
3. 【請求項３】各画素に画素ＴＦＴ及び保持容量を有する
   画素部を含む半導体装置において、 前記画素ＴＦＴの活性層は、遮光膜に接する第１絶縁膜
   及び前記活性層に接する第２絶縁膜を挟んで遮光膜の上
   方に形成され、 前記保持容量は、前記遮光膜と同一の層に形成された電
   極、前記第２絶縁膜及び前記画素ＴＦＴのドレイン領域
   と同一の組成の半導体膜で形成されていることを特徴と
   する半導体装置。
4. 【請求項４】請求項３において、前記第２絶縁膜の膜厚
   は前記第１絶縁膜及び前記第２絶縁膜からなる積層膜の
   膜厚の１／５倍以下であることを特徴とする半導体装
   置。
5. 【請求項５】請求項１乃至請求項４のいずれか一におい
   て、前記半導体装置は同一基板上に駆動回路部及び前記
   画素部を有し、 前記駆動回路部に含まれる駆動ＴＦＴのゲート絶縁膜の
   膜厚が前記画素ＴＦＴのゲート絶縁膜の膜厚よりも薄い
   ことを特徴とする半導体装置。
6. 【請求項６】請求項５において、前記画素ＴＦＴのゲー
   ト絶縁膜の膜厚は５０〜２００nmであり、前記駆動ＴＦ
   Ｔのゲート絶縁膜の膜厚は５〜５０nmであることを特徴
   とする半導体装置。
7. 【請求項７】請求項１乃至請求項６のいずれか一におい
   て、前記画素ＴＦＴに電気的にＥＬ素子が接続されてい
   ることを特徴とするＥＬ表示装置。
8. 【請求項８】請求項１乃至請求項７のいずれか一に記載
   された半導体装置を表示部として用いたことを特徴とす
   る電気器具。
9. 【請求項９】各画素に画素ＴＦＴ及び保持容量を有する
   画素部を含む半導体装置の作製方法であって、 基板上に遮光膜及び該遮光膜と同一の材料からなる電極
   を形成する工程と、 前記遮光膜及び前記電極を覆って第１絶縁膜を形成する
   工程と、 前記第１絶縁膜をエッチングして前記電極の上に開口部
   を形成する工程と、 前記第１絶縁膜及び前記開口部を覆って第２絶縁膜を形
   成する工程と、 前記第２絶縁膜の上に半導体膜を形成する工程と、 を有することを特徴とする半導体装置の作成方法。
10. 【請求項１０】駆動回路部並びに各画素に画素ＴＦＴ及
    び保持容量を有する画素部を含む半導体装置の作製方法
    であって、 基板上に遮光膜及び該遮光膜と同一の材料からなる電極
    を形成する工程と、 前記遮光膜及び前記電極を覆って第１絶縁膜を形成する
    工程と、 前記第１絶縁膜をエッチングして前記電極の上に開口部
    を形成する工程と、 前記第１絶縁膜及び前記開口部を覆って第２絶縁膜を形
    成する工程と、 前記第２絶縁膜の上に半導体膜を形成する工程と、 前記半導体膜を覆ってゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の一部をエッチングし、前記駆動回路
    部の半導体膜及び前記画素部の半導体膜の一部を露呈さ
    せる工程と、 熱酸化処理により前記ゲート絶縁膜のエッチングにより
    露呈された半導体膜の表面に熱酸化膜を形成する工程
    と、 を有することを特徴とする半導体装置の作成方法。
11. 【請求項１１】駆動回路部並びに各画素に画素ＴＦＴ及
    び保持容量を有する画素部を含む半導体装置の作製方法
    であって、 基板上に遮光膜及び該遮光膜と同一の材料からなる電極
    を形成する工程と、 前記遮光膜及び前記電極を覆って第１絶縁膜を形成する
    工程と、 前記第１絶縁膜をエッチングして前記電極の上に開口部
    を形成する工程と、 前記第１絶縁膜及び前記開口部を覆って第２絶縁膜を形
    成する工程と、 前記第２絶縁膜の上に半導体膜を形成する工程と、 前記半導体膜を覆ってゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の一部をエッチングし、前記駆動回路
    部の半導体膜及び前記画素部の半導体膜の一部を露呈さ
    せる工程と、 熱酸化処理により前記ゲート絶縁膜のエッチングにより
    露呈された半導体膜の表面に熱酸化膜を形成する工程
    と、 前記駆動回路部の半導体膜及び前記画素部の半導体膜に
    ＬＤＤ領域を形成する工程と、を有し、 前記駆動回路部と前記画素部とでＬＤＤ領域の長さを異
    ならせることを特徴とする半導体装置の作製方法。
12. 【請求項１２】請求項１０又は請求項１１において、前
    記第２絶縁膜と前記半導体膜との界面は大気解放されず
    に形成されることを特徴とする半導体装置の作製方法。
13. 【請求項１３】請求項１０又は請求項１１において、前
    記第２絶縁膜の膜厚を、前記第１絶縁膜及び前記第２絶
    縁膜からなる積層膜の膜厚の１／５倍以下とすることを
    特徴とする半導体装置の作製方法。