JP2000277459A - チタン膜窒化方法及び半導体装置 - Google Patents
チタン膜窒化方法及び半導体装置Info
- Publication number
- JP2000277459A JP2000277459A JP11085407A JP8540799A JP2000277459A JP 2000277459 A JP2000277459 A JP 2000277459A JP 11085407 A JP11085407 A JP 11085407A JP 8540799 A JP8540799 A JP 8540799A JP 2000277459 A JP2000277459 A JP 2000277459A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- chamber
- nitriding
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
Landscapes
- Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 半導体基板にチタン膜を堆積し，そのチタン
膜を窒化する工程で発生するパーティクルを確実に低減
させ，半導体装置が正常に動作するチタン膜窒化方法及
び半導体装置を提供することを目的とする。 【解決手段】 チャンバー内に半導体基板を設置し，そ
の半導体基板上にＴｉ膜を堆積し，次いでチャンバー内
に実質的にＨ２気体とＮＨ３気体とＡｒ気体のみを導入
しプラズマ窒化法により，Ｔｉ膜を窒化することによ
る。
膜を窒化する工程で発生するパーティクルを確実に低減
させ，半導体装置が正常に動作するチタン膜窒化方法及
び半導体装置を提供することを目的とする。 【解決手段】 チャンバー内に半導体基板を設置し，そ
の半導体基板上にＴｉ膜を堆積し，次いでチャンバー内
に実質的にＨ２気体とＮＨ３気体とＡｒ気体のみを導入
しプラズマ窒化法により，Ｔｉ膜を窒化することによ
る。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置の製造
方法に関し，特に半導体基板上にチタン膜を堆積し，そ
のチタン膜を窒化するチタン膜窒化方法に関する。
方法に関し，特に半導体基板上にチタン膜を堆積し，そ
のチタン膜を窒化するチタン膜窒化方法に関する。
【０００２】
【従来の技術】従来から，半導体基板上のコンタクト・
ホールやビア・ホールにＴｉ膜を形成し，更にそのＴｉ
膜を窒化する半導体装置の製造方法がある。半導体基板
上のパターンレイアウトの変化，電源電圧の低下化や駆
動力の向上により，コンタクト面は，オーミックでかつ
低抵抗な界面接触であることが要求される。これらの要
求に応えるため，浅いｐｎ接合に対して低抵抗コンタク
トが得られる熱的に安定な材料を得る技術であるバリア
メタル技術が開発された。バリアメタル技術は，シリコ
ン基板とＡｌとの合金反応を防止し，低抵抗のオーミッ
クコンタクトを得ることを目的としたものである。バリ
アメタルとして必要な性質は，熱的に安定で合金化反応
が進行しにくいこと，ショットキー障壁の高さが低いこ
と，低い抵抗率を持つこと，自然酸化膜に対する還元力
が大きいこと等が挙げられる。これらの要件を満たし，
成膜技術が容易にでき，製造コストを抑えることができ
る材料としてＴｉがある。Ｔｉは，そのままではＷと容
易に反応して金属間化合物であるＷＳｉ２を形成するこ
とが知られており，Ｔｉの窒化膜を形成してＴｉと積層
構造で用いることが一般的である。この窒化Ｔｉ膜を形
成する際にパーティクルと呼ばれる不要粒子が発生す
る。パーティクルがエッチング前に半導体基板に付着す
ると，このパーティクルがマスクとなり，エッチング残
りが発生する。このため配線の加工は，ショートの原因
となり，ビア・ホールでは接続不良を引き起こしてしま
う。これでは，歩留まりが低下し，製品の信頼性も低下
してしまう。
ホールやビア・ホールにＴｉ膜を形成し，更にそのＴｉ
膜を窒化する半導体装置の製造方法がある。半導体基板
上のパターンレイアウトの変化，電源電圧の低下化や駆
動力の向上により，コンタクト面は，オーミックでかつ
低抵抗な界面接触であることが要求される。これらの要
求に応えるため，浅いｐｎ接合に対して低抵抗コンタク
トが得られる熱的に安定な材料を得る技術であるバリア
メタル技術が開発された。バリアメタル技術は，シリコ
ン基板とＡｌとの合金反応を防止し，低抵抗のオーミッ
クコンタクトを得ることを目的としたものである。バリ
アメタルとして必要な性質は，熱的に安定で合金化反応
が進行しにくいこと，ショットキー障壁の高さが低いこ
と，低い抵抗率を持つこと，自然酸化膜に対する還元力
が大きいこと等が挙げられる。これらの要件を満たし，
成膜技術が容易にでき，製造コストを抑えることができ
る材料としてＴｉがある。Ｔｉは，そのままではＷと容
易に反応して金属間化合物であるＷＳｉ２を形成するこ
とが知られており，Ｔｉの窒化膜を形成してＴｉと積層
構造で用いることが一般的である。この窒化Ｔｉ膜を形
成する際にパーティクルと呼ばれる不要粒子が発生す
る。パーティクルがエッチング前に半導体基板に付着す
ると，このパーティクルがマスクとなり，エッチング残
りが発生する。このため配線の加工は，ショートの原因
となり，ビア・ホールでは接続不良を引き起こしてしま
う。これでは，歩留まりが低下し，製品の信頼性も低下
してしまう。
【０００３】従来は，半導体基板上のコンタクト・ホー
ルやビア・ホールにＴｉ膜を堆積し，Ｈ２気体とＮ２気
体とＡｒ気体とを半導体基板が設置してあるチャンバー
内に導入することにより，Ｔｉ膜を窒化していた。しか
し，このＨ２気体とＮ２気体とＡｒ気体とをチャンバー
内に導入する窒化方法では，窒化作用が弱く，Ｔｉ膜を
十分に窒化することができないという問題があった。
ルやビア・ホールにＴｉ膜を堆積し，Ｈ２気体とＮ２気
体とＡｒ気体とを半導体基板が設置してあるチャンバー
内に導入することにより，Ｔｉ膜を窒化していた。しか
し，このＨ２気体とＮ２気体とＡｒ気体とをチャンバー
内に導入する窒化方法では，窒化作用が弱く，Ｔｉ膜を
十分に窒化することができないという問題があった。
【０００４】この問題を解決することを目的として，最
近では，Ｎ２気体とＮＨ３気体とＡｒ気体とを半導体基
板が設置してあるチャンバー内に導入し，プラズマ窒化
法を用いて，Ｔｉ膜を窒化する方法がある。
近では，Ｎ２気体とＮＨ３気体とＡｒ気体とを半導体基
板が設置してあるチャンバー内に導入し，プラズマ窒化
法を用いて，Ｔｉ膜を窒化する方法がある。
【０００５】このＮ２気体とＮＨ３気体とＡｒ気体とを
チャンバー内に導入する窒化方法によれば，窒化作用が
強く，Ｔｉ膜を十分に窒化することはできる。
チャンバー内に導入する窒化方法によれば，窒化作用が
強く，Ｔｉ膜を十分に窒化することはできる。
【０００６】しかし，係るＮ２気体とＮＨ３気体とＡｒ
気体とをチャンバー内に導入する窒化方法では，チャン
バー内壁やシャワーヘッド等から剥離した窒化Ｔｉ膜が
パーティクルとして半導体基板上に落下し半導体の動作
に支障をきたしてしまう新たな問題が生じていた。
気体とをチャンバー内に導入する窒化方法では，チャン
バー内壁やシャワーヘッド等から剥離した窒化Ｔｉ膜が
パーティクルとして半導体基板上に落下し半導体の動作
に支障をきたしてしまう新たな問題が生じていた。
【０００７】そこで，このような半導体基板上に落下し
半導体の動作に支障を生ぜしめるパーティクルの低減等
を意図したチタン膜窒化方法として，特開平１０−１０
６９７４には，チタン膜の表面を水素ガスと窒素ガスの
雰囲気下でプラズマ処理することにより窒化させるチタ
ン膜窒化工程により，チタンナイトライド膜を成膜する
チタン膜及びチタンナイトライド膜の連続成膜方法が開
示されている。この特開平１０−１０６９７４に開示さ
れている方法では，確かにある程度窒化作用が強く，Ｔ
ｉ膜を十分に窒化し，かつパーティクルをある程度低減
することができる可能性はある。
半導体の動作に支障を生ぜしめるパーティクルの低減等
を意図したチタン膜窒化方法として，特開平１０−１０
６９７４には，チタン膜の表面を水素ガスと窒素ガスの
雰囲気下でプラズマ処理することにより窒化させるチタ
ン膜窒化工程により，チタンナイトライド膜を成膜する
チタン膜及びチタンナイトライド膜の連続成膜方法が開
示されている。この特開平１０−１０６９７４に開示さ
れている方法では，確かにある程度窒化作用が強く，Ｔ
ｉ膜を十分に窒化し，かつパーティクルをある程度低減
することができる可能性はある。
【０００８】
【発明が解決しようとする課題】しかし，係る特開平１
０−１０６９７４に記載されたチタン膜及びチタンナイ
トライド膜の連続成膜方法でも，チタン膜を窒化する過
程における，半導体基板上にチャンバー等から落下する
パーティクル数を低減するという問題は，依然として解
決されておらず，チャンバー内壁やシャワーヘッドから
半導体基板にパーティクルが落下し，半導体の動作に支
障をきたしてしまう事実が依然認められた。
０−１０６９７４に記載されたチタン膜及びチタンナイ
トライド膜の連続成膜方法でも，チタン膜を窒化する過
程における，半導体基板上にチャンバー等から落下する
パーティクル数を低減するという問題は，依然として解
決されておらず，チャンバー内壁やシャワーヘッドから
半導体基板にパーティクルが落下し，半導体の動作に支
障をきたしてしまう事実が依然認められた。
【０００９】以上の従来技術における問題に鑑み，本発
明は，半導体基板にチタン膜を堆積し，そのチタン膜を
窒化する工程で発生するパーティクルを確実に低減さ
せ，半導体装置が正常に動作するチタン膜窒化方法及び
半導体装置を提供することを目的とする。
明は，半導体基板にチタン膜を堆積し，そのチタン膜を
窒化する工程で発生するパーティクルを確実に低減さ
せ，半導体装置が正常に動作するチタン膜窒化方法及び
半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明のチタン膜窒化方法は，チャンバー内に半
導体基板を設置し，その半導体基板上にＴｉ膜を堆積
し，次いでチャンバー内に実質的にＨ２気体とＮＨ３気
体とＡｒ気体のみを導入しプラズマ窒化法により，Ｔｉ
膜を窒化することを特徴とする。
願第１の発明のチタン膜窒化方法は，チャンバー内に半
導体基板を設置し，その半導体基板上にＴｉ膜を堆積
し，次いでチャンバー内に実質的にＨ２気体とＮＨ３気
体とＡｒ気体のみを導入しプラズマ窒化法により，Ｔｉ
膜を窒化することを特徴とする。
【００１１】したがって，本出願第１の発明のチタン膜
窒化方法によれば，Ｔｉ膜を堆積する際にＴｉ膜に混入
する塩素を水素が排出して，ＮＨ３気体がプラズマ状態
になることによりＴｉ膜を窒化することができ，Ｔｉ膜
を窒化する工程以後シャワーヘッド及びチャンバーの内
壁等から窒化Ｔｉ膜が剥離しにくくなり，これによっ
て，半導体基板上に付着するパーティクル数を低減させ
ることが可能になる。
窒化方法によれば，Ｔｉ膜を堆積する際にＴｉ膜に混入
する塩素を水素が排出して，ＮＨ３気体がプラズマ状態
になることによりＴｉ膜を窒化することができ，Ｔｉ膜
を窒化する工程以後シャワーヘッド及びチャンバーの内
壁等から窒化Ｔｉ膜が剥離しにくくなり，これによっ
て，半導体基板上に付着するパーティクル数を低減させ
ることが可能になる。
【００１２】本出願第２の発明の半導体素子のキャパシ
タは，本出願第１の発明の半導体素子のキャパシタにお
いて，前記Ｈ２気体と前記ＮＨ３気体とが，混合気体と
してチャンバー内に導入されることを特徴とする。
タは，本出願第１の発明の半導体素子のキャパシタにお
いて，前記Ｈ２気体と前記ＮＨ３気体とが，混合気体と
してチャンバー内に導入されることを特徴とする。
【００１３】したがって，本出願第２の発明のチタン膜
窒化方法によれば，Ｔｉ膜を窒化するＮＨ３気体とチャ
ンバー内壁やシャワーヘッドに形成される窒化Ｔｉ膜の
窒化度合いを適正化するＨ２気体を混合気体することに
より，ＮＨ３気体とＨ２気体をプラズマ化する際に，Ｎ
Ｈ３とＨ２とをより均一なプラズマ状態にすることが可
能になり，Ｔｉ膜を窒化する工程以後シャワーヘッド及
びチャンバーの内壁等から窒化Ｔｉ膜が剥離しにくくな
り，これによって，半導体基板上に付着するパーティク
ル数を低減させることが可能になる。
窒化方法によれば，Ｔｉ膜を窒化するＮＨ３気体とチャ
ンバー内壁やシャワーヘッドに形成される窒化Ｔｉ膜の
窒化度合いを適正化するＨ２気体を混合気体することに
より，ＮＨ３気体とＨ２気体をプラズマ化する際に，Ｎ
Ｈ３とＨ２とをより均一なプラズマ状態にすることが可
能になり，Ｔｉ膜を窒化する工程以後シャワーヘッド及
びチャンバーの内壁等から窒化Ｔｉ膜が剥離しにくくな
り，これによって，半導体基板上に付着するパーティク
ル数を低減させることが可能になる。
【００１４】本出願第３の発明は，本出願第１又は本出
願第２の発明のチタン膜窒化方法において，前記Ｈ２と
前記ＮＨ３との混合気体をチャンバー内のシャワーヘッ
ドの所定の穴から導入し，この所定の穴とは異なる穴か
らＡｒ気体を前記チャンバー内に導入することを特徴と
する。
願第２の発明のチタン膜窒化方法において，前記Ｈ２と
前記ＮＨ３との混合気体をチャンバー内のシャワーヘッ
ドの所定の穴から導入し，この所定の穴とは異なる穴か
らＡｒ気体を前記チャンバー内に導入することを特徴と
する。
【００１５】したがって，本出願第３の発明のチタン膜
窒化方法によれば，チャンバー内のプラズマ濃度を希釈
するＡｒ気体とＨ２とＮＨ３との混合気体を異なる穴に
することにより，チャンバー内のプラズマ濃度を所望の
濃度にすることが容易にできるようになり，これによっ
て，Ｔｉ膜を窒化する工程以後シャワーヘッド及びチャ
ンバーの内壁等から窒化Ｔｉ膜が剥離しにくくなり，半
導体基板上に付着するパーティクル数を低減させること
が可能になる。
窒化方法によれば，チャンバー内のプラズマ濃度を希釈
するＡｒ気体とＨ２とＮＨ３との混合気体を異なる穴に
することにより，チャンバー内のプラズマ濃度を所望の
濃度にすることが容易にできるようになり，これによっ
て，Ｔｉ膜を窒化する工程以後シャワーヘッド及びチャ
ンバーの内壁等から窒化Ｔｉ膜が剥離しにくくなり，半
導体基板上に付着するパーティクル数を低減させること
が可能になる。
【００１６】本出願第４の発明は，本出願第１〜本出願
第３の発明のチタン膜窒化方法において，前記プラズマ
窒化法が，高周波電力を用いるプラズマ窒化法によりＴ
ｉ膜を窒化することを特徴とする。また，本出願第５の
発明は，本出願第１〜本出願第４の発明のチタン膜窒化
方法において，前記プラズマ窒化法が，平行平板ＣＶＤ
装置で行われることを特徴とする。
第３の発明のチタン膜窒化方法において，前記プラズマ
窒化法が，高周波電力を用いるプラズマ窒化法によりＴ
ｉ膜を窒化することを特徴とする。また，本出願第５の
発明は，本出願第１〜本出願第４の発明のチタン膜窒化
方法において，前記プラズマ窒化法が，平行平板ＣＶＤ
装置で行われることを特徴とする。
【００１７】したがって，本出願第４の発明又は本出願
第５の発明のチタン膜窒化方法によれば，高周波電力に
より，十分にプラズマ化したプラズマ気体をチャンバー
内に発生させることができる。
第５の発明のチタン膜窒化方法によれば，高周波電力に
より，十分にプラズマ化したプラズマ気体をチャンバー
内に発生させることができる。
【００１８】本出願第６の発明の半導体装置は，チャン
バー内に半導体基板を設置し，ＴｉＣｌ４気体を導入し
プラズマＣＶＤ法によりその半導体基板上にＴｉ膜を堆
積し，次いでチャンバー内に実質的にＨ２気体とＮＨ３
気体とＡｒ気体のみを導入しプラズマ窒化法により，Ｔ
ｉ膜を窒化する工程を有して得られる半導体装置であっ
て，窒化Ｔｉ膜が含有する塩素量が１０２１ａｔｏｍｓ
／ｃｍ３以下であることを特徴とする。
バー内に半導体基板を設置し，ＴｉＣｌ４気体を導入し
プラズマＣＶＤ法によりその半導体基板上にＴｉ膜を堆
積し，次いでチャンバー内に実質的にＨ２気体とＮＨ３
気体とＡｒ気体のみを導入しプラズマ窒化法により，Ｔ
ｉ膜を窒化する工程を有して得られる半導体装置であっ
て，窒化Ｔｉ膜が含有する塩素量が１０２１ａｔｏｍｓ
／ｃｍ３以下であることを特徴とする。
【００１９】したがって，本出願第６の発明の半導体装
置は，Ｔｉ膜を窒化している時に，プラズマ状態のＨ２
が窒化されつつあるＴｉ膜に作用することにより，窒化
Ｔｉ膜をチャンバーの内壁やシャワーヘッド等から剥離
させやすくする塩素を窒化Ｔｉ膜から排出し，窒化Ｔｉ
膜が含有する塩素量を１０２１ａｔｏｍｓ／ｃｍ３以下
の状態として得られる。これによって，Ｔｉ膜を窒化す
る工程以後シャワーヘッド及びチャンバーの内壁等から
窒化Ｔｉ膜が剥離しにくくなり，半導体基板上に付着す
るパーティクル数を低減させることが可能になる。ま
た，パーティクルによるエッチング残りが減少し，配線
の加工によるショートの発生を低減することができ，配
線の接続不良もほとんど発生しないようにすることが可
能になる。したがって，半導体装置製品の歩留まり，製
品の信頼性が向上する半導体装置を提供することが可能
になる。
置は，Ｔｉ膜を窒化している時に，プラズマ状態のＨ２
が窒化されつつあるＴｉ膜に作用することにより，窒化
Ｔｉ膜をチャンバーの内壁やシャワーヘッド等から剥離
させやすくする塩素を窒化Ｔｉ膜から排出し，窒化Ｔｉ
膜が含有する塩素量を１０２１ａｔｏｍｓ／ｃｍ３以下
の状態として得られる。これによって，Ｔｉ膜を窒化す
る工程以後シャワーヘッド及びチャンバーの内壁等から
窒化Ｔｉ膜が剥離しにくくなり，半導体基板上に付着す
るパーティクル数を低減させることが可能になる。ま
た，パーティクルによるエッチング残りが減少し，配線
の加工によるショートの発生を低減することができ，配
線の接続不良もほとんど発生しないようにすることが可
能になる。したがって，半導体装置製品の歩留まり，製
品の信頼性が向上する半導体装置を提供することが可能
になる。
【００２０】
【発明の実施の形態】本発明における実施の形態のチタ
ン膜窒化方法及び半導体装置を図１〜図４を参照して説
明する。本実施の形態に係るチタン膜窒化方法で用いる
プラズマＣＶＤ装置は，チャンバー内１上面に上部電極
兼ガス供給部２を設け，上部電極兼ガス供給部２に高周
波電力７を供給する電送線が接続される。上部電極兼ガ
ス供給部２には，ガスラインＡ（８）とガスラインＢ
（９）が接続され，このガスラインＡ（８）とガスライ
ンＢ（９）を介して，外部からチャンバー１内に混合気
体が供給される。チャンバー１内にガスラインＡ，Ｂ
（８，９）を介して気体を供給するガスラインＡ，Ｂ
（８，９）の端部には，シャワーヘッド１０が設置され
ている。シャワーヘッド１０の下には，アース６された
抵抗加熱ヒーター４が設置されており，その抵抗加熱ヒ
ーター４上にＴｉ膜を堆積しそのＴｉ膜を窒化される半
導体基板３が設置される。また，チャンバー１の底面又
は側面等には，チャンバー内の気体を排出する排気ライ
ン５が接続されている。（図１（Ａ）） また，上部電極及びガス供給部２に設置されているシャ
ワーヘッド１０には，ガスラインＡ（８）とガスライン
Ｂ（９）を介してチャンバー１内に供給される気体が混
合されやすいようにするため，ガスラインＡ（８）のガ
ス供給孔とガスラインＢ（９）のガス供給孔とのシャワ
ーヘッド１０上にそれぞれ配置される位置が面上均一な
るよう交互にガスラインＡ（８）のガス供給孔とガスラ
インＢ（９）のガス供給孔とが設置されている（図１
（Ｂ））。
ン膜窒化方法及び半導体装置を図１〜図４を参照して説
明する。本実施の形態に係るチタン膜窒化方法で用いる
プラズマＣＶＤ装置は，チャンバー内１上面に上部電極
兼ガス供給部２を設け，上部電極兼ガス供給部２に高周
波電力７を供給する電送線が接続される。上部電極兼ガ
ス供給部２には，ガスラインＡ（８）とガスラインＢ
（９）が接続され，このガスラインＡ（８）とガスライ
ンＢ（９）を介して，外部からチャンバー１内に混合気
体が供給される。チャンバー１内にガスラインＡ，Ｂ
（８，９）を介して気体を供給するガスラインＡ，Ｂ
（８，９）の端部には，シャワーヘッド１０が設置され
ている。シャワーヘッド１０の下には，アース６された
抵抗加熱ヒーター４が設置されており，その抵抗加熱ヒ
ーター４上にＴｉ膜を堆積しそのＴｉ膜を窒化される半
導体基板３が設置される。また，チャンバー１の底面又
は側面等には，チャンバー内の気体を排出する排気ライ
ン５が接続されている。（図１（Ａ）） また，上部電極及びガス供給部２に設置されているシャ
ワーヘッド１０には，ガスラインＡ（８）とガスライン
Ｂ（９）を介してチャンバー１内に供給される気体が混
合されやすいようにするため，ガスラインＡ（８）のガ
ス供給孔とガスラインＢ（９）のガス供給孔とのシャワ
ーヘッド１０上にそれぞれ配置される位置が面上均一な
るよう交互にガスラインＡ（８）のガス供給孔とガスラ
インＢ（９）のガス供給孔とが設置されている（図１
（Ｂ））。
【００２１】つぎに，半導体基板３上にＴｉ膜を堆積
し，そのＴｉ膜を窒化する方法を，図１と図４を参照し
て説明する。まず，半導体基板３上にＴｉ膜を堆積す
る。この半導体基板３にＴｉ膜を堆積する方法は，従来
の技術と同様である。すなわち，ガスラインＡ（８）に
ＴｉＣｌ４とＡｒの混合気体を供給し，ガスラインＢ
（９）にＨ２気体を供給し，チャンバー１内にこれらの
混合気体を導入する。さらに，上部電極及びガス供給部
２に高周波電力７を供給し，チャンバー１内に導入され
た混合気体をプラズマ状態にする。これによって，半導
体基板３には，Ｔｉ膜が堆積する（図４（Ａ））。ま
た，シャワーヘッド１０にも半導体基板３と同様にＴｉ
膜が堆積する（図４（Ｂ））。他に，チャンバー１内壁
等にもこれら半導体基板３，シャワーヘッド１０と同様
にＴｉ膜が堆積する。
し，そのＴｉ膜を窒化する方法を，図１と図４を参照し
て説明する。まず，半導体基板３上にＴｉ膜を堆積す
る。この半導体基板３にＴｉ膜を堆積する方法は，従来
の技術と同様である。すなわち，ガスラインＡ（８）に
ＴｉＣｌ４とＡｒの混合気体を供給し，ガスラインＢ
（９）にＨ２気体を供給し，チャンバー１内にこれらの
混合気体を導入する。さらに，上部電極及びガス供給部
２に高周波電力７を供給し，チャンバー１内に導入され
た混合気体をプラズマ状態にする。これによって，半導
体基板３には，Ｔｉ膜が堆積する（図４（Ａ））。ま
た，シャワーヘッド１０にも半導体基板３と同様にＴｉ
膜が堆積する（図４（Ｂ））。他に，チャンバー１内壁
等にもこれら半導体基板３，シャワーヘッド１０と同様
にＴｉ膜が堆積する。
【００２２】つぎにＴｉ膜を堆積したチャンバー１と同
一チャンバー１内で，半導体基板３上に堆積したＴｉ膜
を窒化する。ガスラインＡ（８）には，Ａｒ気体を供給
し，ガスラインＢ（９）には，Ｈ２とＮＨ３との混合気
体を供給し，それによりチャンバー１内にこれらの混合
気体を導入する。ガスラインＢ（９）の混合気体の成分
をＨ２としたことにより，Ｔｉ膜を窒化する過程で，Ｔ
ｉ膜を窒化し過ぎることなく，Ｔｉ膜堆積工程でＴｉ膜
に含まれる塩素を窒化Ｔｉ膜から排出することができ
る。これによって，Ｔｉ膜を窒化する工程以後シャワー
ヘッド及びチャンバーの内壁等から窒化Ｔｉ膜が剥離し
にくくなり，半導体基板上に付着するパーティクル数を
低減させることが可能になる。つぎに，上部電極及びガ
ス供給部２にに高周波電力７を供給し，チャンバー１内
に導入された混合気体をプラズマ状態にする。これによ
って，Ｈ２とＮＨ３との混合気体に含まれる窒素原子に
より，半導体基板３上に堆積したＴｉ膜が窒化される
（図１（Ａ））。また，シャワーヘッド１０にも半導体
基板３と同様に堆積したＴｉ膜が窒化される（図１
（Ｂ））。他に，チャンバー１内壁等にもこれら半導体
基板３，シャワーヘッド１０と同様に堆積したＴｉ膜が
窒化される。
一チャンバー１内で，半導体基板３上に堆積したＴｉ膜
を窒化する。ガスラインＡ（８）には，Ａｒ気体を供給
し，ガスラインＢ（９）には，Ｈ２とＮＨ３との混合気
体を供給し，それによりチャンバー１内にこれらの混合
気体を導入する。ガスラインＢ（９）の混合気体の成分
をＨ２としたことにより，Ｔｉ膜を窒化する過程で，Ｔ
ｉ膜を窒化し過ぎることなく，Ｔｉ膜堆積工程でＴｉ膜
に含まれる塩素を窒化Ｔｉ膜から排出することができ
る。これによって，Ｔｉ膜を窒化する工程以後シャワー
ヘッド及びチャンバーの内壁等から窒化Ｔｉ膜が剥離し
にくくなり，半導体基板上に付着するパーティクル数を
低減させることが可能になる。つぎに，上部電極及びガ
ス供給部２にに高周波電力７を供給し，チャンバー１内
に導入された混合気体をプラズマ状態にする。これによ
って，Ｈ２とＮＨ３との混合気体に含まれる窒素原子に
より，半導体基板３上に堆積したＴｉ膜が窒化される
（図１（Ａ））。また，シャワーヘッド１０にも半導体
基板３と同様に堆積したＴｉ膜が窒化される（図１
（Ｂ））。他に，チャンバー１内壁等にもこれら半導体
基板３，シャワーヘッド１０と同様に堆積したＴｉ膜が
窒化される。
【００２３】
【実施例】つぎに本発明の実施例のチタン膜窒化方法
と，比較例として従来のＮ２気体とＮＨ３気体とＡｒ気
体とを半導体基板が設置してあるチャンバー内に導入
し，プラズマ窒化法を用いて，Ｔｉ膜を窒化する方法
と，のチャンバー１内のパーティクル数を図２を参照し
て比較する。図２に示されるように半導体基板３をチャ
ンバー１内に設置する前にチャンバー１内の雰囲気調整
をするプリコート後では，チャンバー１内に発生するパ
ーティクル数が，本実施例では２０個以下になる。ここ
に，具体的なプリコート処理としては，半導体基板２が
ない状態で半導体基板３６枚分を処理する相当のチタン
膜堆積とチタン膜窒化を行う。また，半導体基板２を２
５枚分チタン膜堆積とチタン膜窒化処理を行った後で
も，本実施例ではチャンバー１内に発生するパーティク
ル数が２０個以下になる。更に，半導体基板２を５００
枚分チタン膜堆積とチタン膜窒化処理を行った後でさ
え，本実施例ではチャンバー１内に発生するパーティク
ル数を５０以下に抑えることが可能となる。これに対
し，比較例のＮ２気体とＮＨ３気体とＡｒ気体とを半導
体基板が設置してあるチャンバー内に導入し，プラズマ
窒化法を用いて，Ｔｉ膜を窒化する方法では，半導体基
板３をチャンバー１内に設置する前にチャンバー１内の
雰囲気調整をするプリコート後で，チャンバー１内に発
生したパーティクル数は，１０００個以上である。ま
た，半導体基板２を２５枚分チタン膜堆積とチタン膜窒
化処理を行った後でも，比較例では，チャンバー１内に
発生するパーティクル数は，１０００個以上である。以
上の実施例及びこれに対する比較例からも明らかである
ように，本発明のチタン膜窒化方法を用いてチタン膜を
窒化すれば，従来のＮ２気体とＮＨ３気体とＡｒ気体と
を半導体基板が設置してあるチャンバー内に導入し，プ
ラズマ窒化法を用いて，Ｔｉ膜を窒化する方法を採用し
てチタン膜を窒化する場合に対し，チャンバー１内に発
生するパーティクル数を最大で５０分の１に低減するこ
とが可能なる。このように，本発明のチタン膜窒化処理
を行うことによってチャンバー１内のパーティクル発生
数を低く抑えることができるのは，以下の理由によると
認められる。すなわち，本実施例では，窒化過程のＴｉ
膜が，水素を吸収することにより，窒化Ｔｉ膜のストレ
スが下がり，窒化Ｔｉ膜がシャワーヘッド１０やチャン
バー１内から剥離しにくくなり，また，ガスラインＢ
（９）に供給する混合気体をＨ ２とＮＨ３として，水素
原子に対する窒素原子数を従来の方法より減らしたこと
により，半導体基板３に堆積させる窒化Ｔｉ膜として適
度な窒化強度を得ることができ，窒化Ｔｉ膜が剥離しに
くくなる。
と，比較例として従来のＮ２気体とＮＨ３気体とＡｒ気
体とを半導体基板が設置してあるチャンバー内に導入
し，プラズマ窒化法を用いて，Ｔｉ膜を窒化する方法
と，のチャンバー１内のパーティクル数を図２を参照し
て比較する。図２に示されるように半導体基板３をチャ
ンバー１内に設置する前にチャンバー１内の雰囲気調整
をするプリコート後では，チャンバー１内に発生するパ
ーティクル数が，本実施例では２０個以下になる。ここ
に，具体的なプリコート処理としては，半導体基板２が
ない状態で半導体基板３６枚分を処理する相当のチタン
膜堆積とチタン膜窒化を行う。また，半導体基板２を２
５枚分チタン膜堆積とチタン膜窒化処理を行った後で
も，本実施例ではチャンバー１内に発生するパーティク
ル数が２０個以下になる。更に，半導体基板２を５００
枚分チタン膜堆積とチタン膜窒化処理を行った後でさ
え，本実施例ではチャンバー１内に発生するパーティク
ル数を５０以下に抑えることが可能となる。これに対
し，比較例のＮ２気体とＮＨ３気体とＡｒ気体とを半導
体基板が設置してあるチャンバー内に導入し，プラズマ
窒化法を用いて，Ｔｉ膜を窒化する方法では，半導体基
板３をチャンバー１内に設置する前にチャンバー１内の
雰囲気調整をするプリコート後で，チャンバー１内に発
生したパーティクル数は，１０００個以上である。ま
た，半導体基板２を２５枚分チタン膜堆積とチタン膜窒
化処理を行った後でも，比較例では，チャンバー１内に
発生するパーティクル数は，１０００個以上である。以
上の実施例及びこれに対する比較例からも明らかである
ように，本発明のチタン膜窒化方法を用いてチタン膜を
窒化すれば，従来のＮ２気体とＮＨ３気体とＡｒ気体と
を半導体基板が設置してあるチャンバー内に導入し，プ
ラズマ窒化法を用いて，Ｔｉ膜を窒化する方法を採用し
てチタン膜を窒化する場合に対し，チャンバー１内に発
生するパーティクル数を最大で５０分の１に低減するこ
とが可能なる。このように，本発明のチタン膜窒化処理
を行うことによってチャンバー１内のパーティクル発生
数を低く抑えることができるのは，以下の理由によると
認められる。すなわち，本実施例では，窒化過程のＴｉ
膜が，水素を吸収することにより，窒化Ｔｉ膜のストレ
スが下がり，窒化Ｔｉ膜がシャワーヘッド１０やチャン
バー１内から剥離しにくくなり，また，ガスラインＢ
（９）に供給する混合気体をＨ ２とＮＨ３として，水素
原子に対する窒素原子数を従来の方法より減らしたこと
により，半導体基板３に堆積させる窒化Ｔｉ膜として適
度な窒化強度を得ることができ，窒化Ｔｉ膜が剥離しに
くくなる。
【００２４】以上のように，チャンバー内に半導体基板
を設置し，ＴｉＣｌ４気体を導入しプラズマＣＶＤ法に
よりその半導体基板上にＴｉ膜を堆積し，次いでチャン
バー内に実質的にＨ２気体とＮＨ３気体とＡｒ気体のみ
を導入しプラズマ窒化法により，Ｔｉ膜を窒化する工程
を有して得られる半導体装置であって，窒化Ｔｉ膜が含
有する塩素量が１０２１ａｔｏｍｓ／ｃｍ３以下である
ことにより，Ｔｉ膜を堆積する際に，Ｔｉ膜に混入する
塩素を水素が排出して，ＮＨ３気体がプラズマ状態にな
ることによりＴｉ膜を窒化することができ，Ｔｉ膜を窒
化する工程以後シャワーヘッド及びチャンバーの内壁等
から窒化Ｔｉ膜が剥離しにくくなり，これによって，半
導体基板上に付着するパーティクル数を低減させること
が可能になる。また，パーティクルによるエッチング残
りが減少し，配線の加工によるショートの発生を低減す
ることができ，配線の接続不良もほとんど発生しないよ
うにすることが可能になる。したがって，半導体装置製
品の歩留まり，製品の信頼性が向上する半導体装置を提
供することが可能になる。
を設置し，ＴｉＣｌ４気体を導入しプラズマＣＶＤ法に
よりその半導体基板上にＴｉ膜を堆積し，次いでチャン
バー内に実質的にＨ２気体とＮＨ３気体とＡｒ気体のみ
を導入しプラズマ窒化法により，Ｔｉ膜を窒化する工程
を有して得られる半導体装置であって，窒化Ｔｉ膜が含
有する塩素量が１０２１ａｔｏｍｓ／ｃｍ３以下である
ことにより，Ｔｉ膜を堆積する際に，Ｔｉ膜に混入する
塩素を水素が排出して，ＮＨ３気体がプラズマ状態にな
ることによりＴｉ膜を窒化することができ，Ｔｉ膜を窒
化する工程以後シャワーヘッド及びチャンバーの内壁等
から窒化Ｔｉ膜が剥離しにくくなり，これによって，半
導体基板上に付着するパーティクル数を低減させること
が可能になる。また，パーティクルによるエッチング残
りが減少し，配線の加工によるショートの発生を低減す
ることができ，配線の接続不良もほとんど発生しないよ
うにすることが可能になる。したがって，半導体装置製
品の歩留まり，製品の信頼性が向上する半導体装置を提
供することが可能になる。
【図１】 本発明における実施の形態のチタン膜窒化方
法及び半導体装置のチタン膜窒化工程を示す模式図であ
る。 （Ａ） ＣＶＤチャンバーの断面模式図である。 （Ｂ） 上部電極表面の拡大図である。
法及び半導体装置のチタン膜窒化工程を示す模式図であ
る。 （Ａ） ＣＶＤチャンバーの断面模式図である。 （Ｂ） 上部電極表面の拡大図である。
【図２】 本発明における実施例のチタン膜窒化方法及
び半導体装置のパーティクル数と比較例のパーティクル
数とを示した図である。
び半導体装置のパーティクル数と比較例のパーティクル
数とを示した図である。
【図３】 本発明における実施の形態のチタン膜堆積及
びチタン膜窒化を行う装置を示す模式図である。 （Ａ） ＣＶＤチャンバーの断面模式図である。 （Ｂ） 上部電極表面の拡大図である。
びチタン膜窒化を行う装置を示す模式図である。 （Ａ） ＣＶＤチャンバーの断面模式図である。 （Ｂ） 上部電極表面の拡大図である。
【図４】 本発明における実施の形態のチタン膜窒化方
法及び半導体装置のチタン膜堆積工程を示す模式図であ
る。 （Ａ） ＣＶＤチャンバーの断面模式図である。 （Ｂ） 上部電極表面の拡大図である。
法及び半導体装置のチタン膜堆積工程を示す模式図であ
る。 （Ａ） ＣＶＤチャンバーの断面模式図である。 （Ｂ） 上部電極表面の拡大図である。
１ チャンバー ２ 上部電極兼ガス供給部 ３ 半導体基板 ４ 抵抗加熱ヒーター ５ 排気ライン ６ アース ７ 高周波電力 ８ ガスラインＡ ９ ガスラインＢ １０ シャワーヘッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｍ Ｆターム(参考） 4K029 AA06 AA24 BA17 BA60 CA04 CA13 DD02 4K030 AA03 AA16 BA18 CA04 CA12 EA03 FA03 KA20 4M104 BB30 DD44 DD45 DD86 5F033 HH33 PP04 PP12 QQ90 QQ98 WW04 XX00
Claims (6)
- 【請求項１】 チャンバー内に半導体基板を設置し，そ
の半導体基板上にＴｉ膜を堆積し，次いでチャンバー内
に実質的にＨ２気体とＮＨ３気体とＡｒ気体のみを導入
しプラズマ窒化法により，Ｔｉ膜を窒化することを特徴
とするチタン膜窒化方法。 - 【請求項２】 前記Ｈ２気体と前記ＮＨ３気体とが，混
合気体としてチャンバー内に導入されることを特徴とす
る請求項１に記載のチタン膜窒化方法。 - 【請求項３】 前記Ｈ２と前記ＮＨ３との混合気体をチ
ャンバー内のシャワーヘッドの所定の穴から導入し，こ
の所定の穴とは異なる穴からＡｒ気体を前記チャンバー
内に導入することを特徴とする請求項１又は請求項２に
記載のチタン膜窒化方法。 - 【請求項４】 前記プラズマ窒化法が，高周波電力を用
いるプラズマ窒化法によりＴｉ膜を窒化することを特徴
とする請求項１〜請求項３のいずれか一に記載のチタン
膜窒化方法。 - 【請求項５】 前記プラズマ窒化法が，平行平板ＣＶＤ
（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ：化学的気相成長）装置で行われることを特徴とする
請求項１〜請求項４のいずれか一に記載のチタン膜窒化
方法。 - 【請求項６】 チャンバー内に半導体基板を設置し，Ｔ
ｉＣｌ４気体を導入しプラズマＣＶＤ法によりその半導
体基板上にＴｉ膜を堆積し，次いでチャンバー内に実質
的にＨ２気体とＮＨ３気体とＡｒ気体のみを導入しプラ
ズマ窒化法により，Ｔｉ膜を窒化する工程を有して得ら
れる半導体装置であって，窒化Ｔｉ膜が含有する塩素量
が１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴と
する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08540799A JP3292171B2 (ja) | 1999-03-29 | 1999-03-29 | 半導体装置の製造方法 |
| KR1020000015759A KR20000076981A (ko) | 1999-03-29 | 2000-03-28 | 파티클의 발생을 저감할 수 있는 티타늄막의 질화방법 및배선불량이 없는 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08540799A JP3292171B2 (ja) | 1999-03-29 | 1999-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277459A true JP2000277459A (ja) | 2000-10-06 |
| JP3292171B2 JP3292171B2 (ja) | 2002-06-17 |
Family
ID=13857954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08540799A Expired - Fee Related JP3292171B2 (ja) | 1999-03-29 | 1999-03-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3292171B2 (ja) |
| KR (1) | KR20000076981A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003018868A1 (en) * | 2001-08-24 | 2003-03-06 | Tokyo Electron Limited | Film forming method |
| WO2004067799A1 (ja) * | 2003-01-31 | 2004-08-12 | Tokyo Electron Limited | 半導体処理用の載置台装置、成膜装置、及び成膜方法 |
| WO2007069599A1 (ja) * | 2005-12-12 | 2007-06-21 | Tokyo Electron Limited | 成膜装置のプリコート方法 |
| US7276444B2 (en) | 2004-06-02 | 2007-10-02 | Nec Electronics Corporation | Method for processing interior of vapor phase deposition apparatus, method for depositing thin film and method for manufacturing semiconductor device |
| JP2009057638A (ja) * | 2003-01-31 | 2009-03-19 | Tokyo Electron Ltd | 処理方法 |
| US7511814B2 (en) | 1999-06-15 | 2009-03-31 | Tokyo Electron Limited | Particle-measuring system and particle-measuring method |
| JP2009260377A (ja) * | 2001-12-25 | 2009-11-05 | Tokyo Electron Ltd | 成膜方法及び処理装置 |
| JP2012251212A (ja) * | 2011-06-03 | 2012-12-20 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
| WO2022066419A1 (en) * | 2020-09-24 | 2022-03-31 | Applied Materials, Inc. | Nitride capping of titanium material to improve barrier properties |
| WO2024135366A1 (ja) * | 2022-12-20 | 2024-06-27 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| TWI913315B (zh) | 2020-09-24 | 2026-02-01 | 美商應用材料股份有限公司 | 形成氮化物覆蓋層的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3221025B2 (ja) * | 1991-12-19 | 2001-10-22 | ソニー株式会社 | プラズマプロセス装置 |
| US5334264A (en) * | 1992-06-30 | 1994-08-02 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | Titanium plasma nitriding intensified by thermionic emission source |
| JPH10223563A (ja) * | 1997-02-07 | 1998-08-21 | Nec Corp | 半導体装置の製造方法 |
| KR100268804B1 (ko) * | 1997-06-30 | 2000-11-01 | 김영환 | 반도체소자의 금속배선 형성방법 |
-
1999
- 1999-03-29 JP JP08540799A patent/JP3292171B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-28 KR KR1020000015759A patent/KR20000076981A/ko not_active Ceased
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7894059B2 (en) | 1999-06-15 | 2011-02-22 | Tokyo Electron Limited | Film formation processing apparatus and method for determining an end-point of a cleaning process |
| US8100147B2 (en) | 1999-06-15 | 2012-01-24 | Tokyo Electron Limited | Particle-measuring system and particle-measuring method |
| US7931945B2 (en) * | 1999-06-15 | 2011-04-26 | Tokyo Electron Limited | Film forming method |
| US7511814B2 (en) | 1999-06-15 | 2009-03-31 | Tokyo Electron Limited | Particle-measuring system and particle-measuring method |
| US7667840B2 (en) | 1999-06-15 | 2010-02-23 | Tokyo Electron Limited | Particle-measuring system and particle-measuring method |
| WO2003018868A1 (en) * | 2001-08-24 | 2003-03-06 | Tokyo Electron Limited | Film forming method |
| JP2009260377A (ja) * | 2001-12-25 | 2009-11-05 | Tokyo Electron Ltd | 成膜方法及び処理装置 |
| WO2004067799A1 (ja) * | 2003-01-31 | 2004-08-12 | Tokyo Electron Limited | 半導体処理用の載置台装置、成膜装置、及び成膜方法 |
| JP2009057638A (ja) * | 2003-01-31 | 2009-03-19 | Tokyo Electron Ltd | 処理方法 |
| US7439181B2 (en) | 2004-06-02 | 2008-10-21 | Nec Electronics Corporation | Method for processing interior of vapor phase deposition apparatus, method for depositing thin film and method for manufacturing semiconductor device |
| US7276444B2 (en) | 2004-06-02 | 2007-10-02 | Nec Electronics Corporation | Method for processing interior of vapor phase deposition apparatus, method for depositing thin film and method for manufacturing semiconductor device |
| WO2007069599A1 (ja) * | 2005-12-12 | 2007-06-21 | Tokyo Electron Limited | 成膜装置のプリコート方法 |
| JP2012251212A (ja) * | 2011-06-03 | 2012-12-20 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法および基板処理装置 |
| WO2022066419A1 (en) * | 2020-09-24 | 2022-03-31 | Applied Materials, Inc. | Nitride capping of titanium material to improve barrier properties |
| US11664229B2 (en) | 2020-09-24 | 2023-05-30 | Applied Materials, Inc. | Nitride capping of titanium material to improve barrier properties |
| TWI913315B (zh) | 2020-09-24 | 2026-02-01 | 美商應用材料股份有限公司 | 形成氮化物覆蓋層的方法 |
| WO2024135366A1 (ja) * | 2022-12-20 | 2024-06-27 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3292171B2 (ja) | 2002-06-17 |
| KR20000076981A (ko) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3942672B2 (ja) | 基板処理方法および基板処理装置 | |
| US5926737A (en) | Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing | |
| US6700202B2 (en) | Semiconductor device having reduced oxidation interface | |
| CN100519832C (zh) | 成膜方法 | |
| US7484513B2 (en) | Method of forming titanium film by CVD | |
| KR0132375B1 (ko) | 박막형성방법 | |
| KR100354797B1 (ko) | 피처리체의표면에티탄막및배리어금속막을적층하여형성하는방법 | |
| EP0493002B1 (en) | Process for forming deposition film | |
| KR20010053027A (ko) | ＩＣ 제조에서의 ＰＥＣＶＤ－Ｔｉ 및 ＣＶＤ－ＴｉＮ필름의 단일 챔버 처리 방법 | |
| US20090071404A1 (en) | Method of forming titanium film by CVD | |
| JP4570704B2 (ja) | バリア膜製造方法 | |
| JP2001523043A (ja) | ＰＥ−ＣＶＤ−Ｔｉとインサイチュウプラズマ窒化を使用した、タングステンプラグ技術における窒化チタン膜堆積の排除 | |
| JPH08176823A (ja) | 高融点金属薄膜の成膜方法 | |
| KR20040044525A (ko) | 성막방법 | |
| JP2000277459A (ja) | チタン膜窒化方法及び半導体装置 | |
| JP3636866B2 (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| KR100510473B1 (ko) | 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법 | |
| JPH1197386A (ja) | 成膜方法および半導体装置の製造方法 | |
| KR20100015932A (ko) | Ｔｉ막의 성막 방법 | |
| US6174795B1 (en) | Method for preventing tungsten contact plug loss after a backside pressure fault | |
| CN100490092C (zh) | 选择性W-CVD法及Cu多层布线制作法 | |
| JPH08186173A (ja) | 半導体装置の製造方法 | |
| JP2657488B2 (ja) | 金属薄膜形成方法 | |
| US20080199601A1 (en) | Method for Forming Tantalum Nitride Film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |