JP2000277563A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000277563A
JP2000277563A JP11080823A JP8082399A JP2000277563A JP 2000277563 A JP2000277563 A JP 2000277563A JP 11080823 A JP11080823 A JP 11080823A JP 8082399 A JP8082399 A JP 8082399A JP 2000277563 A JP2000277563 A JP 2000277563A
Authority
JP
Japan
Prior art keywords
inner lead
pellet
emitter
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11080823A
Other languages
English (en)
Inventor
Naoki Fujita
直樹 藤田
Fujihiko Inomata
藤彦 猪又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP11080823A priority Critical patent/JP2000277563A/ja
Publication of JP2000277563A publication Critical patent/JP2000277563A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 パッケージを薄型化する。 【解決手段】 FLPトランジスタはペレット10と、
3本のインナリード37、38、39と、ペレット10
およびインナリード群を樹脂封止した樹脂封止体49と
を備えている。ペレット10のコレクタ用電極パッド1
1、ベース用電極パッド12、エミッタ用電極パッド1
3はコレクタ用インナリード37にバンプから形成され
た接続端子44、45、46によってフェイスダウンボ
ンディングされている。ベース用電極パッド12、エミ
ッタ用電極パッド13は金膜42、43に一端がボンデ
ィングされたワイヤ47、48によってベース用インナ
リード37、エミッタ用インナリード38に電気的に接
続されている。 【効果】 ワイヤはペレットの上ではなくインナリード
の上同士に橋絡された状態になるため、ワイヤのフープ
高さを維持しつつワイヤの全高を低くでき、パッケージ
を薄型化できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、特
に、電子回路要素が作り込まれた半導体ペレットのイン
ナリードとの接続技術に関し、例えば、表面実装形の樹
脂封止パッケージを備えたトランジスタに利用して有効
なものに関する。
【0002】
【従来の技術】表面実装が可能なトランジスタのパッケ
ージとして、フラット・リード・パッケージ(以下、F
LPという。)がある。すなわち、FLPを備えたトラ
ンジスタは、トランジスタ素子を作り込まれた半導体ペ
レットが中央のインナリードにフェイスアップにボンデ
ィングされており、半導体ペレットのベース電極および
エミッタ電極が両脇のインナリードにワイヤボンディン
グによって電気的に接続されており、各インナリードに
それぞれ連結されたアウタリードの下面が半導体ペレッ
ト、インナリード群およびワイヤ群を樹脂封止した樹脂
封止体の下面に一致して露出されている。
【0003】
【発明が解決しようとする課題】携帯電話や携帯形電子
端末等の進展に伴って、半導体集積回路装置(IC)の
パッケージに限らず、ディスクリート製品のパッケージ
の薄型化小型化が要求されており、前記したトランジス
タのFLPも例外ではない。しかしながら、前記したF
LPにおいては、半導体ペレットの電極とインナリード
との間に橋絡されるワイヤのフープ高さによって短距離
化、低フープ化が技術的に制約されるため、パッケージ
の薄型化に限界がある。
【0004】本発明の目的は、ワイヤのフープ高さによ
る制約を解消することができる半導体装置を提供するこ
とにある。
【0005】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0006】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0007】すなわち、電子回路要素が作り込まれた半
導体ペレットがインナリードにフェイスダウンにボンデ
ィングされており、前記半導体ペレットの電極が前記イ
ンナリードと他のインナリードとの間に橋絡されたワイ
ヤによって電気的に接続されていることを特徴とする。
【0008】前記した手段によれば、ワイヤが半導体ペ
レットの上ではなくインナリードの上同士に橋絡されて
いるため、ワイヤのフープ高さを維持しつつワイヤの全
高(インナリードからフープ頂点までの高さ)を低くす
ることができる。したがって、パッケージを薄型化する
ことができる。
【0009】
【発明の実施の形態】図1は本発明の一実施形態である
トランジスタを示しており、(a)は平面断面図、
(b)は(a)のb−b線に沿う側面断面図、(c)は
(a)のc−c線に沿う正面断面図である。図2は本発
明の他の実施形態であるトランジスタの製造方法におけ
るペレットボンディング工程前を示す斜視図である。図
3は同じくワイヤボンディング後を示す斜視図である。
【0010】本実施形態に係るFLPを備えたトランジ
スタ(以下、トランジスタという)は、バイポーラトラ
ンジスタ素子が作り込まれ小形の平板形状に形成された
半導体ペレット(以下、ペレットという。)10と、ト
ランジスタを電気的に外部に引き出すための3本のイン
ナリード37、38、39と、ペレット10およびイン
ナリード群を樹脂封止した樹脂封止体49とを備えてい
る。ペレット10はコレクタ用インナリード37におい
て、アクティブ・エリア側主面(以下、上面とする。)
のコレクタ用電極パッド11、ベース用電極パッド1
2、エミッタ用電極パッド13にバンプから形成された
接続端子44、45、46によってフェイスダウンボン
ディングされ、ベース用電極パッド12、エミッタ用電
極パッド13は金膜42、43にボンディングされたワ
イヤ47、48を介してベース用インナリード38、エ
ミッタ用インナリード39に電気的に接続されている。
【0011】以下、本発明の一実施形態であるトランジ
スタの製造方法を説明する。この説明により、前記トラ
ンジスタ1についての構成の詳細が明らかにされる。
【0012】このトランジスタの製造方法においては、
図2に示されているペレット10および多連リードフレ
ーム30が使用される。ペレット10は半導体装置の製
造工程における所謂前工程においてウエハ状態にてバイ
ポーラトランジスタ素子を適宜作り込まれた後に、小さ
い正方形の薄板形状に分断(ダイシング)されることに
より製作されたものである。ペレット10のアクティブ
・エリア側主面にはコレクタ用電極パッド11、ベース
用電極パッド12およびエミッタ用電極パッド13が形
成され、コレクタ用電極パッド11、ベース用電極パッ
ド12およびエミッタ用電極パッド13にはコレクタ用
バンプ14、ベース用バンプ15およびエミッタ用バン
プ16がそれぞれ突設されている。これらバンプ14、
15、16は金(Au)からなるスタッドバンプによっ
てそれぞれ形成されている。すなわち、ネイルヘッド式
ワイヤボンディング装置によってバンプに金線の先端の
ボールが第一ボンディングされた後に、ボールが金線と
の付け根において引き千切られてスタッドバンプは形成
される。
【0013】図2に示されている多連リードフレーム3
0は、銅合金等の導電性が良好な材料からなる薄板が用
いられて打抜きプレス加工により一体成形されている。
多連リードフレーム30は単位リードフレーム31が一
方向に一列に並べられて形成されている。但し、以下の
説明および図面では一単位のみが示されている。単位リ
ードフレーム31は外枠32を一対備えており、両外枠
32、32は所定の間隔で平行になるように配されて一
連にそれぞれ延設されている。隣合う単位リードフレー
ム31、31間には一対のセクション枠33が両外枠3
2、32の間に互いに平行に配されて一体的に架設され
ており、これら外枠、セクション枠によって形成される
略長方形の枠体(フレーム)内に単位リードフレーム3
1が構成されている。
【0014】各単位リードフレーム31において、一方
の外枠32の中央部にはコレクタ用アウタリード34が
直角に突設されており、他方の外枠32の両端部(以
下、左端部および右端部とする。)にはベース用アウタ
リード35およびエミッタ用アウタリード36がそれぞ
れ直角に突設されている。コレクタ用アウタリード34
の先端部にはコレクタ用インナリード37が形成されて
おり、ベース用アウタリード35およびエミッタ用アウ
タリード36の各先端部にはベース用インナリード38
およびエミッタ用インナリード39がそれぞれ形成され
ている。コレクタ用インナリード37はペレット10の
平面形状よりも大きい略正方形の板形状に形成されてお
り、コレクタ用インナリード37の左右にそれぞれ配置
されたベース用インナリード38およびエミッタ用イン
ナリード39は長方形の板形状に形成されている。コレ
クタ用インナリード37、ベース用インナリード38お
よびエミッタ用インナリード39は中間部をそれぞれク
ランク形状に形成されることにより、コレクタ用アウタ
リード34、ベース用アウタリード35およびエミッタ
用アウタリード36の平面よりも持ち上げられた状態に
なっている。
【0015】コレクタ用インナリード37の一主面(以
下、上面とする。)におけるコレクタ用バンプ14に対
向する位置には、導電膜であるコレクタ用金膜41が被
着されている。コレクタ用インナリード37の上面にお
けるベース用バンプ15およびエミッタ用バンプ16を
含む領域には、絶縁性接着剤等からなる絶縁膜40が敷
設されており、絶縁膜40のベース用バンプ15および
エミッタ用バンプ16にそれぞれ対向する位置には、導
電膜であるベース用金膜42およびエミッタ用金膜43
がそれぞれ形成されている。ベース用金膜42およびエ
ミッタ用金膜43はベース用バンプ15およびエミッタ
用バンプ16に対向する位置からコレクタ用アウタリー
ド34と反対側の端辺までそれぞれ延長されている。
【0016】コレクタ用バンプ14、ベース用バンプ1
5およびエミッタ用バンプ16が突設されたペレット1
0は、単位リードフレーム31のコレクタ用インナリー
ド37に図2に示されているように対向されてフェイス
ダウンボンディングされる。この際、多連リードフレー
ム30はペレットボンディング装置によって一方向に歩
進送りされ、ボンディングステージにおいて単位リード
フレーム31毎にペレット10がフェイスダウンボンデ
ィングされる。すなわち、ボンディングステージにおい
て、ペレット10はコレクタ用インナリード37にコレ
クタ用バンプ14がコレクタ用金膜41に、ベース用バ
ンプ15がベース用金膜42に、エミッタ用バンプ16
がエミッタ用金膜43にそれぞれ整合するように対向さ
れ、ボンディング工具により熱圧着される。
【0017】コレクタ用バンプ14がコレクタ用金膜4
1に熱圧着されると、金−金結合層が形成されるため、
コレクタ用電極パッド11はコレクタ用バンプ14によ
って形成されたコレクタ用接続端子44によってコレク
タ用インナリード37に機械的かつ電気的に接続された
状態になる。ベース用バンプ15がベース用金膜42に
熱圧着されると、ベース用金膜42は絶縁膜40の上に
形成されているため、ベース用電極パッド12はベース
用バンプ15によって形成されたベース用接続端子45
によってコレクタ用インナリード37に機械的に接続さ
れた状態になる。エミッタ用バンプ16がエミッタ用金
膜43に熱圧着されると、エミッタ用金膜43は絶縁膜
40の上に形成されているため、エミッタ用電極パッド
13はエミッタ用バンプ16によって形成されたエミッ
タ用接続端子46によってコレクタ用インナリード37
に機械的に接続された状態になる。
【0018】以上のようにしてペレット10がフェイス
ダウンボンディングされたコレクタ用インナリード37
と両脇のベース用インナリード38およびエミッタ用イ
ンナリード39との間には、ワイヤボンディング工程に
おいて、ベース用ワイヤ47、エミッタ用ワイヤ48が
図3に示されているように橋絡される。すなわち、ベー
ス用ワイヤ47の両端部はコレクタ用インナリード37
上のベース用金膜42の前側端部と、ベース用インナリ
ード38の中間部にそれぞれボンディングされる。エミ
ッタ用ワイヤ48の両端部はコレクタ用インナリード3
7上のエミッタ用金膜43の前側端部と、エミッタ用イ
ンナリード39の中間部にそれぞれボンディングされ
る。
【0019】この状態において、ペレット10のコレク
タ用電極パッド11はコレクタ用接続端子44、コレク
タ用金膜41およびコレクタ用インナリード37を介し
てコレクタ用アウタリード34に電気的に接続されてい
る。ベース用電極パッド12はベース用接続端子45、
ベース用金膜42、ベース用ワイヤ47およびベース用
インナリード38を介してベース用アウタリード35に
電気的に接続されている。エミッタ用電極パッド13は
エミッタ用接続端子46、エミッタ用金膜43、エミッ
タ用ワイヤ48およびエミッタ用インナリード39を介
してエミッタ用アウタリード36に電気的に接続されて
いる。
【0020】以上のようにしてペレットボンディングさ
れワイヤボンディングされた多連リードフレーム30に
は、樹脂封止体49が樹脂封止体成形工程においてトラ
ンスファ成形装置によって図1に示されているように成
形される。樹脂封止体49内部にはペレット10、3本
のインナリード37、38、39が樹脂封止された状態
になっており、三本のアウタリード34、35、36の
下面は樹脂封止体49の下面に面一になった状態で露出
している。
【0021】以上のようにして樹脂封止体49を成形さ
れた多連リードフレーム30は、リードフレーム切断工
程において、外枠32、セクション枠33を切り落とさ
れる。これにより、図1に示されているトランジスタが
製造されたことになる。
【0022】前記実施形態によれば、次の効果が得られ
る。
【0023】1) ペレットをインナリードにフェイスダ
ウンにボンディングし、ペレットの電極をインナリード
と他のインナリードとの間に橋絡されたワイヤによって
電気的に接続することにより、ワイヤはペレットの上で
はなくインナリードの上同士に橋絡された状態になるた
め、ワイヤのフープ高さを維持しつつワイヤの全高(イ
ンナリードからフープ頂点までの高さ)を低くすること
ができる。
【0024】2) ワイヤの全高を低くすることにより、
樹脂封止体の全高を低くすることができるため、パッケ
ージを薄型化することができる。
【0025】図4は本発明の実施形態2であるトランジ
スタを示しており、(a)は平面断面図、(b)は
(a)のb−b線に沿う側面断面図、(c)は(a)の
c−c線に沿う正面断面図である。図5はそのトランジ
スタの製造方法におけるペレットボンディング工程前を
示す斜視図である。
【0026】本実施形態が前記実施形態と異なる点は、
ペレット10がコレクタ用インナリード37、ベース用
インナリード38およびエミッタ用インナリード39間
にフェイスダウンにボンディングされており、コレクタ
用電極パッド11、ベース用電極パッド12およびエミ
ッタ用電極パッド13がコレクタ用接続端子44、ベー
ス用接続端子45およびエミッタ用接続端子46によっ
てコレクタ用インナリード37、ベース用インナリード
38およびエミッタ用インナリード39にそれぞれ機械
的かつ電気的に接続されている点である。
【0027】本実施形態によれば、ワイヤボンディング
工程を省略することができるため、前記実施形態の効果
に加えて、生産性を高めることができる。
【0028】図6は本発明の実施形態3であるトランジ
スタを示しており、(a)は平面断面図、(b)は
(a)のb−b線に沿う側面断面図、(c)は(a)の
c−c線に沿う正面断面図である。図7はそのトランジ
スタの製造方法におけるペレットボンディング工程前を
示す斜視図である。
【0029】本実施形態が前記実施形態と異なる点は、
ペレット10がコレクタ用インナリード37、ベース用
インナリード38およびエミッタ用インナリード39間
にテープ・オートメイテッド・ボンディング(以下、T
ABという。)されて機械的かつ電気的に接続されてい
る点である。
【0030】本実施形態のトランジスタの製造方法にお
いては、TABを実施するためのテープキャリアが使用
される。図7に示されているように、テープキャリアの
テープの一部によって形成されたサポートリング20の
一主面(以下、下面とする。)にはテープキャリアの三
本のリード21、22、23がT字形状に配置されて固
定されており、三本のリード21、22、23のインナ
部間にはペレット10がTAB法における所謂インナリ
ードボンディングを実施されて機械的かつ電気的に接続
されている。すなわち、三本のリード21、22、23
のインナ部の上面にはペレット10のコレクタ用電極パ
ッド11、ベース用電極パッド12およびエミッタ用電
極パッド13がコレクタ用接続端子44、ベース用接続
端子45およびエミッタ用接続端子46によって機械的
かつ電気的に接続されている。
【0031】ペレット10がインナリードボンディング
された図7に示されているTAB組立体24は、単位リ
ードフレーム31のコレクタ用インナリード37、ベー
ス用インナリード38およびエミッタ用インナリード3
9にTAB法における所謂アウタリードボンディングを
実装されて機械的かつ電気的に接続される。すなわち、
コレクタ用接続端子44によってコレクタ用電極パッド
11が電気的に接続されたリード21のアウタ部の下面
はコレクタ用インナリード37にアウタリードボンディ
ングされ、ベース用接続端子45によってベース用電極
パッド12が電気的に接続されたリード22のアウタ部
の下面はベース用インナリード38にアウタリードボン
ディングされ、エミッタ用接続端子46によってエミッ
タ用電極パッド13が電気的に接続されたリード23の
アウタ部の下面はエミッタ用インナリード39にアウタ
リードボンディングされる。なお、アウタリードボンデ
ィングは所謂スポット溶接によって実施することもでき
るし、リフロー半田付けによっても実施することができ
る。
【0032】本実施形態によれば、ペレットの上面にワ
イヤが張られないので、前記実施形態と同様の効果が得
られる。
【0033】図8は本発明の実施形態3であるトランジ
スタを示しており、(a)は平面断面図、(b)は
(a)のb−b線に沿う側面断面図、(c)は(a)の
c−c線に沿う正面断面図である。図9はそのトランジ
スタの製造方法におけるペレットボンディング工程前を
示す斜視図である。
【0034】本実施形態が前記実施形態と異なる点は、
ペレット10が配線基板25にフェイスダウンにボンデ
ィングされており、配線基板25にコレクタ用インナリ
ード37、ベース用インナリード38およびエミッタ用
インナリード39が機械的かつ電気的に接続されている
点である。
【0035】すなわち、本実施形態のトランジスタの製
造方法においては、図9に示されている配線基板25が
使用される。図9に示されているように、配線基板25
はセラミック等の絶縁基板によって略正方形の板形状に
形成された本体26を備えており、本体26の一主面
(以下、上面とする。)にはコレクタ用電気配線27、
ベース用電気配線28およびエミッタ用電気配線29が
各側面にかけてそれぞれ形成されている。配線基板25
は単位リードフレーム31のコレクタ用インナリード3
7、ベース用インナリード38およびエミッタ用インナ
リード39間に挿入されて、その側面において、コレク
タ用電気配線27、ベース用電気配線28およびエミッ
タ用電気配線29がコレクタ用インナリード37、ベー
ス用インナリード38およびエミッタ用インナリード3
9にそれぞれ機械的かつ電気的に接続される。なお、各
電気配線の各インナリードへの接続はリフロー半田付け
等によって実施することができる。
【0036】そして、配線基板25のコレクタ用電気配
線27、ベース用電気配線28およびエミッタ用電気配
線29の上面にはペレット10のコレクタ用電極パッド
11、ベース用電極パッド12およびエミッタ用電極パ
ッド13がコレクタ用接続端子44、ベース用接続端子
45およびエミッタ用接続端子46によって図8に示さ
れているように機械的かつ電気的に接続される。
【0037】本実施形態によれば、ペレットの上面にワ
イヤが張られないので、前記実施形態と同様の効果が得
られる。
【0038】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0039】例えば、バンプはペレット側に配設するに
限らず、インナリードやテープキャリアのリードおよび
配線基板側に配設してもよい。
【0040】また、バンプは金線を使用したスタッドバ
ンプによって形成するに限らず、半田等の導電性を有す
る材料を使用したスタッドバンプや、金めっき加工によ
って形成してもよい。
【0041】接続端子はバンプによる金−金結合によっ
て形成するに限らず、金−錫等の共晶結合によって形成
してもよいし、半田材料を使用したCCB結合等によっ
て形成してもよい。さらには、異方導電接着剤を使用し
てバンプを接着することにより、形成してもよい。
【0042】前記実施形態1において、ペレットはコレ
クタ用インナリードにフェイスダウンボンディングする
に限らず、エミッタ用インナリードまたはベース用イン
ナリードにフェイスダウンボンディングしてもよい。
【0043】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるバイポ
ーラトランジスタに適用した場合について説明したが、
それに限定されるものではなく、電界効果トランジスタ
(FET)や、パワートランジスタ、トランジスタアレ
ー、半導体集積回路装置(IC)等の半導体装置全般に
適用することができる。
【0044】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0045】インナリードの下面からペレットの上面ま
での寸法を小さく抑制することができるため、パッケー
ジを薄型化することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態であるトランジスタを示し
ており、(a)は平面断面図、(b)は(a)のb−b
線に沿う側面断面図、(c)は(a)のc−c線に沿う
正面断面図である。
【図2】本発明の一実施形態であるトランジスタの製造
方法におけるペレットボンディング工程前を示す斜視図
である。
【図3】同じくワイヤボンディング後を示す斜視図であ
る。
【図4】本発明の実施形態2であるトランジスタを示し
ており、(a)は平面断面図、(b)は(a)のb−b
線に沿う側面断面図、(c)は(a)のc−c線に沿う
正面断面図である。
【図5】そのトランジスタの製造方法におけるペレット
ボンディング工程前を示す斜視図である。
【図6】本発明の実施形態3であるトランジスタを示し
ており、(a)は平面断面図、(b)は(a)のb−b
線に沿う側面断面図、(c)は(a)のc−c線に沿う
正面断面図である。
【図7】そのトランジスタの製造方法におけるペレット
ボンディング工程前を示す斜視図である。
【図8】本発明の実施形態3であるトランジスタを示し
ており、(a)は平面断面図、(b)は(a)のb−b
線に沿う側面断面図、(c)は(a)のc−c線に沿う
正面断面図である。
【図9】そのトランジスタの製造方法におけるペレット
ボンディング工程前を示す斜視図である。
【符号の説明】
1…トランジスタ(半導体装置)、10…ペレット、1
1…コレクタ用電極パッド、12…ベース用電極パッ
ド、13…エミッタ用電極パッド、14…コレクタ用バ
ンプ、15…ベース用バンプ、16…エミッタ用バン
プ、20…サポートリング、21、22、23…リー
ド、24…TAB組立体、25…配線基板、26…本
体、27…コレクタ用電気配線、28…ベース用電気配
線、29…エミッタ用電気配線、30…多連リードフレ
ーム、31…単位リードフレーム、32…外枠、33…
セクション枠、34…コレクタ用アウタリード、35…
ベース用アウタリード、36…エミッタ用アウタリー
ド、37…コレクタ用インナリード、38…ベース用イ
ンナリード、39…エミッタ用インナリード、40…絶
縁膜、41…コレクタ用金膜(導電膜)、42…ベース
用金膜(導電膜)、43…エミッタ用金膜(導電膜)、
44…コレクタ用接続端子、45…ベース用接続端子、
46…エミッタ用接続端子、47…ベース用ワイヤ、4
8…エミッタ用ワイヤ、49…樹脂封止体。
フロントページの続き (72)発明者 猪又 藤彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 Fターム(参考) 5F044 MM02 MM22 NN07 NN14 NN22 RR19

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 電子回路要素が作り込まれた半導体ペレ
    ットがインナリードにフェイスダウンにボンディングさ
    れており、前記半導体ペレットの電極が前記インナリー
    ドと他のインナリードとの間に橋絡されたワイヤによっ
    て電気的に接続されていることを特徴とする半導体装
    置。
  2. 【請求項2】 前記半導体ペレットがバンプによって形
    成された複数個の接続端子によって前記インナリードに
    ボンディングされていることを特徴とする請求項1に記
    載の半導体装置。
  3. 【請求項3】 前記接続端子のうち少なくとも一個が前
    記インナリードに電気的に接続されていることを特徴と
    する請求項2に記載の半導体装置。
  4. 【請求項4】 前記インナリードに絶縁膜が形成され、
    この絶縁膜の上に導電膜が形成されており、この導電膜
    に前記接続端子が機械的かつ電気的に接続され、この導
    電膜に前記ワイヤがボンディングされていることを特徴
    とする請求項1、2または3に記載の半導体装置。
  5. 【請求項5】 前記半導体ペレットおよび前記インナリ
    ードが樹脂封止体によって樹脂封止されており、前記イ
    ンナリードに連結したアウタリードの一主面が前記樹脂
    封止体の一主面に一致されていることを特徴とする請求
    項1、2、3または4に記載の半導体装置。
  6. 【請求項6】 電子回路要素が作り込まれた半導体ペレ
    ットが複数本のインナリード間にフェイスダウンにボン
    ディングされて、各インナリードに機械的かつ電気的に
    接続されていることを特徴とする半導体装置。
  7. 【請求項7】 前記半導体ペレットがバンプによって形
    成された複数個の接続端子によって前記各インナリード
    にそれぞれ機械的かつ電気的に接続されていることを特
    徴とする請求項6に記載の半導体装置。
  8. 【請求項8】 電子回路要素が作り込まれた半導体ペレ
    ットが複数本のインナリード間にテープ・オートメイテ
    ィッド・ボンディングされており、各インナリードに電
    気的に接続されていることを特徴とする半導体装置。
  9. 【請求項9】 電子回路要素が作り込まれた半導体ペレ
    ットが配線基板にフェイスダウンにボンディングされて
    おり、前記配線基板に複数本のインナリードが機械的か
    つ電気的に接続されていることを特徴とする半導体装
    置。
  10. 【請求項10】 前記半導体ペレットがバンプによって
    形成された複数個の接続端子によって前記配線基板の電
    気配線にボンディングされていることを特徴とする請求
    項9に記載の半導体装置。
JP11080823A 1999-03-25 1999-03-25 半導体装置 Pending JP2000277563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11080823A JP2000277563A (ja) 1999-03-25 1999-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11080823A JP2000277563A (ja) 1999-03-25 1999-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2000277563A true JP2000277563A (ja) 2000-10-06

Family

ID=13729161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11080823A Pending JP2000277563A (ja) 1999-03-25 1999-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2000277563A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP3877401B2 (ja) 半導体装置の製造方法
JP3526788B2 (ja) 半導体装置の製造方法
JP4102012B2 (ja) 半導体装置の製造方法および半導体装置
JP3521758B2 (ja) 半導体装置の製造方法
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
US7385279B2 (en) Semiconductor device and a method of manufacturing the same
JP3027512B2 (ja) パワーmosfet
US11574855B2 (en) Package with dies mounted on opposing surfaces of a leadframe
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2011097090A (ja) ドレインクリップを備えた半導体ダイパッケージ
JP2001210743A (ja) 半導体装置及びその製造方法
CN101073152A (zh) 具有下置引脚的电子封装和方法
CN101263596A (zh) 可逆多占地面积封装和制造方法
JP2000243887A (ja) 半導体装置とその製造方法
JP2895920B2 (ja) 半導体装置及びその製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000082721A (ja) 半導体装置の製造方法
JP3500015B2 (ja) 半導体装置及びその製造方法
JP2000243880A (ja) 半導体装置とその製造方法
JPH10335366A (ja) 半導体装置
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JP2000150705A (ja) 半導体装置およびその製造方法
JP2000277563A (ja) 半導体装置
JPH0562980A (ja) 半導体装置およびその製造方法