JP2000277646A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP2000277646A JP2000277646A JP11077424A JP7742499A JP2000277646A JP 2000277646 A JP2000277646 A JP 2000277646A JP 11077424 A JP11077424 A JP 11077424A JP 7742499 A JP7742499 A JP 7742499A JP 2000277646 A JP2000277646 A JP 2000277646A
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- frame
- semiconductor package
- semiconductor element
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 電気的特性や熱的特性を改善し、機械的強度
の高い半導体パッケージを提供すること。 【解決手段】 半導体素子が配置されるベースプレート
11と、このベースプレート11上の半導体素子Sが配
置される領域を囲む所定高さのフレーム12と、半導体
素子Sが配置される領域の上方を覆う蓋16と、半導体
素子Sと電気的に接続される線路導体13とを具備した
半導体パッケージにおいて、ベースプレート11および
フレーム12の少くとも一部を窒化珪素で形成してい
る。
の高い半導体パッケージを提供すること。 【解決手段】 半導体素子が配置されるベースプレート
11と、このベースプレート11上の半導体素子Sが配
置される領域を囲む所定高さのフレーム12と、半導体
素子Sが配置される領域の上方を覆う蓋16と、半導体
素子Sと電気的に接続される線路導体13とを具備した
半導体パッケージにおいて、ベースプレート11および
フレーム12の少くとも一部を窒化珪素で形成してい
る。
Description
【0001】
【発明の属する技術分野】本発明は、マイクロ波集積回
路などの半導体素子を気密に封止する半導体パッケージ
に関する。
路などの半導体素子を気密に封止する半導体パッケージ
に関する。
【0002】
【従来の技術】従来の半導体パッケージについて図2を
参照して説明する。図2(a)は斜視図、図2(b)
は、図2(a)の中央部分の線分b−bで断面にした断
面図である。
参照して説明する。図2(a)は斜視図、図2(b)
は、図2(a)の中央部分の線分b−bで断面にした断
面図である。
【0003】符号21は、マイクロ波集積回路などの半
導体素子が上面に配置されるベースプレートで、たとえ
ば平板状に構成されている。ベースプレート21は、銅
あるいはタングステン銅、モリブデン銅など銅系の金
属、または、コバールなど鉄系の金属で構成されてい
る。また、ベースプレート21上に、半導体素子を配置
する領域を囲むフレーム22が所定の高さに形成されて
いる。
導体素子が上面に配置されるベースプレートで、たとえ
ば平板状に構成されている。ベースプレート21は、銅
あるいはタングステン銅、モリブデン銅など銅系の金
属、または、コバールなど鉄系の金属で構成されてい
る。また、ベースプレート21上に、半導体素子を配置
する領域を囲むフレーム22が所定の高さに形成されて
いる。
【0004】フレーム22は、たとえば、端部どうしを
対向させて配置した2つのコ字状部分22a、22b、
および、2つのコ字状部分22a、22bの端部間の隙
間に上下に配置された2つの誘電体24、25などから
構成されている。なお、2つの誘電体24、25と配置
や形状が同じ2つの誘電体が、コ字状部分22a、22
bの他の端部間にも設けられているが、図面の関係で示
されていない。
対向させて配置した2つのコ字状部分22a、22b、
および、2つのコ字状部分22a、22bの端部間の隙
間に上下に配置された2つの誘電体24、25などから
構成されている。なお、2つの誘電体24、25と配置
や形状が同じ2つの誘電体が、コ字状部分22a、22
bの他の端部間にも設けられているが、図面の関係で示
されていない。
【0005】コ字状部分22a、22bは、ベースプレ
ート21と同じ金属で形成され、はんだ付けなどによっ
てベースプレート21と一体化されている。また、上下
に位置する2つの誘電体のうち、下方に位置する誘電体
24の上面には、部分メタライズ技術などによって線路
導体23が形成されている。そして、線路導体23の端
部に給電リード26が接続されている。
ート21と同じ金属で形成され、はんだ付けなどによっ
てベースプレート21と一体化されている。また、上下
に位置する2つの誘電体のうち、下方に位置する誘電体
24の上面には、部分メタライズ技術などによって線路
導体23が形成されている。そして、線路導体23の端
部に給電リード26が接続されている。
【0006】また、フレーム22の上面、すなわち2つ
のコ字状部分22a、22bの上面、および、誘電体2
5などの上面には、コ字状部分22a、22bと同じ材
料で形成された矩形状リング27がろう付けされてい
る。そして、矩形状リング27上に、ベースプレート2
1と同じ金属、あるいは、接合される部分がメタライズ
されたセラミックなどで形成された蓋28が、溶接やは
んだ付けによって気密に接合されている。
のコ字状部分22a、22bの上面、および、誘電体2
5などの上面には、コ字状部分22a、22bと同じ材
料で形成された矩形状リング27がろう付けされてい
る。そして、矩形状リング27上に、ベースプレート2
1と同じ金属、あるいは、接合される部分がメタライズ
されたセラミックなどで形成された蓋28が、溶接やは
んだ付けによって気密に接合されている。
【0007】次に、従来の半導体パッケージの他の例に
ついて図3を参照して説明する。図3(a)は斜視図
で、図3(b)は、図3(a)の中央部分の線分b−b
で断面にした断面図である。なお図3では、図2と同じ
部分には同じ符号を付し、重複する説明は一部省略す
る。
ついて図3を参照して説明する。図3(a)は斜視図
で、図3(b)は、図3(a)の中央部分の線分b−b
で断面にした断面図である。なお図3では、図2と同じ
部分には同じ符号を付し、重複する説明は一部省略す
る。
【0008】この例の場合、フレーム22は矩形状の枠
体31、および、枠体31に設けられた開口31a部分
に上下に配置された2つの誘電体24、25などから構
成されている。なお、2つの誘電体24、25と配置や
形状が同じ2つの誘電体が、反対側の開口部分にも設け
られているが、図面の関係で示されていない。また、下
方に位置する誘電体24の上面には、部分メタライズ技
術などによって線路導体23が形成され、線路導体23
の端部には給電リード26が接続されている。上記した
構成において、ベースプレート21およびフレーム22
はそれぞれ、同じセラミック材料で形成され、ベースプ
レート21とフレーム22はろう付などで一体化されて
いる。
体31、および、枠体31に設けられた開口31a部分
に上下に配置された2つの誘電体24、25などから構
成されている。なお、2つの誘電体24、25と配置や
形状が同じ2つの誘電体が、反対側の開口部分にも設け
られているが、図面の関係で示されていない。また、下
方に位置する誘電体24の上面には、部分メタライズ技
術などによって線路導体23が形成され、線路導体23
の端部には給電リード26が接続されている。上記した
構成において、ベースプレート21およびフレーム22
はそれぞれ、同じセラミック材料で形成され、ベースプ
レート21とフレーム22はろう付などで一体化されて
いる。
【0009】従来の半導体パッケージのもう1つの例に
ついて図4を参照して説明する。図4(a)は斜視図
で、図4(b)は、図4(a)の中央部分の線分b−b
で断面にした断面図である。図4では、図2と同じ部分
には同じ符号を付し、重複する説明は一部省略する。
ついて図4を参照して説明する。図4(a)は斜視図
で、図4(b)は、図4(a)の中央部分の線分b−b
で断面にした断面図である。図4では、図2と同じ部分
には同じ符号を付し、重複する説明は一部省略する。
【0010】この例の場合、フレーム22は、線路導体
23が上面に形成された矩形枠状の誘電体製の平板41
と、この平板41上に形成された矩形状の誘電体製の壁
42から構成されている。そして、平板41上に線路導
体23が形成されている。
23が上面に形成された矩形枠状の誘電体製の平板41
と、この平板41上に形成された矩形状の誘電体製の壁
42から構成されている。そして、平板41上に線路導
体23が形成されている。
【0011】上記した構成において、平板41および壁
42はセラミック材料で形成され、また、両者はセラミ
ック積層技術いわゆる焼成技術などで一体化されてい
る。
42はセラミック材料で形成され、また、両者はセラミ
ック積層技術いわゆる焼成技術などで一体化されてい
る。
【0012】
【発明が解決しようとする課題】図2で示した従来の半
導体パッケージは、ベースプレート、および、ベースプ
レートと接合されるフレームのほとんどの部分が金属で
形成されている。ベースプレートやフレームのほとんど
の部分を金属で形成した場合、機械的強度を持たせるた
めには厚くしなければならず、軽量化が困難になってい
る。また、軽量化のために薄くすると、機械的強度が弱
くなるという問題がある。
導体パッケージは、ベースプレート、および、ベースプ
レートと接合されるフレームのほとんどの部分が金属で
形成されている。ベースプレートやフレームのほとんど
の部分を金属で形成した場合、機械的強度を持たせるた
めには厚くしなければならず、軽量化が困難になってい
る。また、軽量化のために薄くすると、機械的強度が弱
くなるという問題がある。
【0013】図3で示した従来の半導体パッケージは、
ベースプレートおよびフレームがいずれも誘電体、たと
えばセラミック材料で形成されている。この場合、十分
な機械的強度が得られ、軽量化も容易である。しかし、
セラミック材料は熱伝導率が低いため、半導体素子の放
熱が十分に行われず、電気的特性が低下する。
ベースプレートおよびフレームがいずれも誘電体、たと
えばセラミック材料で形成されている。この場合、十分
な機械的強度が得られ、軽量化も容易である。しかし、
セラミック材料は熱伝導率が低いため、半導体素子の放
熱が十分に行われず、電気的特性が低下する。
【0014】また、図4で示した従来の半導体パッケー
ジは、セラミック材料で形成された平板部分と壁部分と
をセラミック積層技術で一体化してフレームを構成して
いる。このため、フレームの製造が容易になっている。
しかし、フレームと一体化されるベースプレート部分が
セラミック材料で構成されると、半導体素子に対する十
分な放熱が得られなくなる。また、ベースプレート部分
が銅などの金属で構成されると、フレームを構成するセ
ラミック材料とベースプレートを構成する金属との熱膨
脹差により、一体化した場合に、ベースプレートやフレ
ームに反りが発生する。そのため、半導体パッケージを
基板上に配置する場合など、半導体パッケージと基板間
の密着度が悪くなる。
ジは、セラミック材料で形成された平板部分と壁部分と
をセラミック積層技術で一体化してフレームを構成して
いる。このため、フレームの製造が容易になっている。
しかし、フレームと一体化されるベースプレート部分が
セラミック材料で構成されると、半導体素子に対する十
分な放熱が得られなくなる。また、ベースプレート部分
が銅などの金属で構成されると、フレームを構成するセ
ラミック材料とベースプレートを構成する金属との熱膨
脹差により、一体化した場合に、ベースプレートやフレ
ームに反りが発生する。そのため、半導体パッケージを
基板上に配置する場合など、半導体パッケージと基板間
の密着度が悪くなる。
【0015】たとえば、ベースプレート部分が凹面に反
ると、ベースプレートと基板との主な接触部分はベース
プレートの両端になる。また、ベースプレート部分が凸
面に反ると、ベースプレートと基板との主な接触部分は
中央になる。このため、ベースプレートと基板との接触
面積が少なくなる。その結果、ベースプレートを基板を
介して接地する場合に、接地が不十分になり電気的特性
が悪化する。また、基板を通して放熱する場合、十分な
放熱が得られず、半導体素子の特性が低下する。
ると、ベースプレートと基板との主な接触部分はベース
プレートの両端になる。また、ベースプレート部分が凸
面に反ると、ベースプレートと基板との主な接触部分は
中央になる。このため、ベースプレートと基板との接触
面積が少なくなる。その結果、ベースプレートを基板を
介して接地する場合に、接地が不十分になり電気的特性
が悪化する。また、基板を通して放熱する場合、十分な
放熱が得られず、半導体素子の特性が低下する。
【0016】なお、ベースプレートと基板との密着性を
よくするために、研磨によって反りを削除する方法があ
る。しかし、研磨には手間がかかり、コストが上昇す
る。
よくするために、研磨によって反りを削除する方法があ
る。しかし、研磨には手間がかかり、コストが上昇す
る。
【0017】本発明は、上記した種々の欠点を解決する
もので、電気的特性や熱的特性を改善し、機械的強度の
高い半導体パッケージを提供することを目的とする。
もので、電気的特性や熱的特性を改善し、機械的強度の
高い半導体パッケージを提供することを目的とする。
【0018】
【課題を解決するための手段】本発明は、半導体素子が
配置されるベースプレートと、このベースプレート上の
前記半導体素子が配置される領域を囲む所定高さのフレ
ームと、前記半導体素子が配置される領域の上方を覆う
蓋と、前記半導体素子と電気的に接続される線路導体と
を具備した半導体パッケージにおいて、前記ベースプレ
ートおよび前記フレームの少くとも一部が窒化珪素で形
成されていることを特徴としている。
配置されるベースプレートと、このベースプレート上の
前記半導体素子が配置される領域を囲む所定高さのフレ
ームと、前記半導体素子が配置される領域の上方を覆う
蓋と、前記半導体素子と電気的に接続される線路導体と
を具備した半導体パッケージにおいて、前記ベースプレ
ートおよび前記フレームの少くとも一部が窒化珪素で形
成されていることを特徴としている。
【0019】
【発明の実施の形態】本発明の実施の形態について図1
を参照して説明する。図1(a)は斜視図で、図1
(b)は、図1(a)の中央部分の線分b−bで断面に
した断面図である。
を参照して説明する。図1(a)は斜視図で、図1
(b)は、図1(a)の中央部分の線分b−bで断面に
した断面図である。
【0020】符号11は、マイクロ波集積回路などの半
導体素子Sを上面に配置するベースプレートで、窒化珪
素で形成されている。ベースプレート11の裏面には、
ベースプレート11を接地するための金属層(図示せ
ず)が設けられている。また、ベースプレート11上に
は、半導体素子Sを配置する領域を囲んで、所定高さの
フレーム12が設けられている。
導体素子Sを上面に配置するベースプレートで、窒化珪
素で形成されている。ベースプレート11の裏面には、
ベースプレート11を接地するための金属層(図示せ
ず)が設けられている。また、ベースプレート11上に
は、半導体素子Sを配置する領域を囲んで、所定高さの
フレーム12が設けられている。
【0021】フレーム12は、たとえば、矩形枠状に薄
く形成された窒化珪素製の平板部分12aと、窒化珪素
製の矩形状壁部分12bから形成されている。この場
合、平板部分12aの方が幅が広く形成され、それより
も幅の狭い壁部分12bが平板部分12aのたとえば中
央部分にセラミック積層技術などを用いて接合されてい
る。
く形成された窒化珪素製の平板部分12aと、窒化珪素
製の矩形状壁部分12bから形成されている。この場
合、平板部分12aの方が幅が広く形成され、それより
も幅の狭い壁部分12bが平板部分12aのたとえば中
央部分にセラミック積層技術などを用いて接合されてい
る。
【0022】また、平板部分12aには、フレーム12
部分の対向する2か所に、部分メタライズなどによって
線路導体13が形成され、線路導体13と平板部分12
aによってストリップ線路を形成している。なお、平板
部分12aと壁部分12bは、通常、平板部分12aに
線路導体13を形成した後に接合される。また、線路導
体13の端部に、銅製の給電リード14が銀ろうなどで
ろう付けされている。
部分の対向する2か所に、部分メタライズなどによって
線路導体13が形成され、線路導体13と平板部分12
aによってストリップ線路を形成している。なお、平板
部分12aと壁部分12bは、通常、平板部分12aに
線路導体13を形成した後に接合される。また、線路導
体13の端部に、銅製の給電リード14が銀ろうなどで
ろう付けされている。
【0023】また、フレーム12の上面に、枠状の銅製
リング15が銀ろう付けされている。そして、銅製のリ
ング15に、タングステン部分メタライズ、および、ニ
ッケルと金の表面処理を施された窒化珪素の蓋16が金
錫はんだ付けされている。蓋16は、半導体素子Sを配
置する領域の上方を覆い、同時に、フレーム12の開口
を塞ぎ、気密封止の半導体パッケージが形成される。
リング15が銀ろう付けされている。そして、銅製のリ
ング15に、タングステン部分メタライズ、および、ニ
ッケルと金の表面処理を施された窒化珪素の蓋16が金
錫はんだ付けされている。蓋16は、半導体素子Sを配
置する領域の上方を覆い、同時に、フレーム12の開口
を塞ぎ、気密封止の半導体パッケージが形成される。
【0024】なお、図1(b)に示されるように、フレ
ーム12や蓋16で囲まれた内部空間のベースプレート
11上にマイクロ波半導体素子Sが配置される。また、
半導体素子Sは、フレーム12の外側と内側とを結ぶ線
路導体13と適宜ワイヤWなどで電気的に接続される。
ーム12や蓋16で囲まれた内部空間のベースプレート
11上にマイクロ波半導体素子Sが配置される。また、
半導体素子Sは、フレーム12の外側と内側とを結ぶ線
路導体13と適宜ワイヤWなどで電気的に接続される。
【0025】上記した構成によれば、ベースプレートお
よびフレーム、蓋などが窒化珪素で形成されている。窒
化珪素は機械的強度が強いため、ベースプレートやフレ
ーム、蓋を薄くでき、小形化できる。また、ベースプレ
ートおよびフレームが同じ材料で形成されているため反
りが発生せず、半導体パッケージと基板との密着性が向
上する。そのため、半導体パッケージを確実に接地で
き、良好な電気的特性が得られる。また、放熱も良好で
半導体素子の特性低下が防止される。
よびフレーム、蓋などが窒化珪素で形成されている。窒
化珪素は機械的強度が強いため、ベースプレートやフレ
ーム、蓋を薄くでき、小形化できる。また、ベースプレ
ートおよびフレームが同じ材料で形成されているため反
りが発生せず、半導体パッケージと基板との密着性が向
上する。そのため、半導体パッケージを確実に接地で
き、良好な電気的特性が得られる。また、放熱も良好で
半導体素子の特性低下が防止される。
【0026】上記した実施形態では、窒化珪素製の平板
部分に、タングステン部分メタライズ技術などによって
線路導体を構成している。しかし、線路導体を窒化珪素
製の小さな誘電体部分に設け、この誘電体部分をフレー
ムの一部として、他のフレーム部分と接合して組み込む
構造にすることもできる。
部分に、タングステン部分メタライズ技術などによって
線路導体を構成している。しかし、線路導体を窒化珪素
製の小さな誘電体部分に設け、この誘電体部分をフレー
ムの一部として、他のフレーム部分と接合して組み込む
構造にすることもできる。
【0027】また、上記の実施形態では、フレームが平
板部分と壁部分の2つの部材から構成されている場合で
説明している。しかし、フレームを3個以上の部材で構
成することもできる。この場合、すべての部材を窒化珪
素で形成してもよく、その一部の部材だけを窒化珪素で
形成することもできる。また、蓋を窒化珪素で形成して
いるが、他の材料で形成することもできる。
板部分と壁部分の2つの部材から構成されている場合で
説明している。しかし、フレームを3個以上の部材で構
成することもできる。この場合、すべての部材を窒化珪
素で形成してもよく、その一部の部材だけを窒化珪素で
形成することもできる。また、蓋を窒化珪素で形成して
いるが、他の材料で形成することもできる。
【0028】
【発明の効果】本発明によれば、電気的特性や熱的特性
を改善し、機械的強度の高い半導体パッケージを実現で
きる。
を改善し、機械的強度の高い半導体パッケージを実現で
きる。
【図1】本発明の実施形態を説明するための概略の構造
図である。
図である。
【図2】従来例を説明するための概略の構造図である。
【図3】他の従来例を説明するための概略の構造図であ
る。
る。
【図4】他の従来例を説明するための概略の構造図であ
る。
る。
11…ベースプレート 12…フレーム 12a…フレームの平板部分 12b…フレームの壁部分 13…線路導体 14…給電リード 15…金属リング 16…蓋 S…半導体素子 W…ワイヤ
Claims (6)
- 【請求項1】 半導体素子が配置されるベースプレート
と、このベースプレート上の前記半導体素子が配置され
る領域を囲む所定高さのフレームと、前記半導体素子が
配置される領域の上方を覆う蓋と、前記半導体素子と電
気的に接続される線路導体とを具備した半導体パッケー
ジにおいて、前記ベースプレートおよび前記フレームの
少くとも一部が窒化珪素で形成されていることを特徴と
する半導体パッケージ。 - 【請求項2】 フレーム全体が窒化珪素で形成されてい
る請求項1記載の半導体パッケージ。 - 【請求項3】 フレームは、表面の一部に線路導体が形
成された窒化珪素製の矩形枠状の平板部分と、この平板
部分の前記線路導体が形成された側の面に接合された窒
化珪素製の矩形状の壁部分とから構成されている請求項
1記載の半導体パッケージ。 - 【請求項4】 平板部分と壁部分とが焼成で一体化され
ている請求項3記載の半導体パッケージ。 - 【請求項5】 ベースプレートの半導体素子が配置され
る面と反対側の面に金属層が設けられている請求項1記
載の半導体パッケージ。 - 【請求項6】 蓋が窒化珪素で形成されている請求項1
記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077424A JP2000277646A (ja) | 1999-03-23 | 1999-03-23 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077424A JP2000277646A (ja) | 1999-03-23 | 1999-03-23 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277646A true JP2000277646A (ja) | 2000-10-06 |
Family
ID=13633604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11077424A Pending JP2000277646A (ja) | 1999-03-23 | 1999-03-23 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277646A (ja) |
-
1999
- 1999-03-23 JP JP11077424A patent/JP2000277646A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US5574314A (en) | Packaged semiconductor device including shielded inner walls | |
| US4649416A (en) | Microwave transistor package | |
| JP4226200B2 (ja) | 半導体装置およびその製造方法 | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06232287A (ja) | ハイブリッドic | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JP2004356391A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JP2870501B2 (ja) | 半導体装置 | |
| JP3127895B2 (ja) | マイクロ波半導体素子用キャリア、該キャリアに搭載される整合回路基板およびマイクロ波半導体装置 | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
| JP3527902B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2773549B2 (ja) | 半導体装置用容器 | |
| JP3800358B2 (ja) | 半導体気密封止容器の端子ならびに同容器 | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
| JP2002057239A (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP2798334B2 (ja) | 半導体装置 | |
| JPH098169A (ja) | 半導体素子搭載用セラミックパッケージ基体 | |
| JP3974865B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH08139234A (ja) | 半導体装置 | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JP2002222882A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |