JP2000277726A - 高耐圧半導体素子 - Google Patents

高耐圧半導体素子

Info

Publication number
JP2000277726A
JP2000277726A JP11077198A JP7719899A JP2000277726A JP 2000277726 A JP2000277726 A JP 2000277726A JP 11077198 A JP11077198 A JP 11077198A JP 7719899 A JP7719899 A JP 7719899A JP 2000277726 A JP2000277726 A JP 2000277726A
Authority
JP
Japan
Prior art keywords
type semiconductor
conductivity
semiconductor layer
conductivity type
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11077198A
Other languages
English (en)
Other versions
JP3751463B2 (ja
Inventor
Satoshi Urano
聡 浦野
Akihiro Hachiman
彰博 八幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07719899A priority Critical patent/JP3751463B2/ja
Publication of JP2000277726A publication Critical patent/JP2000277726A/ja
Application granted granted Critical
Publication of JP3751463B2 publication Critical patent/JP3751463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 縦型スーパージャンクション構造に適応した
終端構造を提案し、スーパージャンクションの高耐圧化
を実現すること。 【解決手段】 縦型スーパージャンクション構造を構成
するストライプ状のｐ型層１とｎ型層２とが交互に存在
し、数は奇数個とされ、一番外側の二つのｐ型層１を除
くｐ型層１とｎ型層２の層厚み方向のキャリア濃度の積
分値がほぼ等しく、しかも、一番外側の二つのｐ型層１
の層厚み方向のキャリア濃度の積分値が他のｐ型層１と
ｎ型層２のそれのほぼ半分に設定され、該ストライプ状
のｐ型層１とｎ型層２の上端部は高濃度のｐ型層３と接
し、このｐ型層３は低濃度のｐ型層（リサーフ層）４に
囲まれている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高耐圧半導体素子に
係わり、終端構造と縦型スーパージャンクションを持つ
高耐圧半導体素子に関する。
【０００２】
【従来の技術】近年のパワーエレクトロニクス分野にお
ける電源機器の小型化、高性能化への要求を受けて、パ
ワー半導体素子では、高耐圧・大電流化とともに、低損
失化、高速化、高破壊耐量化に対する性能改善が注力さ
れている。その中で、ストライプ状のｐ型半導体層とｎ
型半導体層が交互に繰り返して存在する、いわゆるスー
パージャンクション構造が考案されている。
【０００３】このスーパージャンクション構造は、ダイ
オードやＭＯＳＦＥＴ等のパワー半導体素子に用いられ
た場合、オン状態において非常にオン抵抗が低くなると
ともに、オフ状態で容易に空乏化することから高耐圧特
性を示すという利点を持つ。
【０００４】例えば、特開平７−７１５４において示さ
れるように、パワーＭＯＳＦＥＴの内部領域にスーパー
ジャンクション構造に相当する補助領域を形成すること
が述べている。しかしながら、かかる補助領域では逆電
圧が印加された際にその電荷キャリアが空にされること
が開示されているのみであり、実際にスーパージャンク
ション構造を有する素子を実用化するに際して重要な終
端構造については具体的な開示はない。
【０００５】
【発明が解決しようとする課題】本発明者らは、スーパ
ージャンクション構造を有する素子を実用化する場合
に、スーパージャンクション構造の最外部、特に終端構
造において、高耐圧化が不十分であり、これにより素子
の破壊が起こることを見出した。
【０００６】本発明は、かかる実情に鑑みてなされたも
のであり、スーパージャンクション構造の高耐圧化を図
り素子破壊を防止する終端構造を提供することを目的と
するものである。
【０００７】
【課題を解決するための手段】前述した課題を解決する
ために、本発明の第１は、第１導電型半導体領域と、こ
の第１導電型半導体領域に接して形成された第１導電型
半導体層と、前記第１導電型半導体領域及び前記第１導
電型半導体層に接して形成された第２導電型半導体層
と、前記第１導電型半導体層及び前記第２導電型半導体
層に接して形成された第２導電型半導体領域とを備え、
前記第１導電型半導体層及び前記第２導電型半導体層は
交互に繰り返して配置されており、その最外部の第１導
電型半導体層又は前記第２導電型半導体層の層厚み方向
のキャリア濃度の積分値が、その内部に配置された前記
第１導電型半導体層及び前記第２導電型半導体層の層厚
み方向のキャリア濃度の積分値の概略半分であることを
特徴とする高耐圧半導体素子を提供する。
【０００８】また、本発明の第２は、第１導電型半導体
領域と、第２導電型半導体領域と、これらの第１導電型
半導体領域と第２導電型半導体領域との間に挟まれて形
成され、交互に繰り返して配置された第１導電型半導体
層及び第２導電型半導体層とを備え、この第１導電型半
導体層及び第２導電型半導体層の繰り返し配置方向は、
前記第１導電型半導体領域と前記第２導電型半導体領域
とを結ぶ方向に対して概略垂直であるとともに、前記第
１導電型半導体層はオン状態でドリフト電流を流すとと
もにオフ状態で空乏化し、前記第２導電型半導体層はオ
フ状態で空乏化し、かつ最外部の第１導電型半導体層又
は前記第２導電型半導体層の層厚み方向のキャリア濃度
の積分値が、その内部に配置された前記第１導電型半導
体層及び前記第２導電型半導体層の層厚み方向のキャリ
ア濃度の積分値の概略半分であることを特徴とする高耐
圧半導体素子を提供する。
【０００９】また、本発明の第３は、高濃度第１導電型
半導体領域と、この高濃度第１導電型半導体領域に接し
て形成された第１導電型半導体層と、前記高濃度第１導
電型半導体領域及び前記第１導電型半導体層に接して形
成された第２導電型半導体層と、前記第１導電型半導体
層及び前記第２導電型半導体層に接して形成された高濃
度第２導電型半導体領域と、前記第１導電型半導体層及
び前記第２導電型半導体層を取り囲んで形成された低濃
度第１導電型半導体領域と、この低濃度第１導電型半導
体領域及び前記高濃度第２導電型半導体領域に接して形
成され、前記高濃度第２導電型半導体領域より低濃度の
低濃度第２導電型半導体領域とを備え、前記第１導電型
半導体層及び前記第２導電型半導体層は交互に繰り返し
て配置されており、その最外部の第１導電型半導体層又
は前記第２導電型半導体層の層厚み方向のキャリア濃度
の積分値が、その内部に配置された前記第１導電型半導
体層及び前記第２導電型半導体層の層厚み方向のキャリ
ア濃度の積分値の概略半分であることを特徴とする高耐
圧半導体素子を提供する。
【００１０】また、本発明の第４は、高濃度第１導電型
半導体領域と、高濃度第２導電型半導体領域と、これら
の高濃度第１導電型半導体領域と高濃度第２導電型半導
体領域との間に挟まれて形成され、交互に繰り返して配
置された第１導電型半導体層及び第２導電型半導体層
と、これらの第１導電型半導体層及び第２導電型半導体
層を取り囲んで形成された低濃度第１導電型半導体領域
と、この低濃度第１導電型半導体領域及び前記高濃度第
２導電型半導体領域に接して形成され、前記高濃度第２
導電型半導体領域より低濃度の低濃度第２導電型半導体
領域とを備え、前記第１導電型半導体層及び第２導電型
半導体層の繰り返し配置方向は、前記高濃度第１導電型
半導体領域と前記高濃度第２導電型半導体領域とを結ぶ
方向に対して概略垂直であるとともに、前記第１導電型
半導体層はオン状態でドリフト電流を流すとともにオフ
状態で空乏化し、前記第２導電型半導体層はオフ状態で
空乏化し、かつ最外部の第１導電型半導体層又は前記第
２導電型半導体層の層厚み方向のキャリア濃度の積分値
が、その内部に配置された前記第１導電型半導体層及び
前記第２導電型半導体層の層厚み方向のキャリア濃度の
積分値の概略半分であることを特徴とする高耐圧半導体
素子を提供する。
【００１１】また、本発明の第５は、高濃度第１導電型
半導体領域と、この高濃度第１導電型半導体領域に接し
て形成された第１導電型半導体層と、前記高濃度第１導
電型半導体領域及び前記第１導電型半導体層に接して形
成された第２導電型半導体層と、前記第１導電型半導体
層及び前記第２導電型半導体層に接して形成された高濃
度第２導電型半導体領域と、前記第１導電型半導体層及
び前記第２導電型半導体層を取り囲んで形成された低濃
度第１導電型半導体領域と、この低濃度第１導電型半導
体領域に接して形成され、前記高濃度第２導電型半導体
領域を取り囲むように当該領域から離間して設けられた
リング状の第２導電型半導体領域層とを備え、前記第１
導電型半導体層及び前記第２導電型半導体層は交互に繰
り返して配置されており、その最外部の第１導電型半導
体層又は前記第２導電型半導体層の層厚み方向のキャリ
ア濃度の積分値が、その内部に配置された前記第１導電
型半導体層及び前記第２導電型半導体層の層厚み方向の
キャリア濃度の積分値の概略半分であることを特徴とす
る高耐圧半導体素子を提供する。
【００１２】さらにまた、本発明の第６は、高濃度第１
導電型半導体領域と、高濃度第２導電型半導体領域と、
これらの高濃度第１導電型半導体電極層と高濃度第２導
電型半導体電極層との間に挟まれて形成され、交互に繰
り返して配置された第１導電型半導体層及び第２導電型
半導体層と、これらの第１導電型半導体層及び第２導電
型を取り囲んで形成された低濃度第１導電型半導体領域
と、この低濃度第１導電型半導体領域に接して形成さ
れ、前記高濃度第２導電型半導体領域を取り囲むように
当該領域から離間して設けられたリング状の第２導電型
半導体領域層とを備え、前記第１導電型半導体層及び第
２導電型半導体層の繰り返し配置方向は、前記高濃度第
１導電型半導体領域と前記高濃度第２導電型半導体領域
とを結ぶ方向に対して概略垂直であるとともに、前記第
１導電型半導体層はオン状態でドリフト電流を流すとと
もにオフ状態で空乏化し、前記第２導電型半導体層はオ
フ状態で空乏化し、かつ最外部の第１導電型半導体層又
は前記第２導電型半導体層の層厚み方向のキャリア濃度
の積分値が、その内部に配置された前記第１導電型半導
体層及び前記第２導電型半導体層の層厚み方向のキャリ
ア濃度の積分値の概略半分であることを特徴とする高耐
圧半導体素子を提供する。
【００１３】上述した本発明の第３、４においては、前
記第２導電型半導体領域はオフ状態で空乏化し、その空
乏領域は前記第１導電型半導体層及び前記第２導電型半
導体層において空乏化により生ずる空乏領域と接するこ
とが好ましい。
【００１４】また、上述した本発明の第５、６において
は、前記リング状の第２導電型半導体領域層に接する低
濃度第１導電型半導体領域はオフ状態で空乏化し、その
空乏領域は前記第１導電型半導体層及び前記第２導電型
半導体層において空乏化により生ずる空乏領域と接する
ことが好ましい。
【００１５】また、上述した各発明において、前記第１
導電型半導体層及び前記第２導電型半導体層は、お互い
に平行なストライプ状の層であることが好ましい。さら
に、前記第１導電型半導体層及び前記第２導電型半導体
層は、奇数個存在することが好ましい。さらにまた、前
記高耐圧半導体素子は縦型の構造を有するものであるこ
とが好ましい。
【００１６】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ詳細に説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る高耐圧半導体素子の構造を示す上面図である。図２
は、図１の点線ＡＡ´を通る断面における断面図であ
る。この断面図では図１の素子構造の半分のみを示して
いる。
【００１７】図１、図２に示される高耐圧半導体素子は
縦型のダイオードに係るものである。これらの図に示す
ように、本実施形態の縦型のダイオードは、低濃度のｎ
型層５の一方の面に高濃度のｎ型層１０が形成され、ま
た他方の面には高濃度のｐ型層３が選択的に形成されて
おり、これらのｎ型層１０とｐ型層３との間にはスーパ
ージャンクション構造が設けられている。このスーパー
ジャンクション構造は、ストライプ状のｐ型層１とｎ型
層２が交互に繰り返して設けられており、その数は奇数
個である。素子上面から見た場合、かかるストライプ状
のｐ型層１とｎ型層２の存在領域は高濃度のｐ型層３の
存在領域の中に含まれた形となっている。本来ならばス
トライプ状のｐ型層１とｎ型層２とは高濃度のｐ型層３
の下に隠れていて見えない筈であるが、分かりやすくす
るためにここでは電極等を省略してスーパージャンクシ
ョン構造を示した。
【００１８】その最外部のｐ型層１の層厚み方向のキャ
リア濃度の積分値は、一番外側を除いた残りの内部に配
置されたｐ型層１とｎ型層２の層厚み方向のキャリア濃
度の積分値の概略半分となっている。これらの一番外側
を除いた残りのｐ型層１とｎ型層２の層厚み方向のキャ
リア濃度の積分値は一定となっている。ここでは一番外
側のストライプ状の層をｐ型層１としたが、ｎ型層２で
あっても上記キャリア濃度積分値の条件を満たせば効果
は同様である。
【００１９】例えば、一番外側のｐ型層１の濃度及び厚
みを１×１０15ｃｍ-3、３．５μｍ、或いは５×１０14
ｃｍ-3、７．０μｍ、一番外側を除いた残りの内部に配
置されたｐ型層１とｎ型層２の濃度及び厚みを、それぞ
れ１×１０15ｃｍ-3、７．０μｍとすることが可能であ
り、かかる条件の下で上記キャリア濃度積分値の条件を
満足する。したがって、例えば逆電圧４０００Ｖを印加
する条件下では、ＯＦＦ状態において上記スーパージャ
ンクション構造はその最外周部分においても完全空乏化
し高耐圧特性を示すようになる。
【００２０】ストライプ状のｐ型層１とｎ型層２と接す
る高濃度のｐ型層３は、低濃度のｐ型層４（例えば、濃
度は１×１０13ｃｍ-3。後述する実施形態も同様。）で
囲まれており、この層がリサーフ層として電界を緩和す
る働きをする。例えば、ｐ型層３の深さは６．０μｍ、
濃度は２×１０17ｃｍ-3であり、また、ｐ型層４の深さ
は５．０μｍ、濃度は３×１０15ｃｍ-3である。
【００２１】かかる条件の下では、ｐ型層４とｎ型ベー
ス層５とのｐｎ接合から伸びる空乏層は上記スーパージ
ャンクション構造において形成される空乏層と完全に接
続され、この終端部分における耐圧を十分に確保するこ
とが可能である。例えば逆電圧４０００Ｖを印加する条
件下では、ＯＦＦ状態において上記スーパージャンクシ
ョン構造の終端部分は完全空乏化し高耐圧特性を示すよ
うになる。
【００２２】なお、図１、図２において、６は高濃度の
ｎ型ストッパー層であり、リサーフ層であるｐ型層４か
ら伸びる空乏層が基板エッジ部分にまで到達することを
防止して耐圧を確保するために設けられる。また、７は
絶縁膜、８はアノード電極、９はストッパー電極、１１
はカソード電極である。
【００２３】以上述べた構造による縦型のスーパージャ
ンクション構造を有するダイオードによれば、ＯＦＦ状
態においてスーパージャンクション構造はその最外周部
分においても完全空乏化し高耐圧特性を示すようにな
る。また、ＯＦＦ状態においてスーパージャンクション
構造の終端部分において完全空乏化を図り高耐圧特性を
確保することが可能である。
【００２４】図３は、図１に示す本実施形態に係る縦形
のダイオードの漏れ電流特性を示す特性図である。横軸
は印加電圧、縦軸は漏れ電流を示している。図３に示さ
れるように本実施形態に係る縦形のダイオードは４４０
０Ｖ程度の耐圧を持っていることがわかる。また、かか
るダイオードのオン抵抗は０．０３Ωｃｍ2 であり、非
常に低いオン抵抗を示した。
【００２５】（第２の実施形態）図４は、本発明の第２
の実施形態に係る高耐圧半導体素子の構造を示す上面図
である。図５は、図４の点線ＢＢ´を通る断面における
断面図である。この断面図では図４の素子構造の半分の
みを示している。なお、図１と同一部分には同一符号を
付して示し詳細な説明は省略する。
【００２６】本実施形態の高耐圧半導体素子も縦型のダ
イオードに係るものである。図４、図５に示すように、
本実施形態の縦型のダイオードが第１の実施形態のダイ
オードと異なる点は、ストライプ状のｐ型層１とｎ型層
２と接する高濃度のｐ型層３を囲む低濃度のｐ型層（リ
サーフ層）４の代わりに、複数の同心円状の高濃度のｐ
型層（ガードリング層）１２が設けられている点であ
る。かかるｐ型層（ガードリング層）１２はｐ型層３の
周囲を取り囲むように設けられており、このｐ型層１２
がリサーフ層と同様に電界を緩和する働きをする。例え
ば、ｐ型層３の深さは６．０μｍ、濃度は２×１０17ｃ
ｍ-3であり、また、ｐ型層１２の深さは６．０μｍ、幅
は１０．０μｍ、濃度は５×１０18ｃｍ-3、ｐ型層３か
らの距離は１０．０μｍ、お互いの間隔は１０．０〜４
０．０μｍである。
【００２７】かかる条件の下では、上記スーパージャン
クション構造において第１の実施形態と同様に完全空乏
化が達成されるとともに、ｐ型層１２とｎ型ベース層５
とのｐｎ接合から伸びる空乏層は上記スーパージャンク
ション構造の空乏層と完全に接続され、この終端部分に
おける耐圧を十分に確保することが可能である。例えば
逆電圧４０００Ｖを印加する条件下では、ＯＦＦ状態に
おいて上記スーパージャンクション構造の終端部分は完
全空乏化し図３と同様な高耐圧特性を示すことがわかっ
た。また、かかるダイオードのオン抵抗は０．０３Ωｃ
ｍ2 であり、非常に低いオン抵抗を示した。
【００２８】（第３の実施形態）図６は、本発明の第３
の実施形態に係る高耐圧半導体素子の構造を示す断面斜
視図である。図１と同一部分には同一符号を付して示し
詳細な説明は省略する。
【００２９】図６に示すように、本実施形態の高耐圧半
導体素子は縦型のプレーナ型ＭＯＳ構造を有する素子
（例えばＭＯＳＦＥＴ）である。低濃度のｎ型層（ベー
ス層）５の一方の面には高濃度のｎ型ドレイン層１５が
形成され、また他方の面にはｐ型ベース層１３が選択的
に形成されており、これらのｎ型ドレイン層１５とｐ型
ベース層１３との間には第１の実施形態と同様のスーパ
ージャンクション構造（ｐ型層１とｎ型層２）が設けら
れている。
【００３０】ｐ型ベース層１３の表面には選択的にｎ型
ソース層１４が形成され、スーパージャンクション構造
（ｐ型層１とｎ型層２）、ｎ型ソース層１４、及びｐ型
ベース層１３の表面上には、ゲート絶縁膜（シリコン酸
化膜等）１６を介してゲート電極１７が設けられてい
る。この実施形態の場合には、ゲート絶縁膜１６及びゲ
ート電極１７はスーパージャンクション構造（ｐ型層１
とｎ型層２）の部分まで延在している。これにより、効
率よくスーパージャンクション構造に電子を注入するこ
とが可能である。
【００３１】本実施形態に係るＭＯＳ構造を有する素子
も、ＯＦＦ状態においてスーパージャンクション構造は
その最外周部分においても完全空乏化し高耐圧特性を示
すようになる。また、ＯＦＦ状態において、ｐ型層４と
ｎ型層５とのｐｎ接合から伸びる空乏層は上記スーパー
ジャンクション構造において形成される空乏層と完全に
接続され、この終端部分における耐圧を十分に確保する
ことが可能である。本実施形態では、終端構造としてリ
サーフ層（ｐ型層４）を示したが、図４、図５に示した
ガードリング層（ｐ型層１２）を用いても高耐圧を得る
ことができた。また、終端構造がリサーフ層であって
も、ガードリング層であっても、オン抵抗は非常に低か
った。
【００３２】（第４の実施形態）図７は、本発明の第４
の実施形態に係る高耐圧半導体素子の構造を示す断面斜
視図である。図６と同一部分には同一符号を付して示し
詳細な説明は省略する。
【００３３】図７に示すように、本実施形態の高耐圧半
導体素子は縦型のトレンチ型ＭＯＳ構造を有する素子
（例えばＭＯＳＦＥＴ）である。ｐ型ベース層２３が低
濃度のｎ型層（ベース層）５の一方の面に選択的に形成
されており、このｐ型ベース層２３とｎ型ドレイン層１
５との間には第１の実施形態と同様のスーパージャンク
ション構造（ｐ型層１とｎ型層２）が設けられている。
【００３４】ｐ型ベース層２３の表面には選択的にｎ型
ソース層２４が形成され、これらのｎ型ソース層２４及
びｐ型ベース層２３を貫通してトレンチ２８が設けられ
ている。このトレンチ２８はスーパージャンクション構
造（ｐ型層１とｎ型層２）が設けられたｎ型層５に到達
するように形成されている。トレンチ２８の内部にはゲ
ート絶縁膜（シリコン酸化膜等）２６を介してゲート電
極２７が設けられている。
【００３５】本実施形態に係るＭＯＳ構造を有する素子
も、ＯＦＦ状態においてスーパージャンクション構造は
その最外周部分においても完全空乏化し高耐圧特性を示
すようになる。また、ＯＦＦ状態において、ｐ型層４と
ｎ型層５とのｐｎ接合から伸びる空乏層は上記スーパー
ジャンクション構造において形成される空乏層と完全に
接続され、この終端部分における耐圧を十分に確保する
ことが可能である。本実施形態では、終端構造としてリ
サーフ層（ｐ型層４）を示したが、図４、図５に示した
ガードリング層（ｐ型層１２）を用いても高耐圧を得る
ことができた。また、終端構造がリサーフ層であって
も、ガードリング層であっても、オン抵抗は非常に低か
った。
【００３６】なお、本発明は上記実施形態に限定される
ことはない。例えば、縦型の高耐圧半導体素子に限ら
ず、横型の高耐圧半導体素子等の様々な型の高耐圧半導
体素子に対して本発明を適用することも可能である。ま
た、スーパージャンクション構造におけるｐ型層１とｎ
型層２とを入れ換えて配置しても良く、この場合にもＯ
ＦＦ状態においてスーパージャンクション構造はその最
外周部分においても完全空乏化し高耐圧特性を示すよう
になる。その他、本発明の趣旨を逸脱しない範囲で種々
変形して実施することが可能である。
【００３７】
【発明の効果】本発明により、スーパージャンクション
構造を有する半導体素子の高耐圧化を実現することが可
能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係るスーパージャ
ンクション構造を有する縦型ダイオードの構造を示す上
面図。
【図２】 図１の破線ＡＡ´に沿った面における断面
図。
【図３】 図１に示す縦型ダイオードの漏れ電流特性を
示す特性図。
【図４】 本発明の第２の実施形態に係るスーパージャ
ンクション構造を有する縦型ダイオードの構造を示す上
面図。
【図５】 図４の破線ＢＢ´に沿った面における断面
図。
【図６】 本発明の第３の実施形態に係るスーパージャ
ンクション構造を有する縦型のプレーナ型ＭＯＳ構造素
子を示す断面斜視図。
【図７】 本発明の第４の実施形態に係るスーパージャ
ンクション構造を有する縦型のトレンチ型ＭＯＳ構造素
子を示す断面斜視図。
【符号の説明】
１…ストライプ状のｐ型層 ２…ストライプ状のｎ型層 ３…高濃度のｐ型層 ４…低濃度のｐ型層（リサーフ層） ５…低濃度のｎ型層 ６…高濃度のｎ型ストッパー層 ７…絶縁膜 ８…アノード電極 ９…ストッパー電極 １０…高濃度のｎ型層 １１…カソード電極 １２…高濃度のｐ型層（ガードリング層） １３、２３…ｐ型ベース層 １４、２４…ｎ型ソース層 １５…ｎ型ドレイン層 １６、２６…ゲート絶縁膜 １７、２７…ゲート電極 ２８…トレンチ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型半導体領域と、この第１導電
    型半導体領域に接して形成された第１導電型半導体層
    と、前記第１導電型半導体領域及び前記第１導電型半導
    体層に接して形成された第２導電型半導体層と、前記第
    １導電型半導体層及び前記第２導電型半導体層に接して
    形成された第２導電型半導体領域とを備え、前記第１導
    電型半導体層及び前記第２導電型半導体層は交互に繰り
    返して配置されており、その最外部の第１導電型半導体
    層又は前記第２導電型半導体層の層厚み方向のキャリア
    濃度の積分値が、その内部に配置された前記第１導電型
    半導体層及び前記第２導電型半導体層の層厚み方向のキ
    ャリア濃度の積分値の概略半分であることを特徴とする
    高耐圧半導体素子。
  2. 【請求項２】 第１導電型半導体領域と、第２導電型半
    導体領域と、これらの第１導電型半導体領域と第２導電
    型半導体領域との間に挟まれて形成され、交互に繰り返
    して配置された第１導電型半導体層及び第２導電型半導
    体層とを備え、この第１導電型半導体層及び第２導電型
    半導体層の繰り返し配置方向は、前記第１導電型半導体
    領域と前記第２導電型半導体領域とを結ぶ方向に対して
    概略垂直であるとともに、前記第１導電型半導体層はオ
    ン状態でドリフト電流を流すとともにオフ状態で空乏化
    し、前記第２導電型半導体層はオフ状態で空乏化し、か
    つ最外部の第１導電型半導体層又は前記第２導電型半導
    体層の層厚み方向のキャリア濃度の積分値が、その内部
    に配置された前記第１導電型半導体層及び前記第２導電
    型半導体層の層厚み方向のキャリア濃度の積分値の概略
    半分であることを特徴とする高耐圧半導体素子。
  3. 【請求項３】 高濃度第１導電型半導体領域と、この高
    濃度第１導電型半導体領域に接して形成された第１導電
    型半導体層と、前記高濃度第１導電型半導体領域及び前
    記第１導電型半導体層に接して形成された第２導電型半
    導体層と、前記第１導電型半導体層及び前記第２導電型
    半導体層に接して形成された高濃度第２導電型半導体領
    域と、前記第１導電型半導体層及び前記第２導電型半導
    体層を取り囲んで形成された低濃度第１導電型半導体領
    域と、この低濃度第１導電型半導体領域及び前記高濃度
    第２導電型半導体領域に接して形成され、前記高濃度第
    ２導電型半導体領域より低濃度の低濃度第２導電型半導
    体領域とを備え、前記第１導電型半導体層及び前記第２
    導電型半導体層は交互に繰り返して配置されており、そ
    の最外部の第１導電型半導体層又は前記第２導電型半導
    体層の層厚み方向のキャリア濃度の積分値が、その内部
    に配置された前記第１導電型半導体層及び前記第２導電
    型半導体層の層厚み方向のキャリア濃度の積分値の概略
    半分であることを特徴とする高耐圧半導体素子。
  4. 【請求項４】 高濃度第１導電型半導体領域と、高濃度
    第２導電型半導体領域と、これらの高濃度第１導電型半
    導体領域と高濃度第２導電型半導体領域との間に挟まれ
    て形成され、交互に繰り返して配置された第１導電型半
    導体層及び第２導電型半導体層と、これらの第１導電型
    半導体層及び第２導電型半導体層を取り囲んで形成され
    た低濃度第１導電型半導体領域と、この低濃度第１導電
    型半導体領域及び前記高濃度第２導電型半導体領域に接
    して形成され、前記高濃度第２導電型半導体領域より低
    濃度の低濃度第２導電型半導体領域とを備え、前記第１
    導電型半導体層及び第２導電型半導体層の繰り返し配置
    方向は、前記高濃度第１導電型半導体領域と前記高濃度
    第２導電型半導体領域とを結ぶ方向に対して概略垂直で
    あるとともに、前記第１導電型半導体層はオン状態でド
    リフト電流を流すとともにオフ状態で空乏化し、前記第
    ２導電型半導体層はオフ状態で空乏化し、かつ最外部の
    第１導電型半導体層又は前記第２導電型半導体層の層厚
    み方向のキャリア濃度の積分値が、その内部に配置され
    た前記第１導電型半導体層及び前記第２導電型半導体層
    の層厚み方向のキャリア濃度の積分値の概略半分である
    ことを特徴とする高耐圧半導体素子。
  5. 【請求項５】 高濃度第１導電型半導体領域と、この高
    濃度第１導電型半導体領域に接して形成された第１導電
    型半導体層と、前記高濃度第１導電型半導体領域及び前
    記第１導電型半導体層に接して形成された第２導電型半
    導体層と、前記第１導電型半導体層及び前記第２導電型
    半導体層に接して形成された高濃度第２導電型半導体領
    域と、前記第１導電型半導体層及び前記第２導電型半導
    体層を取り囲んで形成された低濃度第１導電型半導体領
    域と、この低濃度第１導電型半導体領域に接して形成さ
    れ、前記高濃度第２導電型半導体領域を取り囲むように
    当該領域から離間して設けられたリング状の第２導電型
    半導体領域層とを備え、前記第１導電型半導体層及び前
    記第２導電型半導体層は交互に繰り返して配置されてお
    り、その最外部の第１導電型半導体層又は前記第２導電
    型半導体層の層厚み方向のキャリア濃度の積分値が、そ
    の内部に配置された前記第１導電型半導体層及び前記第
    ２導電型半導体層の層厚み方向のキャリア濃度の積分値
    の概略半分であることを特徴とする高耐圧半導体素子。
  6. 【請求項６】 高濃度第１導電型半導体領域と、高濃度
    第２導電型半導体領域と、これらの高濃度第１導電型半
    導体電極層と高濃度第２導電型半導体電極層との間に挟
    まれて形成され、交互に繰り返して配置された第１導電
    型半導体層及び第２導電型半導体層と、これらの第１導
    電型半導体層及び第２導電型を取り囲んで形成された低
    濃度第１導電型半導体領域と、この低濃度第１導電型半
    導体領域に接して形成され、前記高濃度第２導電型半導
    体領域を取り囲むように当該領域から離間して設けられ
    たリング状の第２導電型半導体領域層とを備え、前記第
    １導電型半導体層及び第２導電型半導体層の繰り返し配
    置方向は、前記高濃度第１導電型半導体領域と前記高濃
    度第２導電型半導体領域とを結ぶ方向に対して概略垂直
    であるとともに、前記第１導電型半導体層はオン状態で
    ドリフト電流を流すとともにオフ状態で空乏化し、前記
    第２導電型半導体層はオフ状態で空乏化し、かつ最外部
    の第１導電型半導体層又は前記第２導電型半導体層の層
    厚み方向のキャリア濃度の積分値が、その内部に配置さ
    れた前記第１導電型半導体層及び前記第２導電型半導体
    層の層厚み方向のキャリア濃度の積分値の概略半分であ
    ることを特徴とする高耐圧半導体素子。
  7. 【請求項７】 前記第１導電型半導体層及び前記第２導
    電型半導体層は、お互いに平行なストライプ状の層であ
    ることを特徴とする請求項１乃至６記載の高耐圧半導体
    素子。
  8. 【請求項８】 前記第１導電型半導体層及び前記第２導
    電型半導体層は、奇数個存在することを特徴とする請求
    項１乃至７記載の高耐圧半導体素子。
  9. 【請求項９】 前記低濃度第２導電型半導体領域はオフ
    状態で空乏化し、その空乏領域は前記第１導電型半導体
    層及び前記第２導電型半導体層において空乏化により生
    ずる空乏領域と接することを特徴とする請求項３、４、
    ７、又は８記載の高耐圧半導体素子。
  10. 【請求項１０】 前記リング状の第２導電型半導体領域
    層に接する低濃度第１導電型半導体領域はオフ状態で空
    乏化し、その空乏領域は前記第１導電型半導体層及び前
    記第２導電型半導体層において空乏化により生ずる空乏
    領域と接することを特徴とする請求項５乃至８記載の高
    耐圧半導体素子。
  11. 【請求項１１】 前記高耐圧半導体素子は縦型の構造を
    有するものであることを特徴とする請求項１乃至９記載
    の高耐圧半導体素子。
JP07719899A 1999-03-23 1999-03-23 高耐圧半導体素子 Expired - Fee Related JP3751463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07719899A JP3751463B2 (ja) 1999-03-23 1999-03-23 高耐圧半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07719899A JP3751463B2 (ja) 1999-03-23 1999-03-23 高耐圧半導体素子

Publications (2)

Publication Number Publication Date
JP2000277726A true JP2000277726A (ja) 2000-10-06
JP3751463B2 JP3751463B2 (ja) 2006-03-01

Family

ID=13627137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07719899A Expired - Fee Related JP3751463B2 (ja) 1999-03-23 1999-03-23 高耐圧半導体素子

Country Status (1)

Country Link
JP (1) JP3751463B2 (ja)

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067333A1 (fr) 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur et procede de fabrication correspondant
JP2002280555A (ja) * 2001-03-15 2002-09-27 Fuji Electric Co Ltd 半導体装置
WO2003065459A1 (en) * 2002-01-28 2003-08-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6639260B2 (en) 2000-12-18 2003-10-28 Denso Corporation Semiconductor device having a vertical semiconductor element
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6844592B2 (en) 2002-03-18 2005-01-18 Kabushiki Kaisha Toshiba Semiconductor device with super junction region
US6849900B2 (en) 2003-04-16 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
US6991977B2 (en) 2001-10-17 2006-01-31 Fairchild Semiconductor Corporation Method for forming a semiconductor structure with improved smaller forward voltage loss and higher blocking capability
JP2006073615A (ja) * 2004-08-31 2006-03-16 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
JP2006202837A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 電力用半導体装置およびその製造方法
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7265416B2 (en) 2002-02-23 2007-09-04 Fairchild Korea Semiconductor Ltd. High breakdown voltage low on-resistance lateral DMOS transistor
JP2007266505A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 電力用半導体素子
US7301203B2 (en) 2003-11-28 2007-11-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
JP2008004643A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 半導体装置
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7622771B2 (en) 2007-05-24 2009-11-24 Kabushiki Kaisha Toshiba Semiconductor apparatus
US7625793B2 (en) 1999-12-20 2009-12-01 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7812392B2 (en) 2007-06-21 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device
JP2011029231A (ja) * 2009-07-21 2011-02-10 Toyota Central R&D Labs Inc 半導体装置とその製造方法
CN102332470A (zh) * 2010-07-12 2012-01-25 株式会社电装 半导体器件及其制造方法
CN102496624A (zh) * 2011-12-27 2012-06-13 上海先进半导体制造股份有限公司 高压bcd工艺中集成的浮动盆隔离结构
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8373247B2 (en) 2010-03-03 2013-02-12 Kabushiki Kaisha Toshiba Semiconductor device
JP2013077854A (ja) * 2003-01-16 2013-04-25 Fuji Electric Co Ltd 半導体素子
US8482028B2 (en) 2011-03-23 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
CN103493207A (zh) * 2011-07-14 2014-01-01 富士电机株式会社 高击穿电压半导体器件
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
WO2018029951A1 (ja) * 2016-08-08 2018-02-15 三菱電機株式会社 半導体装置

Cited By (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7625793B2 (en) 1999-12-20 2009-12-01 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US8710584B2 (en) 2000-08-16 2014-04-29 Fairchild Semiconductor Corporation FET device having ultra-low on-resistance and low gate charge
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US8101484B2 (en) 2000-08-16 2012-01-24 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6639260B2 (en) 2000-12-18 2003-10-28 Denso Corporation Semiconductor device having a vertical semiconductor element
US6982459B2 (en) 2000-12-18 2006-01-03 Denso Corporation Semiconductor device having a vertical type semiconductor element
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US8829641B2 (en) 2001-01-30 2014-09-09 Fairchild Semiconductor Corporation Method of forming a dual-trench field effect transistor
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US9368587B2 (en) 2001-01-30 2016-06-14 Fairchild Semiconductor Corporation Accumulation-mode field effect transistor with improved current capability
WO2002067333A1 (fr) 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur et procede de fabrication correspondant
JPWO2002067333A1 (ja) * 2001-02-21 2004-06-24 三菱電機株式会社 半導体装置およびその製造方法
US7105387B2 (en) 2001-02-21 2006-09-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method for the same
US6821824B2 (en) 2001-02-21 2004-11-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP4785335B2 (ja) * 2001-02-21 2011-10-05 三菱電機株式会社 半導体装置およびその製造方法
KR100485297B1 (ko) * 2001-02-21 2005-04-27 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
EP1363332A4 (en) * 2001-02-21 2006-08-16 Mitsubishi Electric Corp SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
JP2002280555A (ja) * 2001-03-15 2002-09-27 Fuji Electric Co Ltd 半導体装置
US6696728B2 (en) 2001-03-15 2004-02-24 Fuji Electric Co., Ltd. Super-junction semiconductor device
US6991977B2 (en) 2001-10-17 2006-01-31 Fairchild Semiconductor Corporation Method for forming a semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7429523B2 (en) 2001-10-17 2008-09-30 Fairchild Semiconductor Corporation Method of forming schottky diode with charge balance structure
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6949798B2 (en) 2002-01-28 2005-09-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
WO2003065459A1 (en) * 2002-01-28 2003-08-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US7605040B2 (en) 2002-02-23 2009-10-20 Fairchild Korea Semiconductor Ltd. Method of forming high breakdown voltage low on-resistance lateral DMOS transistor
US7265416B2 (en) 2002-02-23 2007-09-04 Fairchild Korea Semiconductor Ltd. High breakdown voltage low on-resistance lateral DMOS transistor
US6844592B2 (en) 2002-03-18 2005-01-18 Kabushiki Kaisha Toshiba Semiconductor device with super junction region
USRE47641E1 (en) 2002-03-18 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device with super junction region
US7291894B2 (en) 2002-07-18 2007-11-06 Fairchild Semiconductor Corporation Vertical charge control semiconductor device with low output capacitance
US7977744B2 (en) 2002-07-18 2011-07-12 Fairchild Semiconductor Corporation Field effect transistor with trench filled with insulating material and strips of semi-insulating material along trench sidewalls
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US8198677B2 (en) 2002-10-03 2012-06-12 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7582519B2 (en) 2002-11-05 2009-09-01 Fairchild Semiconductor Corporation Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction
JP2013102213A (ja) * 2003-01-16 2013-05-23 Fuji Electric Co Ltd 半導体素子
JP2013077854A (ja) * 2003-01-16 2013-04-25 Fuji Electric Co Ltd 半導体素子
US6849900B2 (en) 2003-04-16 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device
US8936985B2 (en) 2003-05-20 2015-01-20 Fairchild Semiconductor Corporation Methods related to power semiconductor devices with thick bottom oxide layers
US7855415B2 (en) 2003-05-20 2010-12-21 Fairchild Semiconductor Corporation Power semiconductor devices having termination structures and methods of manufacture
US8786045B2 (en) 2003-05-20 2014-07-22 Fairchild Semiconductor Corporation Power semiconductor devices having termination structures
US8034682B2 (en) 2003-05-20 2011-10-11 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US8013387B2 (en) 2003-05-20 2011-09-06 Fairchild Semiconductor Corporation Power semiconductor devices with shield and gate contacts and methods of manufacture
US8013391B2 (en) 2003-05-20 2011-09-06 Fairchild Semiconductor Corporation Power semiconductor devices with trenched shielded split gate transistor and methods of manufacture
US7595524B2 (en) 2003-05-20 2009-09-29 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US7344943B2 (en) 2003-05-20 2008-03-18 Fairchild Semiconductor Corporation Method for forming a trench MOSFET having self-aligned features
US8889511B2 (en) 2003-05-20 2014-11-18 Fairchild Semiconductor Corporation Methods of manufacturing power semiconductor devices with trenched shielded split gate transistor
US7982265B2 (en) 2003-05-20 2011-07-19 Fairchild Semiconductor Corporation Trenched shield gate power semiconductor devices and methods of manufacture
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8129245B2 (en) 2003-05-20 2012-03-06 Fairchild Semiconductor Corporation Methods of manufacturing power semiconductor devices with shield and gate contacts
US8350317B2 (en) 2003-05-20 2013-01-08 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8716783B2 (en) 2003-05-20 2014-05-06 Fairchild Semiconductor Corporation Power device with self-aligned source regions
US8143123B2 (en) 2003-05-20 2012-03-27 Fairchild Semiconductor Corporation Methods of forming inter-poly dielectric (IPD) layers in power semiconductor devices
US7799636B2 (en) 2003-05-20 2010-09-21 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US8143124B2 (en) 2003-05-20 2012-03-27 Fairchild Semiconductor Corporation Methods of making power semiconductor devices with thick bottom oxide layer
US7655981B2 (en) 2003-11-28 2010-02-02 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US7301203B2 (en) 2003-11-28 2007-11-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US8518777B2 (en) 2003-12-30 2013-08-27 Fairchild Semiconductor Corporation Method for forming accumulation-mode field effect transistor with improved current capability
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7936008B2 (en) 2003-12-30 2011-05-03 Fairchild Semiconductor Corporation Structure and method for forming accumulation-mode field effect transistor with improved current capability
US7317225B2 (en) 2004-06-21 2008-01-08 Kabushiki Kaisha Toshiba Power semiconductor device
US7161209B2 (en) 2004-06-21 2007-01-09 Kabushiki Kaisha Toshiba Power semiconductor device
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
US7732876B2 (en) 2004-08-03 2010-06-08 Fairchild Semiconductor Corporation Power transistor with trench sinker for contacting the backside
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US8148233B2 (en) 2004-08-03 2012-04-03 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US8026558B2 (en) 2004-08-03 2011-09-27 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP2006073615A (ja) * 2004-08-31 2006-03-16 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7534683B2 (en) 2004-10-08 2009-05-19 Fairchild Semiconductor Corporation Method of making a MOS-gated transistor with reduced miller capacitance
JP2006202837A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 電力用半導体装置およびその製造方法
US8084327B2 (en) 2005-04-06 2011-12-27 Fairchild Semiconductor Corporation Method for forming trench gate field effect transistor with recessed mesas using spacers
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US8680611B2 (en) 2005-04-06 2014-03-25 Fairchild Semiconductor Corporation Field effect transistor and schottky diode structures
US7598144B2 (en) 2005-08-09 2009-10-06 Fairchild Semiconductor Corporation Method for forming inter-poly dielectric in shielded gate field effect transistor
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7713822B2 (en) 2006-03-24 2010-05-11 Fairchild Semiconductor Corporation Method of forming high density trench FET with integrated Schottky diode
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7759732B2 (en) 2006-03-29 2010-07-20 Kabushiki Kaisha Toshiba Power semiconductor device
JP2007266505A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 電力用半導体素子
US8907420B2 (en) 2006-03-29 2014-12-09 Kabushiki Kaisha Toshiba Power semiconductor device
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
US8013360B2 (en) 2006-05-16 2011-09-06 Kabushiki Kaisha Toshiba Semiconductor device having a junction of P type pillar region and N type pillar region
US7859047B2 (en) 2006-06-19 2010-12-28 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes connected together in non-active region
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7473603B2 (en) 2006-06-19 2009-01-06 Fairchild Semiconductor Corporation Method for forming a shielded gate trench FET with the shield and gate electrodes being connected together
JP2008004643A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 半導体装置
US7622771B2 (en) 2007-05-24 2009-11-24 Kabushiki Kaisha Toshiba Semiconductor apparatus
US7812392B2 (en) 2007-06-21 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor device
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9595596B2 (en) 2007-09-21 2017-03-14 Fairchild Semiconductor Corporation Superjunction structures for power devices
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US9224853B2 (en) 2007-12-26 2015-12-29 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2011029231A (ja) * 2009-07-21 2011-02-10 Toyota Central R&D Labs Inc 半導体装置とその製造方法
US8373247B2 (en) 2010-03-03 2013-02-12 Kabushiki Kaisha Toshiba Semiconductor device
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102332470A (zh) * 2010-07-12 2012-01-25 株式会社电装 半导体器件及其制造方法
US8482028B2 (en) 2011-03-23 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN103493207B (zh) * 2011-07-14 2016-03-09 富士电机株式会社 高击穿电压半导体器件
CN103493207A (zh) * 2011-07-14 2014-01-01 富士电机株式会社 高击穿电压半导体器件
US8748982B2 (en) 2011-07-14 2014-06-10 Fuji Electric Co., Ltd. High breakdown voltage semiconductor device
CN102496624A (zh) * 2011-12-27 2012-06-13 上海先进半导体制造股份有限公司 高压bcd工艺中集成的浮动盆隔离结构
WO2018029951A1 (ja) * 2016-08-08 2018-02-15 三菱電機株式会社 半導体装置
JP6345378B1 (ja) * 2016-08-08 2018-06-20 三菱電機株式会社 半導体装置
CN109564932A (zh) * 2016-08-08 2019-04-02 三菱电机株式会社 半导体装置
US10529799B2 (en) 2016-08-08 2020-01-07 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
JP3751463B2 (ja) 2006-03-01

Similar Documents

Publication Publication Date Title
JP3751463B2 (ja) 高耐圧半導体素子
JP5900503B2 (ja) 半導体装置
JP4945594B2 (ja) 電力用半導体装置
US8604544B2 (en) Semiconductor device
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
JP5298488B2 (ja) 半導体装置
US9312372B2 (en) Semiconductor device
JP5701913B2 (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2008117826A (ja) 電力用半導体素子
JPH09283754A (ja) 高耐圧半導体装置
US8217420B2 (en) Power semiconductor device
JP2000049360A (ja) 半導体装置
JP4108762B2 (ja) 電界効果により制御可能の半導体デバイス
JP2014509453A (ja) パワー半導体デバイス
JP2012182391A (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP5238866B2 (ja) 電力用半導体装置
TWI714683B (zh) 具有超晶格結構的表面優化電晶體
JPH08293618A (ja) 高耐圧半導体素子
JPH11204789A (ja) 絶縁ゲ−ト形トランジスタ
RU2407107C2 (ru) Полупроводниковый прибор с изолированным затвором
JP7338242B2 (ja) 半導体装置
JP2003031821A (ja) 半導体装置
US7535075B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040521

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051207

R151 Written notification of patent or utility model registration

Ref document number: 3751463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees