JP2000277916A - 基板および分割基板 - Google Patents

基板および分割基板

Info

Publication number
JP2000277916A
JP2000277916A JP8644599A JP8644599A JP2000277916A JP 2000277916 A JP2000277916 A JP 2000277916A JP 8644599 A JP8644599 A JP 8644599A JP 8644599 A JP8644599 A JP 8644599A JP 2000277916 A JP2000277916 A JP 2000277916A
Authority
JP
Japan
Prior art keywords
substrate
conductive member
insulating
divided
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8644599A
Other languages
English (en)
Inventor
Norimitsu Fukamizu
則光 深水
Yuzuru Matsumoto
譲 松本
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8644599A priority Critical patent/JP2000277916A/ja
Publication of JP2000277916A publication Critical patent/JP2000277916A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】端面電極の接合強度を向上できるとともに、使
用導電材料を低減することができる基板および分割基板
を提供する。 【解決手段】絶縁層10a〜10hを複数積層してなる
絶縁基体10と、該絶縁基体10の表面から厚み方向に
所定深さで形成された導電部材13と、前記絶縁基体1
0の厚み方向に導電部材13よりも深く形成され、かつ
前記導電部材13を複数に分割する分割溝15とを具備
するものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、分割溝を有する基
板、および端面電極を有する分割基板に関するものであ
る。
【0002】
【従来技術】近年、電子機器は小型軽量化、携帯化が進
んでおり、それに用いられる回路ブロックもその動向に
呼応する形で、小型軽量薄型化、表面実装化、複合化が
押し進められている。
【0003】このような動向の中で、セラミック回路基
板は、その優れた放熱性や低誘電損失等の特徴から従来
より多用されており、高周波モジュールとしてその応用
が進められている。
【0004】従来、表面実装用回路基板は母基板に半田
接合されて用いられている。そして、その接合状態の確
認と信頼性維持の観点から、表面実装用回路基板は端面
電極を有する構造が採用されている。その端面電極を有
する表面実装用回路基板の構造を製造方法の観点からみ
ると、大別して3種類の製造方法がある。
【0005】第1の構造はスルーホール厚膜構造と呼ば
れるもので、既に端面電極用のスルーホールが形成され
た未焼成もしくは既焼成の基板に吸引等の技術を併用
し、厚膜印刷技術等により導電性ペーストをスルーホー
ル内壁面にコーティングして焼き付け、スルーホール部
分を横切る分割溝で分割して得られる構造である。本構
造の利点は基板を多数個取りで処理できるため、即ち、
単位ブロック毎に分割した際にはそれぞれが複数の端面
電極を有する分割基板となり、工数削減に有利である。
【0006】第2の構造は第1の構造を応用したもので
あり、未焼成のグリーンシート1層毎にスルーホールを
形成し、該スルーホールの内壁面に導電性ペーストをコ
ーティングし、該スルーホール厚膜構造をとったものを
積層一体化することにより達成される構造であり、焼成
後に、スルーホール部分を横切る分割溝で分割して得ら
れる構造である。本構造の利点は内部配線と端面電極の
接合がとり易い点にある。
【0007】第3の構造は単独形成構造と呼ばれるもの
で、単位ブロックに分割された分割基板に、基本的に1
端面ずつ厚膜印刷技術等を用いて端面電極をパターンニ
ング、焼き付けする方法で得られる構造である。本方法
の利点は実装投影面積でみたときにスルーホールによる
デッドスペースがなく、小型化に適した点である。
【0008】
【発明が解決しようとする課題】しかしながら、上記3
種の製造方法による構造は各々以下のような欠点があっ
た。即ち、第1のスルーホール厚膜構造では、セラミッ
ク基板が内部配線を有していた場合に、内部配線と端面
電極の接続信頼性に欠ける。例えば、未焼成のセラミッ
ク基板が対象であるならば、それにパンチング工法等に
よりスルーホールを形成する必要があるが、形成時に内
部配線が崩れて端面電極との接点がとれにくい。
【0009】第2の構造も第1の構造と同様に端面電極
の幅が広くなると不適切になる。即ち、この構造では、
スルーホール内壁面のみにコーティングすることが困難
であり、一方、グリーンシートに形成されたスルーホー
ルに導電性ペーストを充填した場合には、導電性ペース
トをスルーホール内壁面のみに残すには導電性ペースト
の除去作業が必要となり、また、導電性ペーストをその
まま残した場合には導電性ペーストが余分に必要となる
という問題があった。
【0010】さらに、一層毎にパンチング等によりスル
ーホールを形成した後、積層する構造となるが、積層時
の積層精度が低いことにより、スルーホール内壁面が凹
凸となり、端面電極表面も凹凸になりやすいという問題
があった。
【0011】また、第1および第2の構造では、基板表
面に形成された分割溝が、分割した際には端面電極とな
る円筒状の導電部材を通過していたため、分割溝で分割
すると導電部材を直接切断することになり、導電部材に
分割する際の力が作用し、導電部材が剥がれ落ちる等、
導電部材と絶縁基体の接続信頼性が低下するという問題
があった。
【0012】また、スルーホールの形成が不可欠であ
り、スルーホールそのものがデッドスペースとなって、
基板の有効面積が小さくなり、実装効率が低いという問
題があった。
【0013】さらに、従来から種々の端面構造や導体形
状が用いられてきたが、金型を用いるパンチング工法に
より端面電極を作製した場合、円及び楕円等の単純形状
による設計を強いられ、導電部材と絶縁基体の接続信頼
性や量産性に優れた端面構造が得られなった。
【0014】第3の単独形成構造では、端面を露出させ
るために、多数個取りが出来ない。
【0015】従って基板の表面に部品を実装する際、分
割基板毎に実装する必要があり、実装効率を大きく低下
させてしまう。
【0016】また、これらの構造では、図8に示すよう
に、端面電極41が絶縁基体43の側面全面に形成され
ていたため、電子部品等に衝突した時に剥離し易いとい
う問題があった。また、絶縁基体43の側面全面に形成
されていたため、その端面電極41用の導電ペーストが
多量に必要となり、さらに、図8に示したように、ハン
ダ44により母基板45に接合する際には、ハンダ44
が絶縁基体43の側面全面に形成された端面電極41の
全面にのることになり、ハンダ44の使用量が多量に必
要となるという問題があった。
【0017】
【課題を解決するための手段】本発明の基板は、絶縁層
を複数積層してなる絶縁基体と、該絶縁基体の表面から
厚み方向に所定深さで形成された導電部材と、前記絶縁
基体の厚み方向に前記導電部材よりも深く形成され、か
つ前記導電部材を複数に分割する分割溝とを具備するも
のである。
【0018】ここで、絶縁層を複数積層してなる分割基
板用絶縁基体と、該分割基板用絶縁基体の側面に露出し
て形成された端面電極とを有する分割基板において、前
記端面電極が、前記分割基板用絶縁基体の表面から厚み
方向に所定長さで形成され、かつ前記端面電極の表面と
前記分割基板用絶縁基体の側面が同一平面であることが
望ましい。また、端面電極には、分割基板用絶縁基体の
厚み方向に所定深さで形成されたアンカー導電部材が接
続されていることが望ましい。
【0019】
【作用】本発明の基板によれば、分割溝で基板を分割す
るとそれぞれが端面電極を有する分割基板となるが、分
割溝の形成深さが導電部材の深さよりも深いため、基板
内に埋設された導電部材の側面は分割溝内に露出してお
り、分割溝で分割する際にも導電部材を直接分割するこ
とがなく、導電部材に応力が作用せず、絶縁基体からの
導電部材の剥がれが抑制され、この導電部材と絶縁基体
との接続信頼性を向上することができる。
【0020】また、本発明の分割基板は、端面電極を、
分割基板用絶縁基体の表面から厚み方向に所定長さで形
成し、端面電極の表面と分割基板用絶縁基体の側面を同
一平面としたので、即ち、端面電極が分割基板用絶縁基
体の側面に埋設した状態となり、従来のように端面電極
の表面が突出していないため、この端面電極が電子部品
等に衝突したとしても剥がれ落ちることがない。
【0021】また、従来は、分割基板の側面の全面に端
面電極が形成されていたため、さらに、母基板にハンダ
により接合する場合でも、端面電極全面にハンダがのる
ことになり、端面電極を形成するためのペースト、およ
び母基板に接合するためのハンダ等が多量に必要であっ
たが、本発明では、端面電極の露出面積を必要最小限の
面積とすることができ、端面電極、ハンダの材料費が低
減できる。
【0022】さらに、端面電極に分割基板用絶縁基体の
厚み方向に所定深さで形成されたアンカー導電部材を接
続することにより、端面電極の分割基板からの剥離をさ
らに防止できるとともに、分割基板内に形成された内部
配線をアンカー導電部材に接続することにより、内部配
線と端面電極との接続を確実に行うことができる。
【0023】さらにまた、端面電極の表面を半田ぬれ性
の良好な金属でめっき処理することにより、端面電極の
露出面積が少なくても母基板へのハンダによる接合を確
実に行うことができる。
【0024】また、スルーホールを用いて端面電極を形
成した従来の場合に比較して、分割基板上のデッドスペ
ースが無くなるため、部品を搭載可能な面積が拡大し、
部品の実装密度を向上することができる。
【0025】
【発明の実施の形態】図1は、本発明の分割基板の斜視
図を示すもので、符号1は分割基板用絶縁基体を示して
おり、入出力端子、電源端子、グランド端子等の端子が
端面電極2として示されている。端面電極2は分割基板
用絶縁基体1の側面4面に計10個所露出して形成され
ている。
【0026】また、分割基板用絶縁基体1の上面には、
表面電極(配線)3が形成され、この表面電極3には抵
抗器やコンデンサ等のチップ部品4が接続されている。
また、分割基板用絶縁基体1にはキャビティ部5が形成
されており、このキャビティ部5には半導体ベアチップ
6が収容され、ワイヤにより表面電極3と接続されてい
る。
【0027】そして、本発明の分割基板は、図2に示す
ように、端面電極2が、分割基板用絶縁基体1の底面か
ら厚み方向に所定長さLで埋設して形成され、端面電極
2の表面と分割基板用絶縁基体1の側面が同一平面とさ
れている。分割基板用絶縁基体1の厚み方向における端
面電極2の長さLは、分割基板用絶縁基体1の厚みの1
/4以下とされている。
【0028】また、端面電極2には、分割基板用絶縁基
体1の厚み方向に所定深さで形成されたアンカー導電部
材7が接続されており、端面電極2とアンカー導電部材
7により、T字状の導電部材が形成されている。分割基
板用絶縁基体1の下面には、端面電極2、アンカー導電
部材7に接続する表面電極3が形成されている。
【0029】さらに、分割基板は最終的に半田により実
装されるため、分割基板の端面電極2はハンダで接合で
きるものでなくてはならない。ガラスセラミックを含む
セラミックスとの同時焼成を考えると、セラミックスは
800〜1000℃程度で焼成可能な材料であり、ま
た、端子電極の構成金属は、銀、パラジウム、白金、
銅、および銀とパラジウムの合金のうちの一種を主成分
とするものであり、このうちでも銀系合金もしくは銅が
好ましい。銀は半田食われがあるため、ニッケル下地で
スズめっき等を施したほうが好ましい。また、タングス
テンやモリブデン等は半田で接続が直接不可能である為
に、この場合にもタングステンやモリブデン等の表面に
メッキ等を施した方が好ましい。
【0030】このような分割基板は、例えば、図3に示
すように、プラスチック基板からなる母基板8に配置さ
れ、この母基板8の表面電極と、分割基板の端面電極2
がハンダ9により接合されることになる。
【0031】以上のように構成された分割基板では、端
面電極2を、分割基板用絶縁基体1の底面から厚み方向
に長さLで形成し、端面電極2の表面と分割基板用絶縁
基体1の側面を同一平面としたので、従来のように端面
電極2の表面が突出していないため、この端面電極2に
電子部品等が衝突したとしても剥がれ落ちることがな
い。また、端面電極2の露出面積を必要最小限の面積と
することができ、端面電極2、ハンダ9の材料費が低減
できる。
【0032】さらに、端面電極2にアンカー導電部材7
を接続することにより、端面電極2の分割基板用絶縁基
体1からの剥離をさらに防止できるとともに、分割基板
用絶縁基体1内に形成された内部配線をアンカー導電部
材7に接続することにより、内部配線と端面電極2との
接続を確実に行うことができる。
【0033】さらにまた、端面電極2の表面を半田ぬれ
性の良好な金属でめっき処理することにより、端面電極
2の露出面積が少なくても母基板8への接合を確実に行
うことができる。さらに、従来のように端面電極2を形
成するためのスルーホールを形成しないため、デッドス
ペースが無く、分割基板への部品の搭載面積を拡大する
ことができる。
【0034】上記のような分割基板は、この分割基板が
集合した、図4に示すような基板を分割溝に沿って分割
することにより得られる。以下、本発明の基板について
説明する。尚、図4は、表面電極3、チップ部品4等の
記載は省略した。
【0035】本発明の基板は、図5に示すように、絶縁
層10a〜10h、内部配線11、ビアホール導体1
2、端面電極2となる導電部材13とからなり、絶縁層
10a〜10hにより絶縁基体10が形成され、表面に
は表面電極3が形成されている。
【0036】絶縁層10a〜10hは、例えば、ガラス
セラミック材料からなり、それぞれの厚みは40〜15
0μmとされている。このような絶縁層10bと絶縁層
10c、絶縁層10fと絶縁層10g間には内部配線1
1が形成されている。内部配線11は、金系、銀系、銅
系の金属材料、例えば銀系導体からなっている。また、
内部配線11は、絶縁層10g、10hの厚みを貫くビ
アホール導体12によって接続されているものもあれ
ば、容量結合等で分布定数的に接続されるものもある。
このビアホール導体12も内部配線11と同様に金系、
銀系、銅系の金属材料、例えば銀系導体からなってい
る。
【0037】絶縁基体10の表面には、ビアホール導体
12と接続する表面電極3が形成されており、この表面
電極3上には、必要に応じて厚膜抵抗体膜や厚膜保護膜
が形成されたり、メッキ処理されたり、また、図1に示
したように、ICを含む各種チップ部品が半田やボンデ
ィング細線によって接合される。
【0038】そして、絶縁基体10には、図4乃至図6
に示すように、絶縁基体10の底面から厚み方向に所定
深さで形成された導電部材13が形成されており、この
導電部材13を2つに分割するように分割溝15が形成
されている。この分割溝15は、下面の分割溝15に対
向するように、絶縁基体10の上面にも形成されてお
り、下面に形成された分割溝15は絶縁基体10の厚み
方向に導電部材13よりも深く形成されている。尚、図
6は、図5の導電部材13近傍の底面斜視図であり、表
面電極3は省略した。
【0039】また、図5及び図6に示すように、分割溝
15に接しない側の導電部材13には、絶縁基体の底面
から厚み方向に所定深さで形成されたアンカー導電部材
7が接続されている。絶縁基体10の下面には、導電部
材13とアンカー導電部材7が十字状に形成され、より
詳細に説明すると、一対のT字状の導電部材が分割溝を
挟んで対向するように形成されているのである。
【0040】導電部材13およびアンカー導電部材7の
絶縁基体10の厚み方向の長さは、絶縁基体10の厚み
の1/4以下であることが望ましい。これは、積層成形
体に分割溝15を形成する必要があるが、分割溝15
は、導電部材13を絶縁基体10を厚み方向に分割でき
るだけの深さを必要とする。しかし、その深さが絶縁基
板10の厚みに対して深すぎると基板そのものが切断さ
れてしまうため、導電部材13の絶縁基体10の厚み方
向の長さLは、絶縁基体10の表面より絶縁基体10の
厚みの1/4以下とする必要がある。
【0041】本発明の基板の製造方法を、図7に基いて
説明する。先ず、絶縁層10a〜10hとなるスリップ
材を作製する。スリップ材は、例えば、ガラスセラミッ
クスまたはセラミック原料粉末、光硬化可能なモノマ
ー、例えばポリオキシエチル化トリメチロールプロパン
トリアクリレートと、有機バインダ、例えばアルキルメ
タクリレートと、可塑剤とを、有機溶剤、例えばエチル
カルビトールアセテートに混合し、ボールミルで混練し
て作製される。
【0042】セラミック原料粉末としては、例えば、金
属元素として少なくともMg、Ti、Caを含有する複
合酸化物であって、その金属元素酸化物による組成式を
(1−x)MgTiO3 −xCaTiO3 (但し、式中
xは重量比を表し、0.01≦x≦0.15)で表され
る主成分100重量部に対して、硼素含有化合物をB2
3 換算で3〜30重量部、アルカリ金属含有化合物を
アルカリ金属炭酸塩換算で1〜25重量部添加含有して
なるものが用いられる。
【0043】尚、上述の実施例では溶剤系スリップ材を
作製しているが、親水性の官能基を付加した光硬化可能
なモノマー、例えば多官能基メタクリレートモノマー、
有機バインダ、例えばカルボキシル変性アルキルメタク
リレートを用いて、イオン交換水で混練した水系スリッ
プ材であっても良い。
【0044】セラミック原料粉末としては、例えば、ガ
ラス材料であるSiO2 、Al2 3 、ZnO、Mg
O、B2 3 を主成分とする結晶化ガラス粉末70重量
%とセラミック材料であるアルミナ粉末30重量%とか
らなるものも用いられる。セラミック原料粉末は、特に
限定されるものではない。
【0045】また、ビアホール導体12、内部配線11
および表面電極3、導電部材13、アンカー導電部材7
となる導電性ペーストを作製する。導電性ペーストは、
低融点で且つ低抵抗の金属材料である例えば銀粉末と、
硼珪酸系低融点ガラス、例えばB2 3 −SiO2 −B
aOガラス、CaO−B2 3 −SiO2 ガラス、Ca
O−Al2 3 −B2 3 −SiO2 ガラスと、有機バ
インダ、例えばエチルセルロースとを、有機溶剤、例え
ば2,2,4−トリメチル−1,3−ペンタジオールモ
ノイソブチレートに混合し、3本ローラーにより均質混
練して作製される。
【0046】本発明のセラミック回路基板の製造方法
は、まず、図7(a)に示すように、支持基板25上
に、上述のスリップ材をドクターブレード法によって塗
布・乾燥して、絶縁層10aを形成する絶縁層成形体3
1aを形成する。ここで、支持基板25としては、マイ
ラーフイルムを用い、焼成工程前に取り外される。
【0047】次に、絶縁層成形体31aに、図7(b)
に示すように、十字状のアンカー・端面電極用貫通溝3
5a(以下、単に貫通溝35aということもある)の形
成を行う。貫通溝35aの形成は、露光処理、現像処
理、洗浄・乾燥処理により行う。露光処理は、絶縁層成
形体31a上に、貫通溝35aが形成される領域が遮光
されるようなフォトターゲットを載置して、例えば、超
高圧水銀灯(10mW/cm2 )を光源として用いて露
光を行なう。
【0048】これにより、貫通溝35aが形成される領
域の絶縁層成形体31aにおいては、光硬化可能なモノ
マの光重合反応がおこらず、貫通 H M35aが形成
される領域以外の絶縁層成形体31aにおいては、光重
合反応が起こる。ここで光重合反応が起こった部位を不
溶化部といい、光重合反応が起こらない部位を溶化部と
いう。
【0049】現像処理は、絶縁層成形体31aの溶化部
を現像液で除去するもので、具体的には、例えば、トリ
エタノールアミン水溶液を現像液として用いてスプレー
現像を行う。この現像処理により、図7(b)に示すよ
うに、絶縁層成形体31aに十字状の貫通溝35aを形
成することができる。その後、絶縁層成形体31aを現
像により生じる不要なカスなどを洗浄、乾燥工程により
完全に除去する。
【0050】次に、貫通溝35aへ導電性ペーストを充
填し、乾燥して、導電部材13、アンカー導電部材7の
一部となる導体部材36aを形成する。具体的には、図
7(c)に示すように、上述の工程で形成した貫通溝3
5a内に上述の導電性ペーストを充填し、乾燥する。貫
通溝35aに相当する部位のみに印刷可能なスクリーン
を用いて印刷によって導体部材36aを形成し、その
後、80℃で10分乾燥する。
【0051】上記のような工程を繰り返して、絶縁層成
形体31a〜31gが形成された積層体を作製する。こ
の後、スリップ材をドクターブレード法によって塗布・
乾燥して、絶縁基体10の最表面の絶縁層成形体31h
を形成する。
【0052】この絶縁層成形体31hに上記した露光処
理を施し、導電性ペーストを塗布して表面電極を形成す
る。
【0053】このようにして作製された積層成形体を、
必要に応じて、プレスで形状を整え、図7(d)に示す
ような積層成形体が得られ、この後、支持基板25が除
去され、積層成形体底面に表面電極を形成する。
【0054】そして、積層成形体の両面から、回路ブロ
ックに分割される位置に鋭利な刃を押し付けて、図5に
示すような分割溝を形成する。導電部材13の中央部を
分割溝15が通過するようにする。この時、その深さ
は、導電部材13を完全に分割する深さとする。これに
よりT字状の導電部材が対向した状態となる。
【0055】この後、脱バインダー工程と、本焼成工程
からなる焼成を行ない、脱バインダー工程において、含
まれている有機バインダ、光硬化可能なモノマを消失
し、本焼成工程により焼結する。
【0056】その後、表面処理として、さらに、厚膜抵
抗体膜や絶縁膜の印刷・焼きつけを行ない、メッキ処
理、さらにICチップを含む電子部品の接合を行うこと
により、本発明の基板が作製される。
【0057】
【発明の効果】本発明の基板によれば、分割溝の深さが
導電部材の深さよりも深いため、基板内に埋設された導
電部材の側面は分割溝内に露出しており、分割溝で分割
する際にも導電部材を直接分割することがなく、導電部
材に応力が作用せず、絶縁基体からの導電部材の剥がれ
が抑制され、この導電部材と絶縁基体との接続信頼性を
向上することができる。
【0058】また、本発明の分割基板は、端面電極の表
面と分割基板用絶縁基体の側面を同一平面としたので、
端面電極が分割基板用絶縁基体に埋設した状態となり、
従来のように端面電極の表面が突出していないため、こ
の端面電極が電子部品等に衝突したとしても剥がれ落ち
ることがない。また、端面電極の露出面積を必要最小限
の面積とすることができ、端面電極、ハンダの材料費を
低減できる。
【図面の簡単な説明】
【図1】本発明の分割基板を示す斜視図である。
【図2】図1の分割基板の端面電極近傍を示すもので、
(a)は断面図、(b)は底面図である。
【図3】分割基板を母基板に実装した状態を示す説明図
である。
【図4】基板を示す斜視図である。
【図5】図4の一部の断面図である。
【図6】図5の導電部材およびその近傍を示す底面斜視
図である。
【図7】基板の製造方法を示す工程図である。
【図8】従来の分割基板を母基板に実装した状態を示す
説明図である。
【符号の説明】
1・・・分割基板用絶縁基体 2・・・端面電極 7・・・アンカー導電部材 10・・・絶縁基体 10a〜10h・・・絶縁層 13・・・導電部材 15・・・分割溝

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】絶縁層を複数積層してなる絶縁基体と、該
    絶縁基体の表面から厚み方向に所定深さで形成された導
    電部材と、前記絶縁基体の厚み方向に前記導電部材より
    も深く形成され、かつ前記導電部材を複数に分割する分
    割溝とを具備することを特徴とする基板。
  2. 【請求項2】絶縁層を複数積層してなる分割基板用絶縁
    基体と、該分割基板用絶縁基体の側面に露出して形成さ
    れた端面電極とを有する分割基板において、前記端面電
    極が、前記分割基板用絶縁基体の表面から厚み方向に所
    定長さで形成され、かつ前記端面電極の表面と前記分割
    基板用絶縁基体の側面が同一平面であることを特徴とす
    る分割基板。
  3. 【請求項3】端面電極には、分割基板用絶縁基体の厚み
    方向に所定深さで形成されたアンカー導電部材が接続さ
    れていることを特徴とする請求項2記載の分割基板。
JP8644599A 1999-03-29 1999-03-29 基板および分割基板 Pending JP2000277916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8644599A JP2000277916A (ja) 1999-03-29 1999-03-29 基板および分割基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8644599A JP2000277916A (ja) 1999-03-29 1999-03-29 基板および分割基板

Publications (1)

Publication Number Publication Date
JP2000277916A true JP2000277916A (ja) 2000-10-06

Family

ID=13887131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8644599A Pending JP2000277916A (ja) 1999-03-29 1999-03-29 基板および分割基板

Country Status (1)

Country Link
JP (1) JP2000277916A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093846A (ja) * 2003-09-19 2005-04-07 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層セラミック基板
JP2006165108A (ja) * 2004-12-03 2006-06-22 Asahi Glass Co Ltd セラミック回路基板
JP2006278760A (ja) * 2005-03-29 2006-10-12 Tdk Corp ガラスセラミック集合基板の製造方法及び装置
JP2008130618A (ja) * 2006-11-16 2008-06-05 Murata Mfg Co Ltd 多層配線基板
CN100463584C (zh) * 2004-11-05 2009-02-18 财团法人工业技术研究院 孔柱分割式连通孔结构与其制造方法
US8450615B2 (en) 2007-08-29 2013-05-28 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
US8455769B2 (en) 2008-01-30 2013-06-04 Murata Manufacturing Co., Ltd. Electronic component and method of mounting the same
CN104219880A (zh) * 2014-09-26 2014-12-17 杭州华三通信技术有限公司 Pcb板及其加工方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093846A (ja) * 2003-09-19 2005-04-07 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層セラミック基板
CN100463584C (zh) * 2004-11-05 2009-02-18 财团法人工业技术研究院 孔柱分割式连通孔结构与其制造方法
JP2006165108A (ja) * 2004-12-03 2006-06-22 Asahi Glass Co Ltd セラミック回路基板
JP2006278760A (ja) * 2005-03-29 2006-10-12 Tdk Corp ガラスセラミック集合基板の製造方法及び装置
JP2008130618A (ja) * 2006-11-16 2008-06-05 Murata Mfg Co Ltd 多層配線基板
US8450615B2 (en) 2007-08-29 2013-05-28 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
US8455769B2 (en) 2008-01-30 2013-06-04 Murata Manufacturing Co., Ltd. Electronic component and method of mounting the same
CN104219880A (zh) * 2014-09-26 2014-12-17 杭州华三通信技术有限公司 Pcb板及其加工方法

Similar Documents

Publication Publication Date Title
JP3236782B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JP2000277916A (ja) 基板および分割基板
JP2003101225A (ja) セラミック基板及び分割回路基板
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
JP2001284808A (ja) 積層回路基板
JP3236769B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JP2001284826A (ja) 多層基板および分割多層基板
JPH10275979A (ja) セラミック基板および分割回路基板
JP3550283B2 (ja) 高周波複合回路基板
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP2000164457A (ja) 電子部品の製造方法
JP3500244B2 (ja) セラミック基板の製造方法
JP3495203B2 (ja) 回路基板の製造方法
JPH11103170A (ja) 抵抗体内蔵多層セラミック回路基板
JP2001044644A (ja) 多層回路基板およびその製法
JP2004031699A (ja) セラミック回路基板及びその製造方法
JP2003204161A (ja) 配線基板の製造方法
JP2002141646A (ja) 回路基板
JP3563580B2 (ja) 高周波複合回路基板およびその製造方法
JP2004063703A (ja) セラミック多層回路基板及びその製造方法
JPH11186733A (ja) 高周波複合回路ブロック
JP2001185851A (ja) 多層基板の製法
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2515165B2 (ja) 多層配線基板の製造方法
JPH11135680A (ja) 電子部品表面実装用基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20051108

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060613