JP2000278519A - 画像拡大装置 - Google Patents
画像拡大装置Info
- Publication number
- JP2000278519A JP2000278519A JP11079213A JP7921399A JP2000278519A JP 2000278519 A JP2000278519 A JP 2000278519A JP 11079213 A JP11079213 A JP 11079213A JP 7921399 A JP7921399 A JP 7921399A JP 2000278519 A JP2000278519 A JP 2000278519A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- phase
- image
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】 倍フレーム変換用フレームメモリを備えた画
像表示装置において、画像の拡大を低コストで実現する
ことができる画像拡大装置を提供する。 【解決手段】 倍フレーム変換用フレームメモリ4は、
画像データの単位時間当たりのフレーム数を倍増するた
め、並列2相の画像データとして出力する。貯蔵回路5
は、2相の画像データを一時的に貯蔵する。選択回路6
は、倍フレーム変換用フレームメモリ4より出力された
2相の画像データと貯蔵回路5より出力された2相の画
像データとより適宜にデータを選択して2組2相の画像
データとして出力する。拡大補間回路3は、2相の画像
データを拡大して2相の画像データとして出力する。
像表示装置において、画像の拡大を低コストで実現する
ことができる画像拡大装置を提供する。 【解決手段】 倍フレーム変換用フレームメモリ4は、
画像データの単位時間当たりのフレーム数を倍増するた
め、並列2相の画像データとして出力する。貯蔵回路5
は、2相の画像データを一時的に貯蔵する。選択回路6
は、倍フレーム変換用フレームメモリ4より出力された
2相の画像データと貯蔵回路5より出力された2相の画
像データとより適宜にデータを選択して2組2相の画像
データとして出力する。拡大補間回路3は、2相の画像
データを拡大して2相の画像データとして出力する。
Description
【0001】
【発明の属する技術分野】本発明は、デジタルビデオ画
像を拡大する画像拡大装置に関する。
像を拡大する画像拡大装置に関する。
【0002】
【従来の技術】テレビジョン受像機やプロジェクタ装置
等の画像表示装置においては、画像を拡大もしくは縮小
して表示するため、画像拡大縮小装置が用いられてい
る。一般的な画像拡大縮小装置は、図3に示すように、
フレームメモリ2の前段に縮小補間回路1を設け、その
フレームメモリ2の後段に拡大補間回路3を設けた構成
となっている。
等の画像表示装置においては、画像を拡大もしくは縮小
して表示するため、画像拡大縮小装置が用いられてい
る。一般的な画像拡大縮小装置は、図3に示すように、
フレームメモリ2の前段に縮小補間回路1を設け、その
フレームメモリ2の後段に拡大補間回路3を設けた構成
となっている。
【0003】ところで、画像表示装置の中には、画像拡
大縮小装置のフレームメモリとは別のフレームメモリを
設けるものがある。その一例として、液晶プロジェクタ
装置がある。液晶プロジェクタ装置では、液晶パネルの
焼き付きを防止するため、液晶パネルを交流駆動するこ
とが必要とされ、フレーム毎に映像信号の極性を反転す
る場合がある。このままでは表示された画像のフリッカ
が問題となるので、倍フレーム変換用フレームメモリを
用い、単位時間当たりのフレーム数を倍増し、フリッカ
が問題とならないようにしている。
大縮小装置のフレームメモリとは別のフレームメモリを
設けるものがある。その一例として、液晶プロジェクタ
装置がある。液晶プロジェクタ装置では、液晶パネルの
焼き付きを防止するため、液晶パネルを交流駆動するこ
とが必要とされ、フレーム毎に映像信号の極性を反転す
る場合がある。このままでは表示された画像のフリッカ
が問題となるので、倍フレーム変換用フレームメモリを
用い、単位時間当たりのフレーム数を倍増し、フリッカ
が問題とならないようにしている。
【0004】図4は、倍フレーム変換用フレームメモリ
を備えた画像表示装置に、図3に示す画像拡大縮小装置
を設けた場合の構成を示している。図4において、拡大
補間回路3の出力は、倍フレーム変換用フレームメモリ
4に入力される。倍フレーム変換用フレームメモリ4
は、入力された画像データの単位時間当たりのフレーム
数を倍増するため、並列2相の画像データとして出力す
る。拡大補間回路3より出力されるフレームの画素を順
に1,2,3,4…とすると、倍フレーム変換用フレー
ムメモリ4の図中上側の相からは、画素1,3,5…
が、図中下側の相からは画素2,4,6…が、画素
(1,2),(3,4),(5,6)…の如く対となっ
て出力される。
を備えた画像表示装置に、図3に示す画像拡大縮小装置
を設けた場合の構成を示している。図4において、拡大
補間回路3の出力は、倍フレーム変換用フレームメモリ
4に入力される。倍フレーム変換用フレームメモリ4
は、入力された画像データの単位時間当たりのフレーム
数を倍増するため、並列2相の画像データとして出力す
る。拡大補間回路3より出力されるフレームの画素を順
に1,2,3,4…とすると、倍フレーム変換用フレー
ムメモリ4の図中上側の相からは、画素1,3,5…
が、図中下側の相からは画素2,4,6…が、画素
(1,2),(3,4),(5,6)…の如く対となっ
て出力される。
【0005】
【発明が解決しようとする課題】図4に示すように、倍
フレーム変換用フレームメモリ4を備えた画像表示装置
に画像拡大縮小装置を設けると、画像表示装置は2つの
フレームメモリを有することとなり、回路規模が大きく
なってしまい、低コストで実現することは困難である。
なお、以上の例では、フレームメモリ2の前段に縮小補
間回路1を設けた画像拡大縮小装置について示したが、
縮小補間回路1を設けていない画像を拡大するのみの画
像拡大装置でも全く同様である。また、以上の例では、
フレーム数を倍増するため、倍フレーム変換用フレーム
メモリ4が並列2相の画像データとして出力する場合に
ついて示したが、さらに多くの複数相の画像データとし
て出力する場合もある。
フレーム変換用フレームメモリ4を備えた画像表示装置
に画像拡大縮小装置を設けると、画像表示装置は2つの
フレームメモリを有することとなり、回路規模が大きく
なってしまい、低コストで実現することは困難である。
なお、以上の例では、フレームメモリ2の前段に縮小補
間回路1を設けた画像拡大縮小装置について示したが、
縮小補間回路1を設けていない画像を拡大するのみの画
像拡大装置でも全く同様である。また、以上の例では、
フレーム数を倍増するため、倍フレーム変換用フレーム
メモリ4が並列2相の画像データとして出力する場合に
ついて示したが、さらに多くの複数相の画像データとし
て出力する場合もある。
【0006】本発明はこのような問題点に鑑みなされた
ものであり、フレーム数を増加させるための倍フレーム
変換用フレームメモリを備えた画像表示装置において、
フレームメモリを削減して画像の拡大を低コストで実現
することができる画像拡大装置を提供することを目的と
する。
ものであり、フレーム数を増加させるための倍フレーム
変換用フレームメモリを備えた画像表示装置において、
フレームメモリを削減して画像の拡大を低コストで実現
することができる画像拡大装置を提供することを目的と
する。
【0007】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、画像を拡大する画像拡大
装置において、入力された画像データの単位時間当たり
のフレーム数を増加させるため、並列複数相の画像デー
タとして出力する倍フレーム変換用フレームメモリ
(4)と、前記倍フレーム変換用フレームメモリより出
力された複数相の画像データを一時的に貯蔵する少なく
とも1つの貯蔵回路(5)と、前記倍フレーム変換用フ
レームメモリより出力された複数相の画像データと前記
貯蔵回路より出力された複数相の画像データとが入力さ
れ、これらの入力データを選択して複数相の画像データ
として出力する選択回路(6)と、前記選択回路より出
力された複数相の画像データを拡大して複数相の画像デ
ータとして出力する拡大補間回路(3)とを備えて構成
したことを特徴とする画像拡大装置を提供するものであ
る。
の技術の課題を解決するため、画像を拡大する画像拡大
装置において、入力された画像データの単位時間当たり
のフレーム数を増加させるため、並列複数相の画像デー
タとして出力する倍フレーム変換用フレームメモリ
(4)と、前記倍フレーム変換用フレームメモリより出
力された複数相の画像データを一時的に貯蔵する少なく
とも1つの貯蔵回路(5)と、前記倍フレーム変換用フ
レームメモリより出力された複数相の画像データと前記
貯蔵回路より出力された複数相の画像データとが入力さ
れ、これらの入力データを選択して複数相の画像データ
として出力する選択回路(6)と、前記選択回路より出
力された複数相の画像データを拡大して複数相の画像デ
ータとして出力する拡大補間回路(3)とを備えて構成
したことを特徴とする画像拡大装置を提供するものであ
る。
【0008】
【発明の実施の形態】以下、本発明の画像拡大装置につ
いて、添付図面を参照して説明する。図1は本発明の画
像拡大装置の一実施例を示すブロック図、図2は本発明
の画像拡大装置による拡大動作の原理を説明するための
図である。
いて、添付図面を参照して説明する。図1は本発明の画
像拡大装置の一実施例を示すブロック図、図2は本発明
の画像拡大装置による拡大動作の原理を説明するための
図である。
【0009】本実施例では、画像拡大装置として、画像
拡大縮小装置について示す。また、本実施例では、倍フ
レーム変換用フレームメモリ4が、単位時間当たりのフ
レーム数を倍増するため、並列2相の画像データとして
出力する場合について示す。図1において、倍フレーム
変換用フレームメモリ4の前段には、縮小補間回路1が
設けられている。図4のように、倍フレーム変換用フレ
ームメモリ4を、ただ単に単位時間当たりのフレーム数
を倍増するためだけに用いる場合には、倍フレーム変換
用フレームメモリ4には、ライトイネーブルWEやリー
ドイネーブルREを供給して画素単位でのイネーブル処
理を実行させる必要はない。
拡大縮小装置について示す。また、本実施例では、倍フ
レーム変換用フレームメモリ4が、単位時間当たりのフ
レーム数を倍増するため、並列2相の画像データとして
出力する場合について示す。図1において、倍フレーム
変換用フレームメモリ4の前段には、縮小補間回路1が
設けられている。図4のように、倍フレーム変換用フレ
ームメモリ4を、ただ単に単位時間当たりのフレーム数
を倍増するためだけに用いる場合には、倍フレーム変換
用フレームメモリ4には、ライトイネーブルWEやリー
ドイネーブルREを供給して画素単位でのイネーブル処
理を実行させる必要はない。
【0010】本発明では、倍フレーム変換用フレームメ
モリ4を、図3,図4におけるフレームメモリ2の代わ
りに、画像の拡大(もしくは縮小)のための時間軸変換
用のフレームメモリとしても用いる。従って、倍フレー
ム変換用フレームメモリ4に、制御回路10よりライト
イネーブルWEやリードイネーブルREを供給して画素
単位でのイネーブル処理を実行させる。なお、制御回路
10は、回路各部にクロックを供給したり、縮小率や拡
大率を変更する場合には、縮小補間回路1や拡大補間回
路3を制御するが、ここではそれらの図示を省略してい
る。
モリ4を、図3,図4におけるフレームメモリ2の代わ
りに、画像の拡大(もしくは縮小)のための時間軸変換
用のフレームメモリとしても用いる。従って、倍フレー
ム変換用フレームメモリ4に、制御回路10よりライト
イネーブルWEやリードイネーブルREを供給して画素
単位でのイネーブル処理を実行させる。なお、制御回路
10は、回路各部にクロックを供給したり、縮小率や拡
大率を変更する場合には、縮小補間回路1や拡大補間回
路3を制御するが、ここではそれらの図示を省略してい
る。
【0011】画像を縮小する場合には、次のように動作
する。縮小補間回路1は、入力されたデジタルビデオ画
像のデータに縮小率に基づいた所定のフィルタリングを
施して縮小データを生成したり、制御回路10からのラ
イトイネーブルWEを無効にして、倍フレーム変換用フ
レームメモリ4へのデータの書き込みを停止することに
より、画像を縮小する。なお、画像を縮小せず、拡大の
みする場合には、縮小補間回路1は不動作であり、倍フ
レーム変換用フレームメモリ4は入力されたデータをそ
のまま書き込む。あるいは、縮小補間回路1を設けてな
くもよい。
する。縮小補間回路1は、入力されたデジタルビデオ画
像のデータに縮小率に基づいた所定のフィルタリングを
施して縮小データを生成したり、制御回路10からのラ
イトイネーブルWEを無効にして、倍フレーム変換用フ
レームメモリ4へのデータの書き込みを停止することに
より、画像を縮小する。なお、画像を縮小せず、拡大の
みする場合には、縮小補間回路1は不動作であり、倍フ
レーム変換用フレームメモリ4は入力されたデータをそ
のまま書き込む。あるいは、縮小補間回路1を設けてな
くもよい。
【0012】倍フレーム変換用フレームメモリ4の出力
である2つの相からは、上記のように、画素が対となっ
て出力される。本発明では、倍フレーム変換用フレーム
メモリ4と拡大補間回路3との間に、倍フレーム変換用
フレームメモリ4の出力データを一時的に貯蔵する貯蔵
回路5と選択回路6とを設けている。この貯蔵回路5と
選択回路6を設けることにより、拡大補間回路3には、
データを複数相のまま供給し、拡大補間回路3は、複数
相のデータに対してそのまま拡大処理を施すことができ
る。なお、倍フレーム変換用フレームメモリ4の出力か
ら拡大補間回路3の出力まで、全て同じクロック周波数
で動作する。本実施例では、倍フレーム変換用フレーム
メモリ4は2相の画像データを出力し、一例としてバイ
リニア補間を用いているため拡大補間回路3には4相の
画像データを供給している。選択回路6より出力される
画像データを何相とするかは、補間方法によって異な
る。
である2つの相からは、上記のように、画素が対となっ
て出力される。本発明では、倍フレーム変換用フレーム
メモリ4と拡大補間回路3との間に、倍フレーム変換用
フレームメモリ4の出力データを一時的に貯蔵する貯蔵
回路5と選択回路6とを設けている。この貯蔵回路5と
選択回路6を設けることにより、拡大補間回路3には、
データを複数相のまま供給し、拡大補間回路3は、複数
相のデータに対してそのまま拡大処理を施すことができ
る。なお、倍フレーム変換用フレームメモリ4の出力か
ら拡大補間回路3の出力まで、全て同じクロック周波数
で動作する。本実施例では、倍フレーム変換用フレーム
メモリ4は2相の画像データを出力し、一例としてバイ
リニア補間を用いているため拡大補間回路3には4相の
画像データを供給している。選択回路6より出力される
画像データを何相とするかは、補間方法によって異な
る。
【0013】ここで、図2を用いて、拡大補間回路3
が、複数相のデータに対してそのまま拡大処理を施すこ
とができる原理について説明する。図2では、2相の場
合について示すが、他の複数相でも原理的には同一であ
る。図2は、一例として5/3倍の動作について示して
いる。図2において、(A)はデータを5/3倍するた
めの原理を示しており、上段は入力データ、下段は出力
データである。ここでは、最も簡単な(バイリニア補
間)2点補間について示している。3つの入力データに
対して5つの出力データが得られることから、入力デー
タを順にi1,i2,i3,i1’,i2’,i3’,
i1”…とし、出力データを順にo1,o2,o3,o
4,o5,o1’,o2’,o3’,o4’,o5’,
o1”…と称することとする。
が、複数相のデータに対してそのまま拡大処理を施すこ
とができる原理について説明する。図2では、2相の場
合について示すが、他の複数相でも原理的には同一であ
る。図2は、一例として5/3倍の動作について示して
いる。図2において、(A)はデータを5/3倍するた
めの原理を示しており、上段は入力データ、下段は出力
データである。ここでは、最も簡単な(バイリニア補
間)2点補間について示している。3つの入力データに
対して5つの出力データが得られることから、入力デー
タを順にi1,i2,i3,i1’,i2’,i3’,
i1”…とし、出力データを順にo1,o2,o3,o
4,o5,o1’,o2’,o3’,o4’,o5’,
o1”…と称することとする。
【0014】図2において、(B)は、図2(A)の下
段に示す1相の出力データo1,o2,o3…がどの入
力データより得られるかを示している。図2(A)に示
すように、例えば、出力データo1とo2は、入力デー
タi1,i2より生成され、出力データo3とo4は、
入力データi2,i3より生成される。上記のように、
倍フレーム変換用フレームメモリ4からは、画素が対と
なって出力される。倍フレーム変換用フレームメモリ4
の出力データは、図2(B)に示すような2相のデータ
である。図2(B)において、上段のデータは、倍フレ
ーム変換用フレームメモリ4の図中上側の相からのデー
タに相当し、下段にデータは、図中下側の相からのデー
タに相当する。但し、後述するように、図2(B)に示
す2相のデータをそのまま用いない。
段に示す1相の出力データo1,o2,o3…がどの入
力データより得られるかを示している。図2(A)に示
すように、例えば、出力データo1とo2は、入力デー
タi1,i2より生成され、出力データo3とo4は、
入力データi2,i3より生成される。上記のように、
倍フレーム変換用フレームメモリ4からは、画素が対と
なって出力される。倍フレーム変換用フレームメモリ4
の出力データは、図2(B)に示すような2相のデータ
である。図2(B)において、上段のデータは、倍フレ
ーム変換用フレームメモリ4の図中上側の相からのデー
タに相当し、下段にデータは、図中下側の相からのデー
タに相当する。但し、後述するように、図2(B)に示
す2相のデータをそのまま用いない。
【0015】さて、拡大補間回路3からも、画素が対と
なって出力されるので、拡大補間回路3からは、図2
(A)の下段に示すような単相にデータではなく、図2
(D)に示すような2相のデータが出力されなければな
らない。図2(D)において、上段のデータは、拡大補
間回路3の図中上側の相からのデータに相当し、下段に
データは、図中下側の相からのデータに相当する。
なって出力されるので、拡大補間回路3からは、図2
(A)の下段に示すような単相にデータではなく、図2
(D)に示すような2相のデータが出力されなければな
らない。図2(D)において、上段のデータは、拡大補
間回路3の図中上側の相からのデータに相当し、下段に
データは、図中下側の相からのデータに相当する。
【0016】例えば、出力データo1を得るには、図2
(B)に示すように、2相の入力データi1,i2が必
要であり、出力データo2を得るにも、図2(B)に示
すように、2相の入力データi1,i2が必要であると
いうことは、2相の出力データo1,o2を得るには、
矢印で示しているように、2相の入力データi1,i2
が必要となるということである。即ち、図2(C)は、
図2(D)に示す2相の出力データを得るのに必要な2
相の入力データの組を示している。
(B)に示すように、2相の入力データi1,i2が必
要であり、出力データo2を得るにも、図2(B)に示
すように、2相の入力データi1,i2が必要であると
いうことは、2相の出力データo1,o2を得るには、
矢印で示しているように、2相の入力データi1,i2
が必要となるということである。即ち、図2(C)は、
図2(D)に示す2相の出力データを得るのに必要な2
相の入力データの組を示している。
【0017】次に、図2において、(E)は、図2
(D)に示す2相の出力データを得るために、新たに、
どの入力データが必要となるかを示している。例えば、
図2(D)に示す2相の出力データo3,o4を考え
る。2相の出力データo3,o4を得るためには、図2
(C)に示すように、入力データi2,i3が必要であ
る。この内、入力データi2は、その1つ前のタイミン
グ(即ち、1クロック前)において既に2相の入力デー
タi1,i2として用いているので、ここでは新たにデ
ータを読み出す必要はなく、1つ前のタイミングで用い
たデータを保持しておけばよい。一方、入力データi3
は、2相の出力データo3,o4を得るに際して初めて
必要となるデータであるので、ここで新たにデータを読
み出す必要がある。入力データは2相で対となっている
ので、新たに読み出すべきデータは、図2(E)に示す
ように、2相の入力データi3,i1’となる。
(D)に示す2相の出力データを得るために、新たに、
どの入力データが必要となるかを示している。例えば、
図2(D)に示す2相の出力データo3,o4を考え
る。2相の出力データo3,o4を得るためには、図2
(C)に示すように、入力データi2,i3が必要であ
る。この内、入力データi2は、その1つ前のタイミン
グ(即ち、1クロック前)において既に2相の入力デー
タi1,i2として用いているので、ここでは新たにデ
ータを読み出す必要はなく、1つ前のタイミングで用い
たデータを保持しておけばよい。一方、入力データi3
は、2相の出力データo3,o4を得るに際して初めて
必要となるデータであるので、ここで新たにデータを読
み出す必要がある。入力データは2相で対となっている
ので、新たに読み出すべきデータは、図2(E)に示す
ように、2相の入力データi3,i1’となる。
【0018】さらに、図2(D)に示す2相の出力デー
タo5,o1’を得るためには、図2(C)に示すよう
に、入力データi3,i1’,i2’が必要である。こ
の内、入力データi3は、その1つ前のタイミング(即
ち、1クロック前)において既に用いられているデータ
であり、入力データi1’は、上記の出力データo3,
o4を得るに際して読み出した2相の入力データi3,
i1’に含まれているので、ここで新たにデータを読み
出す必要があるのは、入力データi2’である。入力デ
ータは2相で対となっているので、新たに読み出すべき
データは、図2(E)に示すように、2相の入力データ
i2’i3’なる。
タo5,o1’を得るためには、図2(C)に示すよう
に、入力データi3,i1’,i2’が必要である。こ
の内、入力データi3は、その1つ前のタイミング(即
ち、1クロック前)において既に用いられているデータ
であり、入力データi1’は、上記の出力データo3,
o4を得るに際して読み出した2相の入力データi3,
i1’に含まれているので、ここで新たにデータを読み
出す必要があるのは、入力データi2’である。入力デ
ータは2相で対となっているので、新たに読み出すべき
データは、図2(E)に示すように、2相の入力データ
i2’i3’なる。
【0019】このような考え方に基づき、図2(D)に
示す2相の出力データを得るためにそのタイミングで新
たに必要となるデータは、図2(E)のようになる。図
2(E)において、空欄は、そのタイミングでは新たに
データを読み出す必要がなく、1つもしくはそれ以上前
のタイミングで用いたデータを用いればよいことを示し
ている。
示す2相の出力データを得るためにそのタイミングで新
たに必要となるデータは、図2(E)のようになる。図
2(E)において、空欄は、そのタイミングでは新たに
データを読み出す必要がなく、1つもしくはそれ以上前
のタイミングで用いたデータを用いればよいことを示し
ている。
【0020】以上の動作をまとめると、2相の入力デー
タを用いて拡大処理し、2相の出力データを得るには、
図2(F)に示すような関係とすればよいことが分か
る。図2(F)においても、空欄は、そのタイミングで
は新たにデータを読み出す必要がなく、1つもしくはそ
れ以上前のタイミングで用いたデータを用いればよいこ
とを示している。この図2(F)より分かるように、一
定のレートで出力される2相の出力データを得るために
必要となる2相の入力データは、倍フレーム変換用フレ
ームメモリ4より一定のタイミングで読み出して拡大補
間回路3に供給するのではなく、読み出したデータを一
時的に貯蔵して拡大補間回路3に供給することが必要で
ある。また、図2(C)で示したように、必要となる2
相の入力データを適宜に選択して拡大補間回路3に供給
することが必要である。図1中の貯蔵回路5と選択回路
6はこのために必要となる。
タを用いて拡大処理し、2相の出力データを得るには、
図2(F)に示すような関係とすればよいことが分か
る。図2(F)においても、空欄は、そのタイミングで
は新たにデータを読み出す必要がなく、1つもしくはそ
れ以上前のタイミングで用いたデータを用いればよいこ
とを示している。この図2(F)より分かるように、一
定のレートで出力される2相の出力データを得るために
必要となる2相の入力データは、倍フレーム変換用フレ
ームメモリ4より一定のタイミングで読み出して拡大補
間回路3に供給するのではなく、読み出したデータを一
時的に貯蔵して拡大補間回路3に供給することが必要で
ある。また、図2(C)で示したように、必要となる2
相の入力データを適宜に選択して拡大補間回路3に供給
することが必要である。図1中の貯蔵回路5と選択回路
6はこのために必要となる。
【0021】ここで再び図1に戻り、倍フレーム変換用
フレームメモリ4以降の拡大処理の動作について説明す
る。倍フレーム変換用フレームメモリ4には、制御回路
10よりリードイネーブルREを供給して、データの読
み出しを制御する。上記のように、あるタイミングで新
たにデータを読み出す場合にはリードイネーブルREを
有効とし、また、あるタイミングで新たにデータを読み
出さない場合にはリードイネーブルREを無効とする。
フレームメモリ4以降の拡大処理の動作について説明す
る。倍フレーム変換用フレームメモリ4には、制御回路
10よりリードイネーブルREを供給して、データの読
み出しを制御する。上記のように、あるタイミングで新
たにデータを読み出す場合にはリードイネーブルREを
有効とし、また、あるタイミングで新たにデータを読み
出さない場合にはリードイネーブルREを無効とする。
【0022】倍フレーム変換用フレームメモリ4より読
み出された2相のデータは貯蔵回路5に入力される。貯
蔵回路5は、一例として、3つの縦続接続されたDフリ
ップフリップ51,52,53よりなる。いくつのDフ
リップフリップを設けるかは、拡大率や何種類の拡大率
を実現するかによって異なる。即ち、Dフリップフリッ
プの数は、拡大率や何種類の拡大率を実現するかによっ
て適宜に設定するので、1または複数個である。
み出された2相のデータは貯蔵回路5に入力される。貯
蔵回路5は、一例として、3つの縦続接続されたDフリ
ップフリップ51,52,53よりなる。いくつのDフ
リップフリップを設けるかは、拡大率や何種類の拡大率
を実現するかによって異なる。即ち、Dフリップフリッ
プの数は、拡大率や何種類の拡大率を実現するかによっ
て適宜に設定するので、1または複数個である。
【0023】さらに、貯蔵回路5は、入力されたデータ
を一時的に貯蔵するためにものであるので、レジスタで
あるDフリップフリップに限定されることはなく、バッ
ファ等のメモリであってもよい。なお、図1では、便宜
上、Dフリップフリップ51〜53をそれぞれ1つのブ
ロックとして図示しているが、実際には、それぞれの相
毎にDフリップフリップを設ける。
を一時的に貯蔵するためにものであるので、レジスタで
あるDフリップフリップに限定されることはなく、バッ
ファ等のメモリであってもよい。なお、図1では、便宜
上、Dフリップフリップ51〜53をそれぞれ1つのブ
ロックとして図示しているが、実際には、それぞれの相
毎にDフリップフリップを設ける。
【0024】倍フレーム変換用フレームメモリ4より読
み出された2相のデータと、Dフリップフリップ51〜
53によってそれぞれ貯蔵され遅延した2相のデータ
は、選択回路6に入力される。選択回路6には、制御回
路10より選択制御信号SELが入力され、選択回路6
は、入力されたデータを適宜に選択して拡大補間回路3
に入力する。選択回路6は、倍フレーム変換用フレーム
メモリ4やDフリップフリップ51〜53からの2相の
データを対として選択して拡大補間回路3に入力するこ
ともあるし、ある2相のデータの1つを選択すると共
に、他の2相のデータの1つを選択して新たな2相のデ
ータとして拡大補間回路3に入力することもある。選択
回路6は、拡大率に応じて入力されたデータを適宜に選
択する。本実施例では、選択回路6の出力は、図2
(C)で説明したように、2組2相のデータ(即ち、4
相)である。
み出された2相のデータと、Dフリップフリップ51〜
53によってそれぞれ貯蔵され遅延した2相のデータ
は、選択回路6に入力される。選択回路6には、制御回
路10より選択制御信号SELが入力され、選択回路6
は、入力されたデータを適宜に選択して拡大補間回路3
に入力する。選択回路6は、倍フレーム変換用フレーム
メモリ4やDフリップフリップ51〜53からの2相の
データを対として選択して拡大補間回路3に入力するこ
ともあるし、ある2相のデータの1つを選択すると共
に、他の2相のデータの1つを選択して新たな2相のデ
ータとして拡大補間回路3に入力することもある。選択
回路6は、拡大率に応じて入力されたデータを適宜に選
択する。本実施例では、選択回路6の出力は、図2
(C)で説明したように、2組2相のデータ(即ち、4
相)である。
【0025】このようにして選択された2組2相のデー
タは、拡大補間回路3に入力される。図2(F)の上段
は、倍フレーム変換用フレームメモリ4より出力される
2相のデータの一例である。拡大補間回路3は、入力さ
れた2組2相のデータに拡大率に基づいた所定のフィル
タリングを施して拡大データを生成する。ここでは、便
宜上、拡大補間回路3を1つのブロックとして図示して
いるが、実際には、2組2相のデータにおける一方の組
のデータに対して拡大処理を施す回路(例えば、補間フ
ィルタ)と、他方の組のデータに対して拡大処理を施す
回路(例えば、補間フィルタ)とよりなる。そして、拡
大補間回路3からは、図2(F)の下段に示すような、
拡大処理された2相のデータが出力されることとなる。
タは、拡大補間回路3に入力される。図2(F)の上段
は、倍フレーム変換用フレームメモリ4より出力される
2相のデータの一例である。拡大補間回路3は、入力さ
れた2組2相のデータに拡大率に基づいた所定のフィル
タリングを施して拡大データを生成する。ここでは、便
宜上、拡大補間回路3を1つのブロックとして図示して
いるが、実際には、2組2相のデータにおける一方の組
のデータに対して拡大処理を施す回路(例えば、補間フ
ィルタ)と、他方の組のデータに対して拡大処理を施す
回路(例えば、補間フィルタ)とよりなる。そして、拡
大補間回路3からは、図2(F)の下段に示すような、
拡大処理された2相のデータが出力されることとなる。
【0026】以上のようにして、本発明の画像拡大装置
では、倍フレーム変換用フレームメモリ4を備えた画像
表示装置において、その倍フレーム変換用フレームメモ
リ4を画像の拡大のための時間軸変換用のフレームメモ
リとして用いることができる。しかも、倍フレーム変換
用フレームメモリ4より出力される複数相の画像データ
をそのまま拡大処理することができる。従って、回路規
模を大幅に削減することが可能となる。なお、本発明の
画像拡大装置によって画像を水平方向に拡大した後、画
像拡大装置によって画像を垂直方向に拡大する場合、そ
の垂直方向の画像拡大装置におけるラインメモリの容量
を小さくすることができる。2相出力の場合では、ライ
ンメモリの容量は半分となる。
では、倍フレーム変換用フレームメモリ4を備えた画像
表示装置において、その倍フレーム変換用フレームメモ
リ4を画像の拡大のための時間軸変換用のフレームメモ
リとして用いることができる。しかも、倍フレーム変換
用フレームメモリ4より出力される複数相の画像データ
をそのまま拡大処理することができる。従って、回路規
模を大幅に削減することが可能となる。なお、本発明の
画像拡大装置によって画像を水平方向に拡大した後、画
像拡大装置によって画像を垂直方向に拡大する場合、そ
の垂直方向の画像拡大装置におけるラインメモリの容量
を小さくすることができる。2相出力の場合では、ライ
ンメモリの容量は半分となる。
【0027】
【発明の効果】以上詳細に説明したように、本発明の画
像拡大装置は、入力された画像データの単位時間当たり
のフレーム数を増加させるため、並列複数相の画像デー
タとして出力する倍フレーム変換用フレームメモリと、
この倍フレーム変換用フレームメモリより出力された複
数相の画像データを一時的に貯蔵する少なくとも1つの
貯蔵回路と、倍フレーム変換用フレームメモリより出力
された複数相の画像データと貯蔵回路より出力された複
数相の画像データとが入力され、これらの入力データを
選択して複数相の画像データとして出力する選択回路
と、選択回路より出力された複数相の画像データを拡大
して複数相の画像データとして出力する拡大補間回路と
を備えて構成したので、フレームメモリを削減して画像
の拡大を低コストで実現することができる。
像拡大装置は、入力された画像データの単位時間当たり
のフレーム数を増加させるため、並列複数相の画像デー
タとして出力する倍フレーム変換用フレームメモリと、
この倍フレーム変換用フレームメモリより出力された複
数相の画像データを一時的に貯蔵する少なくとも1つの
貯蔵回路と、倍フレーム変換用フレームメモリより出力
された複数相の画像データと貯蔵回路より出力された複
数相の画像データとが入力され、これらの入力データを
選択して複数相の画像データとして出力する選択回路
と、選択回路より出力された複数相の画像データを拡大
して複数相の画像データとして出力する拡大補間回路と
を備えて構成したので、フレームメモリを削減して画像
の拡大を低コストで実現することができる。
【図1】本発明の一実施例を示すブロック図である。
【図2】本発明による拡大動作の原理を説明するための
図である。
図である。
【図3】従来例を示すブロック図である。
【図4】他の従来例を示すブロック図である。
1 縮小補間回路 3 拡大補間回路 4 倍フレーム変換用フレームメモリ 5 貯蔵回路 6 選択回路 10 制御回路 51〜53 Dフリップフロップ
Claims (1)
- 【請求項1】画像を拡大する画像拡大装置において、 入力された画像データの単位時間当たりのフレーム数を
増加させるため、並列複数相の画像データとして出力す
る倍フレーム変換用フレームメモリと、 前記倍フレーム変換用フレームメモリより出力された複
数相の画像データを一時的に貯蔵する少なくとも1つの
貯蔵回路と、 前記倍フレーム変換用フレームメモリより出力された複
数相の画像データと前記貯蔵回路より出力された複数相
の画像データとが入力され、これらの入力データを選択
して複数相の画像データとして出力する選択回路と、 前記選択回路より出力された複数相の画像データを拡大
して複数相の画像データとして出力する拡大補間回路と
を備えて構成したことを特徴とする画像拡大装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11079213A JP2000278519A (ja) | 1999-03-24 | 1999-03-24 | 画像拡大装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11079213A JP2000278519A (ja) | 1999-03-24 | 1999-03-24 | 画像拡大装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000278519A true JP2000278519A (ja) | 2000-10-06 |
Family
ID=13683667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11079213A Pending JP2000278519A (ja) | 1999-03-24 | 1999-03-24 | 画像拡大装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000278519A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104253964A (zh) * | 2013-06-27 | 2014-12-31 | 精工爱普生株式会社 | 图像处理装置、图像显示装置以及图像处理装置的控制方法 |
-
1999
- 1999-03-24 JP JP11079213A patent/JP2000278519A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104253964A (zh) * | 2013-06-27 | 2014-12-31 | 精工爱普生株式会社 | 图像处理装置、图像显示装置以及图像处理装置的控制方法 |
| JP2015011092A (ja) * | 2013-06-27 | 2015-01-19 | セイコーエプソン株式会社 | 画像処理装置、画像表示装置、および画像処理装置の制御方法 |
| US9792666B2 (en) | 2013-06-27 | 2017-10-17 | Seiko Epson Corporation | Image processing device, image display device, and method of controlling image processing device for reducing and enlarging an image size |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2975585B2 (ja) | イメージをアップスケーリングする方法及び装置 | |
| JP4145375B2 (ja) | 液晶表示装置のデータ駆動装置及び駆動方法 | |
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| JP2002032064A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH05297827A (ja) | 液晶表示装置 | |
| JP4708528B2 (ja) | 映像信号変換装置 | |
| JP2000278519A (ja) | 画像拡大装置 | |
| JP2000324337A (ja) | 画像拡大縮小装置 | |
| JP5106893B2 (ja) | 表示装置 | |
| JP2002014645A (ja) | フレーム内時分割階調表示方式への画像データ変換装置 | |
| JPH104529A (ja) | 画像表示装置 | |
| US6225970B1 (en) | System for driving high-resolution display panel and method thereof | |
| JPH1063219A (ja) | 表示装置及びその駆動方法 | |
| JPH0773096A (ja) | 画像処理装置 | |
| JP3593715B2 (ja) | 映像表示装置 | |
| JP4825929B2 (ja) | 映像信号変換装置 | |
| JP3837932B2 (ja) | 画像表示装置および画像表示方法 | |
| JPS6343950B2 (ja) | ||
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP2000122594A (ja) | 画像表示方法と画像表示装置 | |
| JP2001036735A (ja) | 画像拡大縮小装置及び方法 | |
| JP3883248B2 (ja) | 画素数変換装置 | |
| JPH07261705A (ja) | 液晶表示装置、並びにその駆動方法及び駆動回路 | |
| JPH0944117A (ja) | 画像表示装置 | |
| JPH113062A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070223 |