JP2000284304A

JP2000284304A - 液晶表示装置

Info

Publication number: JP2000284304A
Application number: JP8751999A
Authority: JP
Inventors: Katsuhide Uchino; 勝秀内野; Kazuhiro Noda; 和宏野田; Takeyasu Kajima; 丈泰鹿島; Toshiichi Maekawa; 敏一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-03-30
Filing date: 1999-03-30
Publication date: 2000-10-13
Anticipated expiration: 2019-03-30
Also published as: JP4389289B2

Abstract

(57)【要約】【課題】ドット反転駆動では、隣り合う左右の画素に
書き込まれる映像信号の極性が異なるため、開口部の隅
にドメインが発生しまい、その結果画素の開口率が低下
し、透過率を落とすことになる。【解決手段】複数行分のゲートライン（Ｖｇ１〜Ｖｇ
５）２７を上下２ラインの画素１１，１１間で蛇行配線
し、この上下２ラインの画素トランジスタの各ゲート電
極に対して列方向において交互に接続する一方、画素１
１の各々におけるゲートライン２７の非配線領域に、保
持容量Ｃｓの一方の電極となる第１の容量電極層２８を
形成するとともに、各画素１１の上下、左右の画素間領
域に金属遮光膜３４をマトリクスに配線し、さらに第１
の容量電極層２８と金属遮光膜３４との間に第２の容量
電極層３０を島状に形成しかつ金属遮光膜３４とコンタ
クトをとることで、金属遮光膜３４をＣｓライン１２と
して用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に点順次駆動方式のアクティブマトリクス型液晶
表示装置におけるパターン配線構造に関する。

【０００２】

【従来の技術】アクティブマトリクス型液晶表示装置で
は、通常、各画素のスイッチング素子として薄膜トラン
ジスタ（ＴＦＴ：thin film transistor）が用いられて
いる。このアクティブマトリクス型ＴＦＴ液晶表示装置
の構成の一例を図７に示す。ここでは、簡単のために、
４行４列の画素配列の場合を例に採って示している。

【０００３】図７において、ゲートラインＶｇ１〜Ｖｇ
４の各々と信号ラインｓｉｇ１〜ｓｉｇ４の各々の交差
部に、画素１０１がマトリクス状に配置されている。こ
の画素１０１は、ゲート電極がゲートラインＶｇ１〜Ｖ
ｇ４に、ソース電極（又は、ドレイン電極）が信号ライ
ンｓｉｇ１〜ｓｉｇ４にそれぞれ接続された薄膜トラン
ジスタＴＦＴと、この薄膜トランジスタＴＦＴのドレイ
ン電極（又は、ソース電極）に一方の電極が接続された
保持容量Ｃｓとを有する構成となっている。なお、ここ
では、図面の簡素化のために、液晶セルＬＣについては
省略している。この液晶セルＬＣは、その画素電極が薄
膜トランジスタＴＦＴのドレイン電極に接続されてい
る。

【０００４】この画素構造において、図示せぬ液晶セル
ＬＣの対向電極および保持容量Ｃｓの他方の電極は各画
素間で共通にＣｓライン１０２に接続されている。そし
て、このＣｓライン１０２を介して所定の直流電圧がコ
モン電圧Ｖｃｏｍとして、図示せぬ液晶セルＬＣの対向
電極および保持容量Ｃｓの他方の電極に与えられるよう
になっている。

【０００５】スキャンドライバ１０３は、１垂直期間
（１フィールド期間）ごとにゲートラインＶｇ１〜Ｖｇ
４を順次走査して画素１０１を行単位で選択する処理を
行う。一方、ソースドライバ１０４は、例えば２系統で
入力される映像信号ｖｉｄｅｏ１，２を１水平期間（１
Ｈ）ごとに順次サンプリングし、スキャンドライバ１０
３によって選択された行の画素１０１に対して書き込む
処理を行う。

【０００６】このソースドライバ１０４において、具体
的には、画素部の各信号ラインｓｉｇ１〜ｓｉｇ４と、
映像信号ｖｉｄｅｏ２，１の各入力信号ライン１０５-
2，１０５-1との間にサンプリングスイッチｓｗ１〜ｓ
ｗ４が交互に接続され、これらサンプリングスイッチｓ
ｗ１〜ｓｗ４が２個ずつ対となってシフトレジスタの各
転送段１０６-1，１０６-2から順に出力されるサンプリ
ングパルスＶｈ１，Ｖｈ２に応答して順次オンするよう
になっている。

【０００７】上記構成のアクティブマトリクス型ＴＦＴ
液晶表示装置において、その駆動方式として、各画素を
１ライン（１行）ごとに画素単位で順次駆動する点順次
駆動方式が知られている。この点順次駆動を行う際に、
１Ｈ反転駆動方式では、水平１ラインはサンプリングパ
ルスＶｈ１，Ｖｈ２で点順次にサンプリングスイッチｓ
ｗ１〜ｓｗ４をオンさせ、図８に示すように、同極性の
映像信号（ｖｉｄｅｏ１とｖｉｄｅｏ２が同極性）を各
信号ラインｓｉｇ１〜ｓｉｇ４を介して各画素１０１に
書き込むことになる。その結果、図９に示すように、隣
り合う左右の画素には、同極性（＋／−）の映像信号が
書き込まれることになる。

【０００８】ところで、Ｃｓライン１０２には隣り合う
左右の各画素間で抵抗分ＲＣｓが存在し、さらにＣｓラ
イン１０２と信号ラインｓｉｇ１〜ｓｉｇ４との間には
寄生容量ｃ１が存在することから、抵抗分ＲＣｓと保持
容量Ｃｓおよび寄生容量ｃ１で微分回路が形成されるた
め、映像信号ｖｉｄｅｏ１，２を書き込む際に、保持容
量Ｃｓや寄生容量ｃ１を介してＣｓライン１０２やゲー
トラインＶｇ１〜Ｖｇ４に映像信号ｖｉｄｅｏ１，２が
飛び込むことになる。

【０００９】これにより、図８に示すように、Ｃｓライ
ン１０２の電位ＶＣｓが映像信号ｖｉｄｅｏ１，２と同
極性の方向にゆれる（ΔＶＣｓ）ため、図１０に示す横
方向のクロストーク（以下、横クロストークと略称す
る）が顕著になったり、シェーディング不良を引き起こ
し、画質が大きく損なわれることになる。図１０におい
て、黒領域で示す部分が実際に表示する実画像１１１で
あるとすると、横クロストークによって実画像１１１の
横方向に偽画像（散点領域で示す部分）１１２が発生す
る。

【００１０】また、画素１０１が画素情報を１フィール
ド期間保持している間に、信号ラインｓｉｇ１〜ｓｉｇ
４の電位Ｖｓｉｇが１Ｈごとにゆれる（ΔＶｓｉｇ）。
ここで、１Ｈ反転駆動方式の場合には、隣り合う左右の
画素に書き込まれる映像信号の極性が同じであることか
ら、信号ラインｓｉｇ１〜ｓｉｇ４の電位のゆれΔＶｓ
ｉｇは大きくなる。

【００１１】そして、画素１０１の各々において、薄膜
トランジスタＴＦＴのソース／ドレイン電極と信号ライ
ンｓｉｇ１〜ｓｉｇ４の各々との間にも寄生容量が存在
することから、信号ラインｓｉｇ１〜ｓｉｇ４の電位の
ゆれΔＶｓｉｇが薄膜トランジスタＴＦＴのソース／ド
レインカップリングによって画素に飛び込むため、縦方
向のクロストーク（以下、縦クロストークと略称する）
が顕著になり、横クロストークと同様に画質不良の要因
となる。

【００１２】このＣｓライン１０２の電位のゆれΔＶＣ
ｓや、信号ラインｓｉｇ１〜ｓｉｇ４の電位のゆれΔＶ
ｓｉｇを起こさない駆動方法として、ドット反転駆動方
式がある。このドット反転駆動方式の場合には、２つの
映像信号ｖｉｄｅｏ１，２を逆極性で入力する（ただ
し、１Ｈ反転駆動方式の場合と同様に、逆極性の映像信
号ｖｉｄｅｏ１，２の各極性は１Ｈごとに反転する）。
これにより、サンプリングパルスＶｈ１に応答してスイ
ッチｓｗ１，ｓｗ２がオンすると、映像信号ｖｉｄｅｏ
１と映像信号ｖｉｄｅｏ２は、図１１に示すように、同
時に逆極性で書き込まれるため、電位のゆれΔＶＣｓ，
Δｓｉｇが隣り合う画素間でキャンセルされるため、１
Ｈ反転駆動方式の場合のような画質不良の問題は起こら
ない。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
たドット反転駆動方式の場合には、図１２から明らかな
ように、隣り合う左右の画素に書き込まれる映像信号ｖ
ｉｄｅｏ１，２の極性が異なるため、隣接画素の電界の
影響を受けることになる。すると、図１３に示すよう
に、開口部１２１の隅にドメイン（光抜けの領域）１２
２が発生しまい、この部分を開口部１２１として使用で
きなくなるため、遮光部１２３とせざるを得ない。した
がって、画素の開口率が低下し、透過率を落とすことに
なるため、コントラストが低下し、画質不良を招くこと
になる。

【００１４】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、画素の開口率を低下
させることなく、横クロストークや面内シェーディング
等の画質不良の改善を可能とした液晶表示装置を提供す
ることにある。

【００１５】

【課題を解決するための手段】本発明による液晶表示装
置は、画素トランジスタおよび保持容量を有してマトリ
クス状に配置されてなる各画素を、ラインごとに画素単
位で順次駆動する液晶表示装置であって、上下２ライン
の画素間で蛇行配線され、この上下２ラインの画素トラ
ンジスタの各ゲート電極に対して列方向において交互に
接続された複数行分のゲートラインと、画素の各々にお
ける複数行分のゲートラインの非配線領域に形成されて
保持容量の一方の電極となる容量電極層とを備えた構成
となっている。

【００１６】上記構成の液晶表示装置において、複数行
分のゲートラインが、上下２ラインの画素間で蛇行配線
され、この上下２ラインの画素トランジスタの各ゲート
電極に対して列方向において交互に接続されていること
で、ドット反転駆動方式の場合と同様に、隣り合う信号
ラインには互いに逆極性の映像信号を与えた場合に、画
素の極性が隣り合う左右の画素で同極性となり、上下の
画素で逆極性となる。したがって、映像信号を書き込ん
だ後の画素配列は、１Ｈ反転駆動方式の場合と同様に、
隣接する左右の画素で同極性となる。また、画素の各々
における複数行分のゲートラインの非配線領域に、保持
容量の一方の電極となる容量電極層を形成したことで、
開口率を落とさずに、保持容量の一方の電極配線を形成
することができる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１８】図１は、本発明の一実施形態に係るアクテ
ィブマトリクス型液晶表示装置の構成例を示す回路図で
ある。ここでは、簡単のために、６行４列の画素配列の
場合を例に採って示している。なお、１行目と６行目に
ついては、画素に１列おきに配置されており、また映像
信号を書き込まず、黒信号を書き込むダミーの画素配列
となっている。

【００１９】図１において、６行×４列分の画素１１が
マトリクス状に配置されている。ただし、１行目につい
ては奇数列の画素のみが、６行目については偶数列の画
素のみがダミー画素としてそれぞれ配置されている。画
素１１の各々は、画素トランジスタである薄膜トランジ
スタＴＦＴと、この薄膜トランジスタＴＦＴのドレイン
電極（又は、ソース電極）に一方の電極が接続された保
持容量Ｃｓとを有する構成となっている。なお、ここで
は、図面の簡素化のために、液晶セルＬＣについては省
略している。この液晶セルＬＣは、その画素電極が薄膜
トランジスタＴＦＴのドレイン電極に接続されている。

【００２０】これら画素１１の各々に対して、信号ライ
ンｓｉｇ１〜ｓｉｇ４が各列ごとにその列方向に沿って
配線されている。一方、ゲートラインＶｇ１〜Ｖｇ５
は、各行ごとにその行方向に沿ってではなく、上下２ラ
イン（上下２行）の画素１１，１１間で蛇行して配線さ
れている。すなわち、ゲートラインＶｇ１は、１行１列
目、２行２列目、１行３列目、２行４列目の各画素に対
して配線されている。ゲートラインＶｇ２は、２行１列
目、３行２列目、２行３列目、３行４列目の各画素に対
して配線されている。ゲートラインＶｇ３，Ｖｇ４，Ｖ
ｇ５についても、同様にして蛇行配線されている。

【００２１】画素１１の各々において、薄膜トランジス
タＴＦＴのソース電極（又は、ドレイン電極）は、対応
する信号ラインｓｉｇ１〜ｓｉｇ４の各々に接続され、
図示せぬ液晶セルＬＣの対向電極および保持容量Ｃｓの
他方の電極は、各画素間で共通にＣｓライン１２に接続
されている。ここで、Ｃｓライン１２は、図１から明ら
かなように、上下、左右の画素間領域にマトリクス状に
配線されている。そして、このＣｓライン１２を介して
所定の直流電圧がコモン電圧Ｖｃｏｍとして、図示せぬ
液晶セルＬＣの対向電極および保持容量Ｃｓの他方の電
極に与えられるようになっている。

【００２２】また、ゲートラインＶｇ１〜Ｖｇ５に対し
ての接続関係は次のようになっている。すなわち、奇数
列（１列，３列）については、各行（１行目〜５行目）
ごとに対応する行のゲートラインＶｇ１〜Ｖｇ５に各画
素の薄膜トランジスタＴＦＴのゲート電極が接続され、
偶数列（２列，４列）については、各行（２行目〜６行
目）ごとに１行上の行のゲートラインＶｇ１〜Ｖｇ５に
各画素の薄膜トランジスタＴＦＴのゲートが接続されて
いる。

【００２３】上記構成の画素部において、ゲートライン
Ｖｇ１〜Ｖｇ５の各一端は、画素部の例えば左側に配置
された垂直駆動回路であるスキャンドライバ１４の各行
の出力端に接続されている。このスキャンドライバ１３
は、１垂直期間（１フィールド期間）ごとにゲートライ
ンＶｇ１〜Ｖｇ５を順次走査してこれらゲートラインＶ
ｇ１〜Ｖｇ５に上下２ライン間で交互に接続された各画
素１１を選択する処理を行う。

【００２４】すなわち、スキャンドライバ１３からゲー
トラインＶｇ１に対して走査パルスが与えられたとき
は、１行１列目、２行２列目、１行３列目、２行４列目
の各画素が選択される。ゲートラインＶｇ２に対して走
査パルスが与えられたときは、２行１列目、３行２列
目、２行３列目、３行４列目の各画素が選択される。同
様にして、ゲートラインＶｇ３，Ｖｇ４，Ｖｇ５に対し
て走査パルスが与えられたときにも、上下２ライン間で
交互に画素の選択が行われる。

【００２５】画素部の例えば上側には、水平駆動回路で
あるソースドライバ１４が配置されている。このソース
ドライバ１４は、例えば２系統で入力される映像信号ｖ
ｉｄｅｏ１，２を１Ｈごとに順次サンプリングし、スキ
ャンドライバ１３によって選択された各画素１１に対し
て書き込む処理を行う。２系統の映像信号ｖｉｄｅｏ
１，２としては、ドット反転駆動方式の場合と同様に、
１Ｈごとに極性が反転しかつ互いに逆極性の映像信号が
入力される。

【００２６】ソースドライバ１４は、水平スタートパル
スＨｓｔに応答して順にシフト動作を行ってサンプリン
グパルスＶｈ１，Ｖｈ２を出力するシフトレジスタ（各
転送段１５-1，１５-2）と、画素部の各信号ラインｓｉ
ｇ１〜ｓｉｇ４と、映像信号ｖｉｄｅｏ２，１の各入力
信号ライン１６-2，１６-1との間に交互に接続されたサ
ンプリングスイッチｓｗ１〜ｓｗ４とを有する構成とな
っている。

【００２７】このソースドライバ１４において、サンプ
リングスイッチｓｗ１〜ｓｗ４は２個ずつ対（ｓｗ１と
ｓｗ２、ｓｗ３とｓｗ４）となっており、シフトレジス
タの各転送段１５-1，１５-2から順に出力されるサンプ
リングパルスＶｈ１，Ｖｈ２に応答して順次オン動作を
行うことにより、互いに逆極性の２系統の映像信号ｖｉ
ｄｅｏ２，１を、２列（２画素）単位で各信号ラインｓ
ｉｇ１〜ｓｉｇ４に書き込むようになっている。

【００２８】次に、上記構成の点順次駆動方式のアクテ
ィブマトリクス型ＴＦＴ液晶表示装置の駆動について、
図２のタイミングチャートを参照して説明する。なお、
６行×４列の画素配列において、各画素のアドレスを図
３に示すように付すものとする。ここで、ｄはダミーの
画素を表している。

【００２９】先ず最初の１ライン目において、スキャン
ドライバ１３からゲートラインＶｇ１に対して走査パル
スが出力されると、この走査パルスがゲートラインＶｇ
１を通して画素ｄ−１，１−２，ｄ−３，１−４の各薄
膜トランジスタＴＦＴのゲート電極に印加されるため、
これら画素ｄ−１，１−２，ｄ−３，１−４がオン状態
となる。

【００３０】ここで、ドット反転駆動方式の場合と同様
に、互いに逆極性の映像信号ｖｉｄｅｏ１，２が入力信
号ライン１６-1，１６-2を通して入力される一方、ソー
スドライバ１６において、シフトレジスタの各転送段１
５-1，１５-2から順にサンプリングパルスＶｈ１，Ｖｈ
２が出力されることで、サンプリングスイッチｓｗ１と
ｓｗ２、ｓｗ３とｓｗ４が対で順次オン状態となる。

【００３１】すると、互いに逆極性の映像信号ｖｉｄｅ
ｏ２，１が、先ず、サンプリングスイッチｓｗ１，ｓｗ
２を通して信号ラインｓｉｇ１，ｓｉｇ２に与えられ
る。これにより、画素ｄ−１には負極性（図３中、−と
記す）の映像信号ｖｉｄｅｏ２が、画素１−２には正極
性（図３中、＋と記す）の映像信号ｖｉｄｅｏ１がそれ
ぞれ書き込まれることになる。ただし、このときの映像
信号ｖｉｄｅｏ２としては黒信号を入力し、ダミー画素
ｄ−１には黒信号を書き込むものとする。

【００３２】続いて、サンプリングスイッチｓｗ３，ｓ
ｗ４を通して信号ラインｓｉｇ３，ｓｉｇ４に映像信号
ｖｉｄｅｏ２，１が与えられる。これにより、画素ｄ−
３には負極性の映像信号ｖｉｄｅｏ２が、画素１−４に
は正極性の映像信号ｖｉｄｅｏ１がそれぞれ書き込まれ
ることになる。このときにも、映像信号ｖｉｄｅｏ２と
して黒信号が入力されることで、ダミー画素ｄ−３には
黒信号が書き込まれることになる。

【００３３】次に、２ライン目において、スキャンドラ
イバ１３からゲートラインＶｇ２に対して走査パルスが
出力されると、この走査パルスがゲートラインＶｇ２を
通して画素１−１，２−２，１−３，２−４の各薄膜ト
ランジスタＴＦＴのゲート電極に印加されるため、これ
ら画素１−１，２−２，１−３，２−４がオン状態とな
る。

【００３４】この２ライン目では、映像信号ｖｉｄｅｏ
１，２の各極性が反転する。すなわち、１ライン目で
は、映像信号ｖｉｄｅｏ１が正極性、映像信号ｖｉｄｅ
ｏ２が負極性であったのが、２ライン目では、映像信号
ｖｉｄｅｏ１が負極性、映像信号ｖｉｄｅｏ２が正極性
となる。そして、ソースドライバ１６において、再びシ
フトレジスタの各転送段１５-1，１５-2から順にサンプ
リングパルスＶｈ１，Ｖｈ２が出力されることで、サン
プリングスイッチｓｗ１とｓｗ２、ｓｗ３とｓｗ４が対
で順次オン状態となる。

【００３５】すると、互いに逆極性の映像信号ｖｉｄｅ
ｏ２，１が、先ず、サンプリングスイッチｓｗ１，ｓｗ
２を通して信号ラインｓｉｇ１，ｓｉｇ２に与えられ
る。これにより、画素１−１には正極性の映像信号ｖｉ
ｄｅｏ２が、画素２−２には負極性の映像信号ｖｉｄｅ
ｏ１がそれぞれ書き込まれることになる。続いて、サン
プリングスイッチｓｗ３，ｓｗ４を通して信号ラインｓ
ｉｇ３，ｓｉｇ４に映像信号ｖｉｄｅｏ２，１が与えら
れる。これにより、画素１−３には正極性の映像信号ｖ
ｉｄｅｏ２が、画素２−４には負極性の映像信号ｖｉｄ
ｅｏ１がそれぞれ書き込まれることになる。

【００３６】以降、互いに逆極性の映像信号ｖｉｄｅｏ
２，１が１Ｈごとに極性が反転して入力される一方、上
述した動作が繰り返されることで、スキャンドライバ１
３による垂直方向（行方向）の走査およびソースドライ
バ１４による水平方向（列方向）の走査が行われる。な
お、ゲートラインＶｇ５に対する走査の場合において
は、映像信号ｖｉｄｅｏ１として黒信号を入力し、ダミ
ー画素ｄ−２，ｄ−４に対して黒信号を書き込むものと
する。

【００３７】上述したように、アクティブマトリクス型
ＴＦＴ液晶表示装置において、例えば２系統の映像信号
ｖｉｄｅｏ１，２を逆極性にて入力する一方、この逆極
性の映像信号ｖｉｄｅｏ１，２を異なるライン（本例で
は、上下２ライン）の画素に同時に書き込むとともに、
書き込んだ後の画素配列において画素の極性を、図３に
示すように、隣り合う左右の画素では同極性とし、上下
の画素では逆極性となる、いわゆるドット‐ライン反転
駆動を行う。

【００３８】このドット‐ライン反転駆動により、図２
のタイミングチャートから明らかなように、サンプリン
グパルスＶｈ１，Ｖｈ２が順に出力され、サンプリング
スイッチｓｗ１とｓｗ２、ｓｗ３とｓｗ４が順次オン状
態になると、ドット反転駆動方式の場合と同様に、信号
ラインｓｉｇ１とｓｉｇ２、ｓｉｇ３とｓｉｇ４には互
いに逆極性の映像信号ｖｉｄｅｏ２，１が与えられるた
め、横クロストークや面内シェーディング、さらには縦
クロストーク等の画質不良を改善できる。

【００３９】すなわち、Ｃｓライン１２に抵抗分ＲＣｓ
が存在することに起因して、映像信号ｖｉｄｅｏ１，２
が信号ラインｓｉｇ１〜４とＣｓライン１２との間に存
在する寄生容量ｃ１や保持容量Ｃｓ等を介してＣｓライ
ン１２へ飛び込むのを、Ｃｓライン１２をマトリクス状
に配線するとともに、隣り合う信号ラインに互いに逆極
性の映像信号ｖｉｄｅｏ１，２を与えることによってキ
ャンセルできるため、Ｃｓライン１２の電位ＶＣｓのゆ
れは生じなく、したがって横クロストークの発生を抑え
たり、シェーディング不良を解消できるのである。

【００４０】また、薄膜トランジスタＴＦＴのソース／
ドレイン電極と信号ラインｓｉｇ１〜ｓｉｇ４の各々と
の間に存在する寄生容量に起因して、信号ラインｓｉｇ
１〜ｓｉｇ４の１Ｈごとの電位のゆれΔＶｓｉｇが薄膜
トランジスタＴＦＴのソース／ドレインカップリングに
よって画素に飛び込むのを、隣り合う信号ラインに互い
に逆極性の映像信号ｖｉｄｅｏ１，２を与えることによ
ってキャンセルできるため、縦クロストークの発生を抑
えることができる。これにより、映像信号ｖｉｄｅｏ
１，２を十分なレベルで書き込むことができるため、コ
ントラストを向上できることになる。

【００４１】さらに、互いに逆極性の映像信号ｖｉｄｅ
ｏ１，２の画素への書き込みを、ドット反転駆動方式の
場合のように水平１ラインで行うのではなく、上下２ラ
イン間において１画素おき（１列おき）に行うようにし
たことにより、画素配列の極性は、図３から明らかなよ
うに、１Ｈ反転駆動方式の場合と同様に、左右の隣り合
う画素で同極性となるため、ドット反転駆動方式の場合
に問題となるドメイン（図１３を参照）は発生しない。
これにより、画素の開口率を実質的に低下させなくて済
むことになる。

【００４２】なお、上記実施形態においては、映像信号
として２系統の映像信号ｖｉｄｅｏ１，２を入力とする
としたが、その入力数は２系統に限られるものではな
く、２ｎ（ｎは整数）系統であれば良い。

【００４３】また、上記実施形態においては、アナログ
映像信号を入力とし、これをサンプリングして点順次に
て各画素を駆動するアナログインターフェース駆動回路
を搭載した液晶表示装置に適用した場合について説明し
たが、デジタル映像信号を入力とし、これをラッチした
後アナログ映像信号に変換し、このアナログ映像信号を
サンプリングして点順次にて各画素を駆動するデジタル
インターフェース駆動回路を搭載した液晶表示装置に
も、同様に適用可能である。

【００４４】次に、上記構成の点順次駆動方式のアクテ
ィブマトリクス型ＴＦＴ液晶表示装置におけるパターン
配線構造の具体例について、図４および図５を用いて説
明する。なお、図４は画素部の各層の配線パターン図で
あり、図５は図４のＸ−Ｙ線に沿った断面図である。

【００４５】先ず、画素トランジスタである薄膜トラン
ジスタＴＦＴとしては、例えばトップゲートタイプのト
ランジスタが用いられている。すなわち、特に図５の断
面図から明らかなように、ガラス基板等の透明絶縁基板
２１上に、ポリシリコン層２２が形成され、その上にゲ
ート絶縁膜２３を介してゲート電極２４が形成され、ま
た透明絶縁基板２１上におけるポリシリコン層２２の側
方には、Ｎ⁺のソース領域２５およびドレイン領域２６
が形成された構成となっている。

【００４６】ゲート電極２３は、ポリシリコンによって
ゲートライン（Ｖｇ１〜Ｖｇ５）２７と一体に形成され
ている。このゲートライン２７は、図４に一点鎖線の配
線パターン（散点部分）で示すように、例えば矩形波形
状の繰り返しによって上下２ラインの画素間で蛇行配線
されている。また、各画素において、透明絶縁基板２１
上のゲートライン２７が配線されていない領域（非配線
領域）には、保持容量Ｃｓの一方の電極となる第１の容
量電極層２８がドレイン領域２６に連続して形成されて
いる。

【００４７】第１の容量電極層２８の上には、酸化膜２
９を介して保持容量Ｃｓの他方の電極となる第２の容量
電極層３０がポリシリコンによって島状に形成されてい
る。この第１の容量電極層２８、酸化膜２９、第２の容
量電極層３０の構造によって保持容量Ｃｓが形成される
ことになる。ゲート電極１４（ゲートライン２７）や第
２の容量電極層３０などの上には１層目の層間絶縁膜３
１が形成されており、この１層目の層間絶縁膜３１を通
して信号ライン（ｓｉｇ１〜ｓｉｇ４）３２とソース領
域２５とのコンタクトがとられている。

【００４８】この信号ライン３２および１層目の層間絶
縁膜３１の上にはさらに、２層目の層間絶縁膜３３が形
成されている。また、２層目の層間絶縁膜３３上におい
て、各画素の上下、左右の画素間の領域には、図４に示
すように、導電性遮光膜、例えば金属遮光膜３４がマト
リクス状に配線されている。この金属遮光膜３４は、本
来の遮光膜として機能するとともに、図１におけるＣｓ
ライン１２としても機能することになる。

【００４９】すなわち、保持容量Ｃｓの他方の電極とな
る第２の容量電極層３０が島状に形成され、画素単位で
島状に点在していることから、この第２の容量電極層３
０の各々にコモン電圧Ｖｃｏｍを与えるために、特に図
５の断面図から明らかなように、２層目の層間絶縁膜３
３および１層目の層間絶縁膜３１を通して金属遮光膜３
４と第２の容量電極層３０とのコンタクトがとられてい
る（図４上では、×印で示す）。

【００５０】上述したように、ゲートライン２７が上下
２ラインの画素間で蛇行配線された構成のパターン配線
構造を持つアクティブマトリクス型ＴＦＴ液晶表示装置
において、画素の各々におけるゲートライン２７の非配
線領域に、保持容量Ｃｓの他方の電極となる第２の容量
電極層３０を島状に形成するようにしたことにより、こ
の第２の容量電極層３０がゲートライン２７と同層で形
成される構造の場合であっても、画素内に特別に配置場
所を確保する必要がないため、画素の開口率を落とすこ
となく、第２の容量電極層３０、即ちＣｓ電極配線を形
成することができる。

【００５１】なお、上記具体例では、画素トランジスタ
としては、トップゲートタイプの薄膜トランジスタを用
いた構造の場合を例に採って説明したが、トップゲート
タイプの薄膜トランジスタに限らず、ボトムゲートタイ
プの薄膜トランジスタであっても良い。

【００５２】また、上記具体例では、第１の容量電極層
２８と金属遮光膜３４との間に、ポリシリコンからなる
島状の第２の容量電極層３０を配して保持容量Ｃｓを形
成するとしたが、第１の容量電極層２８、酸化膜２９、
金属遮光膜３４の構造で保持容量Ｃｓを形成できるので
あれば、第２の容量電極層３０は必ずしも必要ではな
く、省略することも可能である。

【００５３】ところで、金属遮光膜３４は、図６に示す
ように、ＬＣＤパネル３５上において、図中太線で示す
外側配線３６と、図中細線で示す内側配線３７とから構
成されている。外側配線３６は、コモン電圧Ｖｃｏｍが
与えられる例えば２個のパッド３８ａ，３８ｂに接続さ
れている。そして、外側配線３６としては、その材料に
例えばアルミニウムＡｌが用いられる。一方、内側配線
３７としては、低反射率の材料、例えばチタンＴｉ、ク
ロムＣｒ、マンガンＭｎなどが用いられる。この内側配
線３７の一部を拡大したものが、図４中に点線で示した
金属遮光膜３４である。

【００５４】

【発明の効果】以上説明したように、本発明によれば、
順次駆動方式のアクティブマトリクス型液晶表示装置に
おいて、複数行分のゲートラインを上下２ラインの画素
間で蛇行配線し、この上下２ラインの画素トランジスタ
の各ゲート電極に対して列方向において交互に接続する
一方、画素の各々における複数行分のゲートラインの非
配線領域に、保持容量の一方の電極となる容量電極層を
形成するようにしたことにより、画素構造上において画
素の開口率を落とさずに、保持容量の一方の電極配線を
形成でき、しかもドット反転駆動方式の場合と同様に、
隣り合う信号ラインには互いに逆極性の映像信号が与え
られ、かつ映像信号を書き込んだ後の画素配列の極性が
１Ｈ反転駆動方式の場合と同様に、左右の隣り合う画素
では同極性となるため、実質的に開口率を落とすことな
く、横クロストークや面内シェーディング等の画質不良
を改善できることになる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るアクティブマトリク
ス型ＴＦＴ液晶表示装置の構成例を示す回路図である。

【図２】ドット‐ライン反転駆動の動作説明のための波
形図である。

【図３】ドット‐ライン反転駆動の場合の各画素のアド
レスと各画素に書き込まれる映像信号の極性を示す図で
ある。

【図４】画素部の各層のパターン配線図である。

【図５】図４のＸ−Ｙ線に沿った断面図である。

【図６】金属遮光膜のパターン配線図である。

【図７】アクティブマトリクス型液晶表示装置の従来例
を示す構成図である。

【図８】１Ｈ反転駆動の動作説明のための波形図であ
る。

【図９】１Ｈ反転駆動で各画素に書き込まれる映像信号
の極性を示す図である。

【図１０】横クロストークの発生原因を説明するための
図である。

【図１１】ドット反転駆動の動作説明のための波形図で
ある。

【図１２】ドット反転駆動で各画素に書き込まれる映像
信号の極性を示す図である。

【図１３】ドット反転駆動時の画素のドメインの発生の
様子を示す図である。

【符号の説明】

１１…画素、１２…Ｃｓライン、１３…スキャンドライ
バ、１４…ソースドライバ、２１…透明絶縁基板、２４
…ゲート電極、２５…ソース領域、２６…ドレイン領
域、２７（Ｖｇ１〜Ｖｇ５）…ゲートライン、２８…第
１の容量電極層、３０…第２の容量電極層、３２（ｓｉ
ｇ１〜ｓｉｇ４）…信号ライン、３４…金属遮光膜、ｓ
ｗ１〜ｓｗ４…サンプリングスイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者鹿島丈泰東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者前川敏一東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 2H092 GA21 GA26 GA30 JA24 JB02 JB04 JB23 JB24 JB32 JB33 JB52 JB64 JB68 NA07 PA06 2H093 NA16 NA32 NA80 NC13 NC22 NC23 NC34 NC35 NC36 NC67 ND04 ND09 ND15 ND22 ND52 ND58 NE06 NF05 5C006 AA11 AC27 AF35 AF42 BB16 BC12 FA54 5C094 AA07 BA03 BA43 CA19 DA13 EA04 EA10 ED15 FB19

Claims

【特許請求の範囲】

【請求項１】画素トランジスタおよび保持容量を有し
てマトリクス状に配置されてなる各画素を、ラインごと
に画素単位で順次駆動する液晶表示装置であって、上下２ラインの画素間で蛇行配線され、この上下２ライ
ンの画素トランジスタの各ゲート電極に対して列方向に
おいて交互に接続された複数行分のゲートラインと、画素の各々における前記複数行分のゲートラインの非配
線領域に形成されて前記保持容量の一方の電極となる第
１の容量電極層とを備えたことを特徴とする液晶表示装
置。
【請求項２】各画素の上下、左右の画素間領域にマト
リクス状に配線された導電性遮光膜を有し、前記第１の容量電極層は前記導電性遮光膜との間におい
て前記保持容量を形成することを特徴とする請求項１記
載の液晶表示装置。
【請求項３】前記第１の容量電極層と前記導電性遮光
膜との間に島状に形成されて前記保持容量の他方の電極
となる第２の容量電極層を有し、前記第２の容量電極層の各々は画素ごとに前記導電性遮
光膜と電気的に接続されていることを特徴とする請求項
２記載の液晶表示装置。
【請求項４】前記第２の容量電極層は、ポリシリコン
によって形成されていることを特徴とする請求項３記載
の液晶表示装置。
【請求項５】前記第２の容量電極層は、前記複数行分
のゲートラインと同層であることを特徴とする請求項３
記載の液晶表示装置。