JP2000285087A - ノード間データ通信方法 - Google Patents

Abstract

(57)【要約】 【課題】 任意の2つのプロセッサ間でデータ通信を行
う場合に、大容量の通信用入出力バッファを用いること
なく、低コストで高い通信処理性能を実現する。 【解決手段】 バス１を介してリング状に接続されかつ
各々メモリＭを備えた複数のノード２〜６の内の2つの
プロセッサ３、５間でデータ転送を行う際のハンドシェ
ークを、転送先のノード５に備えられたメモリＭを基準
に行う。よって、前述した大容量の通信用入出力バッフ
ァを用いることなく、低コストで高い性能の通信処理を
行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ノード間データ通
信方法に係り、より詳しくは、バスを介してリング状に
接続されかつ各々メモリを備えた複数のノードの内の2
つのノード間でデータ転送を行うノード間データ通信方
法に関する。

【０００２】

【従来の技術】計算機の処理能力を向上させる手段の一
つとして、複数のプロセッサを用いて並列処理を行う方
法がある。並列処理を行うため、本来一つであったデー
タの流れを多数に分割した場合、プロセッサ間でデータ
の送受信を行う必要がある。このプロセッサ間通信ネッ
トワークの形態は、密結合型と粗結合型に分けられ、一
般的に密結合型ネットワークは各プロセッサ間での通信
コスト(通信時間)のばらつきが小さく、少数個のプロセ
ッサを接続する場合に有利であり、一方粗結合型ネット
ワークは物理的・論理的に近くに配置されたプロセッサ
間での通信コストは小さいが互いに離れたプロセッサ間
での通信コストは大きい。

【０００３】膨大な演算を必要とするアプリケーション
では多数のプロセッサを粗結合型ネットワークで接続し
たアーキテクチャが有効であり、このような例には特開
平9-91262「マルチプロセッサシステム」があげられ
る。このアーキテクチャで用いられる、リングバスに一
つ存在するマスターノードが、その他のスレーブノード
を制御してデータ通信を行うマスター・スレーブ形式の
プロセッサ間通信は、マスターノードがある一つのスレ
ーブノードとデータ通信を開始すると、他のノードは通
信を行うことができず、また、スレーブノード間でデー
タ通信を行おうとすると、送信元スレーブノードのロー
カルメモリ上のデータをマスターノードが取り出し、マ
スターノードが送信先スレーブにデータを送信するとい
う過程をとる必要がある。通信頻度が増加すると、この
方法では通信オーバヘッドが増大し処理効率が悪いた
め、同アーキテクチャでは任意のノード間で小容量のバ
ッファを用いてハンドシェイク形式で通信を行うモード
を備えていた。

【０００４】

【発明が解決しようとする課題】この通信方式では、隣
接ノードとのハンドシェイク用の信号線を用いて、送信
方向に接続された隣接ノードの受信バッファが空いてい
ることを確認した後にデータを転送するため、送信ノー
ドの通信用出力バッファから受信ノードの通信用入力バ
ッファへ入力バッファ容量分のデータを転送するたびに
ハンドシェイクのためのオーバヘッドが発生していた。
このオーバヘッドを転送データ量と比較して相対的に小
さくするためには、通信用入出力バッファを十分大きく
する方法がある。また、特開平7-58762号公報に記載の
「データ転送方式」では、DMA制御部によりある程度ま
とまったデータを一度に転送できるが、DMA制御部によ
り転送されるのは同じノード内の主記憶と通信処理用バ
ッファの間にかぎられているため、一度に転送できる容
量は、通信処理用バッファメモリの容量に限定される。
これらの従来技術における通信バッファの容量には性能
とコストのトレードオフが存在する。

【０００５】本発明の目的は、任意の2つのプロセッサ
間でデータ通信を行う場合に、大容量の通信用入出力バ
ッファを用いることなく、低コストで高い通信処理性能
を実現するプロセッサ間データ通信方法を提供すること
にある。

【０００６】

【課題を解決するための手段】上記目的達成のため請求
項１記載の発明は、バスを介してリング状に接続されか
つ各々メモリを備えた複数のノードの内の2つのノード
間でデータ転送を行うノード間データ通信方法におい
て、前記２つのノード間でデータ転送する際のハンドシ
ェークを、転送先のノードに備えられたメモリを基準に
行うことを特徴とする。

【０００７】ここで、上記ハンドシェークは、具体的に
は、請求項２のように、上記２つのノードの内の転送元
からデータ転送要求があった転送先のノードは、該転送
先のノードに備えられたメモリにデータを記録可能か否
かを判断し、メモリにデータを記録可能と判断した場合
に、転送元のノードに、データを転送可能であることを
伝えることにより行う。

【０００８】より詳細には、請求項７のように、上記ハ
ンドシェイクは、2組の制御入出力信号と5つの状態によ
り制御される。即ち、転送元のノードにおいて、初期状
態である第1の状態にて転送要求が発生すると、第1の制
御出力信号をアクティブにし受信承諾信号待ち状態であ
る第2の状態に遷移し、転送先のノードにおいて、初期
状態である第1の状態にて第1の制御入力信号がアクティ
ブであることが確認されると、第2の制御出力信号をア
クティブにし転送データ待ち状態である第4の状態に遷
移し、転送元のノードにおいて、第2の制御入力信号が
アクティブであることが確認されると、第1の制御出力
信号をインアクティブにすると共にバースト送信を開始
しデータ送信状態である第3の状態に遷移し、転送先の
ノードにおいて、第1の制御入力信号がインアクティブ
であることが確認されると、データ受信を開始しデータ
受信状態である第5の状態に遷移する。

【０００９】そして、請求項３のように、データを転送
可能であることが伝えられた転送元のノードは、データ
を転送し、転送先のノードは、転送元のノードから転送
さたれたデータをメモリに記録する。即ち、通信用入出
力バッファを介さずに、直接データをメモリに記録す
る。

【００１０】以上説明したように、本発明は、バスを介
してリング状に接続されかつ各々メモリを備えた複数の
ノードの内の2つのノード間でデータ転送を行う際のハ
ンドシェークを、転送先のノードに備えられたメモリを
基準に行うので、前述した大容量の通信用入出力バッフ
ァを用いることなく、低コストで高い性能の通信処理を
行うことができる。

【００１１】ここで、転送元のノードは、請求項４のよ
うに、データを転送する際、転送するデータ長を示す情
報及び転送するデータを合わせたデータパケットを、各
サイクル毎に、予め定められた１ワード単位でバースト
転送じ、データパケットを受信した転送先のノードは、
請求項５のように、該データパケット内のデータの長さ
を示す情報に基づいて、データの転送の終了タイミング
を管理するようにしてもよい。

【００１２】このように、転送元のノードは、データを
転送する際、転送するデータ長を示す情報及び転送する
データを合わせたデータパケットをバースト転送するの
で、転送先のノードは、該データパケット内のデータの
長さを示す情報に基づいて、データの転送の終了タイミ
ングを管理することができ、転送元から転送先に転送の
終了を示す制御信号を省略することができる。

【００１３】なお、転送前のデータを、請求項７のよう
に、転送元のノードのメモリディスクリプタにより管理
するようにしてもよい。即ち、メモリディスクリプタ
は、該メモリディスクリプタに対応する転送データの格
納アドレス、該メモリディスクリプタに対応する転送デ
ータのデータ長、及び、次の転送データに対応するメモ
リディスクリプタのアドレスを含んで構成され、2つの
ノード間でデータ転送が行われる各サイクル毎に、メモ
リディスクリプタのアドレスを格納するアドレスレジス
タに、現在のメモリディスクリプタ内に示される、次の
メモリディスクリプタのアドレスをロードする。

【００１４】ところで、上記２つのノードは、バスによ
り接続される隣接する２つのノードに限定されず、請求
項８のように、２つのノードは、該２つのノード間にデ
ータの転送に関与しない1つ以上のノードを介して、デ
ータ転送可能であり、データ転送前に、データの転送に
関与しない1つ以上のノードを介して、前記転送に関与
する前記2つのノード間でハンドシェイクを行うように
してもよい。

【００１５】以上の内容を、図１及び図２を参照して、
更に詳細に説明する。なお、以下に示した内容は、上記
内容を理解し易くするためのものであり、本発明は、こ
れに限定されない。

【００１６】図1に、本発明によるノード間データ通信
方法の概念図を示す。リングバス1により、複数個(図１
では5個)のノード(プロセッサ−ローカルメモリ対)２〜
６がリング状に接続されている。また、それぞれのノー
ド間の接続の様子を図2に示す。ノードnは、隣接するノ
ード(n-1)およびノード(n+1)と、少なくとも3種類の信
号線で接続されている。1種類はデータを伝送するため
のリングデータ入力バス10.nおよび出力バス11.n、残り
の2種類は転送制御を行うためのデータ転送要求入力信
号12.nおよび出力信号13.n、データ転送要求承諾出力信
号14.nおよび入力信号15.nである。以下、プロセッサ間
通信を行う場合の動作を示す。

【００１７】図1において、まずノード3からノード4へ
のデータ送信要求が、ノード3内部で発生する。ノード3
はこの要求が発生したことをノード4に、データ転送要
求出力信号13.3により伝える。

【００１８】データ転送要求入力信号12.4によりデータ
転送要求を受けたノード4は、メモリＭにデータを記録
可能か否かを判断することにより、データ受信を開始で
きるかどうかを判断する。即ち、他のノードとの間でデ
ータ転送していたり、当該メモリＭの記録可能領域がな
い場合などは、データ受信を開始できないと判断され
る。開始できるならデータ転送要求承諾出力信号14.4を
変化させ、転送準備ができたことをノード3に知らせ
る。

【００１９】ノード3は、データ転送要求承諾入力信号1
5.3が変化すると、リングデータ出力バス11.3を用いて
データ転送を開始する。この時の転送データは、パケッ
トの形態をとり、このパケットには転送データ長を示す
情報と、転送したいデータが含まれている。

【００２０】ノード4は、ノード3からリングデータ入力
バス11.4を介してパケットを受け取ると、パケット内の
転送データ長を参照し、後続するデータの数を知り、デ
ータをすべて受け取るとデータ転送を終了する。

【００２１】以上のように処理することにより、一回の
ハンドシェイクで大量のデータを転送することができ、
ハンドシェイク動作に伴う通信オーバヘッドを相対的に
小さく抑えることができる。

【００２２】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。

【００２３】図3に、本発明のノード間通信を行うプロ
セッサエレメントの内部構成を示す。プロセッサエレメ
ント16は、リングバスによるプロセッサ間通信処理を行
うリングバスインターフェースユニット(RBIU)17、プロ
セッサエレメント全体の制御と32ビット整数演算処理を
行う整数演算ユニット(IAU)18、64ビット倍精度浮動小
数点演算を行う浮動小数点演算ユニット(FAU)19、IAU18
およびFAU19に毎サイクル命令を供給することができる2
KBの命令キャッシュユニット(ICU)20、IAU18またはFAU1
9からのデータアクセス要求に迅速に応えることができ
る8KBのデータキャッシュユニット(DCU)21、プロセッサ
エレメント外部のローカルメモリに対するインターフェ
ースを提供するメモリインターフェースユニット(MIU)2
2より構成される。

【００２４】プロセッサエレメント16は、この他にも図
示しない多くの制御信号を備え、他のプロセッサエレメ
ントとのリングバスによる通信、および高速な演算処理
が可能になっている。

【００２５】図4に、RBIU17のリングバス関連入出力信
号を示す。本発明に関与する信号には、64ビットのリン
グデータ入力バス24(RDI[63:0])、リングデータ出力バ
ス25(RDO[63:0])、データ転送要求入力信号26(RCI)、デ
ータ転送要求出力信号27(RCO)、データ転送要求承諾出
力信号28(RWO)、データ転送要求承諾入力信号29(RWI)が
ある。図4に示す信号線は、従来のマスター・スレーブ
形式のプロセッサ間通信にも利用される。

【００２６】図5に、RBIU17内部のステートマシンの、
本発明のプロセッサ間通信を行う際の状態遷移の様子を
示す。各状態での動作は以下のとおりである。 (1) 状態IDLE プロセッサ間通信を行っていない状態である。IAU18か
らデータ転送要求があれば、状態REQUESTに遷移する。
尚、この状態でRCIがアクティブであった場合、他のノ
ードよりデータ受信要求があったと判断し、状態ACKに
遷移する。 (2) 状態REQUEST データ転送先ノードに対してデータ受信要求を出す。デ
ータ受信要求は、RCOをアクティブにすることにより表
現される。RWIがアクティブになるまで待ち続け、RWIが
アクティブであることが確認されたら、状態SENDに遷移
する。尚、この状態でRCIがアクティブになった場合、
自ノードは既にデータ送信準備を開始しているため、状
態ACKには遷移しない。 (3) 状態SEND データパケットの送出を開始するとともに、RCOをイン
アクティブにすることでデータパケットの始まりをデー
タ転送先ノードに伝える。転送が終了すると、状態IDLE
に遷移する。 (4) 状態ACK データ受信要求を出したノードに対してデータ受信準備
ができたことを、RWOをアクティブにすることにより伝
える。その後、RCIがインアクティブになるとデータ転
送が開始されたと判断し、状態RECEIVEに遷移する。 (5) 状態RECEIVE データパケットの受信を開始し、毎サイクル送られてく
るデータをローカルメモリに転送する。データパケット
の先頭に示されたデータ長の転送が終了すると、状態ID
LEに遷移する。

【００２７】図6に、RBIUのブロック図を示す。RBIU
は、RBIU制御回路30、レジスタ群31、パケットヘッダ生
成器32などから構成される。

【００２８】図7に、MIUのブロック図を示す。MIUは、M
IU制御回路33、レジスタ群34などから構成される。

【００２９】図8に、ローカルメモリ内に格納されるメ
モリディスクリプタのフォーマットを示す。メモリディ
スクリプタは2ワードで構成される。1ワード目は、次の
メモリディスクリプタのアドレスを示す32ビットのdesp
フィールド35、転送するデータが存在するアドレスを示
す32ビットのmempフィールド36から構成される。2ワー
ド目は、転送するデータの長さ(ワード数)を示す16ビッ
トのlenフィールド37および、未使用のフィールドから
成る。

【００３０】図9に、データパケットのフォーマットを
示す。データパケットは、データ長や転送アドレスを受
信ノードに伝えるための2ワードのパケットヘッダ38、
および転送したいデータそのものであるデータワード39
で構成される。パケットヘッダの1ワード目は、転送デ
ータのデータ長を示す16ビットのlenフィールド40、お
よび未使用のフィールドで構成される。パケットヘッダ
の2ワード目は、データ受信ノードにおけるデータ格納
アドレスを示す32ビットのaddrフィールド41、および未
使用のフィールドで構成される。データワードは、アプ
リケーション側で実際に転送したいデータ列本体であ
る。

【００３１】図10に、隣接ノード間のデータ転送タイミ
ングの様子を示す。データ送信の際には、状態IDLEに
て、まずRBIU制御回路がIAUから図6に示したデータ送信
要求信号42を受け(図10の100)、データ送信が要求され
たことを知る。この時IAUは、同時に内部データバス上
に、データ受信ノードにおけるデータ格納アドレスを出
力する(図10の101)。RBIU制御回路はこれを読み出し、D
ESTADRレジスタ43に格納し、状態REQUESTに遷移し、RCO
をアクティブにする(図10の102)。RWIがアクティブであ
ることが確認されたら(図10の103)、RBIU制御回路は状
態SENDに遷移し、MIUに対し、バーストリード要求信号4
4によりバーストリード(連続読み出し)を要求する(図10
の104)。

【００３２】MIU制御回路は、RBIUからバーストリード
が要求されると、あらかじめ値がセットされている図7
に示すCMDPレジスタ45を読み出し、この値を図7のアド
レスレジスタ46にセットし、メモリディスクリプタをロ
ーカルメモリ47から読み出す(図10の105)。メモリディ
スクリプタが読み出されると、CMDPレジスタには次のメ
モリディスクリプタのアドレスを示すdespフィールドの
値が、MEMPレジスタ48には転送データアドレスを示すme
mpフィールドの値がそれぞれロードされる。続いてアド
レスレジスタはインクリメントされ、メモリデスクリプ
タの第2ワードを読み出す。MIU制御回路は、第2ワード
を内部データバスに出力する(図10の106)と共に、転送
データ長を示すlenフィールドの値をMEMCNTレジスタ49
にロードする。アドレスレジスタにMEMPレジスタの値を
ロードし、転送データの最初のワードをローカルメモリ
から読み出し、内部データバスに出力する(図10の10
7)。この後、毎サイクルMEMCNTレジスタをデクリメント
し、同時にアドレスレジスタをインクリメントし、ロー
カルメモリから転送データを読み出し、データバスに出
力しつづける。MEMCNTレジスタが0になったらバースト
リード動作完了とみなし、次の要求を待つ。

【００３３】RBIU制御回路は、MIUに対してバーストリ
ード要求を出してから4サイクル後、内部データバスに
出力されているメモリディスクリプタの第2ワードを読
み出し、パケットヘッダ生成器に入力する。パケットヘ
ッダ生成器は入力されたメモリディスクリプタの第2ワ
ードをパケットヘッダ第1ワードとしてRDOに出力する
(図10の108)。このとき、RBIU制御回路は、RCOをインア
クティブにし、データ受信ノードに対し、このタイミン
グでRDOに出力されている値がパケットの先頭であるこ
とを知らせる。次のサイクルで、パケットヘッダ生成器
は、DESTADRレジスタを読み出し、パケットヘッダ第2ワ
ードを生成しRDOに出力する(図10の109)。この後、RBIU
制御回路は、MIUによって毎サイクル内部データバス上
に出力される転送データを図示しないDFFにより1サイク
ル遅らせて順次RDOに出力する。その後RWIがインアクテ
ィブになったところで(図10の110)、データ受信ノード
側でのデータ受信操作が完了したと判断し、データ送信
を終了し状態IDLEに遷移する。

【００３４】データ受信の際には、以下のような処理を
行う。RBIU制御部は、状態IDLEにてRCIがアクティブで
あることを確認すると(図10の200)、他ノードよりデー
タ受信が要求されたと判断する。この場合、ローカルメ
モリにデータを記録可能か否かを判断し、例えば他のノ
ードとの間でデータ転送していたり、当該ローカルメモ
リの記録可能領域がない場合などは、ローカルメモリに
データを記録可能でないと判断される。一方、ローカル
メモリにデータを記録可能であれば、状態ACKに遷移し
てRWOをアクティブにする(図10の201)。RBIU制御部は、
RCIがインアクティブになると、このタイミングでRDIに
パケットの先頭がとどいたと判断し、状態RECEIVEに遷
移する(図10の202)。また、MIUに対してバーストライト
要求信号50により、バーストライト(連続書き込み)を要
求する(図10の203)。同時にRDI上のパケットヘッダ第1
ワードを内部データバスに出力する。以降、順次RDIか
ら入力されるパケットヘッダ第2ワード、転送データを
毎サイクル内部データバスに出力する。前述したよう
に、データパケット内のデータ長から転送データの長さ
が分かるので、転送の終わりを把握できる。これによ
り、データ転送の終了を管理でき、転送元から転送先へ
の転送の終わりを知らせるための制御信号を省略するこ
とができる。転送データの終わりを図示しないカウンタ
で検出したら、RWOをインアクティブにしてデータ受信
が完了したことをデータ送信側ノードに知らせ、状態ID
LEに遷移する(図10の204)。

【００３５】MIU制御部は、RBIUからバーストライトが
要求されたら、このタイミングで内部データバス上に出
力されているパケットヘッダ第1ワードのlenフィールド
を取り出し、MEMCNTレジスタにロードする(図10の20
5)。次のサイクルで、内部データバス上に出力されてい
るパケットヘッダ第2ワードのaddrフィールドをアドレ
スレジスタにロードする(図10の206)。その後、順次転
送データを内部データバスから読み出し、ローカルメモ
リに書き込む。アドレスレジスタは毎サイクルインクリ
メントし、MEMCNTレジスタは毎サイクルデクリメントす
る。MENCNTレジスタの値が0になったらデータ転送が完
了したと判断し、次の要求を待つ。

【００３６】

【発明の効果】以上説明したように本発明は、バスを介
してリング状に接続されかつ各々メモリを備えた複数の
ノードの内の2つのノード間でデータ転送を行う際のハ
ンドシェークを、転送先のノードに備えられたメモリを
基準に行うので、前述した大容量の通信用入出力バッフ
ァを用いることなく、低コストで高い性能の通信処理を
行うことができる、という効果を有する。

【００３７】また、本発明は、転送元のノードは、デー
タを転送する際、転送するデータ長を示す情報及び転送
するデータを合わせたデータパケットをバースト転送す
るので、転送先のノードは、該データパケット内のデー
タの長さを示す情報に基づいて、データの転送の終了タ
イミングを管理することができ、転送元から転送先に転
送の終了を示す制御信号を省略することができる、とい
う効果を有する。

【図面の簡単な説明】

【図1】 本発明の概念図である。

【図2】 本発明のプロセッサ間通信に必要な信号線を
示す図である。

【図3】 プロセッサ間通信を行うプロセッサエレメン
トの内部構成を示す図である。

【図4】 プロセッサ間通信を行うプロセッサエレメン
トのプロセッサ間通信に関連する入出力信号を示す図で
ある。

【図5】 プロセッサ間通信を制御する手段であるリン
グバスインターフェースユニットの状態遷移を示す図で
ある。

【図6】 リングバスインターフェースユニットの内部
構成を示す図である。

【図7】 メモリインターフェースユニットの内部構成
を示す図である。

【図8】 メモリディスクリプタのフォーマットを示す
図である。

【図9】 データ通信に用いられるデータパケットのフ
ォーマットを示す図である。

【図10】 隣接ノード間でデータ送受信を行った場合
の、データ転送タイミングを示す図である。

【符号の説明】

1 リングバス 2〜9 ノード 10.n, 24 リングデータ入力バス 11.n, 25 リングデータ出力バス 12.n, 26 データ転送要求入力信号 13.n, 27 データ転送要求出力信号 14.n, 28 データ転送要求承諾出力信号 15.n, 29 データ転送要求承諾入力信号 16 プロセッサエレメント 17 リングバスインターフェースユニット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 宣明 神奈川県海老名市本郷2274 富士ゼロック ス株式会社内 (72)発明者 小柳 光正 宮城県名取市ゆりが丘１−22−５ Ｆターム(参考） 5B045 BB13 BB42 BB43 5B089 GA02 HA07 JB24 KA07 KA11 KC28 KG03 5K031 AA04 AA06 BA02 CB10 CC06 DB10

Claims (8)

【特許請求の範囲】
1. 【請求項１】 バスを介してリング状に接続されかつ各
   々メモリを備えた複数のノードの内の2つのノード間で
   データ転送を行うノード間データ通信方法において、 前記２つのノード間でデータ転送する際のハンドシェー
   クを、転送先のノードに備えられたメモリを基準に行
   う、 ことを特徴とするノード間データ通信方法。
2. 【請求項２】 前記２つのノードの内の転送元からデー
   タ転送要求があった転送先のノードは、該転送先のノー
   ドに備えられたメモリにデータを記録可能か否かを判断
   し、メモリにデータを記録可能と判断した場合に、前記
   転送元のノードに、データを転送可能であることを伝え
   ることにより、前記ハンドシェークを行うことを特徴と
   する請求項１記載のノード間データ通信方法。
3. 【請求項３】 前記データを転送可能であることが伝え
   られた転送元のノードは、データを転送し、 前記転送先のノードは、前記転送元のノードから転送さ
   たれたデータをメモリに記録する、 ことを特徴とする請求項２記載のノード間データ通信方
   法。
4. 【請求項４】 前記転送元のノードは、データを転送す
   る際、転送するデータ長を示す情報及び転送するデータ
   を合わせたデータパケットを、各サイクル毎に、予め定
   められた１ワード単位でバースト転送することを特徴と
   する請求項１乃至請求項３の何れか１項に記載のノード
   間データ通信方法。
5. 【請求項５】 前記データパケットを受信した転送先の
   ノードは、該データパケット内のデータの長さを示す情
   報に基づいて、データの転送の終了タイミングを管理す
   ることを特徴とする請求項４記載のノード間データ通信
   方法。
6. 【請求項６】 転送前のデータは前記転送元のノードの
   メモリディスクリプタにより管理され、 前記メモリディスクリプタは、該メモリディスクリプタ
   に対応する転送データの格納アドレス、該メモリディス
   クリプタに対応する転送データのデータ長、及び、次の
   転送データに対応するメモリディスクリプタのアドレス
   を含んで構成され、 前記2つのノード間でデータ転送が行われる各サイクル
   毎に、メモリディスクリプタのアドレスを格納するアド
   レスレジスタに、現在のメモリディスクリプタ内に示さ
   れる、次のメモリディスクリプタのアドレスをロードす
   る、 ことを特徴とする請求項４又は請求項５記載のノード間
   データ通信方法。
7. 【請求項７】 前記ハンドシェイクは、2組の制御入出
   力信号と5つの状態により制御され、 前記転送元のノードにおいて、初期状態である第1の状
   態にて転送要求が発生すると、第1の制御出力信号をア
   クティブにし受信承諾信号待ち状態である第2の状態に
   遷移し、 前記転送先のノードにおいて、初期状態である第1の状
   態にて第1の制御入力信号がアクティブであることが確
   認されると、第2の制御出力信号をアクティブにし転送
   データ待ち状態である第4の状態に遷移し、 前記転送元のノードにおいて、第2の制御入力信号がア
   クティブであることが確認されると、第1の制御出力信
   号をインアクティブにすると共にバースト送信を開始し
   データ送信状態である第3の状態に遷移し、 前記転送先のノードにおいて、第1の制御入力信号がイ
   ンアクティブであることが確認されると、データ受信を
   開始しデータ受信状態である第5の状態に遷移する、 ことを特徴とする請求項１乃至請求項６の何れか１項に
   記載のノード間データ通信方法。
8. 【請求項８】 前記２つのノードは、該２つのノード間
   にデータの転送に関与しない1つ以上のノードを介し
   て、データ転送可能であり、 データ転送前に、データの転送に関与しない1つ以上の
   ノードを介して、前記転送に関与する前記2つのノード
   間でハンドシェイクを行う、 ことを特徴とする請求項１乃至請求項７の何れか１項に
   記載のノード間データ通信方法。