JP2000285154A - 回路シミュレーション装置および方法 - Google Patents
回路シミュレーション装置および方法Info
- Publication number
- JP2000285154A JP2000285154A JP11093646A JP9364699A JP2000285154A JP 2000285154 A JP2000285154 A JP 2000285154A JP 11093646 A JP11093646 A JP 11093646A JP 9364699 A JP9364699 A JP 9364699A JP 2000285154 A JP2000285154 A JP 2000285154A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- name
- net
- data
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路データから生成する回路ネットリストと
レイアウトデータから抽出する配線ＲＣネットリストと
を容易に結合し、レイアウト設計の早期段階から配線Ｒ
Ｃ情報を回路シミュレーションを反映させる検証をす
る。 【解決手段】 回路情報取り込み処理手段６はレイアウ
ト設計の初期段階で回路データ２から回路情報を取り込
む。レイアウト設計手段７はトップ階層に配置するセル
およびセル間に接続するネットに回路データの機能ブロ
ックのインスタンス名およびネット名と同一の名前を使
用してレイアウトデータを設計する。回路データ２およ
びレイアウトデータ８に対してインスタンス名とネット
名から構成されるポート情報を割り当てることにより、
回路ネットリスト５および配線ＲＣネットリスト１１に
同一名ノードを出力し、回路ネットリスト５とセル間ネ
ットに対する配線ＲＣネットリスト１１の容易なマージ
を実現する。
レイアウトデータから抽出する配線ＲＣネットリストと
を容易に結合し、レイアウト設計の早期段階から配線Ｒ
Ｃ情報を回路シミュレーションを反映させる検証をす
る。 【解決手段】 回路情報取り込み処理手段６はレイアウ
ト設計の初期段階で回路データ２から回路情報を取り込
む。レイアウト設計手段７はトップ階層に配置するセル
およびセル間に接続するネットに回路データの機能ブロ
ックのインスタンス名およびネット名と同一の名前を使
用してレイアウトデータを設計する。回路データ２およ
びレイアウトデータ８に対してインスタンス名とネット
名から構成されるポート情報を割り当てることにより、
回路ネットリスト５および配線ＲＣネットリスト１１に
同一名ノードを出力し、回路ネットリスト５とセル間ネ
ットに対する配線ＲＣネットリスト１１の容易なマージ
を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ設計の配線
ＲＣ抽出して回路のシミュレーションを行う回路シミュ
レーション装置および方法に関する。
ＲＣ抽出して回路のシミュレーションを行う回路シミュ
レーション装置および方法に関する。
【０００２】
【従来の技術】配線ＲＣ抽出処理で生成するネットリス
トのノード名をコントロールする回路シミュレーション
装置として、ＬＶＳ（回路およびレイアウトデータ照
合）を利用した図９に示すものが知られている。また、
この種の回路シミュレーション装置が特開平９−１１４
８７１号公報に開示されている。これらのシミュレーシ
ョン装置は、設計が完了したレイアウトデータからの配
線ＲＣ容量の抽出を前提としており、回路シミュレーシ
ョン時のプローブポイントとなるノードに認識が容易な
名前を割り当てている。
トのノード名をコントロールする回路シミュレーション
装置として、ＬＶＳ（回路およびレイアウトデータ照
合）を利用した図９に示すものが知られている。また、
この種の回路シミュレーション装置が特開平９−１１４
８７１号公報に開示されている。これらのシミュレーシ
ョン装置は、設計が完了したレイアウトデータからの配
線ＲＣ容量の抽出を前提としており、回路シミュレーシ
ョン時のプローブポイントとなるノードに認識が容易な
名前を割り当てている。
【０００３】図９に示す回路シミュレーション装置は、
ＬＶＳを利用して、レイアウトデータから回路情報およ
び配線ＲＣを抽出するものである。前記回路情報とはＭ
ＯＳ等の素子の接続情報のことである。図９に示すシミ
ュレーション装置においては、回路設計手段８０１で設
計された回路データ８０２から回路ネットリスト出力処
理手段８０３が回路ネットリスト８０４を生成する。レ
イアウト設計手段８０５によるレイアウト設計の完了後
にレイアウトデータ８０６と回路ネットリスト８０４に
対して回路レイアウト照合処理手段８０７が回路とレイ
アウトとの照合処理を実行し、レイアウトデータ８０６
と回路ネットリスト８０４の素子名およびネット名の対
応関係を回路／レイアウト照合結果８０８として出力す
る。回路抽出処理手段８０９は、レイアウトデータ８０
６と回路／レイアウト照合結果８０８からレイアウトに
対応する回路情報を抽出し、シミュレーションネットリ
スト８１１に出力する。配線ＲＣ抽出処理手段８１０
は、レイアウトデータ８０６と回路／レイアウト照合結
果８０８からレイアウトに対応する配線ＲＣ情報を抽出
してシミュレーションネットリスト８１１に出力する。
この際に、素子名およびネット名には回路／レイアウト
照合結果８０８に格納されている回路ネットリスト８０
４における名前を使用する。次に、回路シミュレーショ
ン処理手段８１２は、シミュレーションネットリスト８
１１を用いて回路シミュレーションを実行する。このよ
うに、図９に示すシミュレーション装置は、シミュレー
ションに使用する回路情報もレイアウトデータから抽出
する。
ＬＶＳを利用して、レイアウトデータから回路情報およ
び配線ＲＣを抽出するものである。前記回路情報とはＭ
ＯＳ等の素子の接続情報のことである。図９に示すシミ
ュレーション装置においては、回路設計手段８０１で設
計された回路データ８０２から回路ネットリスト出力処
理手段８０３が回路ネットリスト８０４を生成する。レ
イアウト設計手段８０５によるレイアウト設計の完了後
にレイアウトデータ８０６と回路ネットリスト８０４に
対して回路レイアウト照合処理手段８０７が回路とレイ
アウトとの照合処理を実行し、レイアウトデータ８０６
と回路ネットリスト８０４の素子名およびネット名の対
応関係を回路／レイアウト照合結果８０８として出力す
る。回路抽出処理手段８０９は、レイアウトデータ８０
６と回路／レイアウト照合結果８０８からレイアウトに
対応する回路情報を抽出し、シミュレーションネットリ
スト８１１に出力する。配線ＲＣ抽出処理手段８１０
は、レイアウトデータ８０６と回路／レイアウト照合結
果８０８からレイアウトに対応する配線ＲＣ情報を抽出
してシミュレーションネットリスト８１１に出力する。
この際に、素子名およびネット名には回路／レイアウト
照合結果８０８に格納されている回路ネットリスト８０
４における名前を使用する。次に、回路シミュレーショ
ン処理手段８１２は、シミュレーションネットリスト８
１１を用いて回路シミュレーションを実行する。このよ
うに、図９に示すシミュレーション装置は、シミュレー
ションに使用する回路情報もレイアウトデータから抽出
する。
【０００４】次に、特開平９−１１４８７１号公報に開
示された回路シミュレーション装置を図１０乃至図１４
に基づいて説明する。図１０に示すように、この回路シ
ミュレーション装置は、階層構造を持つレイアウトデー
タから上位階層のセル間ネットのみの配線ＲＣを抽出す
る。階層構造を持つレイアウトデータ９０１に対し、上
位階層認識手段９０２は、レイアウトデータ９０１の上
位階層および下位階層との接続点を認識し上位階層部分
のレイアウトデータと下位階層の配置情報を上位階層デ
ータとして記憶する。回路認識手段９０４は、上位階層
データ９０３で表現される回路を認識し回路情報９０５
として記憶する。ノード生成手段９０６は、上位階層認
識手段９０２で認識された下位階層との接続点にノード
を生成しノード情報９０７として記憶する。寄生素子抽
出手段９０８は、ノード情報９０７を読み込んで上位階
層データ９０３より寄生素子を抽出し寄生素子情報９０
９として記憶する。回路出力手段９１０は、回路情報９
０５と寄生素子情報９０９より回路を構成してネットリ
スト９１１を出力する。
示された回路シミュレーション装置を図１０乃至図１４
に基づいて説明する。図１０に示すように、この回路シ
ミュレーション装置は、階層構造を持つレイアウトデー
タから上位階層のセル間ネットのみの配線ＲＣを抽出す
る。階層構造を持つレイアウトデータ９０１に対し、上
位階層認識手段９０２は、レイアウトデータ９０１の上
位階層および下位階層との接続点を認識し上位階層部分
のレイアウトデータと下位階層の配置情報を上位階層デ
ータとして記憶する。回路認識手段９０４は、上位階層
データ９０３で表現される回路を認識し回路情報９０５
として記憶する。ノード生成手段９０６は、上位階層認
識手段９０２で認識された下位階層との接続点にノード
を生成しノード情報９０７として記憶する。寄生素子抽
出手段９０８は、ノード情報９０７を読み込んで上位階
層データ９０３より寄生素子を抽出し寄生素子情報９０
９として記憶する。回路出力手段９１０は、回路情報９
０５と寄生素子情報９０９より回路を構成してネットリ
スト９１１を出力する。
【０００５】次に、図１０のシミュレーション装置の配
線ＲＣ抽出処理を図１１乃至図１４に基づいて説明す
る。図１１は、トップ階層のレイアウトを示したもので
ある。１００１，１００２はセルを示している。１００
３，１００４，１００５，１００６，１００７は、セル
１００１，１００２の間を接続する配線である。図１２
は、図１１のトップ階層のセル１００１，１００２（名
前Ｂ１，Ｂ２）が参照する下位階層のレイアウトデータ
である。下位階層のレイアウトデータには、上位階層と
の接続点１１０１，１１０２，１１０３，１１０４が定
義されている。
線ＲＣ抽出処理を図１１乃至図１４に基づいて説明す
る。図１１は、トップ階層のレイアウトを示したもので
ある。１００１，１００２はセルを示している。１００
３，１００４，１００５，１００６，１００７は、セル
１００１，１００２の間を接続する配線である。図１２
は、図１１のトップ階層のセル１００１，１００２（名
前Ｂ１，Ｂ２）が参照する下位階層のレイアウトデータ
である。下位階層のレイアウトデータには、上位階層と
の接続点１１０１，１１０２，１１０３，１１０４が定
義されている。
【０００６】上位階層認識手段９０２と回路認識手段９
０４およびノード生成手段９０６を経ることにより、図
１３に示すようにレイアウトのトップ階層の配線とセル
の接続箇所に上位階層および下位階層のレイアウトデー
タを基にして生成されたノード情報１２０１ａ，１２０
１ｂ，１２０１ｃ，１２０１ｄ，１２０２ａ，１２０２
ｂ，１２０２ｃ，１２０２ｄが付加される。その後、寄
生素子抽出手段９０８および回路出力手段９１０を経る
ことにより図１４に示すようなネットリスト９１１が生
成される。このネットリスト９１１は、トップ階層に存
在する配線のＲＣネットリストと、トップ階層に存在す
るセルに対するマクロ素子１３０１，１３０２により構
成される。ＲＣネットリストとマクロ素子を接続するノ
ード１３０１ａ，１３０１ｂ，１３０１ｃ，１３０１
ｄ，１３０２ａ，１３０２ｂ，１３０２ｃ，１３０２ｄ
の名前には、セル名とセルが参照する下位階層レイアウ
トデータに定義されている接続点名が反映された名前が
割り当てられている。
０４およびノード生成手段９０６を経ることにより、図
１３に示すようにレイアウトのトップ階層の配線とセル
の接続箇所に上位階層および下位階層のレイアウトデー
タを基にして生成されたノード情報１２０１ａ，１２０
１ｂ，１２０１ｃ，１２０１ｄ，１２０２ａ，１２０２
ｂ，１２０２ｃ，１２０２ｄが付加される。その後、寄
生素子抽出手段９０８および回路出力手段９１０を経る
ことにより図１４に示すようなネットリスト９１１が生
成される。このネットリスト９１１は、トップ階層に存
在する配線のＲＣネットリストと、トップ階層に存在す
るセルに対するマクロ素子１３０１，１３０２により構
成される。ＲＣネットリストとマクロ素子を接続するノ
ード１３０１ａ，１３０１ｂ，１３０１ｃ，１３０１
ｄ，１３０２ａ，１３０２ｂ，１３０２ｃ，１３０２ｄ
の名前には、セル名とセルが参照する下位階層レイアウ
トデータに定義されている接続点名が反映された名前が
割り当てられている。
【０００７】回路データから生成した回路ネットリスト
が存在する場合には、図１４が示すネットリストのマク
ロ素子に回路ネットリストを参照するための手続きを追
加することにより、回路データから生成したネットリス
トに、レイアウトデータのトップ階層に存在するセル間
ネットの配線ＲＣ情報を付加した回路シミュレーション
ネットリストを生成することができる。
が存在する場合には、図１４が示すネットリストのマク
ロ素子に回路ネットリストを参照するための手続きを追
加することにより、回路データから生成したネットリス
トに、レイアウトデータのトップ階層に存在するセル間
ネットの配線ＲＣ情報を付加した回路シミュレーション
ネットリストを生成することができる。
【０００８】
【発明が解決しようとする課題】汎用メモリの設計にお
いては、回路ブロック設計とレイアウト設計がコンカレ
ントに行われている。配線の寄生ＲＣの影響を設計の早
期段階で検証するためには、レイアウトのトップ階層セ
ルの配置およびセル間ネットの配線が完了した段階（セ
ル下位階層のレイアウトが未作成の段階）から、セル間
配線の寄生ＲＣネットリストを抽出し、回路データから
生成したネットリストに反映させて回路シミュレーショ
ンを行なうことが望ましい。回路データから生成する機
能ブロックに対するネットリストとレイアウトデータか
ら抽出するセル間ネットに対する配線ＲＣネットリスト
のマージを実現するためには、双方のネットリストにお
いてポート（両ネットリストの結合箇所となるノード）
の対応付けを容易に実現する仕組みが必要となる。
いては、回路ブロック設計とレイアウト設計がコンカレ
ントに行われている。配線の寄生ＲＣの影響を設計の早
期段階で検証するためには、レイアウトのトップ階層セ
ルの配置およびセル間ネットの配線が完了した段階（セ
ル下位階層のレイアウトが未作成の段階）から、セル間
配線の寄生ＲＣネットリストを抽出し、回路データから
生成したネットリストに反映させて回路シミュレーショ
ンを行なうことが望ましい。回路データから生成する機
能ブロックに対するネットリストとレイアウトデータか
ら抽出するセル間ネットに対する配線ＲＣネットリスト
のマージを実現するためには、双方のネットリストにお
いてポート（両ネットリストの結合箇所となるノード）
の対応付けを容易に実現する仕組みが必要となる。
【０００９】しかしながら、従来の図９および図１０に
示す回路シミュレーション装置においては、レイアウト
設計完了後のレイアウトデータを対象としているため、
トップ階層のセルの配置およびセル間配線のみが完了し
ている段階（セルが参照する下位階層のレイアウト設計
が未完了の状態）で回路データから生成する回路ネット
リストに効率的にフィードバックできるようなセル間ネ
ットの配線ＲＣネットリストを生成することが困難であ
るという問題がある。
示す回路シミュレーション装置においては、レイアウト
設計完了後のレイアウトデータを対象としているため、
トップ階層のセルの配置およびセル間配線のみが完了し
ている段階（セルが参照する下位階層のレイアウト設計
が未完了の状態）で回路データから生成する回路ネット
リストに効率的にフィードバックできるようなセル間ネ
ットの配線ＲＣネットリストを生成することが困難であ
るという問題がある。
【００１０】また、従来の図９に示す回路シミュレーシ
ョン装置においては、トップ階層のセルが対応する回路
ネットリストも下位階層のレイアウトデータから抽出す
るため、下位階層のレイアウト設計が未完了の状態での
適用は無理であるという問題がある。
ョン装置においては、トップ階層のセルが対応する回路
ネットリストも下位階層のレイアウトデータから抽出す
るため、下位階層のレイアウト設計が未完了の状態での
適用は無理であるという問題がある。
【００１１】また、従来の図１０に示す回路シミュレー
ション装置においては、接続点のみの情報を持つ下位階
層レイアウトを別途準備することになるが、トップ階層
のノード名をコントロールするためだけのために下位階
層のレイアウトデータを準備するのは効率が悪いという
問題がある。さらに、従来の図１０に示す回路シミュレ
ーション装置においては、生成されたネットリスト中の
全マクロ素子に対して、回路データから参照したネット
リストの参照手続きを付加する際には、回路ネットリス
トで定義されているポートとの対応付けを考慮する必要
があるという問題がある。
ション装置においては、接続点のみの情報を持つ下位階
層レイアウトを別途準備することになるが、トップ階層
のノード名をコントロールするためだけのために下位階
層のレイアウトデータを準備するのは効率が悪いという
問題がある。さらに、従来の図１０に示す回路シミュレ
ーション装置においては、生成されたネットリスト中の
全マクロ素子に対して、回路データから参照したネット
リストの参照手続きを付加する際には、回路ネットリス
トで定義されているポートとの対応付けを考慮する必要
があるという問題がある。
【００１２】本発明の目的は、回路データから生成する
回路ネットリストとレイアウトデータから抽出する配線
ＲＣネットリストとを容易に結合し、レイアウト設計の
早期段階から配線ＲＣ情報を回路シミュレーションに反
映させた検証をすることができる回路シミュレーション
装置および方法を提供することにある。
回路ネットリストとレイアウトデータから抽出する配線
ＲＣネットリストとを容易に結合し、レイアウト設計の
早期段階から配線ＲＣ情報を回路シミュレーションに反
映させた検証をすることができる回路シミュレーション
装置および方法を提供することにある。
【００１３】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、機能ブロックのインスタン
ス名および機能ブロックに接続するネット名に所定の名
前を割り当てた回路データを作成する回路設計手段と、
回路データにインスタンス名およびネット名を結合した
名前でポート情報を付加する回路ポート情報割り当て処
理手段と、回路データに割り当てられたポート情報に対
応するノードを持つ回路ネットリストを出力する回路ネ
ットリスト出力処理手段と、レイアウトデータ設計の初
期段階に回路データから回路情報の取り込みを行なう回
路情報取り込み手段と、この回路情報取り込み手段の回
路情報に基づいてトップ階層のセル名およびネット名に
回路データの機能ブロックのインスタンス名およびネッ
ト名と同一の名前を使用してレイアウトデータを設計す
るレイアウト設計手段と、レイアウトデータのトップ階
層でネットがセルと接する箇所にセルインスタンス名お
よびネット名を結合した名前でポート情報を付加するレ
イアウトポート情報割り当て処理手段とを有することを
特徴とする。
に、請求項１記載の発明は、機能ブロックのインスタン
ス名および機能ブロックに接続するネット名に所定の名
前を割り当てた回路データを作成する回路設計手段と、
回路データにインスタンス名およびネット名を結合した
名前でポート情報を付加する回路ポート情報割り当て処
理手段と、回路データに割り当てられたポート情報に対
応するノードを持つ回路ネットリストを出力する回路ネ
ットリスト出力処理手段と、レイアウトデータ設計の初
期段階に回路データから回路情報の取り込みを行なう回
路情報取り込み手段と、この回路情報取り込み手段の回
路情報に基づいてトップ階層のセル名およびネット名に
回路データの機能ブロックのインスタンス名およびネッ
ト名と同一の名前を使用してレイアウトデータを設計す
るレイアウト設計手段と、レイアウトデータのトップ階
層でネットがセルと接する箇所にセルインスタンス名お
よびネット名を結合した名前でポート情報を付加するレ
イアウトポート情報割り当て処理手段とを有することを
特徴とする。
【００１４】請求項２記載の発明は、機能ブロックのイ
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
手段と、回路データにインスタンス名およびネット名を
結合した名前でポート情報を付加する回路ポート情報割
り当て処理手段と、回路データに割り当てられたポート
情報に対応するノードを持つ回路ネットリストを出力す
る回路ネットリスト出力処理手段と、レイアウトデータ
設計の初期段階に回路データから回路情報の取り込みを
行なう回路情報取り込み手段と、この回路情報取り込み
手段の回路情報に基づいてトップ階層のセル名およびネ
ット名に回路データの機能ブロックのインスタンス名お
よびネット名と同一の名前を使用してレイアウトデータ
を設計するレイアウト設計手段と、レイアウトデータの
トップ階層でネットがセルと接する箇所にセルインスタ
ンス名およびネット名を結合した名前でポート情報を付
加するレイアウトポート情報割り当て処理手段と、レイ
アウトデータに割り当てられたポート情報に対応するノ
ードを持つトップ階層のセル間ネットの配線ＲＣネット
リストを抽出する配線ＲＣ抽出処理手段と、回路ネット
リストと配線ＲＣネットリストを同一名ノードの箇所で
結合してシミュレーションネットリストを生成するネッ
トリストマージ処理手段と、シミュレーションネットリ
ストを用いて回路シミュレーションを実行する回路シミ
ュレーション処理手段とを有することを特徴とする。
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
手段と、回路データにインスタンス名およびネット名を
結合した名前でポート情報を付加する回路ポート情報割
り当て処理手段と、回路データに割り当てられたポート
情報に対応するノードを持つ回路ネットリストを出力す
る回路ネットリスト出力処理手段と、レイアウトデータ
設計の初期段階に回路データから回路情報の取り込みを
行なう回路情報取り込み手段と、この回路情報取り込み
手段の回路情報に基づいてトップ階層のセル名およびネ
ット名に回路データの機能ブロックのインスタンス名お
よびネット名と同一の名前を使用してレイアウトデータ
を設計するレイアウト設計手段と、レイアウトデータの
トップ階層でネットがセルと接する箇所にセルインスタ
ンス名およびネット名を結合した名前でポート情報を付
加するレイアウトポート情報割り当て処理手段と、レイ
アウトデータに割り当てられたポート情報に対応するノ
ードを持つトップ階層のセル間ネットの配線ＲＣネット
リストを抽出する配線ＲＣ抽出処理手段と、回路ネット
リストと配線ＲＣネットリストを同一名ノードの箇所で
結合してシミュレーションネットリストを生成するネッ
トリストマージ処理手段と、シミュレーションネットリ
ストを用いて回路シミュレーションを実行する回路シミ
ュレーション処理手段とを有することを特徴とする。
【００１５】請求項３記載の発明は、機能ブロックのイ
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
手段と、回路データのトップ階層に存在する全機能ブロ
ックのインスタンスからレイアウト設計が完了したセル
に対応する機能ブロックのインスタンスを取り除きレイ
アウト設計が未完了のセルに対応する機能ブロックのイ
ンスタンスのみを残すインスタンス選択手段と、このイ
ンスタンス選択手段からの情報に基づいて回路データに
インスタンス名およびネット名を結合した名前でポート
情報を付加する回路ポート情報割り当て処理手段と、回
路データに割り当てられたポート情報に対応するノード
を持つ回路ネットリストを出力する回路ネットリスト出
力処理手段と、レイアウトデータ設計の初期段階に回路
データから回路情報の取り込みを行なう回路情報取り込
み手段と、この回路情報取り込み手段の回路情報に基づ
いてトップ階層のセル名およびネット名に回路データの
機能ブロックのインスタンス名およびネット名と同一の
名前を使用してレイアウトデータを設計するレイアウト
設計手段と、レイアウトデータのトップ階層でネットが
セルと接する箇所にセルインスタンス名およびネット名
を結合した名前でポート情報を付加するレイアウトポー
ト情報割り当て処理手段と、レイアウトデータに割り当
てられたポート情報に対応するノードを持つトップ階層
のセル間ネットの配線ＲＣネットリストを抽出する配線
ＲＣ抽出処理手段と、設計が完了しているセル下位階層
のレイアウトデータから回路情報およびネットの配線Ｒ
Ｃ情報の抽出を行って回路配線ＲＣネットリストを作成
する下位階層回路配線ＲＣ抽出処理手段と、回路ネット
リストと回路配線ＲＣネットリストを同一名ノードの箇
所で結合してシミュレーションネットリストを生成する
ネットリストマージ処理手段と、シミュレーションネッ
トリストを用いて回路シミュレーションを実行する回路
シミュレーション処理手段とを有することを特徴とす
る。
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
手段と、回路データのトップ階層に存在する全機能ブロ
ックのインスタンスからレイアウト設計が完了したセル
に対応する機能ブロックのインスタンスを取り除きレイ
アウト設計が未完了のセルに対応する機能ブロックのイ
ンスタンスのみを残すインスタンス選択手段と、このイ
ンスタンス選択手段からの情報に基づいて回路データに
インスタンス名およびネット名を結合した名前でポート
情報を付加する回路ポート情報割り当て処理手段と、回
路データに割り当てられたポート情報に対応するノード
を持つ回路ネットリストを出力する回路ネットリスト出
力処理手段と、レイアウトデータ設計の初期段階に回路
データから回路情報の取り込みを行なう回路情報取り込
み手段と、この回路情報取り込み手段の回路情報に基づ
いてトップ階層のセル名およびネット名に回路データの
機能ブロックのインスタンス名およびネット名と同一の
名前を使用してレイアウトデータを設計するレイアウト
設計手段と、レイアウトデータのトップ階層でネットが
セルと接する箇所にセルインスタンス名およびネット名
を結合した名前でポート情報を付加するレイアウトポー
ト情報割り当て処理手段と、レイアウトデータに割り当
てられたポート情報に対応するノードを持つトップ階層
のセル間ネットの配線ＲＣネットリストを抽出する配線
ＲＣ抽出処理手段と、設計が完了しているセル下位階層
のレイアウトデータから回路情報およびネットの配線Ｒ
Ｃ情報の抽出を行って回路配線ＲＣネットリストを作成
する下位階層回路配線ＲＣ抽出処理手段と、回路ネット
リストと回路配線ＲＣネットリストを同一名ノードの箇
所で結合してシミュレーションネットリストを生成する
ネットリストマージ処理手段と、シミュレーションネッ
トリストを用いて回路シミュレーションを実行する回路
シミュレーション処理手段とを有することを特徴とす
る。
【００１６】請求項４記載の発明は、機能ブロックのイ
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
ステップと、回路データにインスタンス名およびネット
名を結合した名前でポート情報を付加する回路ポート情
報割り当て処理ステップと、回路データに割り当てられ
たポート情報に対応するノードを持つ回路ネットリスト
を出力する回路ネットリスト出力処理ステップと、レイ
アウトデータ設計の初期段階に回路データから回路情報
の取り込みを行なう回路情報取り込みステップと、この
回路情報取り込みステップの回路情報に基づいてトップ
階層のセル名およびネット名に回路データの機能ブロッ
クのインスタンス名およびネット名と同一の名前を使用
してレイアウトデータを設計するレイアウト設計ステッ
プと、レイアウトデータのトップ階層でネットがセルと
接する箇所にセルインスタンス名およびネット名を結合
した名前でポート情報を付加するレイアウトポート情報
割り当て処理ステップとを有することを特徴とする。
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
ステップと、回路データにインスタンス名およびネット
名を結合した名前でポート情報を付加する回路ポート情
報割り当て処理ステップと、回路データに割り当てられ
たポート情報に対応するノードを持つ回路ネットリスト
を出力する回路ネットリスト出力処理ステップと、レイ
アウトデータ設計の初期段階に回路データから回路情報
の取り込みを行なう回路情報取り込みステップと、この
回路情報取り込みステップの回路情報に基づいてトップ
階層のセル名およびネット名に回路データの機能ブロッ
クのインスタンス名およびネット名と同一の名前を使用
してレイアウトデータを設計するレイアウト設計ステッ
プと、レイアウトデータのトップ階層でネットがセルと
接する箇所にセルインスタンス名およびネット名を結合
した名前でポート情報を付加するレイアウトポート情報
割り当て処理ステップとを有することを特徴とする。
【００１７】請求項５記載の発明は、機能ブロックのイ
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
ステップと、回路データにインスタンス名およびネット
名を結合した名前でポート情報を付加する回路ポート情
報割り当て処理ステップと、回路データに割り当てられ
たポート情報に対応するノードを持つ回路ネットリスト
を出力する回路ネットリスト出力処理ステップと、レイ
アウトデータ設計の初期段階に回路データから回路情報
の取り込みを行なう回路情報取り込みステップと、この
回路情報取り込みステップの回路情報に基づいてトップ
階層のセル名およびネット名に回路データの機能ブロッ
クのインスタンス名およびネット名と同一の名前を使用
してレイアウトデータを設計するレイアウト設計ステッ
プと、レイアウトデータのトップ階層でネットがセルと
接する箇所にセルインスタンス名およびネット名を結合
した名前でポート情報を付加するレイアウトポート情報
割り当て処理ステップと、レイアウトデータに割り当て
られたポート情報に対応するノードを持つトップ階層の
セル間ネットの配線ＲＣネットリストを抽出する配線Ｒ
Ｃ抽出処理ステップと、回路ネットリストと配線ＲＣネ
ットリストを同一名ノードの箇所で結合してシミュレー
ションネットリストを生成するネットリストマージ処理
ステップと、シミュレーションネットリストを用いて回
路シミュレーションを実行する回路シミュレーション処
理ステップとを有することを特徴とする。
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
ステップと、回路データにインスタンス名およびネット
名を結合した名前でポート情報を付加する回路ポート情
報割り当て処理ステップと、回路データに割り当てられ
たポート情報に対応するノードを持つ回路ネットリスト
を出力する回路ネットリスト出力処理ステップと、レイ
アウトデータ設計の初期段階に回路データから回路情報
の取り込みを行なう回路情報取り込みステップと、この
回路情報取り込みステップの回路情報に基づいてトップ
階層のセル名およびネット名に回路データの機能ブロッ
クのインスタンス名およびネット名と同一の名前を使用
してレイアウトデータを設計するレイアウト設計ステッ
プと、レイアウトデータのトップ階層でネットがセルと
接する箇所にセルインスタンス名およびネット名を結合
した名前でポート情報を付加するレイアウトポート情報
割り当て処理ステップと、レイアウトデータに割り当て
られたポート情報に対応するノードを持つトップ階層の
セル間ネットの配線ＲＣネットリストを抽出する配線Ｒ
Ｃ抽出処理ステップと、回路ネットリストと配線ＲＣネ
ットリストを同一名ノードの箇所で結合してシミュレー
ションネットリストを生成するネットリストマージ処理
ステップと、シミュレーションネットリストを用いて回
路シミュレーションを実行する回路シミュレーション処
理ステップとを有することを特徴とする。
【００１８】請求項６記載の発明は、機能ブロックのイ
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
ステップと、回路データのトップ階層に存在する全機能
ブロックのインスタンスからレイアウト設計が完了した
セルに対応する機能ブロックのインスタンスを取り除き
レイアウト設計が未完了のセルに対応する機能ブロック
のインスタンスのみを残すインスタンス選択ステップ
と、このインスタンス選択ステップからの情報に基づい
て回路データにインスタンス名およびネット名を結合し
た名前でポート情報を付加する回路ポート情報割り当て
処理ステップと、回路データに割り当てられたポート情
報に対応するノードを持つ回路ネットリストを出力する
回路ネットリスト出力処理ステップと、レイアウトデー
タ設計の初期段階に回路データから回路情報の取り込み
を行なう回路情報取り込みステップと、この回路情報取
り込みステップの回路情報に基づいてトップ階層のセル
名およびネット名に回路データの機能ブロックのインス
タンス名およびネット名と同一の名前を使用してレイア
ウトデータを設計するレイアウト設計ステップと、レイ
アウトデータのトップ階層でネットがセルと接する箇所
にセルインスタンス名およびネット名を結合した名前で
ポート情報を付加するレイアウトポート情報割り当て処
理ステップと、レイアウトデータに割り当てられたポー
ト情報に対応するノードを持つトップ階層のセル間ネッ
トの配線ＲＣネットリストを抽出する配線ＲＣ抽出処理
ステップと、設計が完了しているセル下位階層のレイア
ウトデータから回路情報およびネットの配線ＲＣ情報の
抽出を行って回路配線ＲＣネットリストを作成する下位
階層回路配線ＲＣ抽出処理ステップと、回路ネットリス
トと回路配線ＲＣネットリストを同一名ノードの箇所で
結合してシミュレーションネットリストを生成するネッ
トリストマージ処理ステップと、シミュレーションネッ
トリストを用いて回路シミュレーションを実行する回路
シミュレーション処理ステップとを有することを特徴と
する。
ンスタンス名および機能ブロックに接続するネット名に
所定の名前を割り当てた回路データを作成する回路設計
ステップと、回路データのトップ階層に存在する全機能
ブロックのインスタンスからレイアウト設計が完了した
セルに対応する機能ブロックのインスタンスを取り除き
レイアウト設計が未完了のセルに対応する機能ブロック
のインスタンスのみを残すインスタンス選択ステップ
と、このインスタンス選択ステップからの情報に基づい
て回路データにインスタンス名およびネット名を結合し
た名前でポート情報を付加する回路ポート情報割り当て
処理ステップと、回路データに割り当てられたポート情
報に対応するノードを持つ回路ネットリストを出力する
回路ネットリスト出力処理ステップと、レイアウトデー
タ設計の初期段階に回路データから回路情報の取り込み
を行なう回路情報取り込みステップと、この回路情報取
り込みステップの回路情報に基づいてトップ階層のセル
名およびネット名に回路データの機能ブロックのインス
タンス名およびネット名と同一の名前を使用してレイア
ウトデータを設計するレイアウト設計ステップと、レイ
アウトデータのトップ階層でネットがセルと接する箇所
にセルインスタンス名およびネット名を結合した名前で
ポート情報を付加するレイアウトポート情報割り当て処
理ステップと、レイアウトデータに割り当てられたポー
ト情報に対応するノードを持つトップ階層のセル間ネッ
トの配線ＲＣネットリストを抽出する配線ＲＣ抽出処理
ステップと、設計が完了しているセル下位階層のレイア
ウトデータから回路情報およびネットの配線ＲＣ情報の
抽出を行って回路配線ＲＣネットリストを作成する下位
階層回路配線ＲＣ抽出処理ステップと、回路ネットリス
トと回路配線ＲＣネットリストを同一名ノードの箇所で
結合してシミュレーションネットリストを生成するネッ
トリストマージ処理ステップと、シミュレーションネッ
トリストを用いて回路シミュレーションを実行する回路
シミュレーション処理ステップとを有することを特徴と
する。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１に示すように、
本発明の第１の実施形態としての回路シミュレーション
装置は、回路設計手段１と回路ポート情報割り当て処理
手段３と回路ネットリスト出力処理手段４と回路情報取
り込み処理手段６とレイアウト設計手段７とレイアウト
ポート情報割り当て処理手段９と配線ＲＣ抽出処理手段
１０とネットリストマージ処理手段１２と回路シミュレ
ーション処理手段１４とを有している。
て図面を参照して詳細に説明する。図１に示すように、
本発明の第１の実施形態としての回路シミュレーション
装置は、回路設計手段１と回路ポート情報割り当て処理
手段３と回路ネットリスト出力処理手段４と回路情報取
り込み処理手段６とレイアウト設計手段７とレイアウト
ポート情報割り当て処理手段９と配線ＲＣ抽出処理手段
１０とネットリストマージ処理手段１２と回路シミュレ
ーション処理手段１４とを有している。
【００２０】回路設計手段１は、機能ブロックのインス
タンス名および機能ブロックに接続するネット名に所定
の名前を割り当てた回路データ２を作成する。回路ポー
ト情報割り当て処理手段３は、回路データ２にインスタ
ンス名およびネット名を結合した名前でポート情報を付
加する。回路ネットリスト出力処理手段４は、回路デー
タ２に割り当てられたポート情報に対応するノードを持
つ回路ネットリスト５を出力する。回路情報取り込み処
理手段６は、レイアウトデータ設計の初期段階に回路デ
ータ２から回路情報の取り込みを行ってレイアウト設計
手段７に与える。レイアウト設計手段７は、回路情報取
り込み処理手段６からの回路情報に基づいてトップ階層
のセル名およびネット名に回路データ２の機能ブロック
のインスタンス名およびネット名と同一の名前を使用し
てレイアウトデータ８を設計する。レイアウトポート情
報割り当て処理手段９は、レイアウトデータ８のトップ
階層でネットがセルと接する箇所にセルインスタンス名
およびネット名を結合した名前でポート情報を付加す
る。配線ＲＣ抽出処理手段１０は、レイアウトデータ８
に割り当てられたポート情報に対応するノードを持つト
ップ階層のセル間ネットの配線ＲＣネットリスト１１を
抽出する。ネットリストマージ処理手段１２は、回路ネ
ットリスト５と配線ＲＣネットリスト１１を同一名ノー
ドの箇所で結合してシミュレーションネットリスト１３
を生成する。回路シミュレーション処理手段１４は、シ
ミュレーションネットリスト１３を用いて回路シミュレ
ーションを実行する。
タンス名および機能ブロックに接続するネット名に所定
の名前を割り当てた回路データ２を作成する。回路ポー
ト情報割り当て処理手段３は、回路データ２にインスタ
ンス名およびネット名を結合した名前でポート情報を付
加する。回路ネットリスト出力処理手段４は、回路デー
タ２に割り当てられたポート情報に対応するノードを持
つ回路ネットリスト５を出力する。回路情報取り込み処
理手段６は、レイアウトデータ設計の初期段階に回路デ
ータ２から回路情報の取り込みを行ってレイアウト設計
手段７に与える。レイアウト設計手段７は、回路情報取
り込み処理手段６からの回路情報に基づいてトップ階層
のセル名およびネット名に回路データ２の機能ブロック
のインスタンス名およびネット名と同一の名前を使用し
てレイアウトデータ８を設計する。レイアウトポート情
報割り当て処理手段９は、レイアウトデータ８のトップ
階層でネットがセルと接する箇所にセルインスタンス名
およびネット名を結合した名前でポート情報を付加す
る。配線ＲＣ抽出処理手段１０は、レイアウトデータ８
に割り当てられたポート情報に対応するノードを持つト
ップ階層のセル間ネットの配線ＲＣネットリスト１１を
抽出する。ネットリストマージ処理手段１２は、回路ネ
ットリスト５と配線ＲＣネットリスト１１を同一名ノー
ドの箇所で結合してシミュレーションネットリスト１３
を生成する。回路シミュレーション処理手段１４は、シ
ミュレーションネットリスト１３を用いて回路シミュレ
ーションを実行する。
【００２１】次に、図１の回路シミュレーション装置の
動作を説明する。回路設計手段１では、図２に示すよう
に、機能ブロック２０１，２０２のインスタンス名Ｂ
１，Ｂ２を割り当て、機能ブロック２０１，２０２に接
続するネット２０３，２０４，２０５，２０６，２０７
に所定の名前ＶＣＣ，Ａ，Ｂ，Ｃ，ＧＮＤを割り当てた
回路データ２を生成する。レイアウト設計手段７では、
レイアウト設計初期段階で回路情報取り込み処理手段６
により回路データ２で使用されている機能ブロックのイ
ンスタンス名と機能ブロック間を接続するネット名の情
報を取り込んだ後に、図５に示すようにトップレベルに
回路データ２の機能ブロック２０１，２０２に対応する
セル５０１，５０２を作成し、セルの配置を行った後に
各セル間をネット５０３、５０４、５０５、５０６、５
０７により配線する。配置したセルのセルインスタンス
名およびセル間を接続するネット名にはそれぞれ回路デ
ータ２のインスタンス名Ｂ１，Ｂ２およびネット名ＶＣ
Ｃ，Ａ，Ｂ，Ｃ，ＧＮＤを使用する。この時点では、セ
ルが参照する下位階層のレイアウトデータは存在せず、
セルはトップ階層における配置座標とサイズおよびセル
インスタンス名の認識のみに使用される。
動作を説明する。回路設計手段１では、図２に示すよう
に、機能ブロック２０１，２０２のインスタンス名Ｂ
１，Ｂ２を割り当て、機能ブロック２０１，２０２に接
続するネット２０３，２０４，２０５，２０６，２０７
に所定の名前ＶＣＣ，Ａ，Ｂ，Ｃ，ＧＮＤを割り当てた
回路データ２を生成する。レイアウト設計手段７では、
レイアウト設計初期段階で回路情報取り込み処理手段６
により回路データ２で使用されている機能ブロックのイ
ンスタンス名と機能ブロック間を接続するネット名の情
報を取り込んだ後に、図５に示すようにトップレベルに
回路データ２の機能ブロック２０１，２０２に対応する
セル５０１，５０２を作成し、セルの配置を行った後に
各セル間をネット５０３、５０４、５０５、５０６、５
０７により配線する。配置したセルのセルインスタンス
名およびセル間を接続するネット名にはそれぞれ回路デ
ータ２のインスタンス名Ｂ１，Ｂ２およびネット名ＶＣ
Ｃ，Ａ，Ｂ，Ｃ，ＧＮＤを使用する。この時点では、セ
ルが参照する下位階層のレイアウトデータは存在せず、
セルはトップ階層における配置座標とサイズおよびセル
インスタンス名の認識のみに使用される。
【００２２】回路ポート情報割り当て処理手段３では、
図３に示すように回路データ２の各機能ブロックのピン
３０１ａ，３０１ｂ，３０１ｃ，３０１ｄ，３０２ａ，
３０２ｂ，３０２ｃ，３０２ｄに機能ブロックのインス
タンス名とピンが接続するネット名を結合した名前Ｂ１
＿ＶＣＣ，Ｂ１＿Ａ，Ｂ１＿Ｂ，Ｂ１＿ＧＮＤ，Ｂ２＿
ＶＣＣ，Ｂ２＿Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮＤを割り当て
る。回路ネットリスト出力処理手段４では、回路データ
２を基とに回路ネットリスト５の出力を行う。図４に示
すように、回路ネットリスト５は、機能ブロック内部の
回路情報のみから構成され、図３に示すインスタンスの
ピン３０１ａ，３０１ｂ，３０１ｃ，３０１ｄ，３０２
ａ，３０２ｂ，３０２ｃ，３０２ｄがポートとして認識
され、ポートに対応するノード４０１ａ，４０１ｂ，４
０１ｃ，４０１ｄ，４０２ａ，４０２ｂ，４０２ｃ，４
０２ｄが生成される。生成されるノード名には、回路ポ
ート情報割り当て処理手段３で割り当てられたピン名
（インスタンス名とネット名を結合した名前Ｂ１＿ＶＣ
Ｃ，Ｂ１＿Ａ，Ｂ１＿Ｂ，Ｂ１＿ＧＮＤ，Ｂ２＿ＶＣ
Ｃ，Ｂ２＿Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮＤ）が使用され
る。
図３に示すように回路データ２の各機能ブロックのピン
３０１ａ，３０１ｂ，３０１ｃ，３０１ｄ，３０２ａ，
３０２ｂ，３０２ｃ，３０２ｄに機能ブロックのインス
タンス名とピンが接続するネット名を結合した名前Ｂ１
＿ＶＣＣ，Ｂ１＿Ａ，Ｂ１＿Ｂ，Ｂ１＿ＧＮＤ，Ｂ２＿
ＶＣＣ，Ｂ２＿Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮＤを割り当て
る。回路ネットリスト出力処理手段４では、回路データ
２を基とに回路ネットリスト５の出力を行う。図４に示
すように、回路ネットリスト５は、機能ブロック内部の
回路情報のみから構成され、図３に示すインスタンスの
ピン３０１ａ，３０１ｂ，３０１ｃ，３０１ｄ，３０２
ａ，３０２ｂ，３０２ｃ，３０２ｄがポートとして認識
され、ポートに対応するノード４０１ａ，４０１ｂ，４
０１ｃ，４０１ｄ，４０２ａ，４０２ｂ，４０２ｃ，４
０２ｄが生成される。生成されるノード名には、回路ポ
ート情報割り当て処理手段３で割り当てられたピン名
（インスタンス名とネット名を結合した名前Ｂ１＿ＶＣ
Ｃ，Ｂ１＿Ａ，Ｂ１＿Ｂ，Ｂ１＿ＧＮＤ，Ｂ２＿ＶＣ
Ｃ，Ｂ２＿Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮＤ）が使用され
る。
【００２３】レイアウトポート情報割り当て処理手段９
では、図６に示すようにトップレベルで配線がセルと接
する箇所６０１ａ，６０１ｂ，６０１ｃ，６０１ｄ，６
０２ａ，６０２ｂ，６０２ｃ，６０２ｄに、セルインス
タンス名とネット名を結合した名前でポート情報Ｂ１＿
ＶＣＣ，Ｂ１＿Ａ，Ｂ１＿Ｂ，Ｂ１＿ＧＮＤ，Ｂ２＿Ｖ
ＣＣ，Ｂ２＿Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮＤを割り当て
る。
では、図６に示すようにトップレベルで配線がセルと接
する箇所６０１ａ，６０１ｂ，６０１ｃ，６０１ｄ，６
０２ａ，６０２ｂ，６０２ｃ，６０２ｄに、セルインス
タンス名とネット名を結合した名前でポート情報Ｂ１＿
ＶＣＣ，Ｂ１＿Ａ，Ｂ１＿Ｂ，Ｂ１＿ＧＮＤ，Ｂ２＿Ｖ
ＣＣ，Ｂ２＿Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮＤを割り当て
る。
【００２４】配線ＲＣ抽出処理手段１０では、レイアウ
トデータ８のトップレベルに存在するセルＢ１，Ｂ２間
に接続するネットＶＣＣ，Ａ，Ｂ，Ｃ，ＧＮＤに対して
配線ＲＣネットリスト１１を抽出する。配線ＲＣネット
リスト１１は、図７に示すようにセル間を接続するネッ
トの配線ＲＣのみで構成され、レイアウトポート情報割
り当て処理手段９で割り当てられたポートに対応するノ
ード７０１ａ，７０１ｂ，７０１ｃ，７０１ｄ，７０２
ａ，７０２ｂ，７０２ｃ，７０２ｄが生成され、そのノ
ード名にはポート名（インスタンス名とネット名を結合
した名前Ｂ１＿ＶＣＣ，Ｂ１＿Ａ，Ｂ１＿Ｂ，Ｂ１＿Ｇ
ＮＤ，Ｂ２＿ＶＣＣ，Ｂ２＿Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮ
Ｄ）がそのまま使用される。
トデータ８のトップレベルに存在するセルＢ１，Ｂ２間
に接続するネットＶＣＣ，Ａ，Ｂ，Ｃ，ＧＮＤに対して
配線ＲＣネットリスト１１を抽出する。配線ＲＣネット
リスト１１は、図７に示すようにセル間を接続するネッ
トの配線ＲＣのみで構成され、レイアウトポート情報割
り当て処理手段９で割り当てられたポートに対応するノ
ード７０１ａ，７０１ｂ，７０１ｃ，７０１ｄ，７０２
ａ，７０２ｂ，７０２ｃ，７０２ｄが生成され、そのノ
ード名にはポート名（インスタンス名とネット名を結合
した名前Ｂ１＿ＶＣＣ，Ｂ１＿Ａ，Ｂ１＿Ｂ，Ｂ１＿Ｇ
ＮＤ，Ｂ２＿ＶＣＣ，Ｂ２＿Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮ
Ｄ）がそのまま使用される。
【００２５】ネットリストマージ処理手段１２では、回
路ネットリスト５と配線ＲＣネットリスト１１のマージ
を行う。回路データ２とレイアウトデータ８では、対応
するインスタンス（機能ブロック、セル）およびインス
タンス間に接続するネットにそれぞれ同一の名前が使用
されており、それぞれインスタンス名とネット名を結合
した名前でポート情報が付加されているため、回路ネッ
トリスト５と配線ＲＣネットリスト１１にはポート情報
から生成される同一名のノードＢ１＿ＶＣＣ，Ｂ１＿
Ａ，Ｂ１＿Ｂ，Ｂ１＿ＧＮＤ，Ｂ２＿ＶＣＣ，Ｂ２＿
Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮＤが含まれている。ネットリ
ストのマージの際には、回路ネットリスト５と配線ＲＣ
ネットリスト１１が同一名ノードの箇所で結合され、シ
ミュレーションネットリスト１３が生成される。これま
での例で明らかなように、ネットリストマージ処理手段
１２においては、回路ネットリスト５と配線ＲＣネット
リスト１１のポートの対応づけは一切考慮する必要は無
く、単に２つのネットリストを１つに結合するだけで良
い。回路シミュレーション処理手段１４では、回路デー
タから生成した機能ブロックのネットリストにレイアウ
トデータから抽出した機能ブロック間配線の寄生ＲＣを
反映させたシミュレーションが実行できる。
路ネットリスト５と配線ＲＣネットリスト１１のマージ
を行う。回路データ２とレイアウトデータ８では、対応
するインスタンス（機能ブロック、セル）およびインス
タンス間に接続するネットにそれぞれ同一の名前が使用
されており、それぞれインスタンス名とネット名を結合
した名前でポート情報が付加されているため、回路ネッ
トリスト５と配線ＲＣネットリスト１１にはポート情報
から生成される同一名のノードＢ１＿ＶＣＣ，Ｂ１＿
Ａ，Ｂ１＿Ｂ，Ｂ１＿ＧＮＤ，Ｂ２＿ＶＣＣ，Ｂ２＿
Ｂ，Ｂ２＿Ｃ，Ｂ２＿ＧＮＤが含まれている。ネットリ
ストのマージの際には、回路ネットリスト５と配線ＲＣ
ネットリスト１１が同一名ノードの箇所で結合され、シ
ミュレーションネットリスト１３が生成される。これま
での例で明らかなように、ネットリストマージ処理手段
１２においては、回路ネットリスト５と配線ＲＣネット
リスト１１のポートの対応づけは一切考慮する必要は無
く、単に２つのネットリストを１つに結合するだけで良
い。回路シミュレーション処理手段１４では、回路デー
タから生成した機能ブロックのネットリストにレイアウ
トデータから抽出した機能ブロック間配線の寄生ＲＣを
反映させたシミュレーションが実行できる。
【００２６】次に、本発明の第２の実施形態を図面に基
づいて詳細に説明する。本発明の第２の実施形態におい
ては、本発明の第１の実施形態と同じ構成要素には同じ
参照符号が付されている。セルが参照する下位階層のレ
イアウト設計が進んでいく段階では、下位階層レイアウ
トが未完成のセルに対してのみ回路データから生成した
回路データを使用し、下位階層のレイアウトが完了した
セルに対してはセル下位階層のレイアウトデータから抽
出した回路およびＲＣ情報を使用することにより下位階
層レイアウト設計が進むにつれて回路シミュレーション
の精度を向上させていくことが可能である。
づいて詳細に説明する。本発明の第２の実施形態におい
ては、本発明の第１の実施形態と同じ構成要素には同じ
参照符号が付されている。セルが参照する下位階層のレ
イアウト設計が進んでいく段階では、下位階層レイアウ
トが未完成のセルに対してのみ回路データから生成した
回路データを使用し、下位階層のレイアウトが完了した
セルに対してはセル下位階層のレイアウトデータから抽
出した回路およびＲＣ情報を使用することにより下位階
層レイアウト設計が進むにつれて回路シミュレーション
の精度を向上させていくことが可能である。
【００２７】図８に示すように、本発明の第２の実施形
態としての回路シミュレーション装置は、図１の回路シ
ミュレーション装置においてインスタンス選択手段２１
と下位階層回路配線ＲＣ抽出処理手段２２とを追加して
なるものである。すなわち、本発明の第２の実施形態と
しての回路シミュレーション装置は、回路設計手段１と
インスタンス選択手段２１と回路ポート情報割り当て処
理手段３と回路ネットリスト出力処理手段４と回路情報
取り込み処理手段６とレイアウト設計手段７とレイアウ
トポート情報割り当て処理手段９と配線ＲＣ抽出処理手
段１０と下位階層回路配線ＲＣ抽出処理手段２２とネッ
トリストマージ処理手段１２と回路シミュレーション処
理手段１４とを有している。
態としての回路シミュレーション装置は、図１の回路シ
ミュレーション装置においてインスタンス選択手段２１
と下位階層回路配線ＲＣ抽出処理手段２２とを追加して
なるものである。すなわち、本発明の第２の実施形態と
しての回路シミュレーション装置は、回路設計手段１と
インスタンス選択手段２１と回路ポート情報割り当て処
理手段３と回路ネットリスト出力処理手段４と回路情報
取り込み処理手段６とレイアウト設計手段７とレイアウ
トポート情報割り当て処理手段９と配線ＲＣ抽出処理手
段１０と下位階層回路配線ＲＣ抽出処理手段２２とネッ
トリストマージ処理手段１２と回路シミュレーション処
理手段１４とを有している。
【００２８】インスタンス選択手段２１は、回路データ
２のトップ階層に存在する全機能ブロックのインスタン
スからレイアウト設計が完了したセルに対応する機能ブ
ロックのインスタンスを取り除き、レイアウト設計が未
完了のセルに対応する機能ブロックのインスタンスのみ
を残す。このインスタンス選択手段２１の情報を基づい
て、回路ポート情報割り当て処理手段３および回路ネッ
トリスト出力処理手段４は回路ポート情報割り当て処理
および回路ネットリスト出力処理を実行して、下位階層
レイアウトの作成が完了していないセルに対する回路ネ
ットリスト５を生成する。
２のトップ階層に存在する全機能ブロックのインスタン
スからレイアウト設計が完了したセルに対応する機能ブ
ロックのインスタンスを取り除き、レイアウト設計が未
完了のセルに対応する機能ブロックのインスタンスのみ
を残す。このインスタンス選択手段２１の情報を基づい
て、回路ポート情報割り当て処理手段３および回路ネッ
トリスト出力処理手段４は回路ポート情報割り当て処理
および回路ネットリスト出力処理を実行して、下位階層
レイアウトの作成が完了していないセルに対する回路ネ
ットリスト５を生成する。
【００２９】レイアウトデータ８の中には、トップ階層
のセル及びセル間のネットデータの他に、レイアウト設
計が完了したセルの下位階層レイアウトデータが含まれ
ている。レイアウトポート情報割り当て処理手段９は、
セルの下位階層のレイアウトデータの有無に関わらず、
トップ階層の全セルとセル間ネットが接する箇所にポー
ト情報を割り当てる。配線ＲＣ抽出処理手段１０は、ト
ップ階層の全セル間ネットの配線ＲＣ情報の抽出を行な
う。下位階層回路配線ＲＣ抽出処理手段２２は、存在す
るセル下位階層のレイアウトデータに対して回路情報
（ＭＯＳ等の素子情報）およびネットの配線ＲＣ情報の
抽出を行って回路配線ＲＣネットリスト２３を生成す
る。
のセル及びセル間のネットデータの他に、レイアウト設
計が完了したセルの下位階層レイアウトデータが含まれ
ている。レイアウトポート情報割り当て処理手段９は、
セルの下位階層のレイアウトデータの有無に関わらず、
トップ階層の全セルとセル間ネットが接する箇所にポー
ト情報を割り当てる。配線ＲＣ抽出処理手段１０は、ト
ップ階層の全セル間ネットの配線ＲＣ情報の抽出を行な
う。下位階層回路配線ＲＣ抽出処理手段２２は、存在す
るセル下位階層のレイアウトデータに対して回路情報
（ＭＯＳ等の素子情報）およびネットの配線ＲＣ情報の
抽出を行って回路配線ＲＣネットリスト２３を生成す
る。
【００３０】回路配線ＲＣネットリスト２３には、トッ
プ階層のセル間ネットの配線ＲＣ情報と、データが存在
する下位階層のレイアウトに対する回路情報および配線
ＲＣ情報が含まれる。トップ階層のセル間ネットのＲＣ
情報と、セル下位階層の回路情報および配線ＲＣ情報
は、レイアウトポート情報割り当て処理手段９で割り当
てたポート情報により生成されたノードで接続してい
る。ネットリストマージ処理手段１２は、回路配線ＲＣ
ネットリスト２３と下位階層のレイアウト設計が未完了
のセルに対する回路ネットリスト５のマージを行なう。
回路ネットリスト５と回路配線ＲＣネットリスト２３
は、回路ポート情報割り当て処理手段３とレイアウトポ
ート情報割り当て処理手段９で割り当てられたポート情
報により生成される同一名ノードの箇所で結合される。
プ階層のセル間ネットの配線ＲＣ情報と、データが存在
する下位階層のレイアウトに対する回路情報および配線
ＲＣ情報が含まれる。トップ階層のセル間ネットのＲＣ
情報と、セル下位階層の回路情報および配線ＲＣ情報
は、レイアウトポート情報割り当て処理手段９で割り当
てたポート情報により生成されたノードで接続してい
る。ネットリストマージ処理手段１２は、回路配線ＲＣ
ネットリスト２３と下位階層のレイアウト設計が未完了
のセルに対する回路ネットリスト５のマージを行なう。
回路ネットリスト５と回路配線ＲＣネットリスト２３
は、回路ポート情報割り当て処理手段３とレイアウトポ
ート情報割り当て処理手段９で割り当てられたポート情
報により生成される同一名ノードの箇所で結合される。
【００３１】本発明の上記の第１および第２の実施形態
においては、回路情報取り込み処理手段６により回路デ
ータ２から取り込んだ回路情報を利用して、レイアウト
設計手段７はトップ階層に作成するセル及びセル間に接
続するネットの名前に、回路データ２の機能ブロックの
インスタンス名およびネット名と同一の名前を割り当て
るため、レイアウトデータ８のトップ階層のセルの配置
およびセル間ネットの配線が完了した時点で、セル名お
よびネット名は回路データ２の機能ブロックのインスタ
ンス名及びネット名と完全に一致する。
においては、回路情報取り込み処理手段６により回路デ
ータ２から取り込んだ回路情報を利用して、レイアウト
設計手段７はトップ階層に作成するセル及びセル間に接
続するネットの名前に、回路データ２の機能ブロックの
インスタンス名およびネット名と同一の名前を割り当て
るため、レイアウトデータ８のトップ階層のセルの配置
およびセル間ネットの配線が完了した時点で、セル名お
よびネット名は回路データ２の機能ブロックのインスタ
ンス名及びネット名と完全に一致する。
【００３２】したがって、回路ポート情報割り当て処理
手段３で回路データ２に割り当てる機能ブロックのイン
スタンス名およびネット名から構成したポート名と、レ
イアウトポート情報割り当て処理手段９でレイアウトデ
ータ８に割り当てるセル名およびネット名から構成した
ポート名も同一の名前となる。回路ネットリスト出力処
理手段４では回路データ２に割り当てたポート名と同一
のノードを持つ回路ネットリスト５を生成し、配線ＲＣ
抽出処理手段１０ではレイアウトデータ８に割り当てら
れたポート名と同一のノードを持つセル間ネットに対す
る配線ＲＣネットリスト１１を抽出する。したがって、
ネットリストマージ処理手段１２でマージする回路ネッ
トリスト５と配線ＲＣネットリスト１１は同一名ノード
の箇所で結合される。
手段３で回路データ２に割り当てる機能ブロックのイン
スタンス名およびネット名から構成したポート名と、レ
イアウトポート情報割り当て処理手段９でレイアウトデ
ータ８に割り当てるセル名およびネット名から構成した
ポート名も同一の名前となる。回路ネットリスト出力処
理手段４では回路データ２に割り当てたポート名と同一
のノードを持つ回路ネットリスト５を生成し、配線ＲＣ
抽出処理手段１０ではレイアウトデータ８に割り当てら
れたポート名と同一のノードを持つセル間ネットに対す
る配線ＲＣネットリスト１１を抽出する。したがって、
ネットリストマージ処理手段１２でマージする回路ネッ
トリスト５と配線ＲＣネットリスト１１は同一名ノード
の箇所で結合される。
【００３３】本発明の上記の第１および第２の実施形態
においては、レイアウト設計の初期段階に回路データか
ら回路情報を取り込んで、レイアウトデータ８のトップ
階層に作成するセルおよびセル間ネットに回路データ２
の機能ブロックのインスタンスおよびネットと同一の名
前を使用し、回路データおよびレイアウトデータの双方
でインスタンス名とネット名で構成したポート情報を割
り与えることにより、回路データから生成する回路ネッ
トリストおよびレイアウトデータから抽出する配線ＲＣ
ネットリストに同一名ノードを出力するから、ネットリ
ストの容易なマージを実現できる。
においては、レイアウト設計の初期段階に回路データか
ら回路情報を取り込んで、レイアウトデータ８のトップ
階層に作成するセルおよびセル間ネットに回路データ２
の機能ブロックのインスタンスおよびネットと同一の名
前を使用し、回路データおよびレイアウトデータの双方
でインスタンス名とネット名で構成したポート情報を割
り与えることにより、回路データから生成する回路ネッ
トリストおよびレイアウトデータから抽出する配線ＲＣ
ネットリストに同一名ノードを出力するから、ネットリ
ストの容易なマージを実現できる。
【００３４】また、本発明の上記の第１および第２の実
施形態においては、レイアウトデータに割り当てるポー
ト情報をレイアウトデータ８のトップ階層に存在する情
報（セル名、ネット名）のみから作成しているため、ト
ップ階層のセル配置およびセル間ネットの配線が完了し
た時点から、回路ネットリストへ容易にフィードバック
可能な状態でセル間ネットの配線ＲＣネットリストを抽
出することができる。したがって、本発明の上記の第１
および第２の実施形態においては、レイアウト設計の早
期段階から配線ＲＣ情報を回路シミュレーションに反映
させて検証を行なっていくことが可能となる。
施形態においては、レイアウトデータに割り当てるポー
ト情報をレイアウトデータ８のトップ階層に存在する情
報（セル名、ネット名）のみから作成しているため、ト
ップ階層のセル配置およびセル間ネットの配線が完了し
た時点から、回路ネットリストへ容易にフィードバック
可能な状態でセル間ネットの配線ＲＣネットリストを抽
出することができる。したがって、本発明の上記の第１
および第２の実施形態においては、レイアウト設計の早
期段階から配線ＲＣ情報を回路シミュレーションに反映
させて検証を行なっていくことが可能となる。
【００３５】
【発明の効果】本発明によれば、回路データから生成す
る回路ネットリストとレイアウトデータから抽出する配
線ＲＣネットリストとを容易に結合することができる。
る回路ネットリストとレイアウトデータから抽出する配
線ＲＣネットリストとを容易に結合することができる。
【００３６】また、本発明によれば、レイアウト設計の
早期段階から配線ＲＣ情報を回路シミュレーションを反
映させた検証をすることができる。
早期段階から配線ＲＣ情報を回路シミュレーションを反
映させた検証をすることができる。
【図１】本発明の第１の実施形態としての回路シミュレ
ーション装置の処理手順を示す図である。
ーション装置の処理手順を示す図である。
【図２】図１の回路シミュレーション装置における回路
データを示す図である。
データを示す図である。
【図３】図１の回路シミュレーション装置におけるポー
ト情報を割り当てた後の回路データを示す図である。
ト情報を割り当てた後の回路データを示す図である。
【図４】図１の回路シミュレーション装置における回路
データから生成される回路ネットリストのイメージを示
す図である。
データから生成される回路ネットリストのイメージを示
す図である。
【図５】図１の回路シミュレーション装置におけるレイ
アウトデータを示す図である。
アウトデータを示す図である。
【図６】図１の回路シミュレーション装置におけるポー
ト情報を割り当てた後のレイアウトデータを示す図であ
る。
ト情報を割り当てた後のレイアウトデータを示す図であ
る。
【図７】図１の回路シミュレーション装置におけるレイ
アウトデータから抽出した配線ＲＣネットリストのイメ
ージを示す図である。
アウトデータから抽出した配線ＲＣネットリストのイメ
ージを示す図である。
【図８】本発明の第２の実施形態としての回路シミュレ
ーション装置の処理手順を示す図である。
ーション装置の処理手順を示す図である。
【図９】従来の１つの回路シミュレーション装置の処理
手順を示す図である。
手順を示す図である。
【図１０】従来の他の回路シミュレーション装置の処理
手順を示す図である。
手順を示す図である。
【図１１】図１０の従来の回路シミュレーション装置に
おけるレイアウトデータを示す図である。
おけるレイアウトデータを示す図である。
【図１２】図１０の従来の回路シミュレーション装置に
おけるセルから参照される下位階層のレイアウトデータ
を示す図である。
おけるセルから参照される下位階層のレイアウトデータ
を示す図である。
【図１３】図１０の従来の回路シミュレーション装置に
おけるノード情報を割り当てた後のレイアウトデータを
示す図である。
おけるノード情報を割り当てた後のレイアウトデータを
示す図である。
【図１４】図１０の従来の回路シミュレーション装置に
おけるレイアウトデータから抽出されるネットリストの
イメージを示す図である。
おけるレイアウトデータから抽出されるネットリストの
イメージを示す図である。
１ 回路設計手段 ２ 回路データ ３ 回路ポート情報割り当て処理手段 ４ 回路ネットリスト出力処理手段 ５ 回路ネットリスト ６ 回路情報取り込み処理手段 ７ レイアウト設計手段 ８ レイアウトデータ ９ レイアウトポート情報割り当て処理手段 １０ 配線ＲＣ抽出処理手段 １１ 配線ＲＣネットリスト １２ ネットリストマージ処理手段 １３ シミュレーションネットリスト １４ 回路シミュレーション処理手段 ２１ インスタンス選択手段 ２２ 下位階層回路配線ＲＣ抽出処理手段 ２３ 回路配線ＲＣネットリスト
Claims (6)
- 【請求項１】 機能ブロックのインスタンス名および機
能ブロックに接続するネット名に所定の名前を割り当て
た回路データを作成する回路設計手段と、 前記回路データにインスタンス名およびネット名を結合
した名前でポート情報を付加する回路ポート情報割り当
て処理手段と、 前記回路データに割り当てられたポート情報に対応する
ノードを持つ回路ネットリストを出力する回路ネットリ
スト出力処理手段と、 レイアウトデータ設計の初期段階に前記回路データから
回路情報の取り込みを行なう回路情報取り込み手段と、 該回路情報取り込み手段の前記回路情報に基づいてトッ
プ階層のセル名およびネット名に前記回路データの機能
ブロックのインスタンス名およびネット名と同一の名前
を使用してレイアウトデータを設計するレイアウト設計
手段と、 前記レイアウトデータのトップ階層でネットがセルと接
する箇所にセルインスタンス名およびネット名を結合し
た名前でポート情報を付加するレイアウトポート情報割
り当て処理手段とを有することを特徴とする回路シミュ
レーション装置。 - 【請求項２】 機能ブロックのインスタンス名および機
能ブロックに接続するネット名に所定の名前を割り当て
た回路データを作成する回路設計手段と、 前記回路データにインスタンス名およびネット名を結合
した名前でポート情報を付加する回路ポート情報割り当
て処理手段と、 前記回路データに割り当てられたポート情報に対応する
ノードを持つ回路ネットリストを出力する回路ネットリ
スト出力処理手段と、 レイアウトデータ設計の初期段階に前記回路データから
回路情報の取り込みを行なう回路情報取り込み手段と、 該回路情報取り込み手段の前記回路情報に基づいてトッ
プ階層のセル名およびネット名に前記回路データの機能
ブロックのインスタンス名およびネット名と同一の名前
を使用してレイアウトデータを設計するレイアウト設計
手段と、 前記レイアウトデータのトップ階層でネットがセルと接
する箇所にセルインスタンス名およびネット名を結合し
た名前でポート情報を付加するレイアウトポート情報割
り当て処理手段と、 前記レイアウトデータに割り当てられたポート情報に対
応するノードを持つトップ階層のセル間ネットの配線Ｒ
Ｃネットリストを抽出する配線ＲＣ抽出処理手段と、 前記回路ネットリストと前記配線ＲＣネットリストを同
一名ノードの箇所で結合してシミュレーションネットリ
ストを生成するネットリストマージ処理手段と、 前記シミュレーションネットリストを用いて回路シミュ
レーションを実行する回路シミュレーション処理手段と
を有することを特徴とする回路シミュレーション装置。 - 【請求項３】 機能ブロックのインスタンス名および機
能ブロックに接続するネット名に所定の名前を割り当て
た回路データを作成する回路設計手段と、 前記回路データのトップ階層に存在する全機能ブロック
のインスタンスからレイアウト設計が完了したセルに対
応する機能ブロックのインスタンスを取り除きレイアウ
ト設計が未完了のセルに対応する機能ブロックのインス
タンスのみを残すインスタンス選択手段と、 該インスタンス選択手段からの情報に基づいて前記回路
データにインスタンス名およびネット名を結合した名前
でポート情報を付加する回路ポート情報割り当て処理手
段と、 前記回路データに割り当てられたポート情報に対応する
ノードを持つ回路ネットリストを出力する回路ネットリ
スト出力処理手段と、 レイアウトデータ設計の初期段階に前記回路データから
回路情報の取り込みを行なう回路情報取り込み手段と、 該回路情報取り込み手段の前記回路情報に基づいてトッ
プ階層のセル名およびネット名に前記回路データの機能
ブロックのインスタンス名およびネット名と同一の名前
を使用してレイアウトデータを設計するレイアウト設計
手段と、 前記レイアウトデータのトップ階層でネットがセルと接
する箇所にセルインスタンス名およびネット名を結合し
た名前でポート情報を付加するレイアウトポート情報割
り当て処理手段と、 前記レイアウトデータに割り当てられたポート情報に対
応するノードを持つトップ階層のセル間ネットの配線Ｒ
Ｃネットリストを抽出する配線ＲＣ抽出処理手段と、 設計が完了しているセル下位階層のレイアウトデータか
ら回路情報およびネットの配線ＲＣ情報の抽出を行って
回路配線ＲＣネットリストを作成する下位階層回路配線
ＲＣ抽出処理手段と、 前記回路ネットリストと前記回路配線ＲＣネットリスト
を同一名ノードの箇所で結合してシミュレーションネッ
トリストを生成するネットリストマージ処理手段と、 前記シミュレーションネットリストを用いて回路シミュ
レーションを実行する回路シミュレーション処理手段と
を有することを特徴とする回路シミュレーション装置。 - 【請求項４】 機能ブロックのインスタンス名および機
能ブロックに接続するネット名に所定の名前を割り当て
た回路データを作成する回路設計ステップと、 前記回路データにインスタンス名およびネット名を結合
した名前でポート情報を付加する回路ポート情報割り当
て処理ステップと、 前記回路データに割り当てられたポート情報に対応する
ノードを持つ回路ネットリストを出力する回路ネットリ
スト出力処理ステップと、 レイアウトデータ設計の初期段階に前記回路データから
回路情報の取り込みを行なう回路情報取り込みステップ
と、 該回路情報取り込みステップの前記回路情報に基づいて
トップ階層のセル名およびネット名に前記回路データの
機能ブロックのインスタンス名およびネット名と同一の
名前を使用してレイアウトデータを設計するレイアウト
設計ステップと、 前記レイアウトデータのトップ階層でネットがセルと接
する箇所にセルインスタンス名およびネット名を結合し
た名前でポート情報を付加するレイアウトポート情報割
り当て処理ステップとを有することを特徴とする回路シ
ミュレーション方法。 - 【請求項５】 機能ブロックのインスタンス名および機
能ブロックに接続するネット名に所定の名前を割り当て
た回路データを作成する回路設計ステップと、 前記回路データにインスタンス名およびネット名を結合
した名前でポート情報を付加する回路ポート情報割り当
て処理ステップと、 前記回路データに割り当てられたポート情報に対応する
ノードを持つ回路ネットリストを出力する回路ネットリ
スト出力処理ステップと、 レイアウトデータ設計の初期段階に前記回路データから
回路情報の取り込みを行なう回路情報取り込みステップ
と、 該回路情報取り込みステップの前記回路情報に基づいて
トップ階層のセル名およびネット名に前記回路データの
機能ブロックのインスタンス名およびネット名と同一の
名前を使用してレイアウトデータを設計するレイアウト
設計ステップと、 前記レイアウトデータのトップ階層でネットがセルと接
する箇所にセルインスタンス名およびネット名を結合し
た名前でポート情報を付加するレイアウトポート情報割
り当て処理ステップと、 前記レイアウトデータに割り当てられたポート情報に対
応するノードを持つトップ階層のセル間ネットの配線Ｒ
Ｃネットリストを抽出する配線ＲＣ抽出処理ステップ
と、 前記回路ネットリストと前記配線ＲＣネットリストを同
一名ノードの箇所で結合してシミュレーションネットリ
ストを生成するネットリストマージ処理ステップと、 前記シミュレーションネットリストを用いて回路シミュ
レーションを実行する回路シミュレーション処理ステッ
プとを有することを特徴とする回路シミュレーション方
法。 - 【請求項６】 機能ブロックのインスタンス名および機
能ブロックに接続するネット名に所定の名前を割り当て
た回路データを作成する回路設計ステップと、 前記回路データのトップ階層に存在する全機能ブロック
のインスタンスからレイアウト設計が完了したセルに対
応する機能ブロックのインスタンスを取り除きレイアウ
ト設計が未完了のセルに対応する機能ブロックのインス
タンスのみを残すインスタンス選択ステップと、 該インスタンス選択ステップからの情報に基づいて前記
回路データにインスタンス名およびネット名を結合した
名前でポート情報を付加する回路ポート情報割り当て処
理ステップと、 前記回路データに割り当てられたポート情報に対応する
ノードを持つ回路ネットリストを出力する回路ネットリ
スト出力処理ステップと、 レイアウトデータ設計の初期段階に前記回路データから
回路情報の取り込みを行なう回路情報取り込みステップ
と、 該回路情報取り込みステップの前記回路情報に基づいて
トップ階層のセル名およびネット名に前記回路データの
機能ブロックのインスタンス名およびネット名と同一の
名前を使用してレイアウトデータを設計するレイアウト
設計ステップと、 前記レイアウトデータのトップ階層でネットがセルと接
する箇所にセルインスタンス名およびネット名を結合し
た名前でポート情報を付加するレイアウトポート情報割
り当て処理ステップと、 前記レイアウトデータに割り当てられたポート情報に対
応するノードを持つトップ階層のセル間ネットの配線Ｒ
Ｃネットリストを抽出する配線ＲＣ抽出処理ステップ
と、 設計が完了しているセル下位階層のレイアウトデータか
ら回路情報およびネットの配線ＲＣ情報の抽出を行って
回路配線ＲＣネットリストを作成する下位階層回路配線
ＲＣ抽出処理ステップと、 前記回路ネットリストと前記回路配線ＲＣネットリスト
を同一名ノードの箇所で結合してシミュレーションネッ
トリストを生成するネットリストマージ処理ステップ
と、 前記シミュレーションネットリストを用いて回路シミュ
レーションを実行する回路シミュレーション処理ステッ
プとを有することを特徴とする回路シミュレーション方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09364699A JP3178458B2 (ja) | 1999-03-31 | 1999-03-31 | 回路シミュレーション装置および方法 |
| KR1020000016680A KR100335332B1 (ko) | 1999-03-31 | 2000-03-30 | 회로시뮬레이션장치 및 그 시뮬레이션방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09364699A JP3178458B2 (ja) | 1999-03-31 | 1999-03-31 | 回路シミュレーション装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000285154A true JP2000285154A (ja) | 2000-10-13 |
| JP3178458B2 JP3178458B2 (ja) | 2001-06-18 |
Family
ID=14088146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09364699A Expired - Fee Related JP3178458B2 (ja) | 1999-03-31 | 1999-03-31 | 回路シミュレーション装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3178458B2 (ja) |
| KR (1) | KR100335332B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005308637A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Microelectronics Corp | テストプログラム自動生成装置、テストプログラム自動生成方法及びテストプログラム自動生成プログラム |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4177953B2 (ja) * | 2000-07-04 | 2008-11-05 | 矢崎総業株式会社 | 電気配線シミュレーション装置及び電気配線シミュレーション装置におけるシミュレーションプログラムを記録した記録媒体 |
| WO2005093575A1 (en) * | 2004-03-09 | 2005-10-06 | Seiyang Yang | Dynamic-verification-based verification apparatus achieving high verification performance and verification efficency and the verification methodology using the same |
| KR20140133123A (ko) | 2013-05-09 | 2014-11-19 | 삼성디스플레이 주식회사 | 지연 파라미터 추출 장치 및 방법 |
| KR20210118544A (ko) * | 2020-03-23 | 2021-10-01 | 삼성전자주식회사 | 회로 블록의 그래픽 사용자 인터페이스를 변경하는 방법 및 회로 블록의 그래픽 사용자 인터페이스 변경하는 방법에 따른 각각의 단계를 수행하는 명령어를 포함하는 프로그램이 기록된 컴퓨터 판독 가능 저장 매체 |
| JP7249303B2 (ja) | 2020-03-23 | 2023-03-30 | 株式会社東芝 | 演算装置及び演算方法 |
-
1999
- 1999-03-31 JP JP09364699A patent/JP3178458B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-30 KR KR1020000016680A patent/KR100335332B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005308637A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Microelectronics Corp | テストプログラム自動生成装置、テストプログラム自動生成方法及びテストプログラム自動生成プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3178458B2 (ja) | 2001-06-18 |
| KR20010029612A (ko) | 2001-04-06 |
| KR100335332B1 (ko) | 2002-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7159202B2 (en) | Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages | |
| US5764533A (en) | Apparatus and methods for generating cell layouts | |
| US6505331B1 (en) | Method for routing of nets in an electronic device | |
| US5946218A (en) | System and method for changing the connected behavior of a circuit design schematic | |
| JP2531282B2 (ja) | クロスト―ク検証装置 | |
| US9348965B2 (en) | Parasitic component library and method for efficient circuit design and simulation using the same | |
| Emmert et al. | Incremental routing in FPGAs | |
| KR100831271B1 (ko) | 물리적 레이어의 프로그램적 생성을 통한 물리적 레이아웃 데이터를 변경하는 방법 | |
| US9147034B1 (en) | Circuit layout verification method | |
| US5196362A (en) | Multilayer wiring method of on-chip modification for an lsi | |
| JP2011065377A (ja) | 寄生素子の抽出システムと抽出方法 | |
| JP3178458B2 (ja) | 回路シミュレーション装置および方法 | |
| JPH0644596B2 (ja) | Ｃｍｏｓセル・レイアウトの形成方法 | |
| US20080134122A1 (en) | Methods for Tiling Integrated Circuit Designs | |
| US7185296B2 (en) | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same | |
| JP2017501487A (ja) | メタル／ビアプログラマブルゲートアレイ集積回路用のプログラマブルマクロ | |
| JP3174523B2 (ja) | レイアウト入力装置および方法、ならびにレイアウト検証装置および方法 | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| JP2009054067A (ja) | 半導体集積回路のフロアプラン編集装置 | |
| US20040002831A1 (en) | Method for verifying cross-sections | |
| US20050132315A1 (en) | Extendable method for revising patterned microelectronic conductor layer layouts | |
| US11790149B1 (en) | System and method for tracing nets across multiple fabrics in an electronic design | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| US10878168B1 (en) | Method for performing a layout versus schematic test for a multi-technology module | |
| JP2959487B2 (ja) | 配線表示システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| LAPS | Cancellation because of no payment of annual fees |