JP2000287137A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2000287137A JP2000287137A JP11089333A JP8933399A JP2000287137A JP 2000287137 A JP2000287137 A JP 2000287137A JP 11089333 A JP11089333 A JP 11089333A JP 8933399 A JP8933399 A JP 8933399A JP 2000287137 A JP2000287137 A JP 2000287137A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output
- imaging device
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】複数の画素の読み出し信号の間で直流レベルの
差が生じないようにし、画質向上を得る。 【解決手段】複数のアナログデジタル変換器を有し、前
記アナログデジタル変換器の出力を順次選択し、デジタ
ル映像出力を得る固体撮像素子において、ノイズキャン
セル（比較）部NR１を複数段の増幅器５０１，５０２で
構成するとともに、２段目以降の増幅器５０２にクラン
プ回路を設けた構成とする。
差が生じないようにし、画質向上を得る。 【解決手段】複数のアナログデジタル変換器を有し、前
記アナログデジタル変換器の出力を順次選択し、デジタ
ル映像出力を得る固体撮像素子において、ノイズキャン
セル（比較）部NR１を複数段の増幅器５０１，５０２で
構成するとともに、２段目以降の増幅器５０２にクラン
プ回路を設けた構成とする。
Description
【０００１】
【発明の属する技術分野】この発明は、映像信号がデジ
タル信号で得られる固体撮像素子に関するもので、特に
複数のAD変換器を有した固体撮像素子であり、AD変換器
間の変換特性に生じるばらつきを低減できるようにした
ものである。
タル信号で得られる固体撮像素子に関するもので、特に
複数のAD変換器を有した固体撮像素子であり、AD変換器
間の変換特性に生じるばらつきを低減できるようにした
ものである。
【０００２】
【従来の技術】固体撮像素子に有効なアナログデジタル
変換器として、例えば特開平９−２３８２８６号公報に
記載された技術がある。しかしながら、アナログデジタ
ル変換特性としてさらなる改善が必要であることに本件
発明者は注目するものである。
変換器として、例えば特開平９−２３８２８６号公報に
記載された技術がある。しかしながら、アナログデジタ
ル変換特性としてさらなる改善が必要であることに本件
発明者は注目するものである。
【０００３】
【発明が解決しようとする課題】上記のアナログデジタ
ル変換器は、まずカウンタを所定のタイミングでスター
トし、このカウンタのカウント値に応じて変化する基準
電圧を発生する。次に、各画素から取り出した信号電圧
と前記基準電圧とを各比較器で比較し、傾斜を持って変
化する基準電圧と信号電圧のレベルが一致したときにラ
ッチパルスを得るものである。そしてこのラッチパルス
により、このパルス発生時のデジタルカウント値をラッ
チ回路でラッチし、デジタル変換出力とする。このよう
に得られた各比較器からのデジタル値は、水平走査回路
の制御に基づき、水平期間に順次読み出される。
ル変換器は、まずカウンタを所定のタイミングでスター
トし、このカウンタのカウント値に応じて変化する基準
電圧を発生する。次に、各画素から取り出した信号電圧
と前記基準電圧とを各比較器で比較し、傾斜を持って変
化する基準電圧と信号電圧のレベルが一致したときにラ
ッチパルスを得るものである。そしてこのラッチパルス
により、このパルス発生時のデジタルカウント値をラッ
チ回路でラッチし、デジタル変換出力とする。このよう
に得られた各比較器からのデジタル値は、水平走査回路
の制御に基づき、水平期間に順次読み出される。
【０００４】ここで通常は、信号電圧を正確なものとす
るために、各比較器においては、比較を行う前に比較器
の入力と出力側の直流レベルを同一にするための処理を
行う。つまり、比較器の入出力端子間に並列に設けられ
たスイッチを一端閉じて、いわゆるクランプ処理を行
い、各比較器間の入力オフセットばらつきを低減してい
る。
るために、各比較器においては、比較を行う前に比較器
の入力と出力側の直流レベルを同一にするための処理を
行う。つまり、比較器の入出力端子間に並列に設けられ
たスイッチを一端閉じて、いわゆるクランプ処理を行
い、各比較器間の入力オフセットばらつきを低減してい
る。
【０００５】しかしながらこのクランプ処理の際に比較
器と並列に設けられた上記スイッチの制御端子と入出力
端子間に存在する寄生容量のために、比較器の閾値電圧
とクランプ電圧に差異が生じる。
器と並列に設けられた上記スイッチの制御端子と入出力
端子間に存在する寄生容量のために、比較器の閾値電圧
とクランプ電圧に差異が生じる。
【０００６】この差異は前記スイッチ製造ばらつきより
影響を受け、結果的には各比較器の出力の直流レベルと
の間でばらつきが生じる。このばらつきは、結果的には
後段に設けられている各アナログデジタル変換器におい
て得られたデジタル値のチャンネル間ばらつきとして現
れることになる。
影響を受け、結果的には各比較器の出力の直流レベルと
の間でばらつきが生じる。このばらつきは、結果的には
後段に設けられている各アナログデジタル変換器におい
て得られたデジタル値のチャンネル間ばらつきとして現
れることになる。
【０００７】そこでこの発明は、同一水平ライン方向の
複数の画素の各読み出し信号の間で、直流レベルのばら
つきを生じないようにし、画質向上を得ることができる
固体撮像素子を提供することを目的とする。
複数の画素の各読み出し信号の間で、直流レベルのばら
つきを生じないようにし、画質向上を得ることができる
固体撮像素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明は上記の目的を
達成するために、複数のアナログデジタル変換器を有
し、前記アナログデジタル変換器の出力を順次選択し、
デジタル映像出力を得る固体撮像素子において、前記ア
ナログデジタル変換器で使用する電圧比較部を複数段の
増幅器で構成し、２段目以降の増幅器をクランプ回路と
して機能させ、クランプ回路の直流再生特性ばらつきの
影響を低減させるようにしたものである。
達成するために、複数のアナログデジタル変換器を有
し、前記アナログデジタル変換器の出力を順次選択し、
デジタル映像出力を得る固体撮像素子において、前記ア
ナログデジタル変換器で使用する電圧比較部を複数段の
増幅器で構成し、２段目以降の増幅器をクランプ回路と
して機能させ、クランプ回路の直流再生特性ばらつきの
影響を低減させるようにしたものである。
【０００９】
【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。
面を参照して説明する。
【００１０】図１には、固体撮像素子のアナログデジタ
ル変換部を中心に示している。撮像部の１つの画素ブロ
ックPB11を代表してその構成を説明する。画素ブロック
部PB11は、電源４００と接地間に直列接続されたスイッ
チ４０２と受光素子４０１があり、スイッチ４０２と受
光素子４０１の接続点には、増幅器４０３の入力端子が
接続され、この増幅器４０３の出力端子はスイッチ４０
４を介して信号導出ライン（垂直ライン）ＶＬ１に接続
されている。
ル変換部を中心に示している。撮像部の１つの画素ブロ
ックPB11を代表してその構成を説明する。画素ブロック
部PB11は、電源４００と接地間に直列接続されたスイッ
チ４０２と受光素子４０１があり、スイッチ４０２と受
光素子４０１の接続点には、増幅器４０３の入力端子が
接続され、この増幅器４０３の出力端子はスイッチ４０
４を介して信号導出ライン（垂直ライン）ＶＬ１に接続
されている。
【００１１】画素ブロックPB11を代表して説明したが、
他の画素ブロックPB12〜PBnm（ｍ水平方向画素番号、ｎ
垂直方向画素番号）も同様な構成である。
他の画素ブロックPB12〜PBnm（ｍ水平方向画素番号、ｎ
垂直方向画素番号）も同様な構成である。
【００１２】画素ブロックPB１１、PB１２、…、PB１ｍ
は第１の水平ライン方向の画素列を示し、画素ブロック
PB２１、PB２２、…、PB２ｍは第２の水平ライン方向の
画素列を示す。各画素ブロック内は同じ構成であるから
同一符号を付している。各画素ブロックの垂直方向の列
は、それぞれ対応する信号導出ライン（垂直ライン）Ｖ
Ｌ１〜VLmに接続されている。
は第１の水平ライン方向の画素列を示し、画素ブロック
PB２１、PB２２、…、PB２ｍは第２の水平ライン方向の
画素列を示す。各画素ブロック内は同じ構成であるから
同一符号を付している。各画素ブロックの垂直方向の列
は、それぞれ対応する信号導出ライン（垂直ライン）Ｖ
Ｌ１〜VLmに接続されている。
【００１３】垂直ラインVL1〜VLmは、それぞれアナログ
デジタル変換部の一部をなすノイズキャンセル（比較）
部に導かれている。各ノイズキャンセル（比較）部の構
成は同じ構成であるから、１つのノイズキャンセル（比
較）部N1の構成を代表して説明する。垂直ラインVL1は
コンデンサＣ１を介して電圧比較器５０１の一方の入力
端子に接続されている。電圧比較器５０１のこの一方の
入力端子と出力端子間にはスイッチCP１が接続されてい
る。電圧比較器５０１の他方の入力端子には、基準電圧
発生器３１１からの基準電圧が供給される。電圧比較器
５０１の出力端子は、コンデンサC2を介してインバータ
（増幅器）５０２の入力端子に接続されている。このイ
ンバータ５０２の入力端子と出力端子間にはスイッチＣ
Ｐ２が接続されている。増幅器５０２の出力端子は、対
応するラッチ回路１１−１の駆動パルス入力端子Gに接
続されている。
デジタル変換部の一部をなすノイズキャンセル（比較）
部に導かれている。各ノイズキャンセル（比較）部の構
成は同じ構成であるから、１つのノイズキャンセル（比
較）部N1の構成を代表して説明する。垂直ラインVL1は
コンデンサＣ１を介して電圧比較器５０１の一方の入力
端子に接続されている。電圧比較器５０１のこの一方の
入力端子と出力端子間にはスイッチCP１が接続されてい
る。電圧比較器５０１の他方の入力端子には、基準電圧
発生器３１１からの基準電圧が供給される。電圧比較器
５０１の出力端子は、コンデンサC2を介してインバータ
（増幅器）５０２の入力端子に接続されている。このイ
ンバータ５０２の入力端子と出力端子間にはスイッチＣ
Ｐ２が接続されている。増幅器５０２の出力端子は、対
応するラッチ回路１１−１の駆動パルス入力端子Gに接
続されている。
【００１４】上記の基準電圧発生器３１１の出力基準電
圧は、各電圧比較比較器５０１に共通に与えられてい
る。またノイズキャンセル（比較）部ＮＲ２に対応し
て、ラッチ回路１１−２が設けられている。このラッチ
回路１１−２の駆動パルス入力端Ｇには、ノイズキャン
セル（比較）部ＮＲ２の増幅器５０２の出力が供給され
ている。このようにノイズキャンセル（比較）部ＮＲ１
〜ＮＲｍに対応してラッチ回路１１−１〜１１−ｍが設
けらており、これらのラッチ回路１１−１〜１１−ｍ
は、それぞれ対応するノイズキャンセル（比較）部のイ
ンバータの出力が反転した時点で、共通のカウンタ３１
２のカウント値をラッチすることができる。このカウン
タ３１２の出力は、基準電圧発生器３１１にも入力され
ている。
圧は、各電圧比較比較器５０１に共通に与えられてい
る。またノイズキャンセル（比較）部ＮＲ２に対応し
て、ラッチ回路１１−２が設けられている。このラッチ
回路１１−２の駆動パルス入力端Ｇには、ノイズキャン
セル（比較）部ＮＲ２の増幅器５０２の出力が供給され
ている。このようにノイズキャンセル（比較）部ＮＲ１
〜ＮＲｍに対応してラッチ回路１１−１〜１１−ｍが設
けらており、これらのラッチ回路１１−１〜１１−ｍ
は、それぞれ対応するノイズキャンセル（比較）部のイ
ンバータの出力が反転した時点で、共通のカウンタ３１
２のカウント値をラッチすることができる。このカウン
タ３１２の出力は、基準電圧発生器３１１にも入力され
ている。
【００１５】複数のノイズキャンセル（比較）部ＮＲ１
〜ＮＲｍに対して、基準電圧発生器３１１が共有されて
いる。カウンタ３１２は、水平ドライブ信号ＨＤの先頭
でリセットされ、クロックＣＬＯＣＫを計数している。
この水平ドライブ信号ＨＤ及びクロックＣＬＯＣＫは、
タイミング発生器３１３にも供給されており、各種のス
イッチ制御等のタイミング信号を生成している。
〜ＮＲｍに対して、基準電圧発生器３１１が共有されて
いる。カウンタ３１２は、水平ドライブ信号ＨＤの先頭
でリセットされ、クロックＣＬＯＣＫを計数している。
この水平ドライブ信号ＨＤ及びクロックＣＬＯＣＫは、
タイミング発生器３１３にも供給されており、各種のス
イッチ制御等のタイミング信号を生成している。
【００１６】ラッチ回路１１−１〜１１−ｍに対応し
て、ラッチ回路１２−１〜１２−ｍが設けらている。こ
れらは、対応するラッチ回路１１−１〜１１−ｍにラッ
チされているデジタル値を、水平ドライブ信号ＨＤのタ
イミングで一斉にラッチする。ラッチ回路１２−１〜１
２−ｍの出力端子は、走査スイッチ１３−１〜１３−ｍ
にそれぞれ接続されている。これらの走査スイッチ１３
−１〜１３−ｍは、１水平期間に次々とオンして、１走
査分の撮像信号のデジタル値を出力ライン７０に導出す
る。
て、ラッチ回路１２−１〜１２−ｍが設けらている。こ
れらは、対応するラッチ回路１１−１〜１１−ｍにラッ
チされているデジタル値を、水平ドライブ信号ＨＤのタ
イミングで一斉にラッチする。ラッチ回路１２−１〜１
２−ｍの出力端子は、走査スイッチ１３−１〜１３−ｍ
にそれぞれ接続されている。これらの走査スイッチ１３
−１〜１３−ｍは、１水平期間に次々とオンして、１走
査分の撮像信号のデジタル値を出力ライン７０に導出す
る。
【００１７】図２には、図１の固体撮像素子の要部の動
作タイミングの波形図を示している。図２（ａ）は、第
１の水平ラインにおける出力スイッチ４０４の動作波
形、図２（b）は、第２の水平ラインにおける出力スイ
ッチ４０４の動作波形である。図２（ｃ）は、第１の水
平ラインにおけるリセットスイッチ４０２の動作波形、
図２（ｄ）は、第２の水平ラインにおけるリセットスイ
ッチ４０２の動作波形である。
作タイミングの波形図を示している。図２（ａ）は、第
１の水平ラインにおける出力スイッチ４０４の動作波
形、図２（b）は、第２の水平ラインにおける出力スイ
ッチ４０４の動作波形である。図２（ｃ）は、第１の水
平ラインにおけるリセットスイッチ４０２の動作波形、
図２（ｄ）は、第２の水平ラインにおけるリセットスイ
ッチ４０２の動作波形である。
【００１８】図２（ｅ）は、ノイズキャンセル（比較）
部のスイッチCP１の動作波形図、図２（ｆ）は、スイッ
チCP２の動作波形図である。
部のスイッチCP１の動作波形図、図２（ｆ）は、スイッ
チCP２の動作波形図である。
【００１９】図２（g）、図２（ｈ）は、それぞれノイ
ズキャンセル（比較）部NR1とNR２の各比較器５０１の
入力部の信号である。図の例では、第１の水平ラインの
画素ブロックPB11からは出力sig１が存在し、画素ブロ
ックPB12からは出力sig2（出力ゼロ）が存在する例を示
している。
ズキャンセル（比較）部NR1とNR２の各比較器５０１の
入力部の信号である。図の例では、第１の水平ラインの
画素ブロックPB11からは出力sig１が存在し、画素ブロ
ックPB12からは出力sig2（出力ゼロ）が存在する例を示
している。
【００２０】比較器５０１、増幅器５０２部ではクラン
プ処理が行われる。
プ処理が行われる。
【００２１】クランプ処理のために、例えば図２の
（ｅ）、（ｆ）のタイミングのように、スイッチＣＰ
1、ＣＰ２が一旦オンされた後、オフされる。ここで後
段のスイッチＣＰ２のオフタイミングは、スイッチＣＰ
1のオフタイミングより遅らせる。
（ｅ）、（ｆ）のタイミングのように、スイッチＣＰ
1、ＣＰ２が一旦オンされた後、オフされる。ここで後
段のスイッチＣＰ２のオフタイミングは、スイッチＣＰ
1のオフタイミングより遅らせる。
【００２２】図面では、スイッチCP1、ＣＰ２がオンに
なるタイミングが一致しているが、要は、後段のスイッ
チＣＰ２のオフタイミングが、スイッチＣＰ1のオフタ
イミングより遅れていればよい。よって、後段のスイッ
チＣＰ２のオンのタイミングは、スイッチＣＰ１のオフ
タイミングより遅れていても構わない。
なるタイミングが一致しているが、要は、後段のスイッ
チＣＰ２のオフタイミングが、スイッチＣＰ1のオフタ
イミングより遅れていればよい。よって、後段のスイッ
チＣＰ２のオンのタイミングは、スイッチＣＰ１のオフ
タイミングより遅れていても構わない。
【００２３】このように電圧比較部を複数の増幅器で構
成し、後段の増幅器にクランプ回路を設けると、スイッ
チＣＰ１のばらつきによるチャンネル間のＡ／Ｄ変換特
性のばらつきは、スイッチＣＰ２のクランプ動作により
キャンセルされる。スイッチＣＰ２のばらつきにより、
チャンネル間のＡＤ変換特性にチャンネル間ばらつきが
生じるが、入力信号レベルに対しては（１／Ａ１）（Ａ
１は比較器５０１の増幅率）倍のばらつきであり、信号
から見た場合、このばらつきは実質的にはなくなる。
成し、後段の増幅器にクランプ回路を設けると、スイッ
チＣＰ１のばらつきによるチャンネル間のＡ／Ｄ変換特
性のばらつきは、スイッチＣＰ２のクランプ動作により
キャンセルされる。スイッチＣＰ２のばらつきにより、
チャンネル間のＡＤ変換特性にチャンネル間ばらつきが
生じるが、入力信号レベルに対しては（１／Ａ１）（Ａ
１は比較器５０１の増幅率）倍のばらつきであり、信号
から見た場合、このばらつきは実質的にはなくなる。
【００２４】またこの発明のノイズキャンセル部では、
上記したように信号出力側で、チャンネル間の直流のば
らつきを効果的に抑えることができるので、逆に撮像領
域側のばらつきの許容範囲が大きくなっても構わないと
言える。このことは、製造面でも有利であり、歩留まり
を高める上でも有利となる。
上記したように信号出力側で、チャンネル間の直流のば
らつきを効果的に抑えることができるので、逆に撮像領
域側のばらつきの許容範囲が大きくなっても構わないと
言える。このことは、製造面でも有利であり、歩留まり
を高める上でも有利となる。
【００２５】この発明は、上記した実施の形態に限定さ
れるものではなく、各種の実施の形態が可能である。図
３には、各種の変形例を示している。
れるものではなく、各種の実施の形態が可能である。図
３には、各種の変形例を示している。
【００２６】図３（Ａ）は、比較器５０１とコンデンサ
C2との間に更に増幅器５１１を設けた例である。図３
（B）は、先の実施の形態に比べて、スイッチCP1と、増
幅器５１１を省略した例である。また図３（C）の例う
ぁ、図３（B）の実施の形態に比べて、増幅器５０２の
後段に増幅器５１２を設けた例である。
C2との間に更に増幅器５１１を設けた例である。図３
（B）は、先の実施の形態に比べて、スイッチCP1と、増
幅器５１１を省略した例である。また図３（C）の例う
ぁ、図３（B）の実施の形態に比べて、増幅器５０２の
後段に増幅器５１２を設けた例である。
【００２７】この発明は上記の実施の形態に限定される
ものではない。
ものではない。
【００２８】図４にはこの発明の他の実施の形態におけ
る基本構成を示している。即ち、図４において、破線で
囲む部分PBは、固体撮像素子の画素部であり、光電変換
素子PDのカソードは、直列にリセットスイッチＲＤ，読
み出しスイッチ素子ＲＳを介して直流電源１００に接続
されている。スイッチ素子RDとRSの接続点は、増幅素子
Q１のゲートに接続されている。このスイッチ素子Q１の
一方の電極は、直流電源１００に接続され、他方の電極
は、定電流源１１を介して接地されている。
る基本構成を示している。即ち、図４において、破線で
囲む部分PBは、固体撮像素子の画素部であり、光電変換
素子PDのカソードは、直列にリセットスイッチＲＤ，読
み出しスイッチ素子ＲＳを介して直流電源１００に接続
されている。スイッチ素子RDとRSの接続点は、増幅素子
Q１のゲートに接続されている。このスイッチ素子Q１の
一方の電極は、直流電源１００に接続され、他方の電極
は、定電流源１１を介して接地されている。
【００２９】またこの他方の電極は、信号出力ノードと
して引き出され、ノイズキャンセル（比較）部１３に導
かれている。ノイズキャンセル（比較）部１３は、スイ
ッチS1が入力ノードに設けられる。このスイッチＳ１の
出力ノードは、コンデンサC１1とＣ１２の各一方の電極
に接続されている。コンデンサC１２の他方の電極に
は、スイッチS2を介して基準電圧発生回路１４からの基
準電圧が供給されるように構成される。コンデンサＣ１
２の他方の電極は、比較器A１とスイッチS3との並列回
路に接続されている。更に比較器Ａ１の出力は、コンデ
ンサＣ１３の一方の電極に接続されている。このコンデ
ンサＣ１３の他方の電極は、インバータA2とスイッチＳ
４の並列回路を介してラッチ回路１５のラッチパルス入
力端に接続されている。
して引き出され、ノイズキャンセル（比較）部１３に導
かれている。ノイズキャンセル（比較）部１３は、スイ
ッチS1が入力ノードに設けられる。このスイッチＳ１の
出力ノードは、コンデンサC１1とＣ１２の各一方の電極
に接続されている。コンデンサC１２の他方の電極に
は、スイッチS2を介して基準電圧発生回路１４からの基
準電圧が供給されるように構成される。コンデンサＣ１
２の他方の電極は、比較器A１とスイッチS3との並列回
路に接続されている。更に比較器Ａ１の出力は、コンデ
ンサＣ１３の一方の電極に接続されている。このコンデ
ンサＣ１３の他方の電極は、インバータA2とスイッチＳ
４の並列回路を介してラッチ回路１５のラッチパルス入
力端に接続されている。
【００３０】ラッチ回路１５には、カウンタ１６からの
カウントデータが供給されている。また、このカウント
データは、基準電圧発生回路１４にも供給されている。
基準電圧発生回路１４は、カウントデータの値に対応し
た振幅の電圧Ｖsawを出力する。タイミング回路１７
は、各スイッチ素子をオンオフさせるためのタイミング
パルスやカウンタ１６のリセットパルス及びクロックを
出力する回路である。
カウントデータが供給されている。また、このカウント
データは、基準電圧発生回路１４にも供給されている。
基準電圧発生回路１４は、カウントデータの値に対応し
た振幅の電圧Ｖsawを出力する。タイミング回路１７
は、各スイッチ素子をオンオフさせるためのタイミング
パルスやカウンタ１６のリセットパルス及びクロックを
出力する回路である。
【００３１】図５には、上記の回路の動作を説明するた
めの波形を示している。
めの波形を示している。
【００３２】リセットパルス（図５（ａ））によりスイ
ッチ素子RSがオンすると、増幅素子Q１のゲートを高電
位にする。すると増幅素子Q１の出力電圧Vsigが高電位
となり、次にスイッチRSがオフ、スイッチ素子S1がオン
され、更にスイッチＳ３がオンされ次にオフされる。ス
イッチＳ３がオンしたときには、出力電圧Vsigの電位Va
とVthの差電圧、つまり(Va−Vth)がコンデンサC１1に蓄
えられる。Vthは、比較器A1の閾値電圧である。
ッチ素子RSがオンすると、増幅素子Q１のゲートを高電
位にする。すると増幅素子Q１の出力電圧Vsigが高電位
となり、次にスイッチRSがオフ、スイッチ素子S1がオン
され、更にスイッチＳ３がオンされ次にオフされる。ス
イッチＳ３がオンしたときには、出力電圧Vsigの電位Va
とVthの差電圧、つまり(Va−Vth)がコンデンサC１1に蓄
えられる。Vthは、比較器A1の閾値電圧である。
【００３３】次にスイッチS4をオンオフする。これによ
り、誤差として残っていた直流成分がコンデンサC１３
でクランプされる。
り、誤差として残っていた直流成分がコンデンサC１３
でクランプされる。
【００３４】次に、スイッチS１のオン状態は維持し、
スイッチＲＤをオンする。つまり光電変換素子（フォト
ダイオード）PDに蓄積されている信号電荷を増幅素子Q
１のゲートに転送する。すると、増幅素子Q１の出力電
圧Vsigは、信号電荷（光電変換量）に応じた電圧とな
る。ここでスイッチS２をオンする。すると、このとき
の出力電圧Vbと基準電圧Vsawとの差電圧、つまり（Ｖｂ
−Ｖ０）がコンデンサC１2に蓄えられる。
スイッチＲＤをオンする。つまり光電変換素子（フォト
ダイオード）PDに蓄積されている信号電荷を増幅素子Q
１のゲートに転送する。すると、増幅素子Q１の出力電
圧Vsigは、信号電荷（光電変換量）に応じた電圧とな
る。ここでスイッチS２をオンする。すると、このとき
の出力電圧Vbと基準電圧Vsawとの差電圧、つまり（Ｖｂ
−Ｖ０）がコンデンサC１2に蓄えられる。
【００３５】次にスイッチS１がオフされ、スイッチＳ
２のオン状態が維持され、基準電圧Vsawがカウンタ１６
のカウント値に基づいて可変される。これにより基準電
圧Vsawは、順次増加又は減少する。スイッチS1がオフし
た後は、スイッチS2のみのオン状態が維持される。
２のオン状態が維持され、基準電圧Vsawがカウンタ１６
のカウント値に基づいて可変される。これにより基準電
圧Vsawは、順次増加又は減少する。スイッチS1がオフし
た後は、スイッチS2のみのオン状態が維持される。
【００３６】ここで、比較器A１の入力電圧Ｖｉｎを見
るとＶｉｎ＝Vsaw＋（Vb−V0）−（Va−Vth）となる。
この式を変形するとＶｉｎ＝Vth＋（Vb−Va）＋（Vsaw
−V0）となる。つまり比較器A1の入力電圧Ｖｉｎは、閾
値電圧Vthと、入力電圧を２時点でサンプリングした電
圧の電位差（Va−Vb）と、基準電圧の変化幅（Vsaw−Ｖ
０）との和となる。ここで基準電圧の変化幅（Vsaw−Ｖ
０）と，電位差（Va−Vb）との和がゼロとなったとき
に、Ｖｉｎ＝Ｖｔｈ（閾値電圧）となり、比較器A１の
出力が反転することができる。
るとＶｉｎ＝Vsaw＋（Vb−V0）−（Va−Vth）となる。
この式を変形するとＶｉｎ＝Vth＋（Vb−Va）＋（Vsaw
−V0）となる。つまり比較器A1の入力電圧Ｖｉｎは、閾
値電圧Vthと、入力電圧を２時点でサンプリングした電
圧の電位差（Va−Vb）と、基準電圧の変化幅（Vsaw−Ｖ
０）との和となる。ここで基準電圧の変化幅（Vsaw−Ｖ
０）と，電位差（Va−Vb）との和がゼロとなったとき
に、Ｖｉｎ＝Ｖｔｈ（閾値電圧）となり、比較器A１の
出力が反転することができる。
【００３７】基準電圧の変化幅（Vsaw−Ｖ０）と，電位
差（Va−Vb）との和がゼロとなることは、（Vsaw−Ｖ
０）＋（Va−Vb）＝０であり、（Va−Vb）＝−（Vsaw−
Ｖ０）と表わせる。図５の（ｈ）には基準電圧Vsawの変
化の様子を示し、Vsaw−Ｖ０＝Ｖ１が閾値Vthと等しく
なった場合を示している。このときは、比較器A1の出力
電圧Voutは、ハイレベルVHからローレベルVLに変化し、
増幅器Ａ２の出力がラッチ回路１５にラッチ用のクロッ
クとして供給される。
差（Va−Vb）との和がゼロとなることは、（Vsaw−Ｖ
０）＋（Va−Vb）＝０であり、（Va−Vb）＝−（Vsaw−
Ｖ０）と表わせる。図５の（ｈ）には基準電圧Vsawの変
化の様子を示し、Vsaw−Ｖ０＝Ｖ１が閾値Vthと等しく
なった場合を示している。このときは、比較器A1の出力
電圧Voutは、ハイレベルVHからローレベルVLに変化し、
増幅器Ａ２の出力がラッチ回路１５にラッチ用のクロッ
クとして供給される。
【００３８】このとき、ラッチ回路１５では、カウンタ
１６のカウント値をラッチする。このラッチ回路１５の
デジタル出力がアナログデジタル変換出力である。
１６のカウント値をラッチする。このラッチ回路１５の
デジタル出力がアナログデジタル変換出力である。
【００３９】上記のアナログデジタル変換器は増幅素子
Q1の出力側の信号線に重畳される直流成分（雑音成分）
に対しては感度を持たず、雑音低減回路として機能す
る。この実施の形態においても、先の図１の実施の形態
と同様の効果を得ることができる。
Q1の出力側の信号線に重畳される直流成分（雑音成分）
に対しては感度を持たず、雑音低減回路として機能す
る。この実施の形態においても、先の図１の実施の形態
と同様の効果を得ることができる。
【００４０】
【発明の効果】以上説明したようにこの発明によれば、
複数の画素の読み出し信号の間で、ＡＤ変換特性のばら
つきの影響を低減し、画質向上を得ることができる。
複数の画素の読み出し信号の間で、ＡＤ変換特性のばら
つきの影響を低減し、画質向上を得ることができる。
【図１】 この発明の一実施の形態を示す図。
【図２】 図１の回路の動作を説明するために示したタ
イミング図。
イミング図。
【図３】 この発明の他の実施の形態における要部を示
す図。
す図。
【図４】 この発明のさらに他の実施の形態を示す図。
【図５】 図４の回路の動作を説明するために示したタ
イミング図。
イミング図。
４００…電源、４０１…受光素子、４０２…スイッチ、
４０３…増幅器、４０４…スイッチ、PB１１〜PBnm…画
素ブロック、５０１…比較器、５０２…増幅器、CP1,CP
2…スイッチ、C1,C2…コンデンサ。
４０３…増幅器、４０４…スイッチ、PB１１〜PBnm…画
素ブロック、５０１…比較器、５０２…増幅器、CP1,CP
2…スイッチ、C1,C2…コンデンサ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA06 AA10 AB01 BA14 CA02 DD09 FA06 FA50 5B047 BB02 BC01 CA06 CB17 DB01 5C024 AA01 CA13 CA14 FA01 GA11 HA14 HA18 5C051 AA01 BA03 DA03 DB01 DB08 DB15 DC03 DC07 DE02 DE13 DE15 DE16 DE17
Claims (3)
- 【請求項１】 複数のアナログデジタル変換器を有し、
前記アナログデジタル変換器の出力を順次選択し、デジ
タル映像出力を得る固体撮像素子において、 前記アナログデジタル変換器で使用する電圧比較部を複
数段の増幅器で構成するとともに、２段目以降の増幅器
にクランプ回路を設けたことを特徴とする固体撮像素
子。 - 【請求項２】 前記複数段の増幅器の複数段にクランプ
回路を設け、クランプ回路のオフ時のタイミングは後段
のクランプ回路の方が遅いタイミングであることを特徴
とする請求項１記載の固体撮像素子。 - 【請求項３】 前記電圧比較部は、共通の基準電圧が与
えられることを特徴とする請求項１記載の固体撮像素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11089333A JP2000287137A (ja) | 1999-03-30 | 1999-03-30 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11089333A JP2000287137A (ja) | 1999-03-30 | 1999-03-30 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000287137A true JP2000287137A (ja) | 2000-10-13 |
Family
ID=13967771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11089333A Pending JP2000287137A (ja) | 1999-03-30 | 1999-03-30 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000287137A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499663B1 (en) * | 1997-11-04 | 2002-12-31 | Hitachi, Ltd. | Image input system |
| US6783073B2 (en) | 2000-04-18 | 2004-08-31 | Renesas Technology Corp. | Image input system |
| JP2006020171A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | 差動型コンパレータ、アナログ・デジタル変換装置、撮像装置 |
| CN100380934C (zh) * | 2003-01-30 | 2008-04-09 | 松下电器产业株式会社 | 固体摄像装置 |
| US7868935B2 (en) | 2004-11-26 | 2011-01-11 | Kabushiki Kaisha Toshiba | Solid-state imaging apparatus |
| US8941045B2 (en) | 2012-04-25 | 2015-01-27 | Renesas Electronics Corporation | Solid-state imaging apparatus |
| WO2022004289A1 (ja) * | 2020-07-03 | 2022-01-06 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置、および電子機器 |
-
1999
- 1999-03-30 JP JP11089333A patent/JP2000287137A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499663B1 (en) * | 1997-11-04 | 2002-12-31 | Hitachi, Ltd. | Image input system |
| US6783073B2 (en) | 2000-04-18 | 2004-08-31 | Renesas Technology Corp. | Image input system |
| US7278577B2 (en) | 2000-04-18 | 2007-10-09 | Renesas Technology Corp. | Image input system |
| CN100380934C (zh) * | 2003-01-30 | 2008-04-09 | 松下电器产业株式会社 | 固体摄像装置 |
| JP2006020171A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | 差動型コンパレータ、アナログ・デジタル変換装置、撮像装置 |
| US7145494B2 (en) | 2004-07-02 | 2006-12-05 | Fujitsu Limited | Differential comparator, analog/digital conversion apparatus and imaging apparatus |
| US7868935B2 (en) | 2004-11-26 | 2011-01-11 | Kabushiki Kaisha Toshiba | Solid-state imaging apparatus |
| US8228402B2 (en) | 2004-11-26 | 2012-07-24 | Kabushiki Kaisha Toshiba | Solid-state imaging apparatus with two light proof optical black sections |
| US8941045B2 (en) | 2012-04-25 | 2015-01-27 | Renesas Electronics Corporation | Solid-state imaging apparatus |
| US9258507B2 (en) | 2012-04-25 | 2016-02-09 | Renesas Electronics Corporation | Solid-state imaging apparatus |
| US9369653B2 (en) | 2012-04-25 | 2016-06-14 | Renesas Electronics Corporation | Solid-state imaging apparatus |
| WO2022004289A1 (ja) * | 2020-07-03 | 2022-01-06 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置、および電子機器 |
| US12250484B2 (en) | 2020-07-03 | 2025-03-11 | Sony Semiconductor Solutions Corporation | Photodetection device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100649066B1 (ko) | 차동형 비교기, 아날로그 ·디지털 변환 장치 및 촬상 장치 | |
| US9077921B2 (en) | Image pickup apparatus, image pickup system, driving method for image pickup apparatus, and driving method for image pickup system using two analog-to-digital conversions | |
| US9083906B2 (en) | A/D converter and solid-state imaging apparatus with offset voltage correction | |
| USRE41865E1 (en) | CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling | |
| US8159582B2 (en) | Solid-state imaging apparatus and method of driving the same | |
| US8773552B2 (en) | Solid state imaging device | |
| KR100841843B1 (ko) | 고체 촬상 장치 | |
| US8692920B2 (en) | Solid-state imaging apparatus, A/D converter, and control method thereof | |
| US8035541B2 (en) | Digital-analog converter circuit, solid-state imaging device, and imaging apparatus | |
| US11516421B2 (en) | Solid-state imaging device | |
| JP2004304413A (ja) | イメージセンサ用２段階ａ／ｄ変換器 | |
| US6822211B2 (en) | Solid-state image-sensing device | |
| JPH10290400A (ja) | 動き検出用固体撮像装置 | |
| US10462397B1 (en) | Sample-and-hold circuit with feedback and noise integration | |
| JP3971102B2 (ja) | イメージ入力システム | |
| JPH09270961A (ja) | 固体撮像装置 | |
| US9018574B2 (en) | Driving an image apparatus by simultaneous application of two reset voltages | |
| WO2007122665A1 (ja) | 固体撮像素子及び撮像方法 | |
| JP3357858B2 (ja) | アナログデジタル変換器 | |
| JP2003289477A (ja) | 固体撮像装置 | |
| US20100033601A1 (en) | Solid-state imaging device with a sensor core unit and method of driving the same | |
| JP4366646B2 (ja) | Ａｄ変換回路及び固体撮像装置 | |
| JP6811812B2 (ja) | Ａｄ変換器及び固体撮像装置 | |
| CN112969042B (zh) | 运算电路和图像传感器的读出电路 | |
| JP3967906B2 (ja) | 相関２重サンプリング回路およびそれを用いた増幅型固体撮像装置 |