JP2000292482A - 半導体装置のバーインテスト装置 - Google Patents

Abstract

(57)【要約】 【課題】 ダイナミックなバーインテスト（ＢＴ）を行
うＢＴ装置の構造の複雑化を防止するとともに、ＢＴの
予備作業を不要とすることが可能なＢＴ装置を提供す
る。 【解決手段】 被試験ＬＳＩがセットされるＢＴ炉２
と、少なくとも被試験ＬＳＩに電力を供給する電圧源３
やクロック発生器４を備えており、ＢＴ炉２は内部に複
数枚のＢＴ板５がセット可能とされ、各ＢＴ板５には、
それぞれ被試験ＬＳＩ６，７と、被試験ＬＳＩ６，７に
対して駆動信号を供給する記憶素子（マスクＲＯＭ）８
とが搭載される。ＢＴ板５はそれぞれ電圧源３やクロッ
ク発生器４からの信号を受けて記憶素子８から出力され
る駆動信号により各被試験ＬＳＩ６，７を駆動し、ダイ
ナミックＢＴを実行する。安価なＢＴ装置、例えばスタ
ティックＢＴ装置を使用してダイナミックＢＴを行うこ
とが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は被試験半導体装置
（ＬＳＩ）の信頼性試験を行うためのバーインテスト
（ＢＴ）装置に関し、特に被試験ＬＳＩをダイナミック
に動作させて試験を行うためダイナミックＢＴ装置に関
する。

【０００２】

【従来の技術】被試験ＬＳＩをバーインテストする場合
に、ダイナミックＢＴは被試験ＬＳＩをダイナミックに
動作させて試験を行うため、被試験ＬＳＩの内部電位を
固定して行うスタティックＢＴよりも、より実際に近い
信頼性が得られる点で有効的な試験である。しかしなが
ら、ダイナミックＢＴを行うためには、ダイナミックＢ
Ｔ装置内にセットした被試験ＬＳＩをダイナミック動作
させるための回路装置を設ける必要があり、ダイナミッ
クＢＴ装置が高価なものになる。特に、被試験ＬＳＩに
対して電力を供給する電源や、クロック信号等の駆動信
号を入出力するための駆動回路をダイナミックＢＴ装置
に装備する必要があるとともに、これらの電源や駆動回
路を被試験ＬＳＩがセットされる炉内に対して電気接続
するための配線構造が必要であり、これらがダイナミッ
クＢＴ装置の構造を複雑化する要因になっている。ま
た、ダイナミックＢＴ装置は、被試験ＬＳＩに対して種
々の駆動信号パターンを入力する必要があるが、そのた
めに駆動回路にはパターン発生容量の大きなパターン発
生器を設ける必要があり、ダイナミックＢＴ装置の構造
を複雑化する別の要因ともなっている。

【０００３】従来、ダイナミックＢＴ装置における駆動
回路のパターン発生器を縮小すべく、ないしはダイナミ
ックＢＴ装置の構造の簡易化を図るべく、例えば、実開
平２−７０２４６号公報では、ダイナミックＢＴ装置に
ＰＲＯＭとクロック発生器を設け、ＢＴ装置の炉内にセ
ットされた被試験ＬＳＩが、クロック発生器からのクロ
ックに基づいてＰＲＯＭから動作命令を読み出しながら
動作を行い、ダイナミックＢＴを行う技術が提案されて
いる。また、これに近い技術として、他に特許第２６０
５８５８号の技術があり、パターンメモリによりデータ
を発生し、被試験ＬＳＩに動作命令を供給している。

【０００４】

【発明が解決しようとする課題】このように、従来の改
善されたダイナミックＢＴ装置では、被試験ＬＳＩに供
給する駆動信号のパターン発生器をメモリ素子やクロッ
ク発生器等で構成し、ＢＴ装置の炉内にセットした被試
験ＬＳＩに駆動信号パターンを給することで、ＢＴ装置
の構成の簡易化を図っている。しかしながら、この技術
では、バーインテストされる被試験ＬＳＩが１種類の場
合には有効であるが、異なる種類の被試験ＬＳＩを同時
にバーインテストしようとしたときには、各被試験ＬＳ
Ｉのそれぞれに固有のパターンの駆動信号を供給するた
めに、各被試験ＬＳＩにそれぞれ対応したパターン発生
器を用意する必要があり、ＢＴ装置の構造が複雑化して
しまう。また、試験する複数の被試験ＬＳＩの種類や組
み合わせが変わるごとに、パターン発生器をこれに追従
して異なる種類や組み合わせのものに変更する必要があ
り、ダイナミックＢＴの予備作業が煩雑なものとなる。

【０００５】本発明の目的は、ＢＴ装置の構造の複雑化
を防止するとともに、ＢＴの予備作業を煩雑化を防止す
ることが可能なＢＴ装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明のＢＴ装置は、被
試験半導体装置がセットされるＢＴ炉と、少なくとも前
記被試験ＬＳＩに電力を供給する電源とを備えており、
前記ＢＴ炉は内部に１枚以上のＢＴ板がセット可能とさ
れ、各ＢＴ板には、それぞれ被試験ＬＳＩと、前記被試
験ＬＳＩに対して駆動信号を供給する記憶素子とが搭載
され、前記ＢＴ板は電源からの電力供給を受けてそれぞ
れの記憶素子から出力される前記駆動信号によりそれぞ
れの被試験ＬＳＩを駆動することを特徴とする。ここ
で、前記ＢＴ板の記憶素子は、アドレスが入力されたと
きに当該アドレスに対応するデータを駆動信号として出
力するＲＯＭで構成される。また、前記ＢＴ板に対して
クロック信号を供給するクロック発生器を備える構成と
する。あるいは、前記記憶素子は、クロック信号を発生
する機能を有する構成とする。

【０００７】本発明のＢＴ装置では、ＢＴ板にＲＯＭ等
の記憶素子を備えており、その記憶素子から被試験ＬＳ
Ｉを動作させる信号を供給してダイナミックＢＴを行う
ことが可能であり、安価なＢＴ装置、例えばスタティッ
クＢＴ装置を使用してダイナミックＢＴを行うことがで
きる。

【０００８】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態のブ
ロック構成図である。ＢＴ装置１はＢＴ炉２を有してお
り、ＢＴ炉２内に被試験ＬＳＩ６，７がセットされる。
前記ＢＴ炉２には図には現れないが温度調整装置が設け
られており、前記被試験ＬＳＩ６，７を高温状態に加熱
し、あるいは低温状態に冷却し、ＢＴを実行可能とされ
ている。また、前記ＢＴ炉２内にセットされる被試験Ｌ
ＳＩ６，７は、ＢＴ板５に搭載されており、このＢＴ板
５ごとＢＴ炉２に対してセット、リセットできるように
構成されている。さらに、前記ＢＴ装置１は、前記ＢＴ
炉２内にセットされた前記ＢＴ板５に対して電力を供給
する電圧源３と、クロック信号を供給するクロック発生
器４が備えられる。前記ＢＴ板５には図外の装着端子が
設けられており、この装着端子を介して前記電圧源３と
クロック発生器４が前記ＢＴ板５に電気接続される。こ
こで、前記ＢＴ板５には前記した２つの被試験ＬＳＩ
６，７と、前記被試験ＬＳＩ６，７に対してＢＴを行う
際に駆動するためのパターン化した駆動信号を発生する
ためのマスクＲＯＭ８が実装されている。

【０００９】このＢＴ装置１では、ＢＴ炉２内にセット
されたＢＴ板５上の被試験ＬＳＩ６，７及びマスクＲＯ
Ｍ８には電圧源３及びクロック発生器４からそれぞれ電
源電圧とクロック信号がＢＴ板５の装着端子を通して供
給される。マスクＲＯＭ８はクロック発生器４からのク
ロック信号を入力する毎にアドレスが変化して、それに
対応した駆動信号が発生する。これにより、被試験ＬＳ
Ｉ６，７はマスクＲＯＭ８からのパターン化された出力
信号とクロック発生器４からのクロック信号を入力して
内部動作を行い、ダイナミックＢＴが実現できる。

【００１０】ここで、前記実施形態では、ＢＴ炉２内に
１枚のＢＴ板５がセットされた場合を示しているが、Ｂ
Ｔ炉２内には複数枚のＢＴ板５をセットすることが可能
である。そして、各ＢＴ板５には、それぞれ任意の被試
験ＬＳＩと、当該被試験ＬＳＩをダイナミックＢＴする
際に必要な駆動信号を発生するマスクＲＯＭを搭載して
おく。したがって、ＢＴ炉２にセットされた複数枚のＢ
Ｔ板５では、ＢＴ時には、それぞれ共用の電圧源３とク
ロック発生器４の各信号を受けてそれぞれのマスクＲＯ
Ｍから個別の駆動信号が出力され、各ＢＴ板５の被試験
ＬＳＩはそれぞれ個別の駆動信号に基づいてＢＴが実現
されることになる。これにより、ＢＴ装置には、被試験
ＬＳＩの種類にかかわらず共用の電圧源３とクロック発
生器４を設けておくだけで、種々の被試験ＬＳＩのダイ
ナミックＢＴが実現できるため、ＢＴ装置の構造の複雑
化が防止でき、かつＢＴに際しての予備作業も不要とな
る。例えば、ＢＴ装置１が安価なスタティックのＢＴ装
置であっても、被試験ＬＳＩ６，７に対してダイナミッ
クＢＴを実行することも可能である。

【００１１】図２は本発明の第の２実施形態のブロック
構成図である。図１と等価な部分には同一符号を付して
ある。この第３の実施形態では、ＢＴ板５に搭載したマ
スクＲＯＭ９は内部にクロック発生器も含んだ構成と
し、その一方で、ＢＴ装置は、クロック発生器を省略し
ている。前記マスクＲＯＭ９は、第１の実施形態と同様
に、個別のパターンの駆動信号を出力することが可能で
あるとともに、個別のタイミング（周期）でのクロック
信号を発生して出力することが可能とされている。

【００１２】この第２の実施形態では、ＢＴ板５に搭載
されたマスクＲＯＭ９は、電圧源３からの電源電圧の供
給を受けて自動的にアドレスを変え、それに対応した出
力と、また必要があれば自身で発生するクロック信号を
被試験ＬＳＩ６，７に供給する。この結果、第１の実施
形態と同様に被試験ＬＳＩ６，７のダイナミックＢＴを
行うことができる。この実施形態においても、ＢＴ炉２
内には、複数枚のＢＴ板５をセットして各ＢＴ板５の被
試験ＬＳＩに対するＢＴが可能であるため、各ＢＴ板５
にそれぞれの被試験ＬＳＩ６，７を駆動するための駆動
信号を発生するマスクＲＯＭ９を搭載しておくことで、
異なる種類の被試験ＬＳＩのＢＴを同時進行して行うこ
とが可能である。この場合でも、ＢＴ装置１は、共用の
電圧源３を備えるのみでよく、例えば、スタチックＢＴ
装置の構成でも被試験ＬＳＩのダイナミックＢＴを実行
することが可能である。

【００１３】なお、前記実施形態では、ＢＴ板に搭載す
るＲＯＭとしてマスクＲＯＭを用いているが、ＥＰＲＯ
Ｍ、ＥＥＰＲＯＭ等の書込、消去可能なＲＯＭを用いる
ことも可能であり、特にＢＥ板に搭載されているこれら
のＲＯＭに対して、被試験ＬＳＩに対応した駆動信号を
発生し得るようにＲＯＭにプログラムを書き込むことが
可能な構成としてもよい。特に、本発明の被試験ＬＳＩ
として、ゲートアレイ、スタンダードアレイ等のランダ
ムロジックＬＳＩをＢＴする場合には、ＲＯＭからはテ
ストパターンを出力して被試験ＬＳＩに供給することに
なるため、ＲＯＭのパターンを任意に変更できるように
することが好ましい。

【００１４】

【発明の効果】以上説明したように本発明は、ＢＴ板に
ＲＯＭ等の記憶素子を備えており、その記憶素子から被
試験ＬＳＩを動作させる信号を供給してダイナミックＢ
Ｔを行うことが可能となる。したがって、被試験ＬＳＩ
の種類が多い場合でも、ＢＴ装置に各被試験ＬＳＩに対
応した複数種類の回路装置を備える必要性がなく、ＢＴ
装置を安価なＢＴ装置として構成できるとともに、例え
ばスタティックＢＴ装置を使用してダイナミックＢＴを
行うことも可能となる。

【図面の簡単な説明】

【図１】本発明のＢＴ装置の第１の実施形態のブロック
構成図である。

【図２】本発明のＢＴ装置の第２の実施形態のブロック
構成図である。

【符号の説明】 １ ＢＴ装置 ２ ＢＴ炉 ３ 電圧源 ４ クロック発生器 ５ ＢＴ板 ６，７ 被試験ＬＳＩ ８ マスクＲＯＭ ９ マスクＲＯＭ（クロック内蔵）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 被試験半導体装置がセットされるバーイ
   ンテスト炉と、少なくとも前記被試験半導体装置に電力
   を供給する電源とを備え、前記バーインテスト炉内にセ
   ットされた前記被試験半導体装置に所要の駆動信号を供
   給して動作させながらダイナミックバーインテストを行
   うことが可能なバーインテスト装置において、前記バー
   インテスト炉内には１枚以上のバーインテスト板がセッ
   ト可能とされ、前記バーインテスト板には、それぞれ被
   試験半導体装置と、前記被試験半導体装置に対して駆動
   信号を供給する記憶素子とが搭載され、前記バーインテ
   スト板は前記電源からの電力供給を受けてそれぞれの記
   憶素子から出力される前記駆動信号によりそれぞれの被
   試験半導体装置を駆動することを特徴とする半導体装置
   のバーインテスト装置。
2. 【請求項２】 前記バーインテスト板の記憶素子は、ア
   ドレスが入力されたときに当該アドレスに対応するデー
   タを駆動信号として出力するＲＯＭで構成される請求項
   １に記載の半導体装置のバーインテスト装置
3. 【請求項３】 前記バーインテスト板に対してクロック
   信号を供給するクロック発生器を備える請求項１または
   ２に記載の半導体装置のバーインテスト装置。
4. 【請求項４】 前記記憶素子は、クロック信号を発生す
   る機能を有する請求項１または２に記載の半導体装置の
   バーインテスト装置。