JP2000293260A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2000293260A JP2000293260A JP11100282A JP10028299A JP2000293260A JP 2000293260 A JP2000293260 A JP 2000293260A JP 11100282 A JP11100282 A JP 11100282A JP 10028299 A JP10028299 A JP 10028299A JP 2000293260 A JP2000293260 A JP 2000293260A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- oscillation circuit
- oscillation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 74
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 2
- 101100461812 Arabidopsis thaliana NUP96 gene Proteins 0.000 description 1
- 101100321670 Fagopyrum esculentum FA18 gene Proteins 0.000 description 1
- 101000777301 Homo sapiens Uteroglobin Proteins 0.000 description 1
- 102100032704 Keratin, type I cytoskeletal 24 Human genes 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 出力端子に接続された高耐圧または中耐圧の
Ｎ―ＭＯＳに、リング発振回路の出力に基づいて昇圧さ
れた電圧を印加するマイコンの消費電力を低減する。 【解決手段】 マイコンのシステムクロックとなる発振
回路１７の発振周波数がリング発振回路９の発振周波数
より高い場合には、外部端子１２に「０」を印加して、
昇圧回路６にリング発振回路９の出力を切換回路２０か
ら供給する。発振回路１７の発振周波数がリング発振回
路９の周波数より低い場合には、外部端子１２に「１」
を印加してリング発振回路９の発振を停止し、切換回路
２０によって発振回路１７の出力を昇圧回路６に供給す
る。リング発振回路９の動作が停止することにより低消
費電力が図れる。
Ｎ―ＭＯＳに、リング発振回路の出力に基づいて昇圧さ
れた電圧を印加するマイコンの消費電力を低減する。 【解決手段】 マイコンのシステムクロックとなる発振
回路１７の発振周波数がリング発振回路９の発振周波数
より高い場合には、外部端子１２に「０」を印加して、
昇圧回路６にリング発振回路９の出力を切換回路２０か
ら供給する。発振回路１７の発振周波数がリング発振回
路９の周波数より低い場合には、外部端子１２に「１」
を印加してリング発振回路９の発振を停止し、切換回路
２０によって発振回路１７の出力を昇圧回路６に供給す
る。リング発振回路９の動作が停止することにより低消
費電力が図れる。
Description
【０００１】
【発明の属する技術分野】本発明は、外部から電源電圧
以上の高電圧が印加される外部出力端子を備えたマイク
ロコンピュータ（以下マイコンと略す）に関し、特に、
そのマイコンの消費電力の低減を目的とする。
以上の高電圧が印加される外部出力端子を備えたマイク
ロコンピュータ（以下マイコンと略す）に関し、特に、
そのマイコンの消費電力の低減を目的とする。
【０００２】
【従来の技術】一般に、マイコンは、数多くの入出力端
子を備えており、その出力信号のレベルは、通常マイコ
ンの接地電位と電源電位である。しかし、近年マイコン
の用途の拡大により、電源電圧以上以上の電圧を取り扱
うものが増えてきた。例えば、液晶ドライバ回路を内蔵
したマイコンや、蛍光表示管ドライバを内蔵するマイコ
ンや、プラズマディスプレイのドライバ回路を内蔵する
マイコンなどがある。このようなマイコンは、電源電圧
以上の高電圧が外部から出力端子に直接印加されること
が多いため、外部端子を駆動するＭＯＳトランジスタ
は、高耐圧のトランジスタが要求された。
子を備えており、その出力信号のレベルは、通常マイコ
ンの接地電位と電源電位である。しかし、近年マイコン
の用途の拡大により、電源電圧以上以上の電圧を取り扱
うものが増えてきた。例えば、液晶ドライバ回路を内蔵
したマイコンや、蛍光表示管ドライバを内蔵するマイコ
ンや、プラズマディスプレイのドライバ回路を内蔵する
マイコンなどがある。このようなマイコンは、電源電圧
以上の高電圧が外部から出力端子に直接印加されること
が多いため、外部端子を駆動するＭＯＳトランジスタ
は、高耐圧のトランジスタが要求された。
【０００３】図２は、従来のマイコンの一部回路ブロッ
ク図であり、外部端子１と電源電圧ＶＤＤの間には、出
力ＭＯＳトランジスタのＰ−ＭＯＳ２と高耐圧のＮ−Ｍ
ＯＳ３が直列に接続されている。Ｐ−ＭＯＳ２のゲート
には、データバス４に転送されたデータを保持して出力
する出力回路５の出力が接続される。また、Ｎ−ＭＯＳ
３のゲートには、電源電圧ＶＤＤよりＮ−ＭＯＳ３のス
レッショルド電圧より高い電圧ＶＤＤ＋が昇圧回路６か
ら印加される。この昇圧回路６は、リング発振回路７の
発振出力をコンデンサによって積み上げることによって
電源電圧以上の電圧を発生する回路である。また、リン
グ発振回路７は、インバータが複数従属接続され、入力
に出力が帰還されてなる発振回路であり、その発振周波
数は、１００ＫＨｚ程度である。
ク図であり、外部端子１と電源電圧ＶＤＤの間には、出
力ＭＯＳトランジスタのＰ−ＭＯＳ２と高耐圧のＮ−Ｍ
ＯＳ３が直列に接続されている。Ｐ−ＭＯＳ２のゲート
には、データバス４に転送されたデータを保持して出力
する出力回路５の出力が接続される。また、Ｎ−ＭＯＳ
３のゲートには、電源電圧ＶＤＤよりＮ−ＭＯＳ３のス
レッショルド電圧より高い電圧ＶＤＤ＋が昇圧回路６か
ら印加される。この昇圧回路６は、リング発振回路７の
発振出力をコンデンサによって積み上げることによって
電源電圧以上の電圧を発生する回路である。また、リン
グ発振回路７は、インバータが複数従属接続され、入力
に出力が帰還されてなる発振回路であり、その発振周波
数は、１００ＫＨｚ程度である。
【０００４】このようなマイコンの外部端子１には、抵
抗８によって電圧−Ｖｓが印加される。即ち、出力回路
５のレベルがＶＤＤレベルの場合には、Ｐ−ＭＯＳ２
は、オフであり、外部端子１の電圧は、抵抗８によって
−Ｖｓに引き下げられる。従って、 Ｎ−ＭＯＳ３のソ
ース及びドレインと半導体基板の間の電位差が大きくな
るため、中または高耐圧のＮチャネルＭＯＳが使用され
るのである。
抗８によって電圧−Ｖｓが印加される。即ち、出力回路
５のレベルがＶＤＤレベルの場合には、Ｐ−ＭＯＳ２
は、オフであり、外部端子１の電圧は、抵抗８によって
−Ｖｓに引き下げられる。従って、 Ｎ−ＭＯＳ３のソ
ース及びドレインと半導体基板の間の電位差が大きくな
るため、中または高耐圧のＮチャネルＭＯＳが使用され
るのである。
【０００５】一方、出力回路５の出力レベルが接地電圧
レベルの場合には、Ｐ−ＭＯＳ２がオンするため、外部
端子１の電圧は、ＶＤＤレベルに引き上げられる。この
時、Ｎ−ＭＯＳ３のゲートには、電源電圧ＶＤＤよりＮ
−ＭＯＳ３のスレッショルド電圧Ｖｔ以上高い電圧ＶＤ
Ｄ＋が印加されているために、Ｎ−ＭＯＳ３のソースに
は、電源電圧ＶＤＤがそのまま現れる。ゲートの電圧が
ＶＤＤであれば、ソースの電圧は、Ｎ−ＭＯＳ３のＶｔ
だけ低下した電圧となってしまう。
レベルの場合には、Ｐ−ＭＯＳ２がオンするため、外部
端子１の電圧は、ＶＤＤレベルに引き上げられる。この
時、Ｎ−ＭＯＳ３のゲートには、電源電圧ＶＤＤよりＮ
−ＭＯＳ３のスレッショルド電圧Ｖｔ以上高い電圧ＶＤ
Ｄ＋が印加されているために、Ｎ−ＭＯＳ３のソースに
は、電源電圧ＶＤＤがそのまま現れる。ゲートの電圧が
ＶＤＤであれば、ソースの電圧は、Ｎ−ＭＯＳ３のＶｔ
だけ低下した電圧となってしまう。
【０００６】このように、高電圧が印加される外部端子
１には、中または高耐圧のＮ−ＭＯＳが使用され、ま
た、Ｎ−ＭＯＳのＶｔによって電圧低下が発生しないよ
うにリング発振回路７と昇圧回路６によって高電圧が作
成されるのである。
１には、中または高耐圧のＮ−ＭＯＳが使用され、ま
た、Ｎ−ＭＯＳのＶｔによって電圧低下が発生しないよ
うにリング発振回路７と昇圧回路６によって高電圧が作
成されるのである。
【０００７】
【発明が解決しようとする課題】図２に示されたマイコ
ンにおいて、リング発振回路７は、電源が印加されてい
る間は、常時発振を行っているので、消費電力を低減す
ることができなかった。特に、マイコンのシステムクロ
ックを比較的低い周波数、例えば、３２ＫＨｚの信号を
使用して、低消費電力化を図ったシステムの場合には、
リング発振回路の消費電力が大きくなり、問題であっ
た。
ンにおいて、リング発振回路７は、電源が印加されてい
る間は、常時発振を行っているので、消費電力を低減す
ることができなかった。特に、マイコンのシステムクロ
ックを比較的低い周波数、例えば、３２ＫＨｚの信号を
使用して、低消費電力化を図ったシステムの場合には、
リング発振回路の消費電力が大きくなり、問題であっ
た。
【０００８】
【課題を解決するための手段】本発明は、上述した点に
鑑みて創作されたものであり、システムクロックを発生
する発振回路と、外部から高電圧が印加される出力端子
と、該出力端子に接続された高耐圧ＭＯＳトランジスタ
と、該ＭＯＳトランジスタと所定電源の間に接続された
出力ＭＯＳトランジスタと、リング発振回路と、該リン
グ発振回路の出力を使用して電源電圧より高い電圧を発
生し前記高耐圧ＭＯＳトランジスタのゲートに印加する
昇圧回路とを備えたマイクロコンピュータにおいて、前
記発振回路の出力と前記リング発振回路の出力を外部端
子に印加される信号によって選択し、前記昇圧回路に印
加する切換回路を備え、前記発振回路の発振周波数が前
記リング発振回路の発振周波数より低い場合には、前記
発振回路の出力を選択出力することにより、低消費電力
化を図ったものである。
鑑みて創作されたものであり、システムクロックを発生
する発振回路と、外部から高電圧が印加される出力端子
と、該出力端子に接続された高耐圧ＭＯＳトランジスタ
と、該ＭＯＳトランジスタと所定電源の間に接続された
出力ＭＯＳトランジスタと、リング発振回路と、該リン
グ発振回路の出力を使用して電源電圧より高い電圧を発
生し前記高耐圧ＭＯＳトランジスタのゲートに印加する
昇圧回路とを備えたマイクロコンピュータにおいて、前
記発振回路の出力と前記リング発振回路の出力を外部端
子に印加される信号によって選択し、前記昇圧回路に印
加する切換回路を備え、前記発振回路の発振周波数が前
記リング発振回路の発振周波数より低い場合には、前記
発振回路の出力を選択出力することにより、低消費電力
化を図ったものである。
【０００９】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は、本発明の実施形態を示すブロッ
ク図であり、図２と同一のものについては、同一図番を
付して説明を略す。
的に説明する。図１は、本発明の実施形態を示すブロッ
ク図であり、図２と同一のものについては、同一図番を
付して説明を略す。
【００１０】本実施形態のリング発振回路９は、ＮＯＲ
ゲート１０と複数のインバータ１１の従属接続で構成さ
れ、最終段のインバータの出力が、初段のＮＯＲゲート
１０の一方の入力に帰還されている。また、ＮＯＲゲー
ト１０の他方の入力には、外部端子１２に印加された信
号ＣＯＮＴが供給される。即ち、このリング発振回路９
は、制御信号ＣＯＮＴによってその発振の停止が制御可
能となっている。
ゲート１０と複数のインバータ１１の従属接続で構成さ
れ、最終段のインバータの出力が、初段のＮＯＲゲート
１０の一方の入力に帰還されている。また、ＮＯＲゲー
ト１０の他方の入力には、外部端子１２に印加された信
号ＣＯＮＴが供給される。即ち、このリング発振回路９
は、制御信号ＣＯＮＴによってその発振の停止が制御可
能となっている。
【００１１】また、外部端子１３と１４が入力と出力に
接続されたインバータ１５は、外部端子１３，１４に接
続された発振子１６、例えば、水晶振動子とともに発振
回路１７を構成する。この発振回路１７は、水晶振動子
によってその発振周波数が決定され、その出力は、マイ
コンのシステムクロックとして使用される。例えば、発
振子１６に３２ＫＨｚの振動子を使用した場合は、時計
機能を内蔵し、それほど高速の処理を必要とせず、低消
費電力が要求されるアプリケーション用であり、高速の
処理を必要とする場合には、１ＭＨｚや４ＭＨｚ等の振
動子を使用するか、振動子を使用せず外部回路で作成し
た１ＭＨｚや４ＭＨｚの信号を外部端子１３に印加す
る。
接続されたインバータ１５は、外部端子１３，１４に接
続された発振子１６、例えば、水晶振動子とともに発振
回路１７を構成する。この発振回路１７は、水晶振動子
によってその発振周波数が決定され、その出力は、マイ
コンのシステムクロックとして使用される。例えば、発
振子１６に３２ＫＨｚの振動子を使用した場合は、時計
機能を内蔵し、それほど高速の処理を必要とせず、低消
費電力が要求されるアプリケーション用であり、高速の
処理を必要とする場合には、１ＭＨｚや４ＭＨｚ等の振
動子を使用するか、振動子を使用せず外部回路で作成し
た１ＭＨｚや４ＭＨｚの信号を外部端子１３に印加す
る。
【００１２】リング発振回路９の出力は、ＯＲゲート１
８の一方の入力に接続され、発振回路１７の出力はＡＮ
Ｄゲート１９の一方の入力に接続される。また、ＡＮＤ
ゲート１９の出力は、ＯＲゲート１８の他方の入力に接
続され、ＡＮＤゲート１９の他方の入力には外部端子１
２に印加された制御信号ＣＯＮＴが供給される。これら
ＯＲゲート１８とＡＮＤゲート１９は、リング発振回路
９の発振出力と発振回路１７の発振出力の切換回路２０
を構成している。切換回路２０の出力、即ち、ＯＲゲー
ト１８の出力は、昇圧回路１６に印加される。
８の一方の入力に接続され、発振回路１７の出力はＡＮ
Ｄゲート１９の一方の入力に接続される。また、ＡＮＤ
ゲート１９の出力は、ＯＲゲート１８の他方の入力に接
続され、ＡＮＤゲート１９の他方の入力には外部端子１
２に印加された制御信号ＣＯＮＴが供給される。これら
ＯＲゲート１８とＡＮＤゲート１９は、リング発振回路
９の発振出力と発振回路１７の発振出力の切換回路２０
を構成している。切換回路２０の出力、即ち、ＯＲゲー
ト１８の出力は、昇圧回路１６に印加される。
【００１３】図１において、制御信号ＣＯＮＴがＬレベ
ルの場合、ＡＮＤゲート１９は、発振回路１７の出力を
遮断し、ＯＲゲート１８に「Ｌ」レベルの信号を出力す
る。また、リング発振回路９のＮＯＲゲート１０には制
御信号ＣＯＮＴの「Ｌ」レベルが印加されるため、リン
グ発振回路９は、発振を持続する。従って、ＯＲゲート
１８の出力は、リング発振回路９の出力となり、昇圧回
路６は、発振回路９の発振出力に基づいた昇圧動作を行
う。
ルの場合、ＡＮＤゲート１９は、発振回路１７の出力を
遮断し、ＯＲゲート１８に「Ｌ」レベルの信号を出力す
る。また、リング発振回路９のＮＯＲゲート１０には制
御信号ＣＯＮＴの「Ｌ」レベルが印加されるため、リン
グ発振回路９は、発振を持続する。従って、ＯＲゲート
１８の出力は、リング発振回路９の出力となり、昇圧回
路６は、発振回路９の発振出力に基づいた昇圧動作を行
う。
【００１４】一方、制御信号ＣＯＮＴが「Ｈ」レベルと
なった場合、ＮＯＲゲート１０によって、帰還が遮断さ
れるため、リング発振回路９の発振動作は停止され、Ｏ
Ｒゲート１８の一方の入力は「Ｌ」レベルに固定され
る。一方、ＡＮＤゲート１９の入力は、「Ｈ」レベルと
なり、発振回路１７の出力がＡＮＤゲート１９及びＯＲ
ゲート１８を介して昇圧回路６に印加される。従って、
この場合には昇圧回路６は、発振回路１７の発振周波数
に基づいて昇圧動作を行う。
なった場合、ＮＯＲゲート１０によって、帰還が遮断さ
れるため、リング発振回路９の発振動作は停止され、Ｏ
Ｒゲート１８の一方の入力は「Ｌ」レベルに固定され
る。一方、ＡＮＤゲート１９の入力は、「Ｈ」レベルと
なり、発振回路１７の出力がＡＮＤゲート１９及びＯＲ
ゲート１８を介して昇圧回路６に印加される。従って、
この場合には昇圧回路６は、発振回路１７の発振周波数
に基づいて昇圧動作を行う。
【００１５】本実施形態の場合、発振回路１７の発振周
波数として、３２ＫＨｚが使用された場合には、低消費
電力とするために、制御信号ＣＯＮＴを「Ｈ」レベルと
してシステムクロックより高い周波数のリング発振回路
９の発振を停止し、システムクロックと同じ信号を昇圧
回路６の昇圧源に使用する。また、発振回路１７の発振
周波数として１ＭＨｚや４ＭＨｚの周波数が使用された
場合には、制御信号ＣＯＮＴを「Ｌ」レベルとして、リ
ング発振回路９の動作を開始させて、リング発振回路９
の出力を昇圧回路６に印加する。ここで、昇圧回路６の
昇圧源を１ＭＨｚや４ＭＨｚの信号にすると、昇圧回路
６が高速で動作することになり、余計に消費電力が高く
なってしまうので、１００ＫＨｚ程度のリングリング発
振回路９の出力が使用されるのである。
波数として、３２ＫＨｚが使用された場合には、低消費
電力とするために、制御信号ＣＯＮＴを「Ｈ」レベルと
してシステムクロックより高い周波数のリング発振回路
９の発振を停止し、システムクロックと同じ信号を昇圧
回路６の昇圧源に使用する。また、発振回路１７の発振
周波数として１ＭＨｚや４ＭＨｚの周波数が使用された
場合には、制御信号ＣＯＮＴを「Ｌ」レベルとして、リ
ング発振回路９の動作を開始させて、リング発振回路９
の出力を昇圧回路６に印加する。ここで、昇圧回路６の
昇圧源を１ＭＨｚや４ＭＨｚの信号にすると、昇圧回路
６が高速で動作することになり、余計に消費電力が高く
なってしまうので、１００ＫＨｚ程度のリングリング発
振回路９の出力が使用されるのである。
【００１６】
【発明の効果】本発明によれば、システムクロックとし
て使用する発振回路の発振周波数が、リング発振回路よ
り低い場合には、制御信号ＣＯＮＴを「Ｈ」レベルとす
ることによって、リング発振回路の発振を停止して、シ
ステムクロックの発振周波数を使用して昇圧を行うこと
により、低消費電力を図ることができる。また、システ
ムクロックが、リング発振回路の周波数より高い場合に
は、制御信号ＣＯＮＴを「Ｌ」レベルとして、リング発
振回路を動作状態にしてその発振出力を昇圧源に使用す
ることが可能であり。マイコンの用途に応じて、より低
消費電力の選択が可能となる。
て使用する発振回路の発振周波数が、リング発振回路よ
り低い場合には、制御信号ＣＯＮＴを「Ｈ」レベルとす
ることによって、リング発振回路の発振を停止して、シ
ステムクロックの発振周波数を使用して昇圧を行うこと
により、低消費電力を図ることができる。また、システ
ムクロックが、リング発振回路の周波数より高い場合に
は、制御信号ＣＯＮＴを「Ｌ」レベルとして、リング発
振回路を動作状態にしてその発振出力を昇圧源に使用す
ることが可能であり。マイコンの用途に応じて、より低
消費電力の選択が可能となる。
【図１】本発明のマイクロコンピュータの一部のブロッ
ク図である。
ク図である。
【図２】従来のマイクロコンピュータの一部ブロック図
である。
である。
１ 外部端子 ２ Ｐ−ＭＯＳ ３ Ｎ−ＭＯＳ ４ データバス ５ 出力回路 ６ 昇圧回路 ７、９ リング発振回路 １０ ＮＯＲゲート １１、１５ インバータ １２、１３，１４ 外部端子 １６ 振動子 １７ 発振回路 １８ ＯＲゲート １９ ＡＮＤゲート ２０ 切換回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 3/356 Ｈ０３Ｋ 3/356 ５Ｊ０９１ 3/3562 19/094 Ｂ 19/0948 Ｆターム(参考） 5B011 DB05 LL11 LL13 5B062 AA05 HH01 HH06 5B079 BA02 BB04 BC01 DD02 5J034 AB03 CB01 DB00 5J056 AA00 BB17 CC16 CC29 DD00 DD13 DD28 FF07 5J091 AA01 CA36 FA18 HA10 HA17 HA25 HA39 KA04 KA24 KA32 KA33
Claims (2)
- 【請求項１】 システムクロックを発生する発振回路
と、外部から高電圧が印加される出力端子と、該出力端
子に接続された高耐圧ＭＯＳトランジスタと、該ＭＯＳ
トランジスタと所定電源の間に接続された出力ＭＯＳト
ランジスタと、リング発振回路と、該リング発振回路の
出力を使用して電源電圧より高い電圧を発生し前記高耐
圧ＭＯＳトランジスタのゲートに印加する昇圧回路とを
備えたマイクロコンピュータにおいて、前記発振回路の
出力と前記リング発振回路の出力を外部端子に印加され
る信号によって選択し、前記昇圧回路に印加する切換回
路を備え、前記発振回路の発振周波数が前記リング発振
回路の発振周波数より低い場合には、前記発振回路の出
力を選択出力することを特徴とするマイクロコンピュー
タ。 - 【請求項２】 前記出力ＭＯＳトランジスタは、Ｐチャ
ネルＭＯＳトランジスタで構成され、前記高耐圧ＭＯＳ
トランジスタは、ＮチャネルＭＯＳトランジスタで構成
されることを特徴とする請求項１記載のマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11100282A JP2000293260A (ja) | 1999-04-07 | 1999-04-07 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11100282A JP2000293260A (ja) | 1999-04-07 | 1999-04-07 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293260A true JP2000293260A (ja) | 2000-10-20 |
Family
ID=14269851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11100282A Pending JP2000293260A (ja) | 1999-04-07 | 1999-04-07 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000293260A (ja) |
-
1999
- 1999-04-07 JP JP11100282A patent/JP2000293260A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
| US5805027A (en) | Low current crystal oscillator with fast start-up time | |
| JPH0618249B2 (ja) | 半導体集積回路 | |
| JP2005079828A (ja) | 降圧電圧出力回路 | |
| JP4727261B2 (ja) | 分周回路、電源回路及び表示装置 | |
| US6903616B2 (en) | Startup circuit and method for starting an oscillator after power-off | |
| JP2000013143A (ja) | 発振回路 | |
| JP2000293260A (ja) | マイクロコンピュータ | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| US5798915A (en) | Progressive start-up charge pump and method therefor | |
| US6249151B1 (en) | Inverter for outputting high voltage | |
| JP2000293257A (ja) | マイクロコンピュータ | |
| US6011426A (en) | Substrate voltage generation circuit for semiconductor device | |
| US20240333214A1 (en) | Oscillation circuit and semiconductor integrated circuit | |
| JP2003188711A (ja) | バイアス回路及び電源装置 | |
| JP3764176B2 (ja) | 半導体装置 | |
| KR19990024891A (ko) | 파워 업 회로 | |
| JPS59110209A (ja) | 相補形ｍｏｓ半導体集積回路 | |
| JP3080819B2 (ja) | 半導体集積回路装置 | |
| JP3964652B2 (ja) | 水晶発振装置 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPH05204504A (ja) | 水晶発振回路 | |
| KR20010062082A (ko) | 전력 소비가 적고 단시간에 안정하게 되는 발진기 | |
| JPH11284437A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |