JP2000293804A - 磁気ディスクメモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成で最適な読み出し信号振幅が得ら
れるようにしたリードアンプを備えた磁気ディスクメモ
リ装置を提供する。 【解決手段】 磁気ディスクに接地電位を与え、接地電
位を中心にして正電位と負電位とで動作し、上記磁気ズ
ィスクの記録面から記録情報を読み出すＧＭＲヘッドの
読み出し信号を増幅するリードアンプとその利得制御回
路を備え、上記リードアンプとその利得制御回路は、上
記接地電位を中心電圧としてＧＭＲヘッドの両端に所定
のバイアス電圧を供給し、上記ＧＭＲヘッドの両端側か
ら読み出された信号を第１と第２増幅トランジスタのベ
ースに供給し、両増幅トランジスタのエミッタ間に上記
ＧＭＲヘッドの両端に供給される上記バイアス電圧を保
持し、かつ信号電流成分を流すキャパシタを設け、上記
第１と第２増幅トランジスタのエミッタ側に利得設定の
デジタル信号を受けて電流信号に変換するアナログ／デ
ジタル変換回路により形成された電流信号により制御さ
れる電流源を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、磁気ディスクメ
モリ装置に関するものであり、特に読み出しヘッドとし
てＧＭＲ（giant magnetoresistive）素子を用いものに
利用して有効な技術に関するものである。

【０００２】

【従来の技術】ＧＭＲヘッドは、既存のＭＲヘッドに比
べて読み出し信号が数倍高く、面記録密度を上げやすい
のでハードディクスメモリ装置の小型化と大記憶容量化
を促進している。このようなハードディスクメモリ装置
に関しては、日経ＢＰ社１９９９年１月４日付「日経エ
レクトロニクス」頁３９〜頁４６がある。

【０００３】

【発明が解決しようとする課題】上記のようなＧＭＲヘ
ッドを用いた場合、通常のＭＲヘッドを用いた場合のよ
うにリードアンプとして初段アンプと後段アンプからな
る２段増幅を行う必要がなく、１段のリードアンプのみ
で十分な出力信号を得ることができると考えられる。し
かしながら、ＧＭＲの製造バラツキに起因する読み出し
信号振幅のバラツキも必然的に大きくなる。そこで、本
願発明者等においてはリードアンプの出力信号振幅を最
適に調整できるような機能を付加することを考えた。

【０００４】この発明の目的は、簡単な構成で最適な読
み出し信号振幅が得られるようにしたリードアンプを備
えた磁気ディスクメモリ装置を提供することにある。こ
の発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、磁気ディスクに接地電位を
与え、接地電位を中心にして正電位と負電位とで動作
し、上記磁気ディスクの記録面から記録情報を読み出す
ＧＭＲヘッドの読み出し信号を増幅するリードアンプと
その利得制御回路を備え、上記リードアンプとその利得
制御回路は、上記接地電位を中心電圧としてＧＭＲヘッ
ドの両端に所定のバイアス電圧を供給し、上記ＧＭＲヘ
ッドの両端側から読み出された信号を第１と第２増幅ト
ランジスタのベースに供給し、両増幅トランジスタのエ
ミッタ間に上記ＧＭＲヘッドの両端に供給される上記バ
イアス電圧を保持し、かつ信号電流成分を流すキャパシ
タを設け、上記第１と第２増幅トランジスタのエミッタ
側に電流源を設け、利得設定のデジタル信号をアナログ
／デジタル変換回路によりアナログ電流に変換した電流
信号により上記電流源を制御する。

【０００６】

【発明の実施の形態】図１には、この発明に係る磁気デ
ィスクメモリ装置に設けられるＧＭＲヘッドの読み出し
系の一実施例の回路図が示されている。読み出し用のＧ
ＭＲヘッド（巨大磁気抵抗効果ヘッド、以下同じ）ＲＭ
Ｒには、ディスク円板との放電を防ぐために、それに回
路の接地電位ＧＮＤを与え、かつ、読み出し動作に必要
なバイアス電流を流すようにするために次のようなバイ
アス回路が設けられる。

【０００７】磁気記憶媒体としての磁気ディスク円板
（ハードディスク）は、後述するように駆動機構として
のモータにより回転駆動される。このモータによる回転
軸を介して磁気ディスク円板の表面磁性体には回路の接
地電位ＧＮＤが与えられる。このように接地電位ＧＮＤ
を与えるのは、回転する磁気ディスク円板に溜まる不所
望な電荷を抜くために好都合である。

【０００８】上記ＧＭＲヘッドＲＭＲの両端には、上記
ＧＭＲヘッドＲＭＲの抵抗値に比べて十分高い抵抗値に
された２つの抵抗Ｒｇの一端にそれぞれ接続される。か
かる抵抗Ｒｇの他端は、共通接続されるとともにフィー
ドバックアンプＧｍの作用によって回路の接地電位ＧＮ
Ｄ（０Ｖ）が与えられる。これにより、上記ＧＭＲヘッ
ドＲＭＲの両端の電圧は、その中心部が上記接地電位Ｇ
ＮＤとなり、その両端部が接地電位ＧＮＤを中心にした
正電圧と負電圧とにされる。

【０００９】上記正電圧に対応されたＧＭＲヘッドＲＭ
Ｒの一端側（ＭＲＸ）と正の電圧にされた電源電圧ＶＣ
Ｃとの間にバイアス電流を流す電流源Ｉ２が設けられ
る。同様に、負電圧に対応されたＧＭＲヘッドＲＭＲの
他端側（ＭＲＹ）と負の電圧にされた電源電圧ＶＥＥと
の間に上記と同じ電流値にされたバイアス電流を流す電
流源Ｉ１が設けられる。これらの電流源回路は、基準と
なるバイアス電流を受ける電流ミラー回路で構成するこ
とができる。電流ミラー回路は、ＭＯＳＦＥＴを用いて
構成することができる。

【００１０】上記ＧＭＲヘッドＲＭＲに対して接地電位
に対応したバイアス電圧を供給するために、フィードバ
ックアンプＧｍが設けられる。このフィードバックアン
プＧｍの一方の入力に回路の接地電位が与えられ、他方
の入力は上記抵抗Ｒｇの相互接続点に接続される。そし
て、フィードバックアンプＧｍの出力電流が上記定電流
源Ｉ２の制御に用いられる。

【００１１】上記のようにフィードバックアンプＧｍの
出力信号を電源電圧ＶＣＣ側の電流源Ｉ２の制御に用い
た場合、上記電流源Ｉ１が上記ＭＲヘッドに流れるバイ
アス電流を決めるようにされる。つまり、電流源Ｉ１に
対応した電流がＧＭＲヘッドＲＭＲに流れ、かかるバイ
アス電流のもとにＧＭＲヘッドＲＭＲの中点が上記回路
の接地電位ＧＮＤと一致するように、フィードバックア
ンプＧｍがフィードバック制御信号を形成して電流源Ｉ
２の電流値を設定する。つまり、電源源Ｉ２から上記Ｇ
ＭＲヘッドＲＭＲに流れる電流は、上記電流源Ｉ１とＩ
２を構成する電流ミラーＭＯＳＦＥＴの相対バラツキ等
を上記フィードバックアンプＧｍが検出して、それを補
正するような電流制御動作を電流源Ｉ２に加えるもので
ある。これにより、ＧＭＲヘッドＲＭＲは、その中心部
が接地電位に正しくバイアスされ、かつ、所望のバイア
ス電流が流れるようにされる。

【００１２】上記磁気ディスクの高記憶密度に対応して
高周波数までの信号読み出しを行うようにするために電
圧信号として取り出す方が有利である。なぜなら、上記
ＧＭＲヘッドＲＭＲから磁気抵抗変化に対応した電流信
号を取り出すようにした場合、前記のようにＧＭＲヘッ
ドＲＭＲとリードアンプとを接続するワイヤーのインダ
クタンス成分が直接作用して高周波信号の取り出しを制
限してしまうからである。上記のようにＧＭＲヘッドＲ
ＭＲの両端から磁気ディスク円板の磁気記憶情報に対応
した電圧信号として取り出すようにするために前記のバ
イアス回路が用いられる。

【００１３】上記ＧＭＲヘッドＲＭＲの一端に得られる
読み出し信号ＭＲＸは、ｎｐｎ型の増幅トランジスタＱ
１のベースに供給される。上記ＭＲヘッドの他端に得ら
れる読み出し信号ＭＲＹは、同様にｎｐｎ型の増幅トラ
ンジスタＱ２のベースに供給される。そして、これらの
増幅トランジスタＱ１とＱ２のエミッタ間には、キャパ
シタＣ１が設けられる。このキャパシタＣ１は、上記Ｇ
ＭＲヘッドＲＭＲの両端に印加される直流バイアス電圧
を保持し、かつ信号電流を流すようにして、交流的には
上記増幅トランジスタＱ１とＱ２のエミッタを共通化し
て差動増幅動作を行われる。

【００１４】上記電流源Ｉ１で形成された一定のバイア
ス電流が流れることによってＧＭＲヘッドＲＭＲの両端
に発生する電圧ＭＲＸとＭＲＹは、上記ＧＭＲヘッドに
おける電圧降下分だけ直流レベルが異なる。すると、増
幅トランジスタＱ１とＱ２を差動増幅回路のようにエミ
ッタ結合させると、無信号の定常状態で出力端子ＲＤＸ
・ＲＤＹ間にオフセット電圧を発生させてしまう。この
事を防ぐために、ハイパスフィルタとしてのキャパシタ
Ｃ１を設けて交流的にエミッタ結合させている。ちなみ
に、このキャパシタＣ１があまり小さい容量値である
と、そのインピーダンスが大きくみえて、低域のカツト
オフ周波数が高くなってしまう（帯域の幅ＧＢ積が小さ
くなる）。上記キャパシタＣ１の容量値としては、特に
制限されないが、３３００ｐＦ〜１μＦのように大きく
することが必要とされる。このため、上記キャパシタＣ
１は、特に制限されないが、リード／ライト集積回路の
外付素子により構成される。

【００１５】上記増幅トランジスタＱ１とＱ２のコレク
タは、ベースに所定のバイアス電圧Ｖａが印加されたｎ
ｐｎ型トランジスタＱ３とＱ４とがそれぞれ直列に接続
され、かかるトランジスタＱ３とＱ４を介して負荷抵抗
Ｒ１とＲ２の一端にそれぞれ接続される。上記負荷抵抗
Ｒ１とＲ２の他端は、電源電圧ＶＣＣが供給される。上
記負荷抵抗Ｒ１とＲ２で形成された増幅出力信号は、ｎ
ｐｎ型のエミッタフォロワ出力トランジスタＱ５とＱ６
により電流増幅されて前記出力信号ＲＤＹ及びＲＤＸか
ら出力される。上記出力トランジスタＱ５とＱ６のエミ
ッタには、電流源Ｉ３とＩ４が負荷回路として設けられ
る。このようにＧＭＲヘッドの読み出し信号を１段の増
幅回路により増幅することにより回路の簡素化を図るこ
とができる。

【００１６】上記増幅トランジスタＱ１とＱ２のエミッ
タと電源電圧ＶＥＥとの間には、増幅トランジスタＱ１
とＱ２のバイアス電流を形成するＮチャンネル型の電流
源ＭＯＳＦＥＴＭ２とＭ１が設けられる。これらのＭＯ
ＳＦＥＴＭ１とＭ２は、利得制御回路を構成するダイオ
ード接続のＮチャンネル型ＭＯＳＦＥＴＭ１と電流ミラ
ー形態に接続される。

【００１７】上記リードアンプの利得制御回路は、レジ
スタに記憶された利得設定用のデジタル信号をデジタル
／アナログ変換回路（ＤＡコンバータ）によりアナログ
電流ＩＤＡＣに変換して上記ＭＯＳＦＥＴＭ３に流すよ
うにする。これにより、ＭＯＳＦＥＴＭ３と電流ミラー
形態にされた上記電流源ＭＯＳＦＥＴＭ１とＭ２に流れ
る電流は、上記制御電流としてのアナログ電流ＩＤＡＣ
に対応した電流にされる。上記レジスタ及びＤＡコンバ
ータはＭＯＳＦＥＴで構成されたデジタル回路で簡単に
構成できるから、上記電流制御回路もＭＯＳＦＥＴで構
成することにより回路の整合性がよく、半導体基板上で
の回路規模の専有面積を小さくできる。

【００１８】周知のように増幅トランジスタＱ１とＱ２
の利得は、それに流れるバイアス電流に対応して変化さ
せることができる。すなわち、バイアス電流を大きくす
るとそれに対応して利得が増大する。この実施例では、
複数ビットからなるデジタル信号により利得制御用のア
ナログ電流信号を形成するものであるので、例えば図示
のように３ビットのデジタル信号を用いた場合でも８通
りもの利得設定が可能となり、ＧＭＲヘッドのバラツキ
を補償した最適な信号レベルの読み出し信号を得るよう
にすることができる。

【００１９】上記レジスタを用いた場合には、システム
に搭載した状態で次に説明する信号処理ＬＳＩ又はコン
トローラ等からの指示により、ソフトウェア的にリード
アンプの利得を最適に設定することができる。これによ
り使い勝手を良くすることができる。

【００２０】図２には、この発明が適用される磁気ディ
スクメモリ装置の一実施例の概略ブロック図が示されて
いる。磁気ディスクメモリ装置は、磁気記録面を持つ複
数のディクスと、それを回転駆動する駆動装置としての
モータ、上記ディスク面への記録及び再生を行うヘッド
と、そのヘッドとの間でリード／ライト信号を授受する
リード／ライト（Ｒ／Ｗ）ＬＳＩ（集積回路）及びＲ／
ＷＬＳＩとの間での信号の授受を行う信号処理処理ＬＳ
Ｉ及びコントローラから構成される。上記モータの回転
軸には接地電位が与えられ、これによって磁気記録面に
も回路の接地電位が与えられる。

【００２１】上記Ｒ／ＷＬＳＩには、複数のヘッドに対
応した複数個のリードアンプや利得制御回路及び書き込
み用のドライバ回路等が搭載される。上記リードアンプ
は、ＧＭＲヘッドの製造バラツキを補償するように利得
調整されたほぼ一定の読み出し信号が形成されて、信号
処理ＬＳＩのＡＧＣ（自動利得制御）回路に伝えられ
る。このＡＧＣ回路は、可変利得増幅回路ＶＧＡ、ＡＧ
Ｃ検波回路ＡＧＣＤＥＴからなり、ＧＭＲヘッドと磁気
記録面との相対的な移動によって刻々変化する読み出し
信号を振幅を検出して一定の信号振幅になるように自動
利得制御を行い、アクティブフィルタＡＦを通してサー
ボ回路に供給される。

【００２２】前記Ｒ／ＷＬＳＩのリードアンプの利得制
御は、いわば静的な利得設定を行うものであるのに対し
て、上記信号処理ＬＳＩに設けられるＡＧＣ回路は、い
わば動的な利得制御を行って実際に読み出される振幅を
ほぼ一定にする。上記アクティブフィルタＡＦは、その
カットオフ周波数が上記ＶＣＯに含まれるＰＬＬ回路を
利用して形成されたものが用いられ、読み出し信号のデ
ータ転送速度に対応した信号成分以下の信号をパスさせ
る。

【００２３】上記ＡＤＣは、クロックパルスにより動作
するチョッパ型のコンパレータを含んでおり、上記ＶＣ
Ｏで形成されたクロックパルスによりアナログ／デジタ
ル変換動作を行う。サーボ回路は、上記アクティブフィ
ルタ回路ＡＦを通した読み出し信号を入力として、ヘッ
ドが搭載されたアームの位置制御信号を形成する。ＷＰ
Ｃは、デジタル回路で生成された書き込みデータを受け
て書き込みパルスを形成し、上記Ｒ／ＷＬＳＩに供給す
る。Ｒ／ＷＬＳＩに含まれる書き込みドライバは、上記
書き込みパルスを受けて磁気ヘッドに駆動して書き込み
動作を行う。

【００２４】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 磁気ディスクに接地電位を与え、接地電位を中
心にして正電位と負電位とで動作し、上記磁気ディスク
の記録面から記録情報を読み出すＭＲヘッドの読み出し
信号を増幅するリードアンプとその利得制御回路を備
え、上記リードアンプとその利得制御回路は、上記接地
電位を中心電圧としてＭＲヘッドの両端に所定のバイア
ス電圧を供給し、上記ＭＲヘッドの両端側から読み出さ
れた信号を第１と第２増幅トランジスタのベースに供給
し、両増幅トランジスタのエミッタ間に上記ＭＲヘッド
の両端に供給される上記バイアス電圧を保持し、かつ信
号電流成分を流すキャパシタを設け、上記第１と第２増
幅トランジスタのエミッタ側に電流源を設け、利得設定
のデジタル信号をアナログ／デジタル変換回路によりア
ナログ電流に変換した電流信号により上記電流源を制御
することにより、ＭＲヘッドのバラツキを補償した最適
な信号レベルの読み出し信号を得るようすることができ
るという効果が得られる。

【００２５】（２） 上記ＭＲヘッドを読み出し信号が
大きいなＧＭＲとし、上記第１と第２トランジスタをＮ
ＰＮ型のバイポーラ型トランジスタすることにより、リ
ードアンプを１段で構成でき、その利得制御のための上
記バイアス電流源と上記電流設定回路とをＭＯＳＦＥＴ
より構成して利得制御回路のＤＡコンバータを含めて高
密度に回路が構成できるからリード／ライトＬＳＩの簡
素化が可能になるという効果が得られる。

【００２６】（３） 上記デジタル信号をレジスタに記
憶された利得設定情報とすることにより、システムに搭
載した状態で最適な利得設定が可能となり、使い勝手を
良くすることができるという効果が得られる。

【００２７】（４） 上記バイアス回路として、ＧＭＲ
ヘッドの両端に直列接続され、ＧＭＲヘッドよりも十分
に大きな抵抗値にされ、かつその相互接続点に上記第１
電位が与えられた第１と第２の抵抗素子と、上記第１と
第２の抵抗素子及びＧＭＲヘッドの一端側に設けられて
バイアス電流を供給する第１定電流源と、上記第１と第
２の抵抗素子及びＭＲヘッドの他端側に設けられて上記
バイアス電流に対応したバイアス電流を流す第２定電流
源とを用いることにより、ＧＭＲヘッドＲＭＲに対して
その中心部を接地電位バイアスすることができ、上記Ｇ
ＭＲヘッドはその中心部が上記接地電位に対応し、その
両端の直流電圧が微小電圧となり、上記磁気ズィスクと
の間での放電現象を防ぐことができるという効果が得ら
れる。

【００２８】（５） 上記バイアス回路は、上記第２の
定電流源により上記ＧＭＲヘッドに流すバイアス電流を
設定し、上記第１と第２の抵抗素子の相互接続点が第１
入力端子に供給され、第２入力端子に上記第１電位が与
えられ、その出力信号に基づいて第１電流源に流れる電
流を制御して上記第１と第２抵抗素子の相互接続点の電
位と上記第１電位とを等しくさせるフィードバックアン
プ設けることにより、ＧＭＲヘッドＲＭＲに対してその
中心部を接地電位バイアスすることができ、上記ＧＭＲ
ヘッドはその中心部が上記接地電位に対応し、しかも所
望のバイアス電流に正しく設定することができるという
効果が得られる。

【００２９】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、増幅
トランジスタＱ１やＱ２等は、ＭＯＳＦＥＴに置き換え
ることができる。電流ミラー回路を構成するＭＯＳＦＥ
ＴＭ３には、定常的に一定電流を流し、それに前記ＤＡ
コンバータで形成された電流を加算するものであっても
よい。このような構成を採ることにより、上記一定電流
でＧＭＲヘッドの最小利得に設定しておき、補正分を上
記ＤＡコンバータで形成することができ、より高い精度
でのバラツキ補償が可能なる。

【００３０】読み出しヘッドは、ＧＭＲヘッドの他に通
常のＭＲヘッドであってもよい。ＭＲヘッドでも製造バ
ラツキにより読み出し信号振幅に比較的大きなバラツキ
が存在する場合には、この発明を適用することによりＭ
Ｒヘッドのバラツキを補償した一定の信号振幅の読み出
し信号を得ることができる。リードアンプの利得設定信
号は、外部端子から供給された信号のハイレベルとロウ
レベル信号を供給することにより行うようにするもので
あってもよい。この場合には、外部にフリップフロップ
回路等の記憶回路を設けてもよいし、配線接続によりハ
イレベル又はロウレベルからなる複数ビットのデジタル
信号を入力するようにするものであってもよい。この発
明は、磁気ディスクメモリ装置として広く利用できる。

【００３１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、磁気ディスクに接地電位を
与え、接地電位を中心にして正電位と負電位とで動作
し、上記磁気ディスクの記録面から記録情報を読み出す
ＧＭＲヘッドの読み出し信号を増幅するリードアンプと
その利得制御回路を備え、上記リードアンプとその利得
制御回路は、上記接地電位を中心電圧としてＧＭＲヘッ
ドの両端に所定のバイアス電圧を供給し、上記ＧＭＲヘ
ッドの両端側から読み出された信号を第１と第２増幅ト
ランジスタのベースに供給し、両増幅トランジスタのエ
ミッタ間に上記ＭＲヘッドの両端に供給される上記バイ
アス電圧を保持し、かつ信号電流成分を流すキャパシタ
を設け、上記第１と第２増幅トランジスタのエミッタ側
に電流源を設け、利得設定のデジタル信号をアナログ／
デジタル変換回路によりアナログ電流に変換した電流信
号により上記電流源を制御することにより、ＧＭＲヘッ
ドのバラツキを補償した最適な信号レベルの読み出し信
号を得るようすることができる。

【図面の簡単な説明】

【図１】この発明に係る磁気ディスクメモリ装置に設け
られるＧＭＲヘッドの読み出し系の一実施例を示す回路
図である。

【図２】この発明が適用される磁気ディスクメモリ装置
の一実施例を示す概略ブロック図である。

【符号の説明】

Ｑ１〜Ｑ６…トランジスタ、Ｍ１〜Ｍ３…ＭＯＳＦＥ
Ｔ、Ｇｍ…フィードバックアンプ、Ｃ１…キャパシタ、
Ｉ１，Ｉ２…電流源、Ｒｇ，Ｒ１，Ｒ２…抵抗、ＡＤＣ
…アナログ／デジタル変換回路、ＡＧＣ…自動利得制御
回路、ＡＦＣＤＥＣ…ＡＧＣ検波回路、ＶＧＡ…可変増
幅回路、ＡＦ…アクティブフィルタ回路、ＶＣＯ…発振
回路、ＷＰＣ…書き込みパルス発生回路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 回路の第１電位が与えられた円盤状の磁
   気記憶媒体と、 上記磁気記憶媒体の記録情報を読み出すＭＲヘッドと、 上記回路の第１電位を中心にして正電位にされた第２電
   圧と、負電位にされた第３電圧とを受けて動作し、上記
   ＭＲヘッドから出力された読み出し信号を増幅するリー
   ドアンプと、 上記リードアンプの利得制御を行う利得制御回路とを備
   え、 上記リードアンプは、 上記第１電位を中心電圧としてＭＲヘッドの両端に所定
   のバイアス電圧を供給するバイアス回路と、 上記ＭＲヘッドの両端側から読み出された信号がそれぞ
   れべースに供給された第１と第２増幅トランジスタと、
   上記第１と第２増幅トランジスタのエミッタ間に設けら
   れ、上記ＭＲヘッドの両端に供給される上記バイアス電
   圧を保持し、かつ信号電流成分を流すキャパシタと、 上記第１と第２増幅トランジスタのエミッタ側に設けら
   れたバイアス電流源とを含み、 上記利得制御回路は、 利得設定を行うデジタル信号を受けて電流信号に変換す
   るアナログ／デジタル変換回路と、 上記アナログ／デジタル変換された電流信号を受けて、
   上記リードアンプのバイアス電流源の電流を設定する電
   流設定回路とからなることを特徴とする磁気ディスクメ
   モリ装置。
2. 【請求項２】 請求項１において、 上記ＭＲヘッドは読み出し信号が大きいなＧＭＲからな
   り、 上記第１と第２トランジスタはＮＰＮ型のバイポーラ型
   トランジスタであり、 上記バイアス電流源と上記電流設定回路とは、ＭＯＳＦ
   ＥＴにより構成された電流ミラー回路からなることを特
   徴とする磁気ディスクメモリ装置。
3. 【請求項３】 請求項２において、 上記デジタル信号は、レジスタに記憶された利得設定情
   報であることを特徴とする磁気ディスクメモリ装置。
4. 【請求項４】 請求項２又は請求項３において、 上記バイアス回路は、ＧＭＲヘッドの両端に直列接続さ
   れ、ＧＭＲヘッドよりも十分に大きな抵抗値にされ、か
   つその相互接続点に上記第１電位が与えられた第１と第
   ２の抵抗素子と、上記第１と第２の抵抗素子及びＧＭＲ
   ヘッドの一端側に設けられてバイアス電流を供給する第
   １定電流源と、上記第１と第２の抵抗素子及びＭＲヘッ
   ドの他端側に設けられて上記バイアス電流に対応したバ
   イアス電流を流す第２定電流源からなることを特徴とす
   る磁気ディスクメモリ装置。
5. 【請求項５】 請求項４において、 上記バイアス回路は、上記第２の定電流源により上記Ｇ
   ＭＲヘッドに流すバイアス電流を設定し、上記第１と第
   ２の抵抗素子の相互接続点が第１入力端子に供給され、
   第２入力端子に上記第１電位が与えられ、その出力信号
   に基づいて第１電流源に流れる電流を制御して上記第１
   と第２抵抗素子の相互接続点の電位と上記第１電位とを
   等しくさせるフィードバックアンプを含むことを特徴と
   する磁気ディスクメモリ装置。