JP2000294601A - 半導体装置の実装体及び半導体装置の実装方法 - Google Patents
半導体装置の実装体及び半導体装置の実装方法Info
- Publication number
- JP2000294601A JP2000294601A JP11102296A JP10229699A JP2000294601A JP 2000294601 A JP2000294601 A JP 2000294601A JP 11102296 A JP11102296 A JP 11102296A JP 10229699 A JP10229699 A JP 10229699A JP 2000294601 A JP2000294601 A JP 2000294601A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- filler
- circuit board
- resin composition
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
- H10W72/325—Die-attach connectors having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 クロストークノイズの十分な低減を図ること
が可能な構成とされた半導体装置の実装体と、半導体装
置の実装方法とを提供する。 【解決手段】 本発明にかかる半導体装置の実装体は、
半導体装置１１及び回路基板１４間の間隙を封止してな
る樹脂組成物３に含有されたフィラー２が樹脂１よりも
小さな比誘電率を有しており、かつ、半導体装置１１及
び回路基板１４間の間隙を封止した樹脂組成物３中の回
路基板１４側に位置していることを特徴とする。本発明
にかかる半導体装置の実装方法は、半導体装置１１を回
路基板１４上に実装する工程と、樹脂１及び樹脂１より
も比誘電率の小さいフィラー２を含有して未硬化状態に
ある樹脂組成物３を半導体装置１１及び回路基板１４間
の間隙に充填する工程と、フィラー２が樹脂組成物３中
の回路基板１４側に位置する状態としたうえで樹脂組成
物３を硬化させる工程とを含んでいる。
が可能な構成とされた半導体装置の実装体と、半導体装
置の実装方法とを提供する。 【解決手段】 本発明にかかる半導体装置の実装体は、
半導体装置１１及び回路基板１４間の間隙を封止してな
る樹脂組成物３に含有されたフィラー２が樹脂１よりも
小さな比誘電率を有しており、かつ、半導体装置１１及
び回路基板１４間の間隙を封止した樹脂組成物３中の回
路基板１４側に位置していることを特徴とする。本発明
にかかる半導体装置の実装方法は、半導体装置１１を回
路基板１４上に実装する工程と、樹脂１及び樹脂１より
も比誘電率の小さいフィラー２を含有して未硬化状態に
ある樹脂組成物３を半導体装置１１及び回路基板１４間
の間隙に充填する工程と、フィラー２が樹脂組成物３中
の回路基板１４側に位置する状態としたうえで樹脂組成
物３を硬化させる工程とを含んでいる。
Description
【０００１】
【発明の属する技術分野】本発明は、主として高周波で
動作する半導体装置の実装体と、この半導体装置の実装
方法とに関する。
動作する半導体装置の実装体と、この半導体装置の実装
方法とに関する。
【０００２】
【従来の技術】コンピュータの高速化に伴っては半導体
装置の高速動作が必要であり、半導体装置の実装体、い
わゆる半導体パッケージでは信号を高速伝送する必要が
あるため、近年においては、半導体パッケージの信号配
線を伝送線路として設計することが行われている。そし
て、このような設計では、セラミックや樹脂のような誘
電体材料を用いて作製された回路基板の信号配線が等価
的に特性インピーダンスを有する伝送線路として表され
ることになり、伝送線路ではインピーダンスのミスマッ
チが存在する地点で信号の反射が生じ、反射ノイズが発
生するため、信号配線の特性インピーダンスを制御する
必要があることになる。なお、信号配線の特性インピー
ダンスは構造的な寸法で決定されることになり、単純に
いえば、信号配線の幅や厚み、層間絶縁厚み、絶縁層の
誘電率などに依存している。
装置の高速動作が必要であり、半導体装置の実装体、い
わゆる半導体パッケージでは信号を高速伝送する必要が
あるため、近年においては、半導体パッケージの信号配
線を伝送線路として設計することが行われている。そし
て、このような設計では、セラミックや樹脂のような誘
電体材料を用いて作製された回路基板の信号配線が等価
的に特性インピーダンスを有する伝送線路として表され
ることになり、伝送線路ではインピーダンスのミスマッ
チが存在する地点で信号の反射が生じ、反射ノイズが発
生するため、信号配線の特性インピーダンスを制御する
必要があることになる。なお、信号配線の特性インピー
ダンスは構造的な寸法で決定されることになり、単純に
いえば、信号配線の幅や厚み、層間絶縁厚み、絶縁層の
誘電率などに依存している。
【０００３】しかしながら、半導体パッケージにおける
信号配線の数は入出力端子の増加によって飛躍的に増加
しており、信号配線を高密度配置する必要がある都合上
からおのずと信号配線の間隔を狭めなければならないの
が実情であり、現実的には、配線の間隔を狭めながら特
性インピーダンスを制御することが必要となる。そこ
で、特開平９−２４６４２５号公報で開示された構成、
つまり、回路基板上に形成されて隣接しあう信号配線間
に溝を設けた構成が採用される。すなわち、この構成に
おいては、図４で示すように、回路基板２１の所定位置
ごとに設けた台座２２間を溝２３とし、各台座２２上に
信号配線であるインナーリード２４を形成したものであ
り、比誘電率の小さい空気がインナーリード２４同士の
間に存在しているため、インナーリード２４の特性イン
ピーダンスを５０Ωに保ったままで配線間隔を狭めるこ
とが可能となっている。
信号配線の数は入出力端子の増加によって飛躍的に増加
しており、信号配線を高密度配置する必要がある都合上
からおのずと信号配線の間隔を狭めなければならないの
が実情であり、現実的には、配線の間隔を狭めながら特
性インピーダンスを制御することが必要となる。そこ
で、特開平９−２４６４２５号公報で開示された構成、
つまり、回路基板上に形成されて隣接しあう信号配線間
に溝を設けた構成が採用される。すなわち、この構成に
おいては、図４で示すように、回路基板２１の所定位置
ごとに設けた台座２２間を溝２３とし、各台座２２上に
信号配線であるインナーリード２４を形成したものであ
り、比誘電率の小さい空気がインナーリード２４同士の
間に存在しているため、インナーリード２４の特性イン
ピーダンスを５０Ωに保ったままで配線間隔を狭めるこ
とが可能となっている。
【０００４】
【発明が解決しようとする課題】ところで、半導体装置
の実装体である半導体パッケージの小型化と接続端子数
の増加とに伴っては接続端子同士の間隔が狭くなること
が避けられないため、最近では、半導体装置を回路基板
の入出力端子へと直接的に実装することによって実装面
積を小さくし、その効率化を図ることが考えられてい
る。そして、半導体装置をフェイスダウンで回路基板上
に実装した半導体装置の実装体であるとすれば、半導体
装置と回路基板との電気的接続が一括的に実行可能とな
り、実装面積を小さくし得ることとなるが、このような
構成を採用する場合には、半導体装置の電極パッドピッ
チを回路基板の接続端子ピッチと同様に微細化しておく
必要があることになる。
の実装体である半導体パッケージの小型化と接続端子数
の増加とに伴っては接続端子同士の間隔が狭くなること
が避けられないため、最近では、半導体装置を回路基板
の入出力端子へと直接的に実装することによって実装面
積を小さくし、その効率化を図ることが考えられてい
る。そして、半導体装置をフェイスダウンで回路基板上
に実装した半導体装置の実装体であるとすれば、半導体
装置と回路基板との電気的接続が一括的に実行可能とな
り、実装面積を小さくし得ることとなるが、このような
構成を採用する場合には、半導体装置の電極パッドピッ
チを回路基板の接続端子ピッチと同様に微細化しておく
必要があることになる。
【０００５】すなわち、従来の形態にかかる半導体パッ
ケージでは図５のような構成が採用されており、このよ
うな構成を実現する際の実装方法としては、半導体装置
１１のパッドといわれる端子電極１２上にワイヤボンデ
ィング法またはめっき法による突起電極１３を形成して
おいたうえ、突起電極１３と回路基板１４の信号配線で
ある接続端子１５とを導電性接着剤（図示省略）でもっ
て互いに接続することによって半導体装置１１を回路基
板１４上に実装することが行われる。そして、この際、
具体的には、突起電極１１の接続面上に導電性接着剤を
転写しておき、突起電極１１と接続端子１５とを位置合
わせした後、導電性接着剤を硬化させたうえで突起電極
１１と接続端子１５とを接続することが実行されてい
る。なお、図５では、符号１６が導電性接着剤による接
続部分を示している。
ケージでは図５のような構成が採用されており、このよ
うな構成を実現する際の実装方法としては、半導体装置
１１のパッドといわれる端子電極１２上にワイヤボンデ
ィング法またはめっき法による突起電極１３を形成して
おいたうえ、突起電極１３と回路基板１４の信号配線で
ある接続端子１５とを導電性接着剤（図示省略）でもっ
て互いに接続することによって半導体装置１１を回路基
板１４上に実装することが行われる。そして、この際、
具体的には、突起電極１１の接続面上に導電性接着剤を
転写しておき、突起電極１１と接続端子１５とを位置合
わせした後、導電性接着剤を硬化させたうえで突起電極
１１と接続端子１５とを接続することが実行されてい
る。なお、図５では、符号１６が導電性接着剤による接
続部分を示している。
【０００６】さらに、引き続き、半導体装置１１及び回
路基板１４間の間隙を封止して導電性接着剤による接続
部分１６を補強する必要上、液状の樹脂組成物１７を充
填したうえで硬化させることが実行される。そして、こ
の際における樹脂組成物１７は樹脂１８及びフィラー１
９を含有したものであり、フィラー１９は均一状態とな
って分散している。なお、樹脂組成物１７の有する比誘
電率は、樹脂１８及びフィラー１９の成分比と各々の比
誘電率とに基づいたうえで一意的に決定されることにな
っており、フィラー１９の比誘電率が樹脂１８の比誘電
率よりも大きい場合には、フィラー１９の成分比が上昇
するのに従って樹脂組成物１７の有する比誘電率が大き
くなる。
路基板１４間の間隙を封止して導電性接着剤による接続
部分１６を補強する必要上、液状の樹脂組成物１７を充
填したうえで硬化させることが実行される。そして、こ
の際における樹脂組成物１７は樹脂１８及びフィラー１
９を含有したものであり、フィラー１９は均一状態とな
って分散している。なお、樹脂組成物１７の有する比誘
電率は、樹脂１８及びフィラー１９の成分比と各々の比
誘電率とに基づいたうえで一意的に決定されることにな
っており、フィラー１９の比誘電率が樹脂１８の比誘電
率よりも大きい場合には、フィラー１９の成分比が上昇
するのに従って樹脂組成物１７の有する比誘電率が大き
くなる。
【０００７】しかしながら、従来のような半導体装置の
実装体であり、かつ、実装方法である限りは、回路基板
１４に形成されて隣接しあう接続端子１５同士の間隔が
極めて狭くなっているため、これら接続端子１５同士間
の寄生成分、つまり、配線間容量が大きくなる結果とし
てクロストークノイズが増大するという不都合が生じる
ことになっていた。そして、半導体装置１１及び回路基
板１４間に介装された樹脂組成物１７の比誘電率を調整
することによってクロストークノイズの低減を図ること
も考えられているが、フィラー１９が均一状態で分散し
ている樹脂組成物１７の比誘電率を全体的として調整す
ることを行ってもクロストークノイズの十分な低減を実
現することはできていないのが実状である。
実装体であり、かつ、実装方法である限りは、回路基板
１４に形成されて隣接しあう接続端子１５同士の間隔が
極めて狭くなっているため、これら接続端子１５同士間
の寄生成分、つまり、配線間容量が大きくなる結果とし
てクロストークノイズが増大するという不都合が生じる
ことになっていた。そして、半導体装置１１及び回路基
板１４間に介装された樹脂組成物１７の比誘電率を調整
することによってクロストークノイズの低減を図ること
も考えられているが、フィラー１９が均一状態で分散し
ている樹脂組成物１７の比誘電率を全体的として調整す
ることを行ってもクロストークノイズの十分な低減を実
現することはできていないのが実状である。
【０００８】本発明は、このような不都合に鑑みて創案
されたものであって、クロストークノイズの十分な低減
を図ることが可能な構成とされた半導体装置の実装体
と、半導体装置の実装方法とを提供することを目的とし
ている。
されたものであって、クロストークノイズの十分な低減
を図ることが可能な構成とされた半導体装置の実装体
と、半導体装置の実装方法とを提供することを目的とし
ている。
【０００９】
【課題を解決するための手段】本発明の請求項１にかか
る半導体装置の実装体は、半導体装置をフェースダウン
で回路基板上に実装し、比誘電率の異なる２種の物質を
含有した封止物質でもって半導体装置及び回路基板間の
間隙を封止してなるものであり、半導体装置及び回路基
板間の間隙を封止した封止物質の回路基板側には、比誘
電率のより小さな物質を位置させていることを特徴とす
る。
る半導体装置の実装体は、半導体装置をフェースダウン
で回路基板上に実装し、比誘電率の異なる２種の物質を
含有した封止物質でもって半導体装置及び回路基板間の
間隙を封止してなるものであり、半導体装置及び回路基
板間の間隙を封止した封止物質の回路基板側には、比誘
電率のより小さな物質を位置させていることを特徴とす
る。
【００１０】本発明の請求項２にかかる半導体装置の実
装体は、半導体装置をフェースダウンで回路基板上に実
装し、樹脂及びフィラーを含有した樹脂組成物で半導体
装置及び回路基板間の間隙を封止してなるものであっ
て、樹脂組成物に含有されたフィラーは樹脂よりも小さ
な比誘電率を有しており、半導体装置及び回路基板間の
間隙を封止した樹脂組成物中の回路基板側に位置してい
ることを特徴とする。この構成であれば、樹脂組成物全
体のうちでも回路基板近傍における比誘電率が半導体装
置近傍における比誘電率よりも実質的に小さくなってい
るため、フィラーが均一分散している場合に比べると、
回路基板の実装面からの影響が少なくなる結果としてク
ロストークノイズが低減するという利点が確保される。
装体は、半導体装置をフェースダウンで回路基板上に実
装し、樹脂及びフィラーを含有した樹脂組成物で半導体
装置及び回路基板間の間隙を封止してなるものであっ
て、樹脂組成物に含有されたフィラーは樹脂よりも小さ
な比誘電率を有しており、半導体装置及び回路基板間の
間隙を封止した樹脂組成物中の回路基板側に位置してい
ることを特徴とする。この構成であれば、樹脂組成物全
体のうちでも回路基板近傍における比誘電率が半導体装
置近傍における比誘電率よりも実質的に小さくなってい
るため、フィラーが均一分散している場合に比べると、
回路基板の実装面からの影響が少なくなる結果としてク
ロストークノイズが低減するという利点が確保される。
【００１１】本発明の請求項３にかかる半導体装置の実
装体は請求項２に記載したものであり、樹脂組成物に含
有されたフィラーは樹脂よりも大きな密度を有している
ことを特徴とする。本発明の請求項４にかかる半導体装
置の実装体は請求項２または請求項３に記載したもので
あり、フィラーはテフロンからなることを特徴としてい
る。本発明の請求項５にかかる半導体装置の実装体は請
求項２ないし請求項４のいずれかに記載したものであ
り、フィラーは中空状であることを特徴とする。
装体は請求項２に記載したものであり、樹脂組成物に含
有されたフィラーは樹脂よりも大きな密度を有している
ことを特徴とする。本発明の請求項４にかかる半導体装
置の実装体は請求項２または請求項３に記載したもので
あり、フィラーはテフロンからなることを特徴としてい
る。本発明の請求項５にかかる半導体装置の実装体は請
求項２ないし請求項４のいずれかに記載したものであ
り、フィラーは中空状であることを特徴とする。
【００１２】本発明の請求項６にかかる半導体装置の実
装体は、半導体装置をフェースダウンで回路基板上に実
装し、樹脂及びフィラーを含有した樹脂組成物で半導体
装置及び回路基板間の間隙を封止してなるものであっ
て、樹脂組成物に含有されたフィラーは樹脂よりも大き
な比誘電率を有しており、半導体装置及び回路基板間の
間隙を封止した樹脂組成物中の半導体装置側に位置して
いることを特徴とする。この構成であれば、樹脂組成物
全体のうちでも半導体装置近傍における比誘電率が回路
基板近傍における比誘電率よりも実質的に大きくなって
いるため、フィラーが均一分散している場合に比べる
と、回路基板の実装面からの影響が少なくなる結果とし
てクロストークノイズが低減するという利点が確保され
る。
装体は、半導体装置をフェースダウンで回路基板上に実
装し、樹脂及びフィラーを含有した樹脂組成物で半導体
装置及び回路基板間の間隙を封止してなるものであっ
て、樹脂組成物に含有されたフィラーは樹脂よりも大き
な比誘電率を有しており、半導体装置及び回路基板間の
間隙を封止した樹脂組成物中の半導体装置側に位置して
いることを特徴とする。この構成であれば、樹脂組成物
全体のうちでも半導体装置近傍における比誘電率が回路
基板近傍における比誘電率よりも実質的に大きくなって
いるため、フィラーが均一分散している場合に比べる
と、回路基板の実装面からの影響が少なくなる結果とし
てクロストークノイズが低減するという利点が確保され
る。
【００１３】本発明の請求項７にかかる半導体装置の実
装体は請求項６に記載したものであり、樹脂組成物に含
有されたフィラーは樹脂よりも小さな密度を有している
ことを特徴とする。本発明の請求項８にかかる半導体装
置の実装体は請求項６または請求項７に記載したもので
あり、フィラーはシリカからなることを特徴とする。
装体は請求項６に記載したものであり、樹脂組成物に含
有されたフィラーは樹脂よりも小さな密度を有している
ことを特徴とする。本発明の請求項８にかかる半導体装
置の実装体は請求項６または請求項７に記載したもので
あり、フィラーはシリカからなることを特徴とする。
【００１４】本発明の請求項９にかかる半導体装置の実
装方法は、半導体装置をフェースダウンで回路基板上に
実装する工程と、樹脂及び樹脂よりも比誘電率の小さい
フィラーを含有して未硬化状態にある樹脂組成物を半導
体装置及び回路基板間の間隙に充填する工程と、フィラ
ーが樹脂組成物中の回路基板側に位置する状態としたう
えで樹脂組成物を硬化させる工程とを含んでいることを
特徴とする。この方法であれば、請求項１にかかる構成
とされた半導体装置の実装体を容易に作製し得るという
利点が確保される。
装方法は、半導体装置をフェースダウンで回路基板上に
実装する工程と、樹脂及び樹脂よりも比誘電率の小さい
フィラーを含有して未硬化状態にある樹脂組成物を半導
体装置及び回路基板間の間隙に充填する工程と、フィラ
ーが樹脂組成物中の回路基板側に位置する状態としたう
えで樹脂組成物を硬化させる工程とを含んでいることを
特徴とする。この方法であれば、請求項１にかかる構成
とされた半導体装置の実装体を容易に作製し得るという
利点が確保される。
【００１５】本発明の請求項１０にかかる半導体装置の
実装方法は、半導体装置をフェースダウンで回路基板上
に実装する工程と、樹脂及び樹脂よりも比誘電率の大き
いフィラーを含有して未硬化状態にある樹脂組成物を半
導体装置及び回路基板間の間隙に充填する工程と、フィ
ラーが樹脂組成物中の半導体装置側に位置する状態とし
たうえで樹脂組成物を硬化させる工程とを含んでいるこ
とを特徴とする。この方法であれば、請求項２にかかる
構成とされた半導体装置の実装体を容易に作製し得ると
いう利点が確保される。
実装方法は、半導体装置をフェースダウンで回路基板上
に実装する工程と、樹脂及び樹脂よりも比誘電率の大き
いフィラーを含有して未硬化状態にある樹脂組成物を半
導体装置及び回路基板間の間隙に充填する工程と、フィ
ラーが樹脂組成物中の半導体装置側に位置する状態とし
たうえで樹脂組成物を硬化させる工程とを含んでいるこ
とを特徴とする。この方法であれば、請求項２にかかる
構成とされた半導体装置の実装体を容易に作製し得ると
いう利点が確保される。
【００１６】本発明の請求項１１にかかる半導体装置の
実装方法は請求項９または請求項１０に記載したもので
あり、樹脂組成物中の回路基板側または半導体装置側に
フィラーを位置させるに際しては、樹脂組成物に含有さ
れた樹脂とフィラーとの比重差を利用することを特徴と
している。本発明の請求項１２にかかる半導体装置の実
装方法は請求項９または請求項１０に記載したものであ
り、樹脂組成物中の回路基板側または半導体装置側にフ
ィラーを位置させるに際しては、樹脂組成物に含有され
た樹脂の粘度が高温下で急激に下がる性質を利用するこ
とを特徴としている。本発明の請求項１３にかかる半導
体装置の実装方法は請求項９または請求項１０に記載し
たものであり、樹脂組成物中の回路基板側または半導体
装置側にフィラーを位置させるに際しては、樹脂組成物
に含有されたフィラーを予め磁性体が内蔵されたものと
しておき、磁石によってフィラーが引き付けられる性質
を利用することを特徴としている。
実装方法は請求項９または請求項１０に記載したもので
あり、樹脂組成物中の回路基板側または半導体装置側に
フィラーを位置させるに際しては、樹脂組成物に含有さ
れた樹脂とフィラーとの比重差を利用することを特徴と
している。本発明の請求項１２にかかる半導体装置の実
装方法は請求項９または請求項１０に記載したものであ
り、樹脂組成物中の回路基板側または半導体装置側にフ
ィラーを位置させるに際しては、樹脂組成物に含有され
た樹脂の粘度が高温下で急激に下がる性質を利用するこ
とを特徴としている。本発明の請求項１３にかかる半導
体装置の実装方法は請求項９または請求項１０に記載し
たものであり、樹脂組成物中の回路基板側または半導体
装置側にフィラーを位置させるに際しては、樹脂組成物
に含有されたフィラーを予め磁性体が内蔵されたものと
しておき、磁石によってフィラーが引き付けられる性質
を利用することを特徴としている。
【００１７】ところで、本発明よりも先行する特開平９
−２６６２２９号公報においては、半導体装置及び回路
基板、また、封止用の樹脂組成物それぞれの熱膨張係数
の相違に基づいて発生する熱応力の悪影響を回避すべ
く、樹脂組成物に含有された無機フィラーを熱膨張係数
の小さい部材側に位置させるようにして樹脂組成物を硬
化させることが既に提案されている。しかしながら、こ
の先行技術は、あくまでも無機フィラーの有する熱膨張
係数が樹脂よりも小さいことに着目してなされたもので
あるに過ぎず、このような技術を採用したとしてもクロ
ストークノイズを低減し得るか否かは全く不確定である
ため、先行技術及び本発明それぞれの基本的な技術思想
が互いに異なっていることは明らかである。
−２６６２２９号公報においては、半導体装置及び回路
基板、また、封止用の樹脂組成物それぞれの熱膨張係数
の相違に基づいて発生する熱応力の悪影響を回避すべ
く、樹脂組成物に含有された無機フィラーを熱膨張係数
の小さい部材側に位置させるようにして樹脂組成物を硬
化させることが既に提案されている。しかしながら、こ
の先行技術は、あくまでも無機フィラーの有する熱膨張
係数が樹脂よりも小さいことに着目してなされたもので
あるに過ぎず、このような技術を採用したとしてもクロ
ストークノイズを低減し得るか否かは全く不確定である
ため、先行技術及び本発明それぞれの基本的な技術思想
が互いに異なっていることは明らかである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１９】（実施の形態１）図１は実施の形態１にか
かる半導体装置の実装体を示す断面図であり、図２は実
施の形態１にかかる半導体装置の実装体を作製する際の
実装方法を示す工程断面図である。なお、半導体装置の
実装体における全体構成は従来の形態と基本的に異なら
ないので、図１及び図２において図５と互いに同一とな
る部品、部材には同一符号を付し、詳しい説明は省略す
る。
かる半導体装置の実装体を示す断面図であり、図２は実
施の形態１にかかる半導体装置の実装体を作製する際の
実装方法を示す工程断面図である。なお、半導体装置の
実装体における全体構成は従来の形態と基本的に異なら
ないので、図１及び図２において図５と互いに同一とな
る部品、部材には同一符号を付し、詳しい説明は省略す
る。
【００２０】本実施の形態１にかかる半導体装置の実装
体は、図１で示すように、半導体装置１１をフェースダ
ウンで回路基板１４上に実装しており、かつ、比誘電率
が３．３〜４のエポキシ樹脂である樹脂１と、比誘電率
が２．１以下のテフロンからなるフィラー２、つまり、
樹脂１よりも小さな比誘電率を有するフィラー２とを含
有した樹脂組成物３でもって半導体装置１１及び回路基
板１４間の間隙を封止してなる構成となっている。そし
て、この構成においては、樹脂組成物３に含有されたフ
ィラー２が、半導体装置１１及び回路基板１４間を封止
してなる樹脂組成物３内の回路基板１４側に集中したう
えで位置している。なお、樹脂組成物３に含有された樹
脂１がエポキシ樹脂であり、フィラー２がテフロンであ
る必然性があるわけではなく、フィラー２の有する比誘
電率の方が樹脂１の比誘電率よりも小さくなる組み合わ
せであれば、樹脂１及びフィラー２の材質が特定されな
いことは勿論である。
体は、図１で示すように、半導体装置１１をフェースダ
ウンで回路基板１４上に実装しており、かつ、比誘電率
が３．３〜４のエポキシ樹脂である樹脂１と、比誘電率
が２．１以下のテフロンからなるフィラー２、つまり、
樹脂１よりも小さな比誘電率を有するフィラー２とを含
有した樹脂組成物３でもって半導体装置１１及び回路基
板１４間の間隙を封止してなる構成となっている。そし
て、この構成においては、樹脂組成物３に含有されたフ
ィラー２が、半導体装置１１及び回路基板１４間を封止
してなる樹脂組成物３内の回路基板１４側に集中したう
えで位置している。なお、樹脂組成物３に含有された樹
脂１がエポキシ樹脂であり、フィラー２がテフロンであ
る必然性があるわけではなく、フィラー２の有する比誘
電率の方が樹脂１の比誘電率よりも小さくなる組み合わ
せであれば、樹脂１及びフィラー２の材質が特定されな
いことは勿論である。
【００２１】すなわち、この際におけるフィラー２は、
樹脂組成物３が未硬化状態であるうちに回路基板１４側
へと集められた後、樹脂組成物３が硬化させられたのに
伴ってそのまま回路基板１４側に位置していることにな
る。そして、樹脂１よりも小さな比誘電率を有するフィ
ラー２が回路基板１４側に位置しているため、フィラー
２が均一分散している場合に比べると、回路基板１４上
に形成された信号配線である接続端子１５同士の間隔が
極めて狭くても隣接する接続端子１５間の寄生成分、つ
まり、配線間容量が大きくなり難くなり、その結果とし
てクロストークノイズは抑制される。なお、ここでのフ
ィラー２は、樹脂１よりも小さな比誘電率を有すると共
に、樹脂１よりも大きな密度を有していることが好まし
く、密度が２〜２．２のテフロンであれば、密度が１．
７〜２のエポキシ樹脂よりも密度が大きいこととなる。
また、フィラー２が中空状、例えば、中空の球形状とさ
れたものであってよく、内部に空気が封入されている場
合には比誘電率をさらに小さくすることが可能となる。
樹脂組成物３が未硬化状態であるうちに回路基板１４側
へと集められた後、樹脂組成物３が硬化させられたのに
伴ってそのまま回路基板１４側に位置していることにな
る。そして、樹脂１よりも小さな比誘電率を有するフィ
ラー２が回路基板１４側に位置しているため、フィラー
２が均一分散している場合に比べると、回路基板１４上
に形成された信号配線である接続端子１５同士の間隔が
極めて狭くても隣接する接続端子１５間の寄生成分、つ
まり、配線間容量が大きくなり難くなり、その結果とし
てクロストークノイズは抑制される。なお、ここでのフ
ィラー２は、樹脂１よりも小さな比誘電率を有すると共
に、樹脂１よりも大きな密度を有していることが好まし
く、密度が２〜２．２のテフロンであれば、密度が１．
７〜２のエポキシ樹脂よりも密度が大きいこととなる。
また、フィラー２が中空状、例えば、中空の球形状とさ
れたものであってよく、内部に空気が封入されている場
合には比誘電率をさらに小さくすることが可能となる。
【００２２】つぎに、実施の形態１にかかる半導体装置
の実装体を作製する際に採用される方法、つまり、半導
体装置の実装方法を図２に基づいて説明する。図１で示
した半導体装置の実装体を作製するに際しては、半導体
装置１１の端子電極１２上にワイヤボンディング法また
はめっき法による突起電極１３、いわゆるバンプを形成
し、かつ、半導体装置１１の突起電極１３と回路基板１
４、例えば、ガラスエホキシ基板である回路基板１４の
信号配線である接続端子１５とを導電性接着剤（図示省
略）で接続することにより、図２（ａ）で示すように、
半導体装置１１をフェースダウンで回路基板１４上に実
装することが行われる。その後、半導体装置１１及び回
路基板１４間の間隙を封止して接続部分１６を補強する
必要上、図２（ｂ）で示すように、未硬化状態で液状の
樹脂組成物３を半導体装置１１及び回路基板１４間の間
隙に充填したうえ、充填された樹脂組成物３を１５０℃
程度の温度で加熱することによって硬化させることが実
行される。
の実装体を作製する際に採用される方法、つまり、半導
体装置の実装方法を図２に基づいて説明する。図１で示
した半導体装置の実装体を作製するに際しては、半導体
装置１１の端子電極１２上にワイヤボンディング法また
はめっき法による突起電極１３、いわゆるバンプを形成
し、かつ、半導体装置１１の突起電極１３と回路基板１
４、例えば、ガラスエホキシ基板である回路基板１４の
信号配線である接続端子１５とを導電性接着剤（図示省
略）で接続することにより、図２（ａ）で示すように、
半導体装置１１をフェースダウンで回路基板１４上に実
装することが行われる。その後、半導体装置１１及び回
路基板１４間の間隙を封止して接続部分１６を補強する
必要上、図２（ｂ）で示すように、未硬化状態で液状の
樹脂組成物３を半導体装置１１及び回路基板１４間の間
隙に充填したうえ、充填された樹脂組成物３を１５０℃
程度の温度で加熱することによって硬化させることが実
行される。
【００２３】すなわち、未硬化状態である樹脂組成物３
に含有されたフィラー２は樹脂１中において均一分散し
ているが、フィラー２の有する比誘電率の方が樹脂１の
比誘電率よりも小さく、また、フィラー２の密度の方が
樹脂１の密度よりも大きいため、半導体装置１１と回路
基板１４との間隙に対して充填された樹脂組成物３中の
フィラー２は樹脂１との比重差に基づいて回路基板１４
側へと沈降することになり、フィラー２が回路基板１４
側へと沈降したままの状態下で樹脂組成物３は硬化され
ることになる。したがって、このままの状態下で樹脂組
成物３を硬化させると、図１で示した半導体装置の実装
体、つまり、樹脂１よりも小さな比誘電率を有するフィ
ラー２が樹脂組成物３中の回路基板１４側に位置してい
るためにクロストークノイズが抑制された半導体装置の
実装体が得られる。
に含有されたフィラー２は樹脂１中において均一分散し
ているが、フィラー２の有する比誘電率の方が樹脂１の
比誘電率よりも小さく、また、フィラー２の密度の方が
樹脂１の密度よりも大きいため、半導体装置１１と回路
基板１４との間隙に対して充填された樹脂組成物３中の
フィラー２は樹脂１との比重差に基づいて回路基板１４
側へと沈降することになり、フィラー２が回路基板１４
側へと沈降したままの状態下で樹脂組成物３は硬化され
ることになる。したがって、このままの状態下で樹脂組
成物３を硬化させると、図１で示した半導体装置の実装
体、つまり、樹脂１よりも小さな比誘電率を有するフィ
ラー２が樹脂組成物３中の回路基板１４側に位置してい
るためにクロストークノイズが抑制された半導体装置の
実装体が得られる。
【００２４】（実施の形態２）図３は実施の形態２にか
かる半導体装置の実装体を示す断面図であるが、その全
体構成は実施の形態１と基本的に異ならないので、図３
において図１と互いに同一となる部品、部材には同一符
号を付し、詳しい説明は省略する。また、実施の形態２
にかかる半導体装置の実装方法も図２で示した実施の形
態１と基本的には相違していないので、ここでは図２を
参照しながら実装方法を説明する。
かる半導体装置の実装体を示す断面図であるが、その全
体構成は実施の形態１と基本的に異ならないので、図３
において図１と互いに同一となる部品、部材には同一符
号を付し、詳しい説明は省略する。また、実施の形態２
にかかる半導体装置の実装方法も図２で示した実施の形
態１と基本的には相違していないので、ここでは図２を
参照しながら実装方法を説明する。
【００２５】本実施の形態２にかかる半導体装置の実装
体は、図３で示すように、半導体装置１１をフェースダ
ウンで回路基板１４上に実装しており、かつ、比誘電率
が３．３〜４のエポキシ樹脂である樹脂１と、比誘電率
が４〜４．６のシリカからなるフィラー２、つまり、樹
脂１よりも大きな比誘電率を有するフィラー２とを含有
した樹脂組成物３でもって半導体装置１１及び回路基板
１４間の間隙を封止してなる構成となっている。そし
て、この際における実装体は、樹脂組成物３に含有され
たフィラー２が、半導体装置１１及び回路基板１４間を
封止してなる樹脂組成物３内の半導体装置１１側に集中
して位置した構成となっている。なお、ここでの樹脂組
成物３に含有された樹脂１がエポキシ樹脂であり、フィ
ラー２がシリカである必然性はなく、フィラー２の有す
る比誘電率の方が樹脂１の比誘電率よりも大きい組み合
わせであれば、樹脂１及びフィラー２の材質が特定され
ないことになる。
体は、図３で示すように、半導体装置１１をフェースダ
ウンで回路基板１４上に実装しており、かつ、比誘電率
が３．３〜４のエポキシ樹脂である樹脂１と、比誘電率
が４〜４．６のシリカからなるフィラー２、つまり、樹
脂１よりも大きな比誘電率を有するフィラー２とを含有
した樹脂組成物３でもって半導体装置１１及び回路基板
１４間の間隙を封止してなる構成となっている。そし
て、この際における実装体は、樹脂組成物３に含有され
たフィラー２が、半導体装置１１及び回路基板１４間を
封止してなる樹脂組成物３内の半導体装置１１側に集中
して位置した構成となっている。なお、ここでの樹脂組
成物３に含有された樹脂１がエポキシ樹脂であり、フィ
ラー２がシリカである必然性はなく、フィラー２の有す
る比誘電率の方が樹脂１の比誘電率よりも大きい組み合
わせであれば、樹脂１及びフィラー２の材質が特定され
ないことになる。
【００２６】すなわち、この際におけるフィラー２は、
樹脂組成物３が未硬化状態であるうちに半導体装置１１
側へと集められ、かつ、これらのフィラー２が半導体装
置１１側に位置した状態のままで樹脂組成物３が硬化さ
せられることになっている。そして、このような構成で
ある際には、樹脂１よりも大きな比誘電率を有するフィ
ラー２が半導体装置１１側に位置している結果としてフ
ィラー２よりも小さな比誘電率を有する樹脂１が回路基
板１４側に位置していることになり、フィラー２が均一
分散している場合に比べると、回路基板１４上に形成さ
れた信号配線である接続端子１５同士の間隔が極めて狭
くても隣接しあう接続端子１５間の寄生成分、つまり、
配線間容量が大きくはなり難くなる結果、クロストーク
ノイズは抑制されることになる。なお、ここでのフィラ
ー２は、樹脂１よりも大きな比誘電率を有すると共に、
樹脂１よりも小さな密度を有していることが好ましく、
密度が２．２〜２．６のシリカであれば、密度が１．７
〜２のエポキシ樹脂よりも密度が小さいこととなる。
樹脂組成物３が未硬化状態であるうちに半導体装置１１
側へと集められ、かつ、これらのフィラー２が半導体装
置１１側に位置した状態のままで樹脂組成物３が硬化さ
せられることになっている。そして、このような構成で
ある際には、樹脂１よりも大きな比誘電率を有するフィ
ラー２が半導体装置１１側に位置している結果としてフ
ィラー２よりも小さな比誘電率を有する樹脂１が回路基
板１４側に位置していることになり、フィラー２が均一
分散している場合に比べると、回路基板１４上に形成さ
れた信号配線である接続端子１５同士の間隔が極めて狭
くても隣接しあう接続端子１５間の寄生成分、つまり、
配線間容量が大きくはなり難くなる結果、クロストーク
ノイズは抑制されることになる。なお、ここでのフィラ
ー２は、樹脂１よりも大きな比誘電率を有すると共に、
樹脂１よりも小さな密度を有していることが好ましく、
密度が２．２〜２．６のシリカであれば、密度が１．７
〜２のエポキシ樹脂よりも密度が小さいこととなる。
【００２７】つぎに、実施の形態１と同じ図２を参照し
ながら、実施の形態２にかかる半導体装置の実装体を作
製する際に採用される方法、つまり、半導体装置の実装
方法を説明する。すなわち、図３で示した半導体装置の
実装体を作製する際には、半導体装置１１の端子電極１
２上にワイヤボンディング法またはめっき法による突起
電極１３を形成し、かつ、半導体装置１１の突起電極１
３と回路基板１４の信号配線である接続端子１５とを導
電性接着剤（図示省略）でもって接続することにより、
図２（ａ）で示すように、半導体装置１１をフェースダ
ウンで回路基板１４上に実装することが行われる。その
後、半導体装置１１及び回路基板１４間の間隙を封止し
て接続部分１６を補強する必要上、図２（ｂ）で示すよ
うに、未硬化状態で液状の樹脂組成物３を半導体装置１
１及び回路基板１４間の間隙に充填したうえ、充填され
た樹脂組成物３を１５０℃程度の温度で加熱することに
よって硬化させることが実行される。
ながら、実施の形態２にかかる半導体装置の実装体を作
製する際に採用される方法、つまり、半導体装置の実装
方法を説明する。すなわち、図３で示した半導体装置の
実装体を作製する際には、半導体装置１１の端子電極１
２上にワイヤボンディング法またはめっき法による突起
電極１３を形成し、かつ、半導体装置１１の突起電極１
３と回路基板１４の信号配線である接続端子１５とを導
電性接着剤（図示省略）でもって接続することにより、
図２（ａ）で示すように、半導体装置１１をフェースダ
ウンで回路基板１４上に実装することが行われる。その
後、半導体装置１１及び回路基板１４間の間隙を封止し
て接続部分１６を補強する必要上、図２（ｂ）で示すよ
うに、未硬化状態で液状の樹脂組成物３を半導体装置１
１及び回路基板１４間の間隙に充填したうえ、充填され
た樹脂組成物３を１５０℃程度の温度で加熱することに
よって硬化させることが実行される。
【００２８】そして、この際にあっては、未硬化状態で
ある樹脂組成物３に含有されているフィラー２が樹脂１
中において均一分散しているにも拘わらず、フィラー２
の有する比誘電率の方が樹脂１よりも大きく、しかも、
フィラー２の密度の方が樹脂１の密度よりも小さいた
め、半導体装置１１と回路基板１４との間隙に対して充
填された樹脂組成物３中のフィラー２は樹脂１との比重
差に基づいて半導体装置１１側へと沈降することが起こ
る。そこで、フィラー２が半導体装置１１側へと沈降し
たままで樹脂組成物３を硬化させると、図３で示したよ
うに、樹脂１よりも大きな比誘電率を有するフィラー２
が樹脂組成物３中の半導体装置１１側に位置し、かつ、
フィラー２よりも比誘電率の小さな樹脂１が回路基板１
４側に位置した構成を有しており、その結果としてクロ
ストークノイズの抑制された半導体装置の実装体が得ら
れる。
ある樹脂組成物３に含有されているフィラー２が樹脂１
中において均一分散しているにも拘わらず、フィラー２
の有する比誘電率の方が樹脂１よりも大きく、しかも、
フィラー２の密度の方が樹脂１の密度よりも小さいた
め、半導体装置１１と回路基板１４との間隙に対して充
填された樹脂組成物３中のフィラー２は樹脂１との比重
差に基づいて半導体装置１１側へと沈降することが起こ
る。そこで、フィラー２が半導体装置１１側へと沈降し
たままで樹脂組成物３を硬化させると、図３で示したよ
うに、樹脂１よりも大きな比誘電率を有するフィラー２
が樹脂組成物３中の半導体装置１１側に位置し、かつ、
フィラー２よりも比誘電率の小さな樹脂１が回路基板１
４側に位置した構成を有しており、その結果としてクロ
ストークノイズの抑制された半導体装置の実装体が得ら
れる。
【００２９】ところで、以上説明した実施の形態１及び
実施の形態２にかかる半導体装置の実装方法にあって
は、樹脂組成物３中の回路基板１４側または半導体装置
１１側にフィラー２を位置させるに際し、樹脂組成物３
に含有された樹脂１とフィラー２との比重差を利用して
いるが、このような実装方法に限定されないことは勿論
である。すなわち、未硬化状態にある樹脂組成物３に含
有された樹脂１が、例えば、エポキシ樹脂のように、温
度が高くなるに連れて粘度が下がると同時に密度が下が
る性質を有する場合には、この性質を利用したうえで樹
脂１とフィラー２とを分離させることも可能であり、ま
た、図示省略しているが、樹脂組成物３に含有されたフ
ィラー２を予め磁性体が内蔵されたもの、例えば、金属
粉末の周囲をテフロンでコーティングしてなるものとし
ておき、磁石によってフィラー２が引き付けられる性質
を利用して樹脂組成物３中の回路基板１４側または半導
体装置１１側に位置させることも可能である。
実施の形態２にかかる半導体装置の実装方法にあって
は、樹脂組成物３中の回路基板１４側または半導体装置
１１側にフィラー２を位置させるに際し、樹脂組成物３
に含有された樹脂１とフィラー２との比重差を利用して
いるが、このような実装方法に限定されないことは勿論
である。すなわち、未硬化状態にある樹脂組成物３に含
有された樹脂１が、例えば、エポキシ樹脂のように、温
度が高くなるに連れて粘度が下がると同時に密度が下が
る性質を有する場合には、この性質を利用したうえで樹
脂１とフィラー２とを分離させることも可能であり、ま
た、図示省略しているが、樹脂組成物３に含有されたフ
ィラー２を予め磁性体が内蔵されたもの、例えば、金属
粉末の周囲をテフロンでコーティングしてなるものとし
ておき、磁石によってフィラー２が引き付けられる性質
を利用して樹脂組成物３中の回路基板１４側または半導
体装置１１側に位置させることも可能である。
【００３０】
【発明の効果】以上説明したように、本発明にかかる半
導体装置の実装体によれば、半導体装置及び回路基板間
の間隙を封止する樹脂組成物のうちでも回路基板側に比
誘電率の小さなフィラーが位置し、または、半導体装置
側に比誘電率の大きなフィラーが位置しているので、回
路基板近傍の比誘電率が小さくなり、回路基板の実装面
からの影響が少なくなる結果としてクロストークノイズ
を抑制できるという効果が得られる。そして、本発明に
かかる半導体装置の実装方法によれば、上記構成とされ
た半導体装置の実装体を容易に作製し得ることになる。
導体装置の実装体によれば、半導体装置及び回路基板間
の間隙を封止する樹脂組成物のうちでも回路基板側に比
誘電率の小さなフィラーが位置し、または、半導体装置
側に比誘電率の大きなフィラーが位置しているので、回
路基板近傍の比誘電率が小さくなり、回路基板の実装面
からの影響が少なくなる結果としてクロストークノイズ
を抑制できるという効果が得られる。そして、本発明に
かかる半導体装置の実装方法によれば、上記構成とされ
た半導体装置の実装体を容易に作製し得ることになる。
【図１】実施の形態１にかかる半導体装置の実装体を示
す断面図である。
す断面図である。
【図２】実施の形態１にかかる半導体装置の実装体を作
製する際の実装方法を示す工程断面図である。
製する際の実装方法を示す工程断面図である。
【図３】実施の形態２にかかる半導体装置の実装体を示
す断面図である。
す断面図である。
【図４】従来の形態にかかる回路基板を示す断面図であ
る。
る。
【図５】従来の形態にかかる半導体装置の実装体を示す
断面図である。
断面図である。
１ 樹脂 ２ フィラー ３ 樹脂組成物 １１ 半導体装置 １４ 回路基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18
Claims (13)
- 【請求項１】 半導体装置をフェースダウンで回路基板
上に実装し、比誘電率の異なる２種の物質を含有した封
止物質でもって半導体装置及び回路基板間の間隙を封止
してなる半導体装置の実装体であって、 半導体装置及び回路基板間の間隙を封止した封止物質の
回路基板側には、比誘電率のより小さな物質を位置させ
ていることを特徴とする半導体装置の実装体。 - 【請求項２】 半導体装置をフェースダウンで回路基板
上に実装し、樹脂及びフィラーを含有した樹脂組成物で
半導体装置及び回路基板間の間隙を封止してなる半導体
装置の実装体であって、 樹脂組成物に含有されたフィラーは樹脂よりも小さな比
誘電率を有しており、半導体装置及び回路基板間の間隙
を封止した樹脂組成物中の回路基板側に位置しているこ
とを特徴とする半導体装置の実装体。 - 【請求項３】 請求項２に記載した半導体装置の実装体
であって、 樹脂組成物に含有されたフィラーは、樹脂よりも大きな
密度を有していることを特徴とする半導体装置の実装
体。 - 【請求項４】 請求項２または請求項３に記載した半導
体装置の実装体であって、 フィラーは、テフロン（登録商標）からなることを特徴
とする半導体装置の実装体。 - 【請求項５】 請求項２ないし請求項４のいずれかに記
載した半導体装置の実装体であって、 フィラーは、中空状であることを特徴とする半導体装置
の実装体。 - 【請求項６】 半導体装置をフェースダウンで回路基板
上に実装し、樹脂及びフィラーを含有した樹脂組成物で
半導体装置及び回路基板間の間隙を封止してなる半導体
装置の実装体であって、 樹脂組成物に含有されたフィラーは樹脂よりも大きな比
誘電率を有しており、半導体装置及び回路基板間の間隙
を封止した樹脂組成物中の半導体装置側に位置している
ことを特徴とする半導体装置の実装体。 - 【請求項７】 請求項６に記載した半導体装置の実装体
であって、 樹脂組成物に含有されたフィラーは、樹脂よりも小さな
密度を有していることを特徴とする半導体装置の実装
体。 - 【請求項８】 請求項６または請求項７に記載した半導
体装置の実装体であって、 フィラーは、シリカからなることを特徴とする半導体装
置の実装体。 - 【請求項９】 半導体装置をフェースダウンで回路基板
上に実装する工程と、樹脂及び樹脂よりも比誘電率の小
さいフィラーを含有して未硬化状態にある樹脂組成物を
半導体装置及び回路基板間の間隙に充填する工程と、フ
ィラーが樹脂組成物中の回路基板側に位置する状態とし
たうえで樹脂組成物を硬化させる工程とを含んでいるこ
とを特徴とする半導体装置の実装方法。 - 【請求項１０】半導体装置をフェースダウンで回路基板
上に実装する工程と、樹脂及び樹脂よりも比誘電率の大
きいフィラーを含有して未硬化状態にある樹脂組成物を
半導体装置及び回路基板間の間隙に充填する工程と、フ
ィラーが樹脂組成物中の半導体装置側に位置する状態と
したうえで樹脂組成物を硬化させる工程とを含んでいる
ことを特徴とする半導体装置の実装方法。 - 【請求項１１】請求項９または請求項１０に記載した半
導体装置の実装方法であって、 樹脂組成物中の回路基板側または半導体装置側にフィラ
ーを位置させるに際しては、樹脂組成物に含有された樹
脂とフィラーとの比重差を利用することを特徴とする半
導体装置の実装方法。 - 【請求項１２】請求項９または請求項１０に記載した半
導体装置の実装方法であって、 樹脂組成物中の回路基板側または半導体装置側にフィラ
ーを位置させるに際しては、樹脂組成物に含有された樹
脂の粘度が高温下で急激に下がる性質を利用することを
特徴とする半導体装置の実装方法。 - 【請求項１３】請求項９または請求項１０に記載した半
導体装置の実装方法であって、 樹脂組成物中の回路基板側または半導体装置側にフィラ
ーを位置させるに際しては、樹脂組成物に含有されたフ
ィラーを予め磁性体が内蔵されたものとしておき、磁石
によってフィラーが引き付けられる性質を利用すること
を特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229699A JP4097054B2 (ja) | 1999-04-09 | 1999-04-09 | 半導体装置の実装体及び半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229699A JP4097054B2 (ja) | 1999-04-09 | 1999-04-09 | 半導体装置の実装体及び半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294601A true JP2000294601A (ja) | 2000-10-20 |
| JP4097054B2 JP4097054B2 (ja) | 2008-06-04 |
Family
ID=14323665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10229699A Expired - Fee Related JP4097054B2 (ja) | 1999-04-09 | 1999-04-09 | 半導体装置の実装体及び半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097054B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005027223A1 (ja) * | 2003-09-09 | 2007-11-08 | 三洋電機株式会社 | 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用 |
| JP2011077167A (ja) * | 2009-09-29 | 2011-04-14 | Toshiba Corp | 電子部品の実装方法 |
| JP2011091461A (ja) * | 2011-02-10 | 2011-05-06 | Toshiba Corp | 装置および磁力印加装置 |
| US8035212B2 (en) | 2009-03-25 | 2011-10-11 | Kabushiki Kaisha Toshiba | Semiconductor chip mounting body, method of manufacturing semiconductor chip mounting body and electronic device |
-
1999
- 1999-04-09 JP JP10229699A patent/JP4097054B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005027223A1 (ja) * | 2003-09-09 | 2007-11-08 | 三洋電機株式会社 | 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用 |
| JP4688679B2 (ja) * | 2003-09-09 | 2011-05-25 | 三洋電機株式会社 | 半導体モジュール |
| US8304289B2 (en) | 2003-09-09 | 2012-11-06 | Sanyo Electric Co., Ltd. | Semiconductor module including circuit component and dielectric film, manufacturing method thereof, and application thereof |
| US8035212B2 (en) | 2009-03-25 | 2011-10-11 | Kabushiki Kaisha Toshiba | Semiconductor chip mounting body, method of manufacturing semiconductor chip mounting body and electronic device |
| JP2011077167A (ja) * | 2009-09-29 | 2011-04-14 | Toshiba Corp | 電子部品の実装方法 |
| CN102036496A (zh) * | 2009-09-29 | 2011-04-27 | 株式会社东芝 | 电子部件的安装方法及电子部件的安装装置 |
| JP2011091461A (ja) * | 2011-02-10 | 2011-05-06 | Toshiba Corp | 装置および磁力印加装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4097054B2 (ja) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9978698B1 (en) | Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members | |
| US11211710B2 (en) | Array antenna apparatus and method for fabricating same | |
| CN103811102A (zh) | 各向异性导电膜及其制造方法 | |
| JP2004327557A (ja) | 電子部品の製造方法及び半導体装置 | |
| CN101431061B (zh) | 安装结构体及其制造方法 | |
| JP2001237586A (ja) | 回路基板、回路部品内蔵モジュールおよびそれらの製造方法 | |
| US7148577B2 (en) | Materials for electronic devices | |
| JP2000294601A (ja) | 半導体装置の実装体及び半導体装置の実装方法 | |
| TW200305959A (en) | Ball grid array semiconductor package with resin coated metal core | |
| US20240194579A1 (en) | Electronic component module | |
| CN116314114B (zh) | 一种半导体封装结构 | |
| TWI332275B (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| JP3570999B2 (ja) | バンプ付電子部品の実装構造 | |
| CN110544674A (zh) | 芯片集成结构 | |
| TWI838384B (zh) | 用於將電子構件連接到安裝基板的方法及裝置 | |
| JPH09246318A (ja) | 半導体装置およびその製造方法 | |
| JP4702370B2 (ja) | 回路モジュールの製造方法 | |
| JP2652223B2 (ja) | 電子部品搭載用基板 | |
| JPH09260540A (ja) | 半導体用パッケージ基体の製造方法 | |
| JP3305574B2 (ja) | 配線基板 | |
| JPH0745754A (ja) | Ｉｃ封止樹脂 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JP7502598B2 (ja) | 半導体装置と半導体装置の製造方法 | |
| JPH0680701B2 (ja) | ピン付チツプキヤリア | |
| JPS6153852B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4097054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |