JP2000294677A - 高密度薄膜配線基板及びその製造方法 - Google Patents

高密度薄膜配線基板及びその製造方法

Info

Publication number
JP2000294677A
JP2000294677A JP11097606A JP9760699A JP2000294677A JP 2000294677 A JP2000294677 A JP 2000294677A JP 11097606 A JP11097606 A JP 11097606A JP 9760699 A JP9760699 A JP 9760699A JP 2000294677 A JP2000294677 A JP 2000294677A
Authority
JP
Japan
Prior art keywords
hole
solder
film wiring
thin
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11097606A
Other languages
English (en)
Inventor
Kiyokazu Moriizumi
清和 森泉
Mikio Nishihara
幹夫 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11097606A priority Critical patent/JP2000294677A/ja
Priority to US09/513,162 priority patent/US6485814B1/en
Publication of JP2000294677A publication Critical patent/JP2000294677A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 高密度薄膜配線基板及びその製造方法に関
し、コストを低減して、十分機能が果たせる構造の基板
を得る。 【解決手段】 基材６の第１の面上に少なくとも１層の
薄膜配線層を有すると共に、前記基材の前記第１の面に
接する該薄膜配線層の最下層に導体層８を有する高密度
薄膜配線基板において、基材の前記第１面から第２面へ
貫通し、且つ前記導体層が露出する、基板表裏面間の電
気的導通用の穴１０が形成され、該穴は前記第１の面か
ら第２の面へ向かうにしたがって徐々に径が大きくなっ
ていることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は大型集積回路（ＬＳ
Ｉ）、入出力ピン等の電子部品を搭載する高密度多層薄
膜配線基板の構造に関するものであり、更に詳しくは、
薄膜多層基板の表裏の電気的導通を得るための構造に関
する。
【０００２】
【従来の技術】近年、高密度な回路配線を提供すること
のできる薄膜配線基板、いわゆるＭＣＭ（マルチチップ
モジュール）基板が実用化され、コンピュータ等の電子
機器に適用され、スピンコートによりポリイミドの非常
に薄い誘電体層の形成が可能となっている。
【０００３】また、信号パターンもスパッタリングと高
密度レジストを使用したエッチングによって形成するこ
とから、通常のプリント板とは比較にならない程度の高
密度なパターンが実現可能となっている。従来、ＭＣＭ
−Ｄ／Ｃ（Ｄはデポジット、Ｃはコファイア〔同時焼
成〕）と呼ばれているＭＣＭは、内部に厚膜回路が形成
されたセラミック基板上に薄膜回路が多層に形成された
ＭＣＭであり、開発及び製品化が進められている。片面
にＬＳＩ等の機能部品を実装し、裏面に入出力端子を配
置することにより、多端子実装が可能となり、電気的に
も配線長を短くすることができるので性能面で非常に有
利となる、等の理由による。
【０００４】なお、先行技術として特開平９−１８１４
４号公報には、ガラスセラミック多層配線基板の裏面
に、入出力ピンを十分な強度と信頼性とを有してガラス
セラミック基材に接合できるような接続用電極を備えた
ガラスセラミック多層配線基板が開示され、この配線基
板は、少なくとも内部に銅または銅合金の配線導体を配
設し、裏面に、入出力ピンを配設するための接続用電極
として、前記配線導体に接続された銅または銅合金の厚
膜パッドを埋設したことを特徴としている。
【０００５】
【発明が解決しようとする課題】しかしながら、コファ
イア（同時焼成）により形成される厚膜セラミック基板
はコストがかかり、特に各層に信号配線がなく、表裏貫
通ヴィアのみを有するセラミック基材に関しては、同時
焼成によるコスト高の影響が大きい。従って、コストを
安くし、十分機能が果たせる構造の基板が望まれてい
る。
【０００６】従って、本発明はセラミックの同時焼成の
工程を使用せずに、低コストでＭＣＭ等の薄膜多層配線
基板の表裏の電気的導通を図ることの出来る高密度薄膜
配線基板及びその製造方法を提供することを課題とす
る。
【０００７】
【課題を解決するための手段】上記の課題を達成するた
めに、本発明によれば、基材の第１の面上に少なくとも
１層の薄膜配線層を有すると共に、前記基材の前記第１
の面に接する該薄膜配線層の最下層に導体層を有する高
密度薄膜配線基板において、基材の前記第１面から第２
面へ貫通し、且つ前記導体層が露出する、基板表裏面間
の電気的導通用の穴が形成され、該穴は前記第１の面か
ら第２の面へ向かうにしたがって徐々に径が大きくなっ
ていることを特徴とする高密度薄膜配線基板提供され
る。
【０００８】前記穴の内部に前記導体層と接触する半田
バンプが形成されていることを特徴とする。この場合に
おいて、前記穴の内側表面に半田の拡散を防止するＮｉ
めっきと半田の濡れ性を改善するためのＡｕめっきを形
成したことを特徴とする。前記穴の内側表面に金属製の
入出力パッドを形成したことを特徴とする。この場合に
おいて、前記入出力パッド上に半田バンプを形成したこ
とを特徴とする。またこの場合において、前記入出力パ
ッド上に入出力ピンを実装したことを特徴とする。
【０００９】前記基材として、エッチング加工の可能な
ガラス、金属材料、又はＳｉウェハを使用することを特
徴とする。更に、本発明によれば、基材の第１の面上に
少なくとも１層の薄膜配線層を有すると共に、前記基材
の前記第１の面に接する該薄膜配線層の最下層に導体層
を有する高密度薄膜配線基板の製造方法において、基材
の前記第１面上に前記少なくとも１層の薄膜配線層を形
成した後、前記基材の第２の面から該基材に対してエッ
チングによる穴開け加工を施し、前記導体層を該穴内で
露出させることを特徴とする高密度薄膜配線基板の製造
方法が提供される。
【００１０】前記穴の底部に露出する導体層の金属面に
半田を付着させ、該半田を加熱溶融させることにより半
田パンプを形成する工程を含むことを特徴とする。この
場合において、半田ペーストを印刷することにより、前
記穴の内部に半田を供給する工程を含むことを特徴とす
る。或いは、半田ボールにより、前記穴の内部に半田を
供給する工程を含むことを特徴とする。
【００１１】半田を供給する前に、前記穴の内側表面に
半田の濡れ性を改善するためのＮｉ／Ａｕめっきを形成
する工程を含むことを特徴とする。或いは、前記穴の内
側表面に金属製の入出力パッドを形成する工程を含むこ
とを特徴とする。この場合において、入出力パッドに入
出力ピンを実装する工程を含むことを特徴とする。
【００１２】エッチングによる穴開け加工の前に、レー
ザ光を用いて予備的に穴を開け、その後、該穴の部分を
更にエッチングによる穴開け加工を施すことを特徴とす
る。
【００１３】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態について詳細に説明する。まず最初に本願
発明の薄膜配線基板が適用される、従来のマルチチップ
モジュールについて説明する。図１は従来のマルチチッ
プモジュールの全体を示す断面図、図２は図１の一部を
拡大して示す詳細断面図である。
【００１４】図１及び図２に示すように、従来のマルチ
チップモジュールは次のように構成されている。薄膜多
層回路１が薄膜多層配線基板２の一方の面、即ち図の上
面に形成されており、薄膜多層回路１の上に大型集積回
路（ＬＳＩ）チップ３がフリップチップ方式で半田パン
プ４により実装され、このチップ３の実装側とは反対の
裏面（上面）側に冷却フィン１９が実装されている。こ
の構造により、ＬＳＩチップ３で発生した熱を冷却フィ
ン１９を介して直接放熱することができるようになって
いる。また、薄膜多層配線基板２のチップ３を実装した
面とは反対側の面、即ち図の下面には入出力ピン５が設
けられ、薄膜多層回路１やチップ３と外部との間での信
号の授受や電源の供給を行っている。
【００１５】図２の詳細構造図において、薄膜配線基板
２の基材となるセラミック基板６内にこの基板の表裏面
間の電気的な導通を図るための表裏貫通ビア７が設けら
れ、基板上面の最下層の薄膜導体８と基板下面の入出力
ピン接続用パッド９との間を電気的に接続している。表
裏貫通ビア７は、基材のセラミック６にレーザ等で穴開
け加工した後、グリーンシートと呼ばれる厚さ０．２〜
０．２８mm程度のセラミック粉末とガラスパウダー、バ
インダの混合されたシートにパンチングにより穴あけ
し、モリブデン、タングステン等の金属粉体をこの穴内
に充填して、該グリーンシートを積層／焼結することに
より基板のセラミックを焼成する時に同時に形成され
る。そして、ビア７の上部のセラミック基材６の上面に
薄膜回路１が形成される。この薄膜回路１は多層に積層
される。
【００１６】図３は本発明の概要図であり、従来の表裏
貫通接続ビア７をもったセラミック基材を使用する代わ
りに、ビアのないガラス等の絶縁性基材６を使用する。
そして、まず、この基材６の上面に薄膜多層回路１を形
成し、次いで、基材６の下面より、薄膜最下層導体８の
位置を狙って基材６に穴１０を開け、薄膜最下層導体８
をこの穴１０内で露出させ、この穴１０を利用して基材
１０の表裏の導通を可能とする。
【００１７】穴１０を開ける方法としては、化学的なエ
ッチング手法により穴開け、レーザ光によって最初にガ
イド穴を開けてからエッチングによって穴仕上げを行う
等の手法を用いる。いずれの場合においても、エッチン
グは基材６の裏面（下面）の側から行われ、穴１０は薄
膜最下層導体８に近い側において径が小さく、薄膜最下
層導体８から遠ざかって基材の裏面に向かうにしたがっ
て徐々に径が大きくなっている、円錐状又は釣鐘状の形
状となる。なお、通常一定の速度でエッチングを行う場
合はエッチングを行う側においてより多く処理液が適用
され、穴１０は図示の如く釣鐘状の形状となる。
【００１８】図４は、図３に示したように穴１０を形成
した後、この穴部に入出力端子として半田バンプ１２を
形成した実施形態を示す。穴１０の底部に露出している
最下層導体パッド８上に半田拡散のバリアとなるＮｉめ
っきと半田に対して濡れ性の良い金めっき１１を施した
後、穴１０内へ半田ペーストを印刷手法ですり込み、そ
の後、半田の融点以上の温度に加熱し、半田ペーストを
溶融させて半田ボール１２を形成する。印刷手法で半田
ペーストをすり込む際に、半田の量をコントロールする
ため、穴１０の位置と対応する部分に穴の空いたスクリ
ーン版（図示せず）を用いてもよい。また、印刷手法の
他に半田ボール（図示せず）等を用いて、半田を穴１０
に供給をしてもよい。
【００１９】図５は、図３に示した穴１０の形成後に、
この穴部に入出力端子としてピン５を実装した実施形態
を示す。この場合、基材の裏面からエッチング等により
穴１０を開けた後、金めっき等でピン実装用のパッド１
３を更に形成し、そのパッド１３上にピン５をロウ材も
しくは半田１４により接合する。図６は、基材として導
電性の金属材料もしくはＳｉウェハ１５を用いた実施形
態を示す。ここで薄膜多層回路１の最下層の薄膜導体パ
ッド８の大きさは、基材１５に開けた穴１０の上面側の
径よりも小さく、更に穴１０の内側面及び基板の裏面は
樹脂でコーティングされ、表面酸化等の手法で絶縁処理
（１６）を施し、基材１５を通して上記のような半田バ
ンプ、ピン等の入出力端子が基材１５との間で短絡しな
い構造とすることが必要である。なお、半田パンプ１２
の形成の工程、及びその後のピン５の実装の工程に関し
ては上記の実施形態の場合と同様である。
【００２０】図７は本発明の高密度薄膜配線基板の製造
工程の前半を示すものである。まず、ガラス等の石英系
の絶縁基材６を準備する。この基材６はエッチング液で
あるフッ素系の薬品により穴開け加工の可能な絶縁材料
であることが必要である。次いで、この絶縁基材６の表
面上に薄膜多層回路１を形成する。薄膜多層回路１の最
下層には導体パッド８を形成する。次いで基材６の裏面
側に穴開け加工のマスキングとなるレジスト膜２１を形
成する。このレジスト膜２１は基材６の表面の最下層導
体パッド８に対応する位置にマスク穴２１ａを形成す
る。このマスク穴２１ａを介して最初にレーザ光を照射
してガイド穴１０をあけ、続いてエッチング液を用いて
穴加工の仕上げを行う。最後に基材６の裏面のレジスト
２１を剥離する。
【００２１】図８は図７の工程に続く後半の工程であっ
て、入出力端子として半田バンプを形成する工程であ
る。まず、穴１０の底部、即ち導体パッド８の露出面に
半田拡散のバリアとなるＮｉめっきと半田に対して濡れ
性の良い金めっきを施す。次いでマスク２２を用いて印
刷手法により穴１０内へ半田ペーストをすり込む。そし
て、半田の融点以上の温度に加熱して半田ペーストを溶
融させ、半田ボール１２を形成する。次いで、薄膜多層
回路１の上部に半導体チップ３を実装する。チップ３の
実装にあたっては薄膜多層回路１の上面に設けた接続用
パッドに半田ボール等のバンプを形成し、その上にＬＳ
Ｉチップ３をフリップチップ方式で実装する。
【００２２】図９も図７の工程に続く後半の工程である
が、この実施形態では入出力用のピン５が取り付けられ
る。まず、穴１０の底部及び内側面に金めっき等でピン
実装用パッド１３を形成する。次いで、このパッド１３
上に入出力用ピン５をロウ材もしくは半田１４により接
合する。その後は図８の場合と同様にＬＳＩチップ３を
フリップチップ方式で実装する。
【００２３】図１０及び図１１は、上記図４に示した実
施形態に基づいたマルチチップモジュールの一応用実施
形態を示すもので、図１０はマルチチップモジュールの
全体を示す断面図、図１１は図１０の一部を拡大して示
す詳細断面図である。基材に穴開け後、半田パンプ１２
が形成された表裏貫通薄膜多層基板１７が、入出力ピン
があらかじめ実装されているアルミナ又は有機材から成
るキャビティ１８上にこの半田バンプ１２を介して実装
されている。表裏貫通薄膜多層基材１７上には、ＬＳＩ
チップ３が実装され、さらに冷却用フィン１９が装着さ
れている。
【００２４】図１２及び図１３は、上記図５に示した実
施形態に基づいたマルチチップモジュールの一応用実施
形態を示すもので、図１２はマルチチップモジュールの
全体を示す断面図、図１３は図１１の一部を拡大して示
す詳細断面図である。基材に穴開け後、入出力ピン５が
搭載された表裏貫通薄膜多層基板１７上にＬＳＩチップ
３が実装され、さらに冷却用フィン１９が装着されてい
る。
【００２５】以上、添付図面を参照して本発明の実施形
態について詳細に説明したが、本発明は上記の実施形態
に限定されるものではなく、本発明の精神ないし範囲内
において種々の形態、変形、修正等が可能であることに
留意すべきである。
【００２６】
【発明の効果】以上に説明したように、本発明によれ
ば、従来のもののように表裏貫通用の接続ビアを持った
セラミック基板を使用しなくても、基板の両面に部品の
実装可能なＭＣＭを実現でき、さらにコスト面からも安
価な材料を選択することが可能となった。
【図面の簡単な説明】
【図１】従来のマルチチップモジュールの全体を示す断
面図である。
【図２】図１の一部を拡大して示す詳細断面図である。
【図３】本発明の高密度多層薄膜配線基板（マルチチッ
プモジュール）の一部を示す概略断面図である。
【図４】本発明の他の実施形態の部分断面図である。
【図５】本発明の更に他の実施形態の部分断面図であ
る。
【図６】本発明の更に他の実施形態の部分断面図であ
る。
【図７】本発明の高密度多層薄膜配線基板（マルチチッ
プモジュール）の製造プロセスの前半部分を示す工程図
である。
【図８】図７に続く、本発明の高密度多層薄膜配線基板
（マルチチップモジュール）の製造プロセスの後半部分
（穴底めっき形成の場合）を示す工程図である。
【図９】図７に続く、本発明の高密度多層薄膜配線基板
（マルチチップモジュール）の製造プロセスの後半部分
（裏面パッド形成の場合）を示す工程図である。
【図１０】本発明の他のマルチチップモジュールの全体
を示す断面図である。
【図１１】図１０の一部を拡大して示す詳細断面図であ
る。
【図１２】本発明の更に他のマルチチップモジュールの
全体を示す断面図である。
【図１３】図１２の一部を拡大して示す詳細断面図であ
る。
【符号の説明】
１…薄膜多層回路 ２…薄膜多層基板 ３…ＬＳＩチップ ４…半田バンプ ５…入出力ピン ６…基材 ８…最下層導体パッド １０…穴 １１…ニッケル又は金めっき １２…半田ボール １３…密着用めっき １４…半田ボール １５…導電性基材 １６…絶縁皮膜 １７…基板 １８…キャビティ １９…冷却用フィン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｚ Ｆターム(参考） 4E351 AA07 AA13 BB01 BB31 BB33 BB36 BB49 CC06 CC11 DD06 DD19 DD24 EE01 GG20 5E317 AA25 BB01 BB04 BB13 BB15 BB18 CC08 CC15 CC22 CC25 CC52 CD25 CD32 CD34 GG17 5E346 AA02 AA03 AA15 AA43 BB01 BB16 BB20 CC40 EE33 FF09 FF10 FF19 FF45 GG15 GG17 GG25 HH07 HH25 HH31

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基材の第１の面上に少なくとも１層の薄
    膜配線層を有すると共に、前記基材の前記第１の面に接
    する該薄膜配線層の最下層に導体層を有する高密度薄膜
    配線基板において、基材の前記第１面から第２面へ貫通
    し、且つ前記導体層が露出する、基板表裏面間の電気的
    導通用の穴が形成され、該穴は前記第１の面から第２の
    面へ向かうにしたがって徐々に径が大きくなっているこ
    とを特徴とする高密度薄膜配線基板。
  2. 【請求項２】 前記穴の内部に前記導体層と接触する半
    田バンプが形成されていることを特徴とする請求項１に
    記載の薄膜配線基板。
  3. 【請求項３】 前記穴の内側表面に半田の拡散バリアと
    なるＮｉめっきと半田の濡れ性を改善するためのＡｕめ
    っきが形成されていることを特徴とする請求項２に記載
    の薄膜配線基板。
  4. 【請求項４】 前記穴の内側表面に金属製の入出力パッ
    ドが形成されていることを特徴とする請求項１に記載の
    薄膜配線基板。
  5. 【請求項５】 前記入出力パッド上に半田バンプが形成
    されていることを特徴とする請求項４に記載の薄膜配線
    基板。
  6. 【請求項６】 前記入出力パッド上に入出力ピンが実装
    されていることを特徴とする請求項４に記載の薄膜配線
    基板。
  7. 【請求項７】 前記基材として、エッチング加工の可能
    なガラス、金属材料、又はＳｉウェハを使用することを
    特徴とする請求項１に記載の薄膜配線基板。
  8. 【請求項８】 基材の第１の面上に少なくとも１層の薄
    膜配線層を有すると共に、前記基材の前記第１の面に接
    する該薄膜配線層の最下層に導体層を有する高密度薄膜
    配線基板の製造方法において、基材の前記第１面上に前
    記少なくとも１層の薄膜配線層を形成した後、前記基材
    の第２の面から該基材に対してエッチングによる穴開け
    加工を施し、前記導体層を該穴内で露出させるようにし
    たことを特徴とする高密度薄膜配線基板の製造方法。
  9. 【請求項９】 前記穴の底部に露出する導体層の金属面
    に半田を付着させ、該半田を加熱溶融させることにより
    半田パンプを形成する工程を含むことを特徴とする請求
    項８に記載の製造方法。
  10. 【請求項１０】 半田ペーストを印刷することにより、
    前記穴の内部に半田を供給する工程を含むことを特徴と
    する請求項９に記載の製造方法。
  11. 【請求項１１】 半田ボールにより、前記穴の内部に半
    田を供給する工程を含むことを特徴とする請求項１０に
    記載の製造方法。
  12. 【請求項１２】 半田を供給する前に、前記穴の内側表
    面に半田の濡れ性を改善するＮｉ／Ａｕめっきを形成す
    る工程を含むことを特徴とする請求項１０又は１１に記
    載の製造方法。
  13. 【請求項１３】 前記穴の内側表面に金属製の入出力パ
    ッドを形成する工程を含むことを特徴とする請求項８に
    記載の製造方法。
  14. 【請求項１４】 入出力パッドに入出力ピンを実装する
    工程を含むことを特徴とする請求項１３に記載の製造方
    法。
  15. 【請求項１５】 エッチングによる穴開け加工の前に、
    レーザ光を用いて予備的に穴を開け、その後、該穴の部
    分を更にエッチングによる穴開け加工を施すことを特徴
    とする請求項８に記載の製造方法。
JP11097606A 1999-04-05 1999-04-05 高密度薄膜配線基板及びその製造方法 Pending JP2000294677A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11097606A JP2000294677A (ja) 1999-04-05 1999-04-05 高密度薄膜配線基板及びその製造方法
US09/513,162 US6485814B1 (en) 1999-04-05 2000-02-25 High density thin film circuit board and method of production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11097606A JP2000294677A (ja) 1999-04-05 1999-04-05 高密度薄膜配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000294677A true JP2000294677A (ja) 2000-10-20

Family

ID=14196893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11097606A Pending JP2000294677A (ja) 1999-04-05 1999-04-05 高密度薄膜配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US6485814B1 (ja)
JP (1) JP2000294677A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2207198A3 (en) * 2002-06-18 2011-06-29 Sanyo Electric Co., Ltd. Manufacturing method of a semiconductor device
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2012009606A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板
US8105856B2 (en) 2002-04-23 2012-01-31 Semiconductor Components Industries, Llc Method of manufacturing semiconductor device with wiring on side surface thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030119308A1 (en) * 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
KR100713121B1 (ko) * 2005-09-27 2007-05-02 한국전자통신연구원 칩과 이를 이용한 칩 스택 및 그 제조방법
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
TWI761852B (zh) * 2016-06-03 2022-04-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US5661267A (en) * 1995-03-15 1997-08-26 Northrop Grumman Corporation Detector alignment board
JPH0918144A (ja) 1995-06-28 1997-01-17 Hitachi Ltd ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体
SE511377C2 (sv) * 1996-12-19 1999-09-20 Ericsson Telefon Ab L M Viaanordning

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105856B2 (en) 2002-04-23 2012-01-31 Semiconductor Components Industries, Llc Method of manufacturing semiconductor device with wiring on side surface thereof
EP2207198A3 (en) * 2002-06-18 2011-06-29 Sanyo Electric Co., Ltd. Manufacturing method of a semiconductor device
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2012009606A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板

Also Published As

Publication number Publication date
US6485814B1 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
JP3849573B2 (ja) 電子装置
US6952049B1 (en) Capacitor-built-in type printed wiring substrate, printed wiring substrate, and capacitor
KR101026655B1 (ko) 내열성 기판 내장 회로 배선판
JP4767269B2 (ja) 印刷回路基板の製造方法
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
JP2000294677A (ja) 高密度薄膜配線基板及びその製造方法
JPH07283538A (ja) 多層プリント配線板の製造方法
US20050041398A1 (en) Integrated circuit substrate having embedded back-side access conductors and vias
JPH06350234A (ja) 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法
JP2006165196A (ja) 積層配線基板及びその製造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP2022540796A (ja) 回路構成要素を実装及び冷却する方法及び装置
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
JP4848752B2 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
CN115413127A (zh) 一种电路板及其制造方法
JP2859741B2 (ja) プリント配線板の製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP4193479B2 (ja) 素子実装基板の製造方法
JP2001053191A (ja) 電極突起を導出した基板及びその製造方法
JP2002043456A (ja) 多層印刷配線基板
JPS6025910Y2 (ja) 半導体装置
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP3619358B2 (ja) 変換モジュール
JP2000188461A (ja) 自動車用電子制御装置基板及びその形成方法
JP2000307212A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110