JP2000296972A

JP2000296972A - エレベータ装置

Info

Publication number: JP2000296972A
Application number: JP11101630A
Authority: JP
Inventors: Yukinobu Takeda; 田享悦武
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-04-08
Filing date: 1999-04-08
Publication date: 2000-10-24

Abstract

(57)【要約】【課題】仕様の変更等に伴うかご呼びボタンの割当変
更によって接続配線を変更する必要がなく、配線にフラ
ットケーブルやテープ電線などのモジュール化されたケ
ーブルを採用することができるエレベータ装置を提供す
ること。【解決手段】本発明のエレベータ装置１は、複数のか
ご呼びボタンａ１〜ｂ４が配置されたかご呼びボタン基
板１６と、各かご呼びボタンａ１〜ｂ４に接続され、各
かご呼びボタンａ１〜ｂ４への入力を検出するかご呼び
入力検出部１３とを備える。記憶部１５に、各かご呼び
ボタンａ１〜ｂ４と階床との対応関係が記憶されてい
る。判別部１２が、かご呼び入力検出部１３が入力を検
出したかご呼びボタンに対応する階床を特定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、かご呼びボタンと
かご操作制御基板との配線を一様に固定したエレベータ
装置であって、とりわけ、仕様変更に応じて、各かご呼
びボタンと階床との対応関係を変更することができるエ
レベータ装置に関する。

【０００２】

【従来の技術】図５は、５階床に対応する従来のエレベ
ータ装置のかご操作装置部分の構成図である。図５に示
すように、エレベータ装置５１は、かご操作制御基板６
１と、かご呼びボタン基板６６とを備えている。かご操
作制御基板６１とかご呼びボタン基板６６とは、複数の
配線によって接続されている。

【０００３】かご呼びボタン基板６６は、複数のかご呼
びボタンｃ１〜ｃ４、ｄ１〜ｄ４を有している。この場
合、縦２列に各列４個のボタンが配置されている。

【０００４】かご操作制御基板６１は、かご呼び入力部
６３と、かご呼び出力部６４と、ＣＰＵ６５と、ＲＡＭ
６６とを有している。かご呼び入力部６３とかご呼び出
力部６４とは、いずれも、図６に示すような０ビットか
ら７ビット目までの８ビットのレジスタで構成されてい
る。

【０００５】かご呼び入力部６３は、０ビット目がかご
呼びボタンｃ１に、１ビット目がかご呼びボタンｄ１
に、２ビット目がかご呼びボタンｃ２に、３ビット目が
かご呼びボタンｄ２に、４ビット目がかご呼びボタンｃ
３に、５ビット目がかご呼びボタンｄ３に、６ビット目
がかご呼びボタンｃ４に、７ビット目がかご呼びボタン
ｄ４に、それぞれ接続されている。

【０００６】かご呼び出力部６４も、同様に、０ビット
目がかご呼びボタンｃ１に、１ビット目がかご呼びボタ
ンｄ１に、２ビット目がかご呼びボタンｃ２に、３ビッ
ト目がかご呼びボタンｄ２に、４ビット目がかご呼びボ
タンｃ３に、５ビット目がかご呼びボタンｄ３に、６ビ
ット目がかご呼びボタンｃ４に、７ビット目がかご呼び
ボタンｄ４に、それぞれ接続されている。

【０００７】図５に示す場合、５階床であり、かご呼び
ボタンｃ１が１階に対応し、かご呼びボタンｄ１が２階
に対応し、かご呼びボタンｃ２が３階に対応し、かご呼
びボタンｄ２が４階に対応し、かご呼びボタンｃ３が５
階に対応している。従って、かご呼びボタンｄ３、ｃ
４、ｄ４、かご呼び入力部６３の５〜７ビット目及びか
ご呼び出力部６４の５〜７ビット目は、使用されないよ
うになっている。

【０００８】

【発明が解決しようとする課題】かご呼びボタンのレイ
アウトは、仕様によって多岐にわたる。例えば、同じ５
階床の場合でも、図７（ａ）〜図７（ｃ）に示すように
様々なかご呼びボタンのレイアウトが考えられる。

【０００９】さらに同じレイアウトであっても、図７
（ｄ）及び図７（ｅ）に示すように、中抜け階があった
り不停止階があったりする場合がある。かご呼びボタン
のレイアウトが同じでも、かご呼びボタンの割当てが異
なると、各かご呼びボタンとかご呼び入力部及びかご呼
び出力部との配線が異なることになる。

【００１０】例えば、いわゆる中抜け階が存在するよう
な場合、図８に示すようなかご呼びボタンの割当て方法
が採用され得る。図８に示すエレベータ装置５１’にお
いては、かご呼びボタンｃ１〜ｃ４、ｄ１〜ｄ４自体の
かご呼びボタン基板６６に対する配置は図５に示すエレ
ベータ装置５１の場合と同様であるが、各かご呼びボタ
ンｃ１〜ｃ４、ｄ１〜ｄ４と階床との対応が異なってい
る。

【００１１】すなわち、かご呼び入力部６３の０ビット
目がかご呼びボタンｃ１に、１ビット目がかご呼びボタ
ンｄ１に、２ビット目がかご呼びボタンｄ２に、３ビッ
ト目がかご呼びボタンｄ３に、４ビット目がかご呼びボ
タンｃ４に、それぞれ接続されており、５〜７ビット目
は配線がなされていない。

【００１２】同様に、かご呼び出力部６４も、０ビット
目がかご呼びボタンｃ１に、１ビット目がかご呼びボタ
ンｄ１に、２ビット目がかご呼びボタンｄ２に、３ビッ
ト目がかご呼びボタンｄ３に、４ビット目がかご呼びボ
タンｃ４に、それぞれ接続されており、５〜７ビット目
は配線がなされていない。

【００１３】以上から分かるように、従来のエレベータ
装置においては、図５に示すような仕様から図７に示す
ような仕様に変更する場合に、かご呼びボタンａ１〜ａ
４、ｃ１〜ｃ４とかご呼び入力部６３及びかご呼び出力
部６４との接続配線を変更する必要がある。このことは
以下のような問題を生じさせる。

【００１４】第１に、設計上の接続図面の種類が膨大と
なり、設計者の設計負荷を増大させる。

【００１５】第２に、製造者が複雑な配線パターンを理
解するのに時間を要すると共に、配線をバラバラの電線
で行うために、製造作業にも多大な時間を要する。

【００１６】第３に、配線パターンが複雑となるため、
配線ミスが生じやすくなる。

【００１７】本発明は、このような点を考慮してなされ
たものであり、仕様の変更等に伴うかご呼びボタンの割
当変更によって接続配線を変更する必要がなく、従って
配線にフラットケーブルやテープ電線などのモジュール
化されたケーブルを採用することを可能にして、設計作
業や配線作業に要する負荷および時間を低減し、配線ミ
スの発生を防止することのできるエレベータ装置を提供
することを目的とする。

【００１８】

【課題を解決するための手段】本発明は、複数のかご呼
びボタンが配置されたかご呼びボタン基板と、前記各か
ご呼びボタンに接続され、前記各かご呼びボタンへの入
力を検出するかご呼び入力検出部と、前記各かご呼びボ
タンと階床との対応関係を記憶する記憶部と、前記記憶
部に記憶された前記対応関係に基づいて、前記かご呼び
入力検出部が入力を検出した前記かご呼びボタンに対応
する前記階床を特定する判別部と、を備えたことを特徴
とするエレベータ装置である。

【００１９】本発明によれば、かご呼びボタンと階床と
の対応関係が記憶部に記憶され、記憶部に記憶された対
応関係に基づいて、かご呼び入力検出部が入力を検出し
たかご呼びボタンに対応する階床が判別部により特定さ
れるため、記憶部に記憶されたかご呼びボタンと階床と
の対応関係を変更することにより、設計変更、配線変更
等の作業を要することなく、容易にかご呼びボタンの割
り当て変更に対応することができる。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。

【００２１】図１は、本発明の第１の実施の形態による
エレベータ装置を示す構成概略図である。図１に示すよ
うに、本発明の第１の実施の形態のエレベータ装置１
は、５階床に対応するものであり、複数のかご呼びボタ
ンａ１〜ａ４、ｂ１〜ｂ４が配置されたかご呼びボタン
基板１６と、各かご呼びボタンａ１〜ａ４、ｂ１〜ｂ４
に接続され、各かご呼びボタンａ１〜ａ４、ｂ１〜ｂ４
への入力を検出するかご呼び入力部１３（かご呼び入力
検出部）とを備えている。

【００２２】かご呼び入力部１３は、かご呼びボタン基
板１６とは別体のかご操作制御基板１１に形成されてい
る。かご操作制御基板１１とかご呼びボタン基板１６と
は、複数の配線によって接続されてかご操作装置１０を
構成している。この配線には、フラットケーブルやリボ
ンテーブル、テープ電線等が使用され得る。

【００２３】かご操作制御基板１１は、前述のかご呼び
入力部１３の他に、かご呼び出力部１４と、伝送制御Ｃ
ＰＵ１２（判別部）と、ＲＡＭ１５（記憶部）とを有し
ている。かご呼び入力部１３とかご呼び出力部１４と
は、いずれも図２に示すような８ビットのレジスタで構
成され、各ビットが各かご呼びボタンに対応して接続さ
れている。

【００２４】すなわち、かご呼び入力部１３は、０ビッ
ト目がかご呼びボタンａ１に、１ビット目がかご呼びボ
タンｂ１に、２ビット目がかご呼びボタンａ２に、３ビ
ット目がかご呼びボタンｂ２に、４ビット目がかご呼び
ボタンａ３に、５ビット目がかご呼びボタンｂ３に、６
ビット目がかご呼びボタンａ４に、７ビット目がかご呼
びボタンｂ４に、それぞれ接続されている。これによ
り、かご呼び入力部１３は、各かご呼びボタンの入力検
出の有無を表す８ビットの入力ビットパターン（図２参
照）を形成するようになっている。

【００２５】かご呼び出力部１４も、同様に、０ビット
目がかご呼びボタンａ１に、１ビット目がかご呼びボタ
ンｂ１に、２ビット目がかご呼びボタンａ２に、３ビッ
ト目がかご呼びボタンｂ２に、４ビット目がかご呼びボ
タンａ３に、５ビット目がかご呼びボタンｂ３に、６ビ
ット目がかご呼びボタンａ４に、７ビット目がかご呼び
ボタンｂ４に、それぞれ接続されている。

【００２６】各かご呼びボタンａ１〜ａ４、ｂ１〜ｂ４
は、かご呼び出力部１４からの出力に応じて点灯可能に
なっている。

【００２７】ＲＡＭ１５は、かご呼びボタンａ１〜ａ
４、ｂ１〜ｂ４と１階床〜５階床との対応関係を記憶す
る記憶部として構成されている。本実施の形態では、Ｒ
ＡＭ１５は、各かご呼びボタンａ１〜ａ４、ｂ１〜ｂ４
と各階床との対応関係に基づいて、かご呼び入力部１３
により形成される入力ビットパターンをから対応ビット
パターンを作成するための処理プログラムを記憶するよ
うになっている。

【００２８】伝送制御ＣＰＵ１２は、かご呼び入力部１
３が入力を検出したかご呼びボタンに対応する階床を特
定するようになっている。本実施の形態の伝送制御ＣＰ
Ｕ１２は、ＲＡＭ１５に記憶された処理プログラムに従
って、入力ビットパターンから対応ビットパターンを作
成して階床を特定するようになっている。対応ビットパ
ターンの作成についての詳細は、後述する。

【００２９】また、本実施の形態のエレベータ装置１
は、かご操作装置１０とは別体に構成された主制御装置
２０を有している。

【００３０】主制御装置２０は、主ＣＰＵ２５、第２伝
送制御ＣＰＵ２１、第２ＲＡＭ２２、ＥＥＰＲＯＭ２
３、第３ＲＡＭ２４、ＥＰＲＯＭ２６及び入力装置２７
を有している。主ＣＰＵ２５は、１６ビットから３２ビ
ット程度であることが好ましい。

【００３１】伝送制御ＣＰＵ１２と第２伝送制御ＣＰＵ
２１とは、互いに、８ビットから１６ビット程度のデー
タ伝送が可能となっている。

【００３２】第２ＲＡＭ２２は、主ＣＰＵ２５と第２伝
送制御ＣＰＵ２１とが共有する読み書き可能な記憶素子
である。

【００３３】ＥＥＰＲＯＭ２３は、仕様データの保存用
の記憶素子であり、電気的に消去可能に構成されてい
る。仕様データには、当該仕様データに基づいてＲＡＭ
１５に記憶する処理プログラムを作成するための補助プ
ログラムが付帯されている。

【００３４】第３ＲＡＭ２４は、データ保存用の読み書
き可能な記憶素子である。

【００３５】ＥＰＲＯＭ２６は、各かご呼びボタンａ１
〜ａ４、ｂ１〜ｂ４と１〜５階床との対応関係を設定す
るための設定プログラム、例えばＲＡＭ１５に記憶され
る処理プログラムを変更するためのプログラム、を記憶
する第２記憶部として構成されている。このＥＰＲＯＭ
２６は、電気的に消去可能なフラッシュＲＯＭで置換さ
れ得る。

【００３６】入力装置２７は、保守あるいは調整のため
に用いられる保守ツールあるいは保守スイッチ等であ
る。入力装置２７は、ＥＰＲＯＭ２６に記憶された設定
プログラムを作動させるための設定入力部として構成さ
れている。

【００３７】次に、対応ビットパターンの生成方法につ
いて説明する。

【００３８】本実施の形態における対応ビットパターン
のフォーマットは、図３（ａ）に示すように、０ビット
目が最下階に対応し、１ビット目が最下階＋１階に対応
し、２ビット目が最下階＋２階に対応し、３ビット目が
最下階＋３階に対応し、４ビット目が最下階＋４階に対
応し、５ビット目が最下階＋５階に対応し、６ビット目
が最下階＋６階に対応し、７ビット目が最下階＋７階に
対応するものである。

【００３９】ここで、例えば中抜き階の存在しない仕様
の場合、当該仕様データ及び付帯する補助プログラム
が、ＥＥＰＲＯＭ２３から第２伝送制御ＣＰＵ２１を介
して、伝送制御ＣＰＵ１２に伝送される。伝送制御ＣＰ
Ｕ１２は、補助プログラムに従って、対応ビットパター
ンを形成するための処理プログラムを作成して、ＲＡＭ
１５に記憶する。

【００４０】この場合、ＲＡＭ１５に記憶される処理プ
ログラムは、最上位のビットとして４ビット目が最上階
「５階」のかご呼びボタンに対応するような対応ビット
パターンを作成させるプログラムである。

【００４１】より詳細な例として、かご呼びボタンｂ２
が１階に対応し、かご呼びボタンａ３が２階に対応し、
かご呼びボタンｂ３が３階に対応し、かご呼びボタンａ
４が４階に対応し、かご呼びボタンｂ４が５階に対応す
る場合の対応ビットパターンを図３（ｂ）に示す。図３
（ｂ）に示す対応ビットパターンでは、例えばかご呼び
ボタンｂ４の入力検出の有無が、対応ビットパターンの
４ビット目に対応している。この場合の対応ビットパタ
ーンは、かご呼び入力部１３からの入力ビットパターン
（図２参照）を右に３ビットシフトさせる（挿入が必要
な左３ビット（５〜７ビット目）は０を挿入）ことによ
って得られる。すなわち、この場合の処理プログラム
は、「入力ビットパターン（図２参照）を右に３ビット
シフトさせる（挿入が必要な左３ビット（５〜７ビット
目）は０を挿入）」という処理内容を記述したものであ
る。

【００４２】次に、このような構成よりなる本実施の形
態の作用について説明する。

【００４３】かご内の乗客がかご呼びボタンａ１〜ａ
４、ｂ１〜ｂ４のいずれかを押すと、伝送制御ＣＰＵ１
２は、かご呼びボタンの入力検出の有無を表すかご呼び
入力部１３の入力ビットパターン（図２参照）から、前
述のようにＲＡＭ１５に記憶された処理プログラムに基
づいて対応ビットパターン（図３（ｂ）参照）を求め、
入力を検出したかご呼びボタンに対応する階床を特定す
る。

【００４４】例えば、かご呼びボタン２階と４階に対応
するかご呼びボタンａ３、ａ４が押された場合、かご呼
び入力部１３による入力ビットパターンから求められる
対応ビットパターンは、１ビット目と３ビット目のみが
１であり、他のビットは０であるパターンとなる。伝送
制御ＣＰＵ１２は、その入力パターンから、逆に２階と
４階という階床を特定する。

【００４５】続いて、伝送制御ＣＰＵ１２は、ＲＡＭ１
５にかご呼びデータ（または特定された階床データ）を
一時的に退避させた後、当該データを所定の周期で主制
御装置２０の伝送制御ＣＰＵ２１へ送信する。

【００４６】伝送制御ＣＰＵ２１は、当該かご呼び入力
データ（または特定された階床データ）を所定の周期で
受信して、第２ＲＡＭ２２に書き込む。

【００４７】主ＣＰＵ２５は、第２ＲＡＭ２２に書き込
まれたデータを、第３ＲＡＭ２４に一時的に退避させ、
ＥＥＰＲＯＭ２３に記憶された仕様データを参照して、
呼び登録データを第３ＲＡＭ２４に書き込む。さらに主
ＣＰＵ２５は、呼び登録データを、所定の周期で第２Ｒ
ＡＭ２２に転送する。

【００４８】第２伝送制御ＣＰＵ２１は、第２ＲＡＭ２
２に転送された呼び登録データを所定の周期で伝送制御
ＣＰＵ１２に送信する。

【００４９】伝送制御ＣＰＵ１２は、当該呼び登録デー
タを所定の周期で受信して、ＲＡＭ１５に書き込むと共
に、かご呼び出力部１４を介して対応するかご呼びボタ
ンを点灯させる。これにより、当該かご呼びボタンが押
されたことによる呼び登録がなされたことが明確に表示
される。

【００５０】呼び登録データに基づいて、かご呼びボタ
ンを点灯させる場合には、前記対応ビットパターンの対
応を逆向きに利用する。すなわち、この場合、階床に対
応するビットパターンを左に３ビットシフトすることに
よって対応できる。

【００５１】呼び登録の解除や取り消しについても、同
様のデータの流れによって実現される。

【００５２】記憶部１５に記憶される対応ビットパター
ン作成のための処理プログラムは、ＥＥＰＲＯＭ２３か
ら第２伝送制御ＣＰＵ２１を介して伝送される仕様デー
タに従って、容易に変更することができる。

【００５３】例えば中抜き階が１つ存在する仕様の場合
の対応ビットパターンの例を図３（ｃ）に示す。この場
合、かご呼びボタンａ２が１階に対応し、かご呼びボタ
ンｂ２が２階に対応し、かご呼びボタンｂ３が中抜き階
に対応し、かご呼びボタンｂ３が３階に対応し、かご呼
びボタンａ４が４階に対応し、かご呼びボタンｂ４が５
階に対応する。

【００５４】この場合の対応ビットパターンは、図４に
示すように、中抜き階に対応するビットを無視して入力
ビットパターンを右詰めし、当該ビットパターンを右に
３ビットシフトさせる（挿入が必要な左３ビット（５〜
７ビット目）は０を挿入）ことによって得られる。すな
わち、この場合の処理プログラムは、「中抜き階に対応
するビットを無視して入力ビットパターンを右詰めし、
当該ビットパターンを右に３ビットシフトさせる（挿入
が必要な左３ビット（５〜７ビット目）は０を挿入）」
という処理内容を記述したものとなる。

【００５５】この場合も、呼び登録データに基づいてか
ご呼びボタンを点灯させる場合には、前記対応ビットパ
ターンの対応を逆向きに利用する。すなわち、階床に対
応するビットパターンを左に３ビットシフトして、中抜
き階に対応するビットより上位のビットを左にシフトす
ることによって対応できる。

【００５６】なお、記憶部１５に記憶する対応ビットパ
ターンの変更は、入力装置２７によて行うことも可能で
ある。

【００５７】例えば、かご呼びボタンの階床への割当て
を、階床設定モード時に順に押されたかご呼びボタンを
そのまま階床順に対応させるような設定プログラムをＥ
ＰＲＯＭ２６に記憶させておけば、当該設定プログラム
の作動時に、入力装置２７を介して階床設定モードに切
り替え、順にかご呼びボタンを押すだけで、極めて容易
に対応ビットパターンの作成のための処理プログラムを
変更することができる。

【００５８】階床設定モードに切り替えるためのスイッ
チは、特別なスイッチを設ける他、他のボタン類を流用
しても良い、例えば、戸開ボタンと戸閉ボタンとを同時
に押すことで階床設定モードに切り替えるようにしても
よい。

【００５９】ただし、あまりに容易に階床設定モードに
切り替えられ得る態様を採用すると、「いたずら」され
てしまうおそれがあるため、階床設定モードへの切り替
え入力は、例えばエレベータ装置の設定時にのみ操作可
能とすることが好ましい。

【００６０】以上のように、本実施の形態によれば、か
ご呼びボタンａ１〜ａ４、ｂ１〜ｂ４と階床との対応関
係（処理プログラム）がＲＡＭ１５に記憶され、かご呼
び入力部１３が入力を検出したかご呼びボタンに対応す
る階床が伝送制御ＣＰＵ１２により特定されるため、Ｒ
ＡＭ１５に記憶されたかご呼びボタンと階床との対応関
係を変更することにより、容易にかご呼びボタンの割り
当て変更に対応することができる。

【００６１】また、本実施の形態によれば、ＥＰＲＯＭ
２６が記憶する設定プログラムを入力装置２７によって
作動させることによっても、容易にかご呼びボタンの割
り当て変更に対応することができる。

【００６２】

【発明の効果】以上説明したように、本発明によれば、
かご呼びボタンと階床との対応関係が記憶部に記憶さ
れ、かご呼び入力検出部が入力を検出したかご呼びボタ
ンに対応する階床が判別部により特定されるため、記憶
部に記憶されたかご呼びボタンと階床との対応関係を変
更することにより、設計変更、配線変更等の作業を要す
ることなく、容易にかご呼びボタンの割り当て変更に対
応することができる。

【図面の簡単な説明】

【図１】本発明によるエレベータ装置の第１の実施の形
態を示す構成概略図。

【図２】図１のかご呼び入力部による入力ビットパター
ンを示す図。

【図３】対応ビットパターンを示す図。

【図４】対応ビットパターンの作成方法の一例を説明す
る図。

【図５】かご呼びボタンの配置例を示す図。

【図６】従来のエレベータ装置を示す構成概略図。

【図７】図６のかご呼び入力部のビットパターンを示す
図。

【図８】従来の他のエレベータ装置を示す構成概略図。

【符号の説明】

１エレベータ装置１０かご操作装置１１かご操作制御基板１２伝送制御ＣＰＵ１３かご呼び入力部１４かご呼び出力部１５ＲＡＭ１６かご呼びボタン基板２０主制御装置２１第２伝送制御ＣＰＵ２２第２ＲＡＭ２３ＥＥＰＲＯＭ２４第３ＲＡＭ２５主ＣＰＵ２６ＥＰＲＯＭ２７入力装置ａ１〜ａ４、ｂ１〜ｂ４かご呼びボタン

Claims

【特許請求の範囲】

【請求項１】複数のかご呼びボタンが配置されたかご呼
びボタン基板と、前記各かご呼びボタンに接続され、前記各かご呼びボタ
ンへの入力を検出するかご呼び入力検出部と、前記各かご呼びボタンと階床との対応関係を記憶する記
憶部と、前記記憶部に記憶された前記対応関係に基づいて、前記
かご呼び入力検出部が入力を検出した前記かご呼びボタ
ンに対応する前記階床を特定する判別部と、を備えたこ
とを特徴とするエレベータ装置。
【請求項２】前記対応関係を設定する設定プログラムを
記憶する第２記憶部と、前記設定プログラムを作動させるための設定入力部と、
を更に備えたことを特徴とする請求項１に記載のエレベ
ータ装置。
【請求項３】前記設定入力部は、前記エレベータ装置の
設定時にのみ操作可能となっていることを特徴とする請
求項２に記載のエレベータ装置。
【請求項４】前記かご呼びボタンは、当該かご呼びボタ
ンへの入力が検出され、前記判別部によって前記かご呼
びボタンに対応する前記階床が特定された際に点灯する
ようになっていることを特徴とする請求項１乃至３のい
ずれかに記載のエレベータ装置。