JP2000298464A - 選択的に輝度解像度を増強したディジタルイメージング制御 - Google Patents

Abstract

(57)【要約】 【課題】 画像の解像度を改善するディジタルイメージ
ングの調整方法を提供する。 【解決手段】 差動アナログ−ディジタル変換器（ＡＤ
Ｃ）（３２）のダイナミックレンジ全体を利用する入力
をＡＤＣに与えるように差動増幅器（２４）の基準電圧
（Ｖ_REF）および利得と積分期間とを校正することによ
り、画像の増強を自動的に達成する。ＣＭＯＳアレーと
一緒に使用するときは、高速で安価な校正用組合わせ論
理を使用してアレーと一緒にシングルチップ（２０）上
にイメージング論理（８）を製造する。画像の輝度スペ
クトルの所望の部分（１７６−１７８）を拡大すること
により、スペクトルの関心のある部分の画像のディジタ
ル解像度を増大する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般にディジタルイ
メージング装置に関するものであり、特に、ディジタル
画像の自動的で選択的な輝度解像度の増強（ｅｎｈａｎ
ｃｅｍｅｎｔ）に関するものである。

【０００２】

【従来の技術】ディジタルイメージング装置は、ディジ
タルカメラ、指紋認識、ディジタルスキャナ、複写機等
を含むさまざまな用途でますます普及しつつある。従来
の代表的なディジタルイメージング装置は電荷結合素子
（ＣＣＤ：ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃ
ｅ）テクノロジーに基づいている。ＣＣＤ素子はＣＣＤ
セルのアレーをそなえており、各セルは画素を構成す
る。各ＣＣＤ画素はセルに突き当たる光の強度に比例し
た電圧信号を出力する。このアナログ電圧信号はディジ
タル信号に変換して、更に処理、ディジタルフィルタリ
ング、記憶等を行うことができる。当業者には周知のよ
うに、一般にセンサアレーと呼ばれるＣＣＤセルの二次
元アレーからの電圧信号出力から二次元ディジタル画像
を構成することができる。

【０００３】温度と照明のような周囲条件、およびＣＣ
Ｄアレーの特性に応じて、結果として得られる画像は解
像度が貧弱になることがある。貧弱な画像解像度は、セ
ンサアレーに当たる非常に明るい光から生じ得る。この
場合には、結果として得られる画像は洗い落とされたよ
うに見えるかも知れない。または、貧弱な画像解像度は
低い光状態から生じ得る。この場合には、結果として得
られる画像は暗く、ぼんやりしたように見えるかも知れ
ない。貧弱な画像品質のもう一つの要因は明るい画素と
暗い画素との間の不充分なコントラストによるかも知れ
ず、画像がぼやけたり、薄れたりする。ディジタル信号
処理を用いて、ある種の画像品質問題を補償してもよい
が、センサアレーから到来するアナログ電圧信号をアナ
ログ−ディジタル変換器に入力する前にどのように取り
扱うか調整することにより、かなり画像を改善すること
ができる。

【０００４】

【発明が解決しようとする課題】したがって、ディジタ
ルイメージングを調整するための方法に対して、画像の
解像度を改善するための共通の技術としてコントラスト
照明状態を増大することが求められている。

【０００５】

【課題を解決するための手段】一つの側面では、本発明
は、基準電圧入力と、信号入力と、プログラマブル利得
値と、アナログ−ディジタル変換器（ＡＤＣ）に結合さ
れた差動出力とをそなえたプログラマブル増幅器と、プ
ログラマブル増幅器の出力に対応するディジタル符号を
出力するアナログ−ディジタル変換器とをそなえた画像
プロセッサの自動利得制御方法であって、輝度データの
フレームを読出すステップと、フレームの平均輝度値と
平均輝度値に対応するＡＤＣから出力されるディジタル
符号とを判定するステップとを含む自動利得制御方法を
提供する。この方法は更に、プログラマブル増幅器の入
力が平均輝度値に設定されたときＡＤＣから出力される
ディジタル符号が目標値になるようにする基準電圧と、
プログラマブル増幅器の入力が平均輝度値に設定された
ときＡＤＣから出力されるディジタル符号が前記目標値
になるようにする利得を計算するステップとを含む。こ
の方法は、基準電圧と利得を計算された値に設定し、次
のフレームを読出すステップをも含む。

【０００６】もう一つの側面では、本発明は、画像プロ
セッサであって、入力として輝度信号と基準電圧信号を
受け、増幅された差動信号を出力する差動増幅器と、前
記増幅された差動信号を入力として受け、前記増幅され
た差動信号に対応するディジタル信号を出力する差動ア
ナログ−ディジタル変換器（ＡＤＣ）と、前記基準電圧
信号を出力するプログラマブル電圧源と、前記ディジタ
ル信号を受けて、平均輝度値を出力するディジタル平均
器と、前記平均輝度値を受けて、利得制御信号を前記差
動増幅器に出力し、基準電圧制御信号を前記プログラマ
ブル電圧源に出力するディジタル信号制御器であって、
（１）輝度入力が平均輝度値にあるときのアナログ−デ
ィジタル変換器のディジタル信号と（２）所望のディジ
タル信号との差から前記利得制御信号と前記基準電圧制
御信号とが決められるディジタル信号制御器とを具備す
る画像プロセッサを提供する。

【０００７】もう一つの側面では、本発明は、入力とし
て輝度信号のフレームと基準電圧信号を受け、輝度信号
と基準電圧信号との差に対応する差動信号を出力する増
幅器を具備する自動利得制御回路を提供する。増幅器は
利得制御信号の制御のもとで差を増幅する。自動利得制
御回路は、増幅器から出力される信号を受け、増幅器の
差動出力に対応するディジタル信号を出力する差動アナ
ログ−ディジタル変換器（ＡＤＣ）と、フレームに対す
る平均輝度値を計算するための手段と、増幅器の輝度信
号入力が平均輝度値になっているときＡＤＣから出力さ
れるディジタル信号を所望のディジタル出力と比較し
て、差信号を発生するための手段と、差信号に応答して
基準電圧信号を調整するための手段と、差信号に応答し
て利得制御信号を調整するための手段をも具備する。

【０００８】本発明の上記の特徴は、付図による以下の
説明により、より明らかに理解される。

【０００９】

【発明の実施の形態】次に、種々の実施例の実施と使用
について説明する。しかし、さまざまな特定の背景で実
施できる多数の応用可能な発明的概念を本発明が提供す
ることは理解されるはずである。ここに説明する特定の
実施例は本発明の実施と使用のための特定の仕方を示す
に過ぎず、本発明の範囲を限定するものではない。

【００１０】図１は本発明の好適実施例を利用するディ
ジタルイメージング装置２を示す。ディジタルイメージ
ング装置にはレンズ機構４が含まれる。レンズ機構４は
イメージング対象から出てくる、すなわちそれから反射
される光を受けて、入射光をアレーセンサ６に集束す
る。アレーセンサ６は好ましくは、同時係属特許出願０
９／２２３，１６６、「集積化された相関二重サンプリ
ングシステムをそなえたアレーセンサのための高速フレ
ーム読出しアーキテクチャ」（Ｆａｓｔ Ｆｒａｍｅ
Ｒｅａｄｏｕｔ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ
Ａｒｒａｙ Ｓｅｎｓｏｒｓ ｗｉｔｈ Ｉｎｔｅｇｒ
ａｔｅｄ Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａ
ｍｐｌｉｎｇ Ｓｙｓｔｅｍ）に充分に説明されている
型のＣＭＯＳセンサアレーである。この出願は引用する
ことにより本明細書の一部として組み入れられる。当業
者に知られているように、センサアレー６はＣＭＯＳセ
ンサの二次元アレーで構成される。各センサはアナログ
電圧信号を出力する。この信号は特定のセンサに当たる
光の強度に比例する。当業者には周知のように、各セン
サからの電圧信号はラスタ形式で走査して、アナログ画
像信号を作成することができる。このアナログ画像信号
はイメージング論理８に与えられる。イメージング論理
８では、アナログ信号はバッファリングされ、増幅され
た後、ディジタル信号に変換される。ディジタル信号は
フィルタリングまたは更に処理した後、画素輝度データ
の形式で入力／出力（Ｉ／Ｏ）ポート１０に送られる。
代わりに、付加的な信号処理で、ディジタル信号はビッ
トマップの形式または他の周知のディジタル画面フォー
マットで出力することができる。

【００１１】代わりに、ディジタル信号をメモリ１２に
送って、記憶することができる。メモリ１２は好ましく
は、ランダムアクセスメモリまたはスタティックＲＡＭ
である。代わりに、メモリ１２は磁気ディスケット装
置、ＣＤ−ＲＯＭ、または他の記憶装置のような、磁気
または光の記憶装置とすることができる。このような場
合には、適切な装置制御器とインタフェース（図示しな
い）がメモリ１２とともに含まれる。イメージング論理
８、メモリ１２、およびＩ／Ｏポート１０は好ましくは
マイクロプロセッサ１４の制御下にある。マイクロプロ
セッサ１４は好ましくは、メモリ１２またはＲＯＭ１６
に記憶された命令のもとで動作する汎用ディジタルマイ
クロプロセッサである。記憶される命令はＩ／Ｏポート
１０を介して直接マイクロプロセッサ１４に与えるか、
もしくはメモリ１２またはＲＯＭ１６に記憶することが
できる。

【００１２】好適実施例では、センサアレー６はＣＭＯ
Ｓセンサセルのアレーで構成されるので、イメージング
論理８はＣＭＯＳプロセスを使用してセンサアレー６と
一緒に単一集積回路上に形成することができる。図２は
単一の集積回路（ＩＣ）２０を示す。このＩＣ２０上に
は、本発明の好適実施例によるセンサアレー６とイメー
ジング論理８がともに実現される。内部制御レジスタ、
マイクロプロセッサインタフェース論理、メモリインタ
フェース論理等を含むＩＣ２０の中に他の機能および回
路を含めてもよい。これらの機能は、本発明の理解に必
要でないので、図示しなかった。

【００１３】次に、イメージング論理８の詳細を図２を
参照して説明する。イメージング信号に対する主要経路
が太い矢印で示されている。センサアレー６からのアナ
ログ信号はバッファ２２に送られ、そこで信号は強めら
れ、固定パターン雑音が除去される。バッファリングさ
れたアナログ信号はバッファ２２からプログラマブル利
得差動増幅器２４の第一の入力に送られる。増幅器２４
の第二の入力は基準電圧を受ける。基準電圧は、ディジ
タル信号制御器２８の制御のもとに基準制御ブロック２
６から与えられる。増幅器は利得制御ブロック３０から
の利得制御信号も受ける。利得制御ブロック３０はディ
ジタル信号制御器２８の制御のもとに動作する。

【００１４】増幅器２４は二つの入力を完全な差動出力
２５、２７に写像する。換言すれば、出力２５および２
７は、二つの入力信号（すなわち、アナログ画像信号と
基準電圧Ｖ_REF）の値の差に増幅器２４の利得を乗算し
たもので、共通モード電圧レベルを中心としたものに対
応する。次に、この完全差動出力２５、２７は差動アナ
ログ−ディジタル変換器（ＡＤＣ）３２の入力に与えら
れる。差動アナログ−ディジタル変換器（ＡＤＣ）３２
では、差動値（すなわち、信号２５と２７の差）がディ
ジタル値に変換される。その結果得られるディジタル画
像信号は次に、不良画素フィルタ３４に送られる。不良
画素フィルタ３４で、同時係属特許出願０９／２２３，
１６５、「ＣＭＯＳ領域アレーセンサのための順次相関
二重サンプリング手法」（Ｓｅｑｕｅｎｔｉａｌ Ｃｏ
ｒｒｅｌａｔｅｄ ＤｏｕｂｌｅＳａｍｐｌｉｎｇ Ｔ
ｅｃｈｎｉｑｕｅ ｆｏｒ ＣＭＯＳ Ａｒｅａ Ａｒ
ｒａｙ Ｓｅｎｓｏｒｓ）に詳細に説明されているよう
に、画像誤差が検出され、補正される。この出願は引用
することにより本明細書の一部として組み入れられる。

【００１５】次に、補正されたディジタル画像信号はデ
ィジタルマイクロインタフェース３６に送られる。ディ
ジタルマイクロインタフェース３６は、ＩＣ２０と、メ
モリ１２、マイクロプロセッサ１４、またはＩ／Ｏポー
ト１０のようなディジタルイメージャ（ｉｍｅｇｅｒ）
２の他の構成要素との間のインタフェースを提供する。

【００１６】図２にはディジタルタイミング発生器４２
も示されている。ディジタルタイミング発生器４２は、
ＣＭＯＳセンサの固定パターン雑音を抑圧するために、
順次相関二重サンプリングブロック４４の動作のための
タイミング信号を供給する。行／列情報レジスタ４６は
ディジタル信号制御器２８およびディジタル平均器３８
に、現在処理されている信号がセンサアレー上のどこで
生じたかに関する情報を供給する（すなわち、各画素に
対する行と列の情報を供給する）。

【００１７】イメージング論理８にはディジタル信号帰
還ループも含まれる。ディジタル信号帰還ループは、デ
ィジタル平均計算器３８、ディジタル信号制御器２８、
基準制御ブロック２６、利得制御ブロック３０、および
照射時間制御器４０を含む。帰還ループを用いることに
より、アナログ−ディジタル変換器（ＡＤＣ）３２のダ
イナミックレンジ全体を利用するように増幅器２４の出
力が最適化される。これは、増幅器２４の利得、基準電
圧Ｖ_REF入力の一方または両方を調整することにより、
行われる。画像の二つの別個の側面が最適化される。光
学的な黒の校正により、確実に光学的に黒い画素につい
てＡＤＣ３２から零に近い値が出力され、ＡＤＣ３２の
ダイナミックレンジ全体が利用される。解像度増強は画
像の最適コントラストに配慮している。

【００１８】第一の実施例では、画像解像度は帰還ルー
プを介して自動的に行われる。代わりの実施例では、後
で更に詳細に説明されるように、画像またはユーザが関
心のある画像のダイナミックレンジの部分を増強するた
めにある値を選択することができる。

【００１９】自動的な動作では、データの各入力フレー
ムに対して三つのステップが行われる。最初に、光学的
に黒いことが知られているフレームの一つ以上の行に対
して、光学的黒の校正が行われる。第二に、フレーム全
体が走査された後、ＡＤＣ３２のダイナミックレンジ全
体にわたってフレーム値を写像するために、増幅器２４
の利得およびＶ_REF入力が調整される。最後に、該当す
る場合、ＡＤＣ３２のダイナミックレンジ全体にわたっ
てフレーム値をより綿密に写像するために、後続の各フ
レームの積分時間、すなわちフレーム照射時間が調整さ
れる。これらのステップの各々については、後で更に詳
しく説明する。

【００２０】光学的黒の校正 「暗い」ことが知られている、すなわちそれに当たる光
を受けない画素（すなわち、ＣＭＯＳセンサ）からの信
号を検出することにより、光学的黒の校正が行われる。
これは、センサアレー６の一部上に光シールド４８を使
用することにより行われる。好適実施例では、光シール
ド４８は最初の４行の画素をおおう。ただし、シールド
された画素と行の数は設計選択の問題である。これらの
行は暗いとわかっているので、これらの画素を黒として
取り扱うために、すなわち、それらに対応する最小のデ
ィジタル値をそなえるために、イメージング論理は校正
することができる。明らかとなるであろう理由のため
に、この最小のディジタル値は零に設定するべきではな
い。好適実施例では、完全に黒い、すなわち完全に暗い
画素に対応する最小のディジタル値が６４に設定され
る。

【００２１】光学的黒に対する校正を行うために、増幅
器２４の基準電圧Ｖ_REF入力を調整することにより、Ａ
ＤＣの出力をその「黒」の値、好ましくは６４に駆動す
る。図３を参照して、Ｖ_REFとＡＤＣ３２の出力との間
の関係について説明する。図３は増幅器２４、ＡＤＣ３
２、および基準制御ブロック２６の間の関係を示す。

【００２２】図示するように、増幅器２４は入力とし
て、その非反転入力で画素輝度信号Ｖ _sigを、その反転
入力で基準電圧信号Ｖ_REFを受ける。次に、増幅器２４
は入力の差に利得を乗算したものに等しい差信号を出力
する。差動出力信号２５、２７の中心が差動ＡＤＣ３２
の共通モードレベル（ＣＭＬ：ｃｏｍｍｏｎ ｍｏｄｅ
ｌｅｖｅｌ）２９となるように増幅器２４が構成され
る。換言すれば、増幅器２４はその入力信号の差を、Ｃ
ＭＬを中心とする差動信号に写像する。ＡＤＣ３２の最
大および最小の動作閾値はそれぞれＶ_TおよびＶ_Bと呼ば
れる。ＣＭＬレベル２９はＶ_TとＶ_Bの中央である。

【００２３】増幅器２４に対する伝達式は次式で与えら
れる。

【数１】 ここで、ｇ＝増幅器２４の利得である。図示された場合
には、ｇ＝１である。増幅器２４は好ましくは、２、
４、８、または１６の利得値でプログラマブルである。
図３から明らかなように、出力２５Ｖ_inpと２７Ｖ_inmは
ＣＭＬを中心としている。また、ＡＤＣ３２の最大およ
び最小の閾値はＣＭＬを中心としている。したがって、

【数２】 ＡＤＣ３２の入力はＣＭＬに対して対称であるので、Ａ
ＤＣ３２の出力は入力値の一方だけから得ることができ
る。換言すれば、ＡＤＣ３２の正規化された出力は次式
の通りである。

【数３】 好ましくは、ＡＤＣ３２の最高基準は（Ｖ_T−Ｖ_B）と選
択され、最低基準は零と選択される。したがって、増幅
器２４とＡＤＣ３２を含む回路の正規化された伝達関数
である式（３）は、式（１）および（２）からの値を代
入することにより、次式に書き換えることができる。

【数４】 式（４）を用いて、増幅器２４の基準電圧入力Ｖ_REFを
調整することにより、値Ｄ_outnを与えられた画素信号Ｖ
_sigおよび一定利得ｇに対する所望のレベル６４とする
ことができる。シールド４８の下の画素に対応する既知
の黒い画素が走査されつつあるので、Ｖ_REFに対する適
切な値が得られる。

【００２４】図３に示すように、基準制御ブロック２６
は可変電圧源５２およびディジタル−アナログ変換器
（ＤＡＣ）５４を含む。ＤＡＣ５４はディジタル信号を
受けて、これをアナログ信号に変換し、このアナログ信
号は可変電圧源５２に与えられる。可変電圧源５２から
基準電圧入力Ｖ_REFが生じる。ＡＤＣ３２の正規化され
た出力Ｄ_outnと入力Ｄ_inmとの間の関係は次のように与
えられる。

【００２５】サイズｍのＤＡＣ５４の場合、

【数５】 ここでＤ_inmはＤＡＣ５４のディジタル入力、ＶＴ_DACは
ＤＡＣ５４に対する最高基準、ＶＢ_DACはＤＡＣ５４に
対する最低基準である。ＤＡＣ５４はＡＤＣ３２に合う
ように設計されるので、ＶＴ_DAC＝（Ｖ_T−Ｖ_B）で、Ｖ
Ｂ_DAC＝０。したがって、

【数６】

【００２６】式（６）は式（４）に代入することができ
る。サイズｎのＡＤＣ３２が与えられた場合、Ｄ_outnと
Ｄ_inmとの間の関係は次式で与えられる。

【数７】 これは簡略化し、Ｄ_inmをＤ_outnにより解いて、次式が
得られる。

【数８】

【００２７】好適実施例では、ＡＤＣ３２は１０ビッ
ト、ＤＡＣ５４は８ビットであり、次のように近似され
る。

【数９】

【００２８】式（９）の関係により、光学的黒の校正に
対して必要な基準電圧Ｖ_REFを発生するために必要なＤ
ＡＣ５４の入力を素早く演算することができる。

【００２９】光学的黒の校正に対するプロセスステップ
の更に詳しい内容を図４により説明する。プロセスはス
テップ６０の新しいフレームの開始で始まる。判定ステ
ップ６２で、既知の光学的に黒い画素（すなわち、シー
ルド４８によって遮蔽される画素）に対するＡＤＣ３２
の出力Ｄ_outを閾値または閾値範囲と比較することによ
り、出力が光学的に黒い画素に対する許容可能な範囲の
中にあるか判定する。好ましくは、ＡＤＣ３２はこのよ
うな画素に対して６４の値を出力し、プラスまたはマイ
ナス１０の範囲が許容される。出力が許容範囲の中にあ
る場合には、増幅器２４の基準電圧Ｖ_REF入力を調整す
る必要はない。したがって、ステップ６４に示すよう
に、Ｖ_REFに対する値がフリーズされ、処理は判定ステ
ップ６８に進む。これに反してＡＤＣ３２の出力が許容
された範囲の中に無い場合には、処理はステップ６６に
進む。ステップ６６で、式（４）および（９）について
説明したように、Ｖ_REFに対する値を調整することによ
り、ＡＤＣ３２の出力を値６４とする。次に、処理は判
定ステップ６８に進み、そこで、走査されつつある行が
まだ光学的な黒の領域の中にあるか判定される。好適実
施例では、シールド４８が最初の４行の画素を真っ暗に
し、走査されつつある行が真っ暗にされた行の一つから
のものであるかを行／列情報レジスタ４６からの情報が
示す。走査されつつある行が真っ暗にされた行の一つか
らのものである場合には、次の行のためにプロセスはル
ープで判定ステップ６２に戻り、真っ暗にされていない
行に走査が進むまでループが繰り返される。走査は真っ
暗にされた行の中にもはや無いと判定ステップ６８で判
定された場合には、処理はステップ６９に進む。この点
で、Ｖ_REFはフリーズされ、判定ステップ７０で示され
るようにフレームの終わりに達するまで、フレーム行の
残りが走査、分析される。フレームの終わりに達する
と、処理はステップ７２に進み、そこでＶ_REFがもう一
度調整される。しかし、今度は、光学的な黒の値を最適
化しようとするのではなくて、今走査されたフレーム全
体の特性に合うようにＶ_REFが調整される。これを行う
ため、（最初の４行を構成する光学的に黒い画素は無視
して）フレームを構成する画素に対する平均輝度値を判
定し、そしてＶ_REFを、ＡＤＣ３２の出力が計算された
平均画素値に対応する入力信号Ｖ_sigに対するその中央
値になるような値にする。

【００３０】この概念は図５ａおよび５ｂにグラフ的に
示されている。図５ａはフレーム経過時間に対する輝度
値をプロットしている。図５ｂは１フレームの走査の間
のＶ _REFのタイムチャートを示す。図５ａのフレームは
説明のためだけのものであり、試験パターンを表す。こ
の試験パターンでは、（輝度曲線７６の平坦な部分によ
って示されるように）最初の４行の画素が真っ暗にされ
た後、（輝度曲線７６の傾斜部分によって示されるよう
に）走査がフレーム中を進むにつれて残りの行が黒から
明るい白に上昇する。明らかに、代表的な画像では、輝
度強度は広範囲に非直線的に変化するが、ここで説明す
る原理は同様に当てはまる。

【００３１】図５ｂに示すように、Ｖ_REFの値は最初、
あるデフォルト値、好ましくはＡＤＣ３２の共通モード
レベルに設定される。最初の４行が走査された後、時点
Ｔ₁のＶ_REFの値の変化によって示されるように、図４の
ステップ６６で_VREFの新しい値が計算される。代わり
に、真っ暗にされた行の各画素が走査された後、または
真っ暗にされた各行の終わりに、Ｖ_REFの値を更新する
ことができる。注意すべきことは、真っ暗にされた行の
終わりとＶ_REFに対する値の計算との間の待ち時間は好
ましくは、式（９）によって許容される高速演算の使用
と、センサアレー６と同じチップ上の高速演算論理８の
使用により、最小化される。光学的に黒い画素に対して
Ｖ_REFの値が判定されると、この値はフリーズされ（図
４のステップ６４）、時点Ｔ₁とＴ₂との間に示されるよ
うにフレームの残りが走査される。

【００３２】時点Ｔ₂に、フレーム全体が読出され、実
際のフレームデータに基づいてＶ_REFの新しい値が計算
される。図５ａの点７８で示されるような、フレームに
対する平均輝度値がまず計算される。この値が式（４）
のＶ_sigの値に代入され、Ｖ_REFを調整することによりＡ
ＤＣ３２の出力をその範囲中央の値とする。好適な１０
ビットのＡＤＣの場合、この範囲中央の値は５１２に設
定されるかも知れない。範囲中央のＡＤＣ出力値Ｄ_out
は好ましくは、走査されつつある画像およびユーザの好
みに従って選択することができるプログラマブルな値で
ある。経験的な証拠が示唆するところによれば、最善の
画像増強のため、平均輝度強度７８に対応するＡＤＣ出
力値はＡＤＣの範囲の約７５％の点（たとえば、１０ビ
ットのＡＤＣの場合、７６８）に設定するべきである。

【００３３】図５ｂの時点Ｔ₂に示すように、フレーム
の終わりにＶ_REFが調整され（図４のステップ７２）、
輝度データの次の入力フレームに対して処理が繰り返さ
れる。フレームの終わりのＶ_REFの調整と同時に、増幅
器２４の利得を調整することによりＡＤＣ３２のダイナ
ミックレンジも最大にしようとする。これは以下の段落
で更に詳細に説明する。

【００３４】ＡＤＣのダイナミックレンジの最適化 増幅器２４とＡＤＣ３２との間の関係は更に図６ａから
図６ｄに更に示されている。この場合も、図示された試
験パターンでは、上から下へ（走査の方向）進むにつれ
てフレームが次第に一様に黒から白に変化する。図６ａ
は１フレーム全体の走査に対する増幅器２４の入力を示
す。図６ｂは増幅器２４からの対応する差動出力２５、
２７を示す。注意すべきことは、Ｖ_REFは最初の４行の
終わりに光学的な黒の校正について既に調整されたもの
として示されているということである。したがって、注
意すべきことは、差動出力信号の下側成分２７は図示さ
れているようにＡＤＣ３２の下側閾値Ｖ_Bにあるか、ま
たはそれに非常に近いということである。しかし、差動
出力信号２５、２７はＡＤＣ３２の範囲全体を利用して
いないということにも注意すべきである。ＡＤＣ３２の
範囲全体を用いるためには、それの入力（この場合に
は、増幅器２４からの差動出力２５、２７）はその動作
範囲全体にわたって、すなわちＶ_BからＶ_Tに変化しなけ
ればならない。このようにして、結果として得られる画
像のコントラストが増強される。

【００３５】更に、平均画像データがＡＤＣの範囲中央
またはその近くに与えられるようにシステムを校正する
ことが都合がよい。これらの利点は次のように達成され
る。

【００３６】フレームが読出された後、フレームの平均
輝度値が計算される。この平均輝度値８０は図６ｃに示
されている。この図６ｃも増幅器２４の差動出力２５、
２７を示す。平均輝度値すなわちａｖｇ＿ｂｒｔが計算
されると、平均輝度値に等しい入力輝度値Ｖ_sigに対し
て増幅器２４の出力がＡＤＣ３２をその範囲中央に駆動
するように、Ｖ_REFを調整することができる。これは図
６ｃに示されている。図６ｃに示すように、差動出力信
号２５、２７を上にずらすことにより、平均輝度値はＡ
ＤＣ３２の共通モードレベルすなわち範囲中央のレベル
となる（明快にするため、差動出力信号２５、２７の一
つの成分２７だけが図示されている）。好ましくは、差
動出力信号２５、２７を上にずらすことにより、平均輝
度値をＶ _Tの約７５％とする。このようにして、通常、
最も関心のある領域である画像の、より明るい部分が増
強される。他の代替案では、平均輝度値はＡＤＣ３２の
範囲内のどこにもずらすことができる。この可変性はユ
ーザがプログラミングできるレジスタの使用によって達
成される。注意すべきことは、図６ｃは説明のためだけ
のものであって、増幅器２４からの実際の出力信号に対
応しないということである。図は最初のフレームが読出
された後にＶ_REFを調整することの（データの次のフレ
ームに対する）所期の結果を示すに過ぎない。

【００３７】差動出力信号２５、２７は、増幅器２４の
利得を大きくすることによりＡＤＣ３２の範囲全体（ま
たは実際的な大きさ）にわたるように拡大される。利得
をこのように大きくすることにより、図６ｄに示される
ように差動出力２５、２７の傾斜が調整される。図７は
利得調整に関する更に詳しい内容を示す。

【００３８】図７ａは、増幅器２４の利得を調整するこ
とにより、その差動出力２５、２７を最後に走査された
フレームの輝度信号に対するＡＤＣ３２の範囲に合わせ
る方法を示すフローチャートである。次のフレームは輝
度値が同様となるので、直前のフレームに対して計算さ
れた利得を使用することによってそのコントラストが改
善される。第一の判定ステップ９０で、チップリセット
が生じたか判定される。そうである場合には、プロセス
はステップ９２に進み、そこで利得係数はレジスタまた
は他のメモリ源に記憶された値に設定される。利得係数
は３ビットの値、すなわち０から７である。これは図７
ｂに示されるように増幅器２４の利得に対応する。好適
実施例では、増幅器２４は１Ｘ、２Ｘ，４Ｘ、８Ｘ、ま
たは１６Ｘの利得を課する。チップリセットが生じなか
った場合には、プロセスはステップ９４に進み、そこで
イメージング論理がユーザによって制御されるモードで
動作しているか、すなわち自動画像増強機能がディセー
ブル（ｄｉｓａｂｌｅ）されたかが判定される。その場
合、処理はステップ９２に進み、そこで利得係数はレジ
スタまたは他のメモリ源に記憶されている値に設定され
る。注意すべきことは、その値は予めプログラミングさ
れたデフォルト値とするか、またはシステムのユーザが
入力した値とすることができるということである。

【００３９】ユーザが自動利得をディセーブルしないも
のとして、処理は判定ステップ９６に進み、そこで、積
分区間が調整された後にシステム時間が安定化できるよ
うに自動利得制御機能をシステムが一時的にディセーブ
ルしたか判定される。そうである場合には、ブロック９
８に示すように、利得係数は変更されず、処理は中止さ
れる。自動利得制御がイネーブルされている場合には、
処理は判定ステップ１００に進み、そこでフレーム全体
が走査されたか判定される。そうでなければ、ステップ
１０１に示されるように、利得係数は変更されない。行
／列情報レジスタ４５からのフレーム信号の終わりによ
って示され得るように、フレームの終わりに達した場合
には、処理は判定ステップ１０２に進み、そこで平均輝
度値が計算される。次に、この平均輝度値は予め設定さ
れた閾値と比較される。前に説明したように、この予め
設定された閾値はＡＤＣ３２の範囲中央または、より好
ましくは７５％の範囲に対応し得る。

【００４０】平均輝度値が予め設定された閾値より大き
い場合には、これは画像が明る過ぎるということを示
し、利得を下向きに調整するべきである。判定ステップ
１０４では、利得係数が２Ｘの最小利得値に対応する２
以下であるか判定される。利得係数が２より大きく、増
幅器２４の利得を調整して下げることができることを示
している場合には、処理はステップ１０８に進み、そこ
で利得係数は１だけ減らされる（デクリメントされ
る）。図７ｂからわかるように、利得係数を１だけ減ら
すと増幅器２４の利得は半減する（利得係数が３、４、
または５であるとした場合）。

【００４１】これに反して、判定ステップ１０２で平均
輝度が閾値より低いと判定された場合には、第二の判定
ステップ１１０に達する。判定ステップ１１０では、閾
値が平均輝度値の２倍より大きいか判定される。前に説
明したように、増幅器２４の利得は２の倍数でしか調整
できない。したがって、閾値輝度値が現在の平均輝度の
２倍以下である場合には、利得を２倍にする理由は無い
ので、ステップ１１２に示されるように利得係数は変更
されないままとなる。これに反して、利得を２倍にでき
る場合には（すなわち、閾値が現在の平均輝度の２倍よ
り大きい場合には）、処理は判定ステップ１１４に進
み、そこで利得が既にその最大利得値１６に達している
か判定される（前に説明したように、増幅器２４は最大
利得１６に制限される）。利得が既にその最大値に達し
ているのでない場合には、ステップ１１８で利得係数は
１だけ増される（インクリメントされる）。利得が既に
その最大値に達している場合には、利得係数は５に設定
される。これにより利得はその最大値に保持されるが、
次のフレーム画像がずっと明るい場合には（すなわち、
次のフレームに対する利得を計算するときプロセスがス
テップ１０８に進んだ場合には）、１ステップで利得を
半減して８とすることもできる。

【００４２】前に説明したように、増幅器２４の利得は
２の倍数でしか調整できない。ＡＤＣ３２のダイナミッ
クレンジを合わせる際の、より精密な調整は、各フレー
ムに対する積分時間、すなわち、照射時間を調整するこ
とにより得ることができる。積分時間が増大するにつれ
て、入力画素信号Ｖ_sigは比例して増大する。ＡＤＣ入
力の釣合いから、これは増幅器２４の利得を大きくする
ことと同等である。しかし、２倍または半減に比べてず
っと細かいインクリメントで調整することができる。好
適実施例では、０から３１の値に対応する５ビットの積
分係数が用いられる。したがって、積分周期はフレーム
周期の１／３２のインクリメントで調整することができ
る。フレーム周期は好ましくはプログラマブルな値であ
る。好ましくは、フレーム周期は毎秒３フレームから毎
秒１００フレーム以上までプログラマブルである。好適
実施例では、デフォルト値は毎秒３０フレームである。

【００４３】図８は積分期間を調整するための好適プロ
セスを示すフローチャートである。好適実施例では、こ
の調整は図７ａに示される利得調整の直後に行われる。
第一の判定ステップ１３０では、システムがリセットさ
れたか判定される。システムがリセットされた場合に
は、積分期間レジスタから積分係数値が検索される。好
適実施例では、積分期間値はデフォルトにより１６に設
定される。同様に、自動積分時間制御をユーザがバイパ
スしたと判定ステップ１３４で判定された場合には、そ
の値はステップ１３２により積分期間レジスタから検索
される。

【００４４】判定ステップ１３６では、自動利得制御が
イネーブルされたか、（すなわち、積分期間が最後に調
整されてから安定化するためのシステム時間を許容する
ために自動利得制御がイネーブルされたか）、そしてフ
レームの終わりに達したか判定される。そうでない場合
には、ステップ１３８に示されるように積分値が変化し
ないままとなる。そうである場合には、処理は判定ステ
ップ１４０に進み、そこで平均輝度値は閾値と比較され
る。閾値が平均輝度より大きく、積分期間を増大すべき
であることを示している場合には、処理は判定ステップ
１４２に進み、そこで積分期間は既にその最大値になっ
ているか判定される。最大値になっていない場合には、
ステップ１４４によって示されるように積分値が１だけ
インクリメントされるので、次のフレームに対する積分
期間が大きくされる。

【００４５】積分値が最大値になっている場合には、判
定ステップ１４６で増幅器２４の利得値がチェックされ
る。利得値が１６より小さくて、利得を調整できること
が示されている場合には、ステップ１４８により積分期
間レジスタからの積分値が復帰させられる。その理由
は、積分期間がその最大値になっているが、利得値は最
大値になっていない場合には、次のフレームの後に利得
値を２倍にできるからである。積分値をその最大値のま
まにしておくと、次のフレームで利得を２倍にすること
により恐らく所望の閾値がオーバシュートする。これに
反して、利得値が既にその最大値になっている場合に
は、処理はステップ１５０に進み、積分値はその最大値
のままとされる。これは画像がきわめて暗く、システム
が許容する範囲で出来る限り高くなるように積分値が調
整されたという状況を表す。

【００４６】判定ステップ１４０に戻って、平均輝度値
が閾値以上である場合には、これは積分期間をデクリメ
ントする必要があるかも知れないということを示す。処
理はステップ１５２に進み、そこで平均輝度が閾値より
大きいか判定される。このステップの結果が否である場
合には、これは平均輝度が閾値に等しい（両方の判定１
４０、１４２の結果が否であるから）ということを示
し、ステップ１３８で示されるように積分値は変更され
ない。これに反して、平均輝度値が閾値より大きい（積
分期間をデクリメントする必要を示す）場合には、処理
が判定ステップ１５４に進み、積分期間が既にその最小
値になっているか判定する。最小値になっていない場合
には、ステップ１５６で積分値がデクリメントされる。

【００４７】積分期間が既にその最小値になっている場
合には、処理が判定ステップ１５８に進み、そこで増幅
器２４の利得がその最小値になっているか判定される。
ステップ１４２について前に説明したように、積分値が
既にその端点にある場合には、利得は多分更に調整する
ことができる。しかし、利得も既にその最小値になって
いて、更に調整を行うことができないことを示している
場合には、ステップ１６０で示されるように積分期間は
変更されない。利得がその最小値より大きくて、更に調
整を行うことができるということを示している場合に
は、次のフレームの終わりに利得値が半分になるという
見込みで、ステップ１６２で積分期間レジスタに記憶さ
れた積分期間値がロードされる。

【００４８】図６ｄはＶ_REF、増幅器２４の利得、およ
び積分期間の調整後の増幅器２４の理想的な差動出力２
５、２７を示す。実際には、新しい基準電圧、利得、お
よび積分期間が計算されるときまでに、考慮されている
フレームは既にＡＤＣ３２を通過しているであろう。し
かし、ほとんどの場合、次のフレームは類似しているの
で、調整された値は可能な最善の解像度を与えることに
なる。

【００４９】選択的な輝度解像度の増強 図９ａおよび９ｂは好適実施例のもう一つの都合のよい
特徴を示す。選択的な輝度解像度の増強により、エンド
ユーザは増強のための輝度範囲の部分を指定することが
できる。図９ａには、システムの代表的な輝度応答が示
されている。光学的に黒い画素１７０の場合は最小符号
がＡＤＣ３２から出力される（好適実施例ではたとえば
６４）のに対して、完全に明るい画素の場合は最大符号
が出力される（１０ビットＡＤＣの場合は１０２４）。
最も暗い画素と最も明るい画素との間で、ＡＤＣ３２は
１０２４インクリメントの輝度変動を与える。

【００５０】しかし、ちょっとの間、ユーザの関心があ
るのは輝度スペクトルのある部分だけであると仮定す
る。一例として、暗い表面上の照明された白熱電球の画
像を考えてみる。最大符号（１０２３）に符号化される
最も明るい画素の輝度値は最小符号（６２）に符号化さ
れる画像の中の最も暗い画素の輝度値に比べて何桁も大
きくなることがあり得る。１０２４個の値の一つにディ
ジタル化される輝度値の大きな変動のために、画像の細
部の多くは必然的に失われる。

【００５１】実際の画像の一部分、たとえば白熱電球の
フィラメントだけに関心があるものとする。明らかに、
フィラメントに対応する画素群は、図９ａの画素１７６
と１７８を境界とするスペクトルの部分のように、輝度
スペクトルの上端を中心としようとしている。スペクト
ルのこの部分は多分５００、または３００、またはより
少ないディジタルインクリメントで符号化されるかも知
れない。

【００５２】図９ｂでは、スペクトルの所望の部分が拡
大されて、６４から１０２３までのＡＤＣ出力の範囲全
体を占めている。このとき、境界画素１７６は最小出力
符号となり、境界画素１７８は最大出力符号となる。し
たがって、もとの画像では５００、または３００、また
はより少ないレベルで表されるのに対して、このときス
ペクトル全体のこの部分は１０２４個のディジタルレベ
ル全体で表される。図９ｂから明らかなように、画素１
７６の輝度値より小さい輝度値のどの画素も黒として現
れ、画素１７８の輝度値より大きい輝度値のどの画素も
明るい白として現れる。したがって、画素１７６および
１７８によって規定される輝度スペクトルの部分の外側
に細部または解像度は現れない。

【００５３】上記の自動利得制御および光学的な黒の校
正は、都合のよい特徴を実現するためにディセーブルし
なければならない。入力画素信号Ｖ_sigが画素値１７６
をそなえるときＡＤＣ３２が最小符号（たとえば６４）
を出力するようにＶ_REFを調整することにより、スペク
トルの所望の部分に対する下側境界を規定することがで
きる。ユーザが次に利得、積分時間、および輝度電圧を
手動調整することにより、画素１７６と１７８との間の
輝度範囲がＡＤＣ３２のダイナミックレンジ全体に写像
される。

【００５４】本発明を図示した実施例について説明して
きたが、この説明は限定された意味で解釈すべきではな
い。説明した実施例の種々の変形と組み合わせ、および
本発明の他の実施例が、説明を参照することにより熟練
した当業者には明らかとなるであろう。たとえば、好適
実施例の回路およびシステムはＣＭＯＳ製造プロセスを
使用する組み合わせ論理で具現されるが、他の製造プロ
セスが明確に考えられる。更に、説明した機能は、メモ
リに記憶された命令を実行する汎用マイクロプロセッサ
またはディジタル信号プロセッサを使用して実現するこ
とができる。熟練した当業者にはわかるように、本明細
書に含まれている教示は白黒とカラーの画像処理、およ
び静止画と動画のイメージングに等しく適用される。説
明した機能はフレーム毎に行うこともでき、または選択
されたフレームに対して、またはすべてのフレームまた
は選択されたフレームの部分に対して行うこともでき
る。他の種々の変形および実施例は熟練した当業者には
明らかであろう。したがって、請求の範囲はこのような
変形または実施例のどれもが包含されるように記載して
ある。

【００５５】本出願は、ここに引用することにより本明
細書の一部として組み入れられる、１９９９年３月１５
日に出願された米国仮特許出願６０／１２４，５３８の
利益を請求する。

【００５６】本出願は本出願と同時に出願され、ここに
引用することにより本明細書の一部として組み入れら
れ、本出願と同じ譲受け人に譲渡された、同時係属出願
６０／１２４，４０８号、「ディジタルイメージャのた
めの不良画素フィルタリング」（Ｄｅｆｅｃｔｉｖｅ
Ｐｉｘｅｌ Ｆｉｌｔｅｒｉｎｇ ｆｏｒ Ｄｉｇｉｔ
ａｌ Ｉｍａｇｅｒｓ）（代理人ファイル番号ＴＩ−２
９０３４）に関連するものである。

【００５７】以上の説明に関して更に以下の項を開示す
る。 （１）基準電圧入力と、信号入力と、プログラマブル利
得値と、アナログ−ディジタル変換器（ＡＤＣ）に結合
された差動出力とをそなえたプログラマブル増幅器と、
プログラマブル増幅器の出力に対応するディジタル符号
を出力するアナログ−ディジタル変換器とをそなえた画
像プロセッサの自動利得制御方法であって、輝度データ
のフレームを読出すステップと、フレームの平均輝度値
と平均輝度値に対応するＡＤＣから出力されるディジタ
ル符号とを判定するステップと、プログラマブル増幅器
の入力が平均輝度値に設定されたときＡＤＣから出力さ
れるディジタル符号が目標値になるようにする基準電圧
を計算するステップと、プログラマブル増幅器の入力が
平均輝度値に設定されたときＡＤＣから出力されるディ
ジタル符号が前記目標値になるようにする利得を計算す
るステップと、基準電圧と利得を計算された値に設定
し、次のフレームを読出すステップとを含む自動利得制
御方法。

【００５８】（２）第１項記載の自動利得制御方法であ
って、更に輝度値が既知の輝度基準値になっているフレ
ームの光学的に黒い部分を読出すステップと、プログラ
マブル増幅器の入力信号が既知の基準値に設定されたと
きに、ＡＤＣの出力を所望の最小値に設定する基準電圧
を計算するステップとを含む自動利得制御方法。

【００５９】（３）第２項記載の自動利得制御方法であ
って、各フレームの初めに前記各ステップが自動的に行
われる自動利得制御方法。 （４）第１項記載の自動利得制御方法であって、各フレ
ームが読出された後に自動的に、平均輝度値を判定する
ステップと、基準電圧を計算するステップと、利得を計
算するステップと、基準電圧と利得を計算された値に設
定するステップとが行われる自動利得制御方法。

【００６０】（５）第１項記載の自動利得制御方法であ
って、（１）プログラマブル増幅器の信号入力が平均輝
度値に設定されたときにＡＤＣから出力されるディジタ
ル符号と（２）ＡＤＣから出力される所定のディジタル
符号との差から利得が計算される自動利得制御方法。 （６）第１項記載の自動利得制御方法であって、ＡＤＣ
の所定の出力がＡＤＣ出力値の範囲の中央である自動利
得制御方法。 （７）第１項記載の自動利得制御方法であって、ＡＤＣ
の所定の出力が最大ＡＤＣ出力値の７５％である自動利
得制御方法。

【００６１】（８）第１項記載の自動利得制御方法であ
って、輝度データが輝度値の範囲をカバーし、そして更
に増強のために輝度値の範囲の部分を選択するステップ
であって、前記部分が最小の所望の輝度値と最大の所望
の輝度値とをそなえる選択ステップと、プログラマブル
増幅器の信号入力が最大の所望の輝度値であるときにＡ
ＤＣから出力されるディジタル符号がその最大値となる
ように、そしてプログラマブル増幅器の信号入力が最小
の所望の輝度値であるときにＡＤＣから出力されるディ
ジタル符号がその最小値となるように、基準電圧と利得
とを調整するステップとを含む自動利得制御方法。

【００６２】（９）画像プロセッサであって、入力とし
て輝度信号と基準電圧信号を受け、増幅された差動信号
を出力する差動増幅器と、前記増幅された差動信号を入
力として受け、前記増幅された差動信号に対応するディ
ジタル信号を出力する差動アナログ−ディジタル変換器
（ＡＤＣ）と、前記基準電圧信号を出力するプログラマ
ブル電圧源と、前記ディジタル信号を受けて、平均輝度
値を出力するディジタル平均器と、前記平均輝度値を受
けて、利得制御信号を前記差動増幅器に出力し、基準電
圧制御信号を前記プログラマブル電圧源に出力するディ
ジタル信号制御器であって、（１）輝度入力が平均輝度
値にあるときのアナログ−ディジタル変換器のディジタ
ル信号と（２）所望のディジタル信号との差から前記利
得制御信号と前記基準電圧制御信号とが決められるディ
ジタル信号制御器とを具備する画像プロセッサ。

【００６３】（１０）自動利得制御回路であって、入力
として輝度信号のフレームと基準電圧信号を受け、輝度
信号と基準電圧信号との差に対応する差動信号を出力
し、利得制御信号の制御のもとで差を増幅する増幅器
と、増幅器から出力される信号を受け、増幅器の差動出
力に対応するディジタル信号を出力する差動アナログ−
ディジタル変換器（ＡＤＣ）と、フレームに対する平均
輝度値を計算するための手段と、増幅器の輝度信号入力
が平均輝度値になっているときＡＤＣから出力されるデ
ィジタル信号を所望のディジタル出力と比較して、差信
号を発生するための手段と、差信号に応答して基準電圧
信号を調整するための手段と、差信号に応答して利得制
御信号を調整するための手段とを具備する自動利得制御
回路。

【００６４】（１１）差動アナログ−ディジタル変換器
（ＡＤＣ）のダイナミックレンジ全体を利用する入力を
ＡＤＣに与えるように差動増幅器の基準電圧および利得
と積分期間とを校正することにより、画像の増強が自動
的に達成される。ＣＭＯＳアレーと一緒に使用されると
き、高速で安価な校正のための組合わせ論理を使用する
アレーと一緒にシングルチップ上にイメージング論理を
製造することができる。もう一つの都合のよい特徴は、
画像の輝度スペクトルの所望の部分を拡大することによ
り、スペクトルの関心のあるその部分に対する結果とし
て得られる画像のディジタル解像度を増大できることで
ある。

【図面の簡単な説明】

【図１】本発明の好適実施例を用いることができるディ
ジタルイメージング装置を示す図である。

【図２】好適実施例のシングルチップＣＭＯＳイメージ
ャのブロック図である。

【図３】好適実施例の増幅器およびアナログ−ディジタ
ル変換器のブロック図である。

【図４】基準電圧調整のためのフローチャートである。

【図５】好適実施例のある概念をグラフ的に示す図であ
って、ａは好適実施例の増幅器の出力を示す図、ｂは基
準電圧に対するタイミング図である。

【図６】基準電圧と利得を調整したときの好適実施例の
増幅器の入出力を示す図であって、ａは１フレーム全体
の走査に対する増幅器の入力を示す図、ｂは増幅器の対
応する差動出力を示す図、ｃは平均輝度値を示す図、ｄ
は利得増大で差動出力の傾斜が調整されることを示す図
である。

【図７】利得調整に関する更に詳細な内容を示す図であ
って、ａは利得調整のためのフローチャート、ｂは好適
実施例の増幅器の利得係数とプログラマブル利得との間
の関係を示す図である。

【図８】積分期間を調整するためのフローチャートであ
る。

【図９】好適実施例の都合のよい特徴を示す図であっ
て、ａは画像の輝度スペクトル全体を示す図、ｂは輝度
スペクトルの関心のある部分を好適実施例のアナログ−
ディジタル変換器のダイナミックレンジ全体に拡大した
状態を示す図である。

【符号の説明】

２ ディジタルイメージング装置 ６ センサアレー ８ イメージング論理 ２４ プログラマブル利得差動増幅器 ２６ 基準制御ブロック ２８ ディジタル信号制御器 ３０ 利得制御ブロック ３２ 差動アナログ−ディジタル変換器 ３８ ディジタル平均器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブン デレク クリネス アメリカ合衆国 テキサス、アレン、アベ ルディーン ドライブ 1222 (72)発明者 アンリ リュ アメリカ合衆国 テキサス、プラノ、ポー トレイト レーン 4804

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基準電圧入力と、信号入力と、プログラ
   マブル利得値と、アナログ−ディジタル変換器（ＡＤ
   Ｃ）に結合された差動出力とをそなえたプログラマブル
   増幅器と、プログラマブル増幅器の出力に対応するディ
   ジタル符号を出力するアナログ−ディジタル変換器とを
   そなえた画像プロセッサの自動利得制御方法であって、 輝度データのフレームを読出すステップと、 フレームの平均輝度値と平均輝度値に対応するＡＤＣか
   ら出力されるディジタル符号とを判定するステップと、 プログラマブル増幅器の入力が平均輝度値に設定された
   ときＡＤＣから出力されるディジタル符号が目標値にな
   るようにする基準電圧を計算するステップと、 プログラマブル増幅器の入力が平均輝度値に設定された
   ときＡＤＣから出力されるディジタル符号が前記目標値
   になるようにする利得を計算するステップと、基準電圧
   と利得を計算された値に設定し、次のフレームを読出す
   ステップとを含む画像プロセッサの自動利得制御方法。
2. 【請求項２】 画像プロセッサであって、 入力として輝度信号と基準電圧信号を受け、増幅された
   差動信号を出力する差動増幅器と、 前記増幅された差動信号を入力として受け、前記増幅さ
   れた差動信号に対応するディジタル信号を出力する差動
   アナログ−ディジタル変換器（ＡＤＣ）と、 前記基準電圧信号を出力するプログラマブル電圧源と、 前記ディジタル信号を受けて、平均輝度値を出力するデ
   ィジタル平均器と、 前記平均輝度値を受けて、利得制御信号を前記差動増幅
   器に出力し、基準電圧制御信号を前記プログラマブル電
   圧源に出力するディジタル信号制御器であって、（１）
   輝度入力が平均輝度値にあるときのアナログ−ディジタ
   ル変換器のディジタル信号と（２）所望のディジタル信
   号との差から前記利得制御信号と前記基準電圧制御信号
   とが決められるディジタル信号制御器とを具備する画像
   プロセッサ。