JP2000298957A

JP2000298957A - 変動しきい値を有するメディア・ノイズ・ポストプロセッサ

Info

Publication number: JP2000298957A
Application number: JP2000079806A
Authority: JP
Inventors: Kuki Ryohei; クキリョーヘイ; Saeki Koshiro; サエキコシロー
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1999-03-22
Filing date: 2000-03-22
Publication date: 2000-10-24
Also published as: KR20000062966A; US6914948B2; US20040037372A1; TW472461B; KR100751972B1; SG92683A1

Abstract

(57)【要約】（修正有）【課題】大容量データ記憶デバイスのサンプル・デー
タ読み出しチャンネルにおいて使用する、メディア・ノ
イズ・エラーを訂正できるポストプロセッサ回路を提供
する。【解決手段】ビタビ検出器３４は、大容量データ記憶
デバイスの記憶媒体から実際のサンプルしたパーシャル
・レスポンス・ターゲット信号を受ける。復元データ出
力信号とサンプルしたパーシャル・レスポンス・ターゲ
ット・データとから得た復元パーシャル・レスポンス・
ターゲット信号をフィルタして、フィルタした出力信号
（５１）を発生し、しきい値回路は、このフィルタした
出力信号を比較するしきい値を提供し、そして所定の値
６０は、メディア・ノイズ等に起因する所定のエラー・
イベント・パターンが復元データ出力信号３５に発生し
たとき、フィルタした出力信号に加算する。フィルタし
た出力信号が、しきい値回路のしきい値を超えたとき
に、この復元データ出力信号を変更する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイナミックな情
報の記憶または検索のための方法および装置における改
良に関し、詳細には、特に磁気データ記憶媒体を使用す
る情報記憶／検索システムにおけるメディア・ノイズま
たはその他の遷移ジッタにより生ずるエラーの検出およ
び訂正のための方法および回路における改良に、またさ
らに、ポストプロセッサ・データ検出技術を使用するタ
イプのダイナミックな情報の記憶または検索のシステム
におけるデータ検出を改良するための方法および装置に
おける改良に関するものである。

【０００２】

【従来の技術】ダイナミックな情報の記憶または検索の
デバイス等の構築、特に、デジタル・コンピュータ・シ
ステム等と共に使用するハードディスク・ドライブのよ
うなデジタル磁気記録システム等において使用するデー
タ・チャンネルの構築においては、パーシャル・レスポ
ンス最尤（ＰＲＭＬ）シグナリング技術に最近かなりの
関心がもたれている。最も普通のＰＲＭＬシステムは、
ＰＲ４ＭＬ（パーシャル・レスポンス・クラス４）とＥ
ＰＲ４ＭＬ（拡張形パーシャル・レスポンス・クラス
４）とである。最尤検出器は、ビタビ・アルゴリズムを
使用するものであるが、これは、それらパーシャル・レ
スポンス・チャンネルに対し一般に使用されている。

【０００３】このようなシステムにおいては、ＥＰＲ４
ビタビ・データ検出技術の使用は、広く行われている。
ＥＰＲ４ビタビ検出器は、良く知られており、そしてこ
れは、データ・チャンネルにおけるデータ状態を判定す
るため確率的技術を含んでいる。このデータ・チャンネ
ルにおけるデータ・レートの増大につれ、互いに隣接す
るデータ・パルスを識別することが次第に困難になって
きており、したがってこのビタビ技術が非常に有効であ
ることが分かってきた。

【０００４】しかし残念ながら、データ検出においてか
なりのエラーが依然として発生している。例えば、ＥＰ
Ｒ４技術を使用すると、約１０^-5のビット・エラー・レ
ート（ＢＥＲ）が通常生じる。しかし、あるシステムに
おける信号対ノイズ比を例えばたった１ｄＢ減少させる
ことができただけでも、そのビット・エラー・レートを
１０^-6まで改善することができる。これは、１つの大き
さ等級の改善を表している。したがって、信号対ノイズ
比における小さな改善であっても、ＥＰＲ４検出技術を
使用するビット・エラー・レートにおける大きな改善を
もたらすことができる。このことは、意味があることで
あるが、それは現在、１０^-7未満のビット・エラー・レ
ートをもつ回路の提供に対する要求が存在しているから
であり、そして、この要求はより一層厳しくなり続ける
ことが予想される。

【０００５】ＢＥＲ（ビット・エラー・レート）性能を
強化するため、最近、ポストプロセッサにビタビ検出器
が導入されてきている。このようなプロセッサの１例
は、１９９９年１月１３日出願の“大容量データ記憶デ
バイス等のためのノイズ白色化マッチドフィルタを使用
するポストプロセッサ（POST-PROCESSOR USING A NOISE
WHITENED MATCHED FILTER FOR A MASS DATA STORAGE DE
VICE, OR THE LIKE）”と題する米国特許出願番号０９
／２２９，９４５に示されたものであり、この米国特許
出願は、本願の発明者によるものであって、本願出願人
に譲渡されており、そしてこの言及により本文に含める
ものとする。しかし、高い記録密度を有する最近のディ
スク・ドライブにおいては、磁気ディスクからのメディ
ア・ノイズは、無視することが難しい重要なファクタと
成っている。

【０００６】

【発明が解決しようとする課題】このメディア・ノイズ
は、主として書き込まれた磁気遷移から生じ、これは、
代表的には、ジグザグ遷移ジオメトリを有している。こ
のジグザグ遷移ジオメトリは、読み戻した信号の位置ま
たはパルス幅の不確定さまたは“ジッタ”変動を発生す
る。メディア・ノイズが支配的なものであるとき、上記
のポストプロセッサにとって、性能を改善することが困
難となるが、それは、メディア・ノイズの特性が白色ノ
イズとはかなり異なっているからである。メディア・ノ
イズのスペクトルは、白色ではなく、これは、磁気ディ
スクに書き込まれたデータ・パターンに依存している。

【０００７】したがって、必要とされているものは、磁
気データ記憶媒体を使用する情報記憶／検索システムに
おけるメディア・ノイズに対し有効なポストプロセッサ
である。

【０００８】

【課題を解決するための手段】以上に鑑み、本発明で実
現する利点の１つは、磁気データ記憶媒体を使用する情
報記憶／検索システムにおいて生じるメディア・ノイズ
またはその他の遷移ジッタを、このシステムの読み出し
チャンネルにポストプロセッサを使用することにより、
抑制することができることである。

【０００９】したがって、本発明の１つの広い形態によ
れば、大容量データ記憶デバイスのサンプル・データ読
み出しチャンネルにおいて使用するためのポスト処理方
法を提供する。前記大容量データ記憶デバイスは、ビタ
ビ検出器を有し、これは、大容量データ記憶デバイスの
データ媒体から実際のサンプルしたパーシャル・レスポ
ンス・ターゲット・データを受ける。前記復元データ出
力信号と前記サンプルしたパーシャル・レスポンス・タ
ーゲット・データとから得た復元パーシャル・レスポン
ス・ターゲット・データ信号は、これをフィルタするこ
とにより、フィルタした出力信号を発生し、そしてしき
い値回路を設けて、前記フィルタした出力信号を所定の
しきい値と比較する。メディア・ノイズまたはその他の
遷移ジッタに起因する所定のエラー・イベント・パター
ンが前記復元データ出力信号に発生したとき、所定の値
を前記フィルタした出力信号に加算して、前記しきい値
に対する前記フィルタした出力信号の大きさに影響を与
える。前記復元データ出力信号は、前記フィルタした出
力信号が前記しきい値回路の前記しきい値を超えたとき
に変更する。

【００１０】本発明の別の形態によれば、メディア・ノ
イズまたはその他の遷移ジッタを訂正するため、大容量
データ記憶デバイスにおいて使用するためのサンプル・
データ検出技法を提供する。本方法は、少なくともＥＰ
Ｒ４のパーシャル・レスポンス検出レベルを有するビタ
ビ検出器における少なくともＥＰＲ４のパーシャル・レ
スポンス・レベルに等化した前記大容量データ記憶デバ
イスのトランスジューサ・ヘッドからの実際のサンプル
したパーシャル・レスポンス・ターゲットを検出して、
復元したデータ出力信号を発生することを含む。前記実
際のサンプルしたパーシャル・レスポンス・ターゲット
信号は、前記ビタビ検出器が前記実際のサンプルしたパ
ーシャル・レスポンス・ターゲット信号から前記復元デ
ータ出力信号を発生するのに必要とする時間に実質上等
しい時間の間遅延させて、遅延した実際のサンプルした
パーシャル・レスポンス・ターゲット信号を発生する。
前記復元したデータ出力信号は、前記実際のサンプルし
た出力信号のパーシャル・レスポンス・レベルに変換し
て、変換した復元パーシャル・レスポンス・ターゲット
信号を発生し、そして前記変換した復元パーシャル・レ
スポンス・ターゲット信号を前記遅延した実際のサンプ
ルしたパーシャル・レスポンス・ターゲット信号から減
算して、エラー信号を発生する。前記復元データ出力信
号における所定のエラー・イベント・パターンの発生を
判定して、フィルタした出力信号を発生し、そしてメデ
ィア・ノイズまたはその他の遷移ジッタに起因する所定
のエラー・イベント・パターンが前記復元データ出力信
号において発生したとき、所定の値を前記フィルタした
出力信号を加算する。前記フィルタした出力信号が前記
しきい値回路の前記しきい値を超えたとき、前記復元し
たデータ出力信号を変更する。

【００１１】本発明のさらに別の形態によれば、大容量
データ記憶デバイスであって、ビタビ検出器を使用する
タイプの前記大容量データ記憶デバイスのサンプルされ
たデータ読み出しチャンネルにおいて使用するためのポ
ストプロセッサ回路を提供し、前記ビタビ検出器は、前
記大容量データ記憶デバイスの記憶媒体からの実際のサ
ンプルしたパーシャル・レスポンス・ターゲット信号を
受けて復元データ出力信号を発生する。この回路は、前
記サンプルしたパーシャル・レスポンス・ターゲット信
号において所定のエラー・イベント・パターンが発生し
た場合、エラー・パターン・イベント指示信号を発生す
るエラー・パターン検出器と、前記復元データ出力信号
と、遅延させた前記実際のサンプルしたパーシャル・レ
スポンス・ターゲット信号との間の差に基づいてエラー
信号を発生する回路と、を備える。メディア・ノイズま
たはその他の遷移ジッタに起因する所定のエラー・イベ
ント・パターンが前記復元データ出力信号に発生したと
き、所定のしきい値を前記エラー信号と加算する回路を
設け、そしてしきい値回路は、前記エラー信号の大きさ
が所定のしきい値を超えた場合に、エラー訂正制御信号
を発生する。エラー訂正回路は、前記エラー訂正制御信
号と前記エラー・イベント・パターン指示発生信号が発
生したときに、前記復元データ出力信号を変更する。

【００１２】

【実施の形態】図面の各図においては、同じまたは類似
の部分を参照するのに同じ参照番号を使用する。

【００１３】図１には、磁気記憶媒体１４の１つのトラ
ック１２のある１つの部分１０の図を示しており、これ
は、この媒体上に記録されたデータ・パターンの“ジグ
ザグ”ジッタ偏差を示している。もちろん、トラック１
２上に記録したデータまたはその他の情報を表す磁化パ
ターンは、横断線１６で示す精密な所定の位置に配置さ
れている。しかし、以下に記述するものを含む多くのフ
ァクタにより、その磁化パターンは、ジグザグ遷移構成
１８を有することがあり、これは、以下に詳細に述べる
理由により、そのデータを読み取ろうとするときにメデ
ィア・ノイズを生じる。

【００１４】図２には、記憶媒体上に書き込んだデータ
遷移の位置における変動を示す時間対電圧を示し、これ
は図１に示したジグザグ遷移ジオメトリから生ずる位置
ジッタに起因するものである。図示の通り、適正な書き
込まれた遷移位置は、軸線２０で示した中心位置のもの
である。軸２０の各側上の磁化パターンは、概してガウ
ス形状パターン２２に従う。しかし、生起する位置ジッ
タにより、実際に生じるガウス波形は、カーブ２４と２
６で示すように、中心軸２０の左および右に移動する。
このため、その結果として電圧差がカーブ２４とカーブ
２６のピーク間に生じ、これは、それが書き込まれた記
憶媒体から読み取ったデータの位置における不確定さを
表している。最悪の場合、この不確定さは、データの誤
読み取りを生じる場合がある。

【００１５】位置ジッタに加え、パルス幅変動が、読み
戻した信号において記録された信号の変動および位置ジ
オメトリから生じることがある。これは、図３のグラフ
に示しており、これにおいて、通常のカーブ２２は、軸
２０上に中心がくるように書き込まれたデータを表して
いるが、これは、実際には、そのデータ・パターンが広
がって波形２８を発生するかのようにみえる。広いデー
タ波形パターンは、符号間干渉（ＩＳＩ）の確率を増大
させ、そしてこれはまた、データの誤読み取りをもたら
し得るものとなる。

【００１６】したがって、ポストプロセッサは、いくつ
かの所定のデータ・パターンを識別するため、ビタビ検
出器に従う専用の検出器である。一般に、ビタビ検出器
の支配的なエラー・パターンの数は、非常に制限されて
いる。ポストプロセッサは、それら支配的なエラー・パ
ターンのみを検出するように設計する。もしこれら両検
出器の検出結果が所定のデータ・パターンにおいて異な
っている場合、ポストプロセッサの結果を選択すること
ができ、これにより、ポストプロセッサがビタビ検出器
の出力データを訂正するようにすることができる。した
がって、分かるように、ポストプロセッサは、それら所
定のエラー・パターンにおいて、ビタビ検出器より良好
な性能を有していなければならない。

【００１７】最近の高い記録密度のディスク・ドライブ
においては、磁気ディスクからのメディア・ノイズまた
はその他の遷移ジッタを無視することが困難である。メ
ディア・ノイズは、図１を参照して上述したように、代
表的にはジグザグ遷移ジオメトリを有する書き込まれた
磁気遷移から生じる。このジグザグ遷移ジオメトリは、
図２および図３を参照して上述したように、代表的に
は、読み戻し信号の位置ジッタおよびパルス幅変動から
生じる。

【００１８】メディア・ノイズが支配的であるとき、上
記の出願に示されたもののようなそのようなポストプロ
セッサにとって、性能を改善することが困難であるが、
それは、そのノイズの特性が、上記出願番号０９／２２
９，９４５のポストプロセスが向けられた白色ノイズと
は異なっているからである。メディア・ノイズのスペク
トルは、一般には白色ではなく、磁気ディスクに書き込
まれたデータ・パターンに少なくとも部分的に依存して
いる。（白色ノイズに起因するエラーは、データ・パタ
ーンに依存するが、白色ノイズ自体の量は、そのデータ
・パターンに依存せず、しかしメディア・ノイズの量は
そのデータ・パターンに依存する）。したがって、理想
的には、本文に記述するメディア・ノイズ回路を有利に
使用することにより、上記出願番号０９／２２９，９４
５のポストプロセッサを補助することができる。

【００１９】次に、本発明のメディア・ノイズ・ポスト
プロセッサ回路および方法の好ましい実施形態を参照す
ると、注意すべきであるが、以下に記述するこの実施形
態は、トレリス８／９コード（またはＴＭＴＲ８／９コ
ード）を有するＥＥＰＲ４チャンネル例であるが、本発
明の技術は、種々のその他のＰＲＭＬチャンネルにも適
用可能とすることができる。

【００２０】テーブル１は、１００％のメディア・ノイ
ズを有するトレリス８／９コードＥＥＰＲ４ビタビ検出
器のエラー・パターン（error pattern）のエラー・イ
ベント・レート（error event rate）を示している。
（このメディア・ノイズが位置ジッタ・ノイズであると
仮定すると、位置ジッタのシグマ＝０．１／Ｔｄであ
る。）

【００２１】

【表１】

【００２２】テーブル１に示したエラー・パターンは、
コード（code）パターンであり、磁気遷移がＥＥＰＲ４
チャンネルにおいて生起するとコード“１”が生じ、遷
移が生じないときはコード“０”が生じる。トレリス８
／９コードにおいては、連続“１”ランレングスの最大
数は、３に制限されている。一般に、ビタビ検出エラー
は、正しい経路と間違った経路との間のユークリッド距
離が小さくなったパターンにおいて発生する。しかし、
メディア・ノイズが支配的であるとき、このビタビ検出
エラーは、ユークリッド距離と磁気遷移パターンとの両
方により制御する。

【００２３】テーブル１から分かるように、行１−３内
のエラー・パターンは、ビタビ検出器の支配的なエラー
・パターンであり、６０．９％、１０．５％および１
０．５％のイベント・レートに対しそれぞれ考慮してい
る。この３つの支配的エラー・パターンは、ＥＥＰＲ４
チャンネルにおける最悪のユークリッド距離を有し、ま
た連続した２つまたは３つの遷移も含み、これは、大き
な量のメディア・ノイズが存在することを暗示してい
る。

【００２４】テーブル２には、上に列記したこれら３つ
の支配的エラー・パターンの逆方向のエラー・イベント
・レートを示している。

【００２５】

【表２】

【００２６】行１’−３’のエラー・パターンのエラー
・イベント・レートは、非常に小さいが、それは、これ
ら４つのビット・パターンが、ゼロまたは１の遷移を含
むからである。（“００００”パターンが小さなエラー
を有する理由は、この“００００”パターンに隣接した
データ・パターンからのメディア・ノイズに起因するか
らである）。本発明によれば、エラー・レートの方向依
存性を利用する。

【００２７】エラー・パターン１に対しては、テーブル
３のデータが当てはまる。

【００２８】

【表３】

【００２９】これらエラー・パターンは、コード（cod
e）で表現している。読み出しチャンネル入力における
このエラー・パターンは、書き込みフリップフロップ回
路により変換する。このため、読み出しチャンネル入力
におけるエラー・パターンは、テーブル４に示した通り
となる。

【００３０】

【表４】

【００３１】０１１０→００００エラーは、次のいずれ
かとなる。（１）００１００→０００００エラー、または（２）１
１０１１→１１１１１エラー。

【００３２】００００→０１１０エラーは、次のいずれ
かとなる。（３）０００００→００１００エラー、または（４）１
１１１１→１１０１１エラー。

【００３３】パターン（１）と（２）は、悪いエラー・
レート・パターンであり、パターン（３）と（４）は、
低いエラー・レート・パターンである。エラー（１）０
０１００→０００００は、大きな負ノイズが、エラー・
パターン・シーケンスに入ったときに生じる（“１”が
消去）。エラー（３）０００００→００１００は、大き
な正のノイズがエラー・パターン・シーケンスに入った
ときに生じる（“１”が発生）。

【００３４】これら例のエラー・レートは、以下の通り
となる。エラー（１）：００１００→０００００２．４Ｅ−５エラー（３）：０００００→００１００６．５Ｅ−１１（エラー（１）＋エラー（３）＝２．４Ｅ−５）

【００３５】ある正の値（＋Ａ）がエラー・パターン・
シーケンス（１）に付加された場合、このエラー・レー
トは、顕著に低減することになり、それは、そのエラー
を生じさせる大きな負のノイズが補償されるからであ
る。もしそれと同じ＋Ａがそのエラー・パターン・シー
ケンス（３）に付加されると、そのエラー・レートは増
加するが、エラー・パターン（３）のメディア・ノイズ
は非常に小さく、＋Ａの値を適切に選択したなら、エラ
ー・レートの増加は許容可能である。

【００３６】＋Ａの値を最適化すると、（１）と（３）
のエラー・レートは、次の通りとなる。

【００３７】エラー（１）：００１００→０００００５Ｅ−８エラー（３）：０００００→００１００５Ｅ−８（エラー（１）＋エラー（３）＝１Ｅ−７）

【００３８】（１）のエラー・レートは、約３桁の大き
さだけ減少し、（３）のエラー・レートは、約３桁の大
きさだけ減少し、そしてこれら２つのエラー・パターン
の総合のエラー・レートは、約２桁の大きさだけ改善さ
れる。

【００３９】この“０００００”パターンをビタビ検出
器出力から検出すると、“０００００”パターンの中心
ビットが最も疑わしいものである。これは、２．４Ｅ−
５のエラー・レートを有するが、このビットが真か偽か
が分からない。しかし、その他の４つのビットは真であ
るとみなすことができる。したがって、その“００Ｘ０
０”パターン（Ｘは０または１）をビタビ検出器の出力
から検出した場合で、かつ＋Ａの値をポストプロセッサ
の検出器に付加してメディア・ノイズを補償を行った場
合、我々は、そのエラー（１）のエラー・レート改善を
期待することができる。

【００４０】エラー（２）１１０１１→１１１１１は、
エラー・パターン・シーケンス内に大きな正のノイズが
存在するとき（“１”が発生）に生じる。エラー（４）
１１１１１→１１０１１は、エラー・パターン・シーケ
ンス内に大きな負のノイズが存在するとき（“１”が消
去）ときに生じる。このため、ビタビ検出器は、“１１
Ｘ１１”パターンを出力するとき、これらエラー・パタ
ーンにおいて、−Ａを付加することによりその性能を改
善することができる。テーブル１の行２と行３のエラー
・パターンのエラー・レートは、上記と同じ方法で改善
することができる。

【００４１】図４には、本発明のポストプロセッサのブ
ロック図の１例を示している。このポストプロセッサ
は、米国特許出願番号０９／２２９，９４５に示された
ものと類似しており、そしてメディア・ノイズ低減のた
めの追加の回路を含んでいる。したがって、図４のポス
トプロセッサは、ＡＷＧＮ（白色ノイズ）とメディア・
ノイズの両方に対し有効である。

【００４２】詳細には、ブロック図の回路３０を図４に
示しており、これは、大容量データ記憶デバイス（図示
せず）のサンプル・データ読み出しチャンネルにおける
データ訂正回路を表している。このデータ検出／訂正回
路３０は、メディア・ノイズ・エラーを検出し訂正する
のに有効であるが、これは、入力ライン３２上のサンプ
ルされたデータを受け、このデータは、データ記憶媒体
の等化された書き込み電流を表している。このサンプル
されたデータは、ＥＥＰＲ４ビタビ検出器３４とそして
遅延回路３６とへ入力を提供する。ビタビ検出器３４か
らの出力は、復元した書き込み電流を表しており、この
それぞれのシーケンシャルの復元書き込み電流サンプル
は、“ｋ”で示している。

【００４３】復元書き込み電流は、フィルタ３７に印加
し、このフィルタは、一連の遅延エレメント４０−４８
を含み、これらは、ビタビ検出器３４からの出力におけ
る復元書き込み電流のそれぞれのサンプルを遅延させる
ものであり、その各々は遅延時間Ｄに対するものであ
る。この遅延時間Ｄは、入力ライン３２上のサンプルさ
れたデータのサンプル周期に対応し、そして知られてい
るように、

【外１】に等しい遅延演算子に対応しており、ここで、ωは周波
数、τは遅延時間である。フィルタ３７は、図示のよう
に、ＦＩＲフィルタとすることができる。遅延ブロック
４０，４１，４３，４４への入力は、重み付けファクタ
１，２，−２，−１により乗算し、そして加算器回路５
０により和をとる。加算器５０からの出力は、出力ライ
ン５１上に得られるフィルタした出力信号である。

【００４４】加算器回路５０からの出力は、遅延回路３
６の出力から減算することにより、ライン５２にエラー
信号を発生する。このエラー信号は、エラー検出フィル
タ５４に対し入力を提供し、そしてこのフィルタは、ｅ
ｘ＝±（１）とｅｘ＝±（１，−１）のエラーの発生を
検出することができる。エラー検出フィルタ５４からの
エラーｅｘ＝±（１）とｅｘ＝±（１，−１）は、ライ
ン５６と５８にそれぞれ出力として提供する。

【００４５】出力ライン５６上の信号は、エラーｅｘ＝
±（１）を表しているが、これは、アダー６２におい
て、所定の値、特にジッタ・エラー・パターン±Ａ（ボ
ックス６０）に加算する。この和をとった信号の絶対値
は、比較器６４において、２．５０ボルトのしきい値電
圧と比較する。これと同時に、その和信号の極性は、極
性チェック回路６６で判定する。比較器６４からの出力
は、極性チェック回路６６からの出力と論理的にＯＲ演
算して、ボックス７０で示すように、訂正データを形成
する。この訂正は、出力変更回路７１においてライン４
９の出力信号を変更するために行うことにより、フィル
タ信号のしきい値が、付加されたジッタ・エラー・パタ
ーン・チェックによりしきい値検出器６４のしきい値を
超えたとき、出力ライン７３に出力信号を発生する。

【００４６】ライン５８上の和信号の絶対値は、ｅｘ＝
±（１，−１）を表しているが、これは、比較器７４に
おいて２．２５ボルトのしきい値電圧と比較する。これ
と同時に、その和信号の極性は、極性チェック回路７６
により判定する。比較器７４からの出力は、極性チェッ
ク回路７６からの出力と論理的にＯＲ演算することによ
り、ボックス８０で示すように、訂正データを形成す
る。この訂正したデータはまた、出力変更回路７１にも
印加して、ライン７３上に変更した信号を発生させる。

【００４７】テーブル１の行１，２，３におけるエラー
・パターンは、ｅｘ＝±（１）エラー・パターンに分類
される。このとき、メディア・ノイズ性能のみを改善す
るためには、我々は、ｅｘ＝±（１，−１）検出フィル
タおよびその周辺回路を取り除くことができる。このエ
ラー検出フィルタは、ＡＷＧＮに対し最適化することが
できる。メディア・ノイズに起因するエラーを有するこ
とがある疑わしい所定のパターンを、ビタビ検出器出力
のレジスタ（ｃ６からｃ−３まで）から検出したとき、
＋Ａまたは−Ａの値を、ｅｘ＝±（１）検出フィルタの
出力に加算する。

【００４８】Ａの値は、メディア・ノイズとＡＷＧＮと
の比率に依存するが、これは、プログラマブルのメディ
ア・ノイズ補償レジスタにおいてプリセットすることが
できる。ビタビ検出器出力から検出すべきこのエラー・
パターンは、以下のテーブル５に示す。

【００４９】

【表５】

【００５０】極性チェック（polarity check）回路６０
の出力は、以下のテーブル６にしたがって発生すること
ができる。

【００５１】

【表６】

【００５２】テーブル１に示したコードにおける３つの
支配的なエラー・パターンは、読み出しチャンネル入力
における６つのエラー・パターンとなる。

【００５３】図５に示した回路９０は、ＥＰＲ４チャン
ネルに対する本発明の別の適用の１つの例である。この
場合、“０Ｘ０”と“１Ｘ１”パターンをビタビ検出器
出力から検出したとき、プリセットした値＋Ａまたは−
Ａをｅｘ＝±（１）エラー検出フィルタに加算する。

【００５４】図５の回路９０は、メディア・ノイズ・キ
ャンセルを備えた１６／１７ＥＰＲ４ｅｘ＝±（１）
検出器において使用するポストプロセッサを表してい
る。入力ライン９２上のこのシステムへの入力は、例え
ば、大容量データ記憶デバイス（図示せず）の等化器か
らのサンプルされた出力を表している。ライン９２上の
このサンプルされた信号は、ＥＰＲ４ビタビ検出器９４
と遅延回路９６の入力に接続する。ビタビ検出器９４か
らの出力は、一連の遅延回路１００−１０５に接続す
る。ライン１１０上の遅延回路１０５からの出力は、ビ
タビ検出器からの検出した信号を表し、そしてその論理
状態と遅延回路１０４への入力とは、上述の１Ｘ１”を
表す。ライン１１０上の出力信号の論理状態は、遅延回
路１０４への入力と共に、上述の“０Ｘ０”を表してい
る。

【００５５】遅延回路１００，１０１，１０２，１０３
への入力ラインは、加算器１０８においてその和をと
る。遅延回路１０２，１０３への入力は、加算器１０８
で和をとる前に、−１重み付けファクタにより重み付け
する。

【００５６】加算器１０８からの出力は、遅延回路９６
の出力から減算することにより、ライン１１２上にエラ
ー信号を発生する。ライン１１２上のこの信号は、多数
の直列接続した遅延ブロック１１４−１２０に接続す
る。遅延回路１１４への入力は、遅延回路１２０の出力
から減算し、遅延回路１１５への入力は、遅延回路１１
９の出力から減算し、遅延回路１１６への入力は、遅延
回路１１８の出力から減算し、そして遅延回路１１７へ
の入力は、遅延回路１１７の出力から減算する。これら
減算後の信号は、それぞれ重み０．２５，０．５，１，
１で重み付けし、そして加算器回路１２５で和をとる。
特定の信号に依存して、この加算器からの出力は、信号
“１Ｘ１”，“０Ｘ０”，または任意のその他のものに
対して−Ａ，＋Ａ，または０を加算する。この加算を行
った信号の絶対値は、しきい値検出器１２８において、
２のしきい値と比較する。このしきい値検出器１２８か
らの出力は、この和をとった信号の極性を表す信号と論
理的にＯＲ演算することにより、出力ライン１３０上の
訂正値を決定する。Ａの値は、メディア・ノイズとＡＷ
ＧＮの比率に依存するが、これは、プログラマブルのメ
ディア・ノイズ補償レジスタにプリセットすることがで
きる。ビタビ検出器出力から検出すべきエラー・パター
ンは、以下のテーブル７に示している。

【００５７】

【表７】

【００５８】極性チェック訂正値は、直線的であるが、
それは、復元した書き込み電流（recovered write curr
ent）が０または１のいずれかであり、そして以下のテ
ーブル８に示したとおりに確立することができるからで
ある。

【００５９】

【表８】

【００６０】このビット・エラー・レート・シミュレー
ション結果は、１００％メディア・ノイズのＥＥＰＲ４
チャンネルとＥＰＲ４チャンネルについて、図６と図７
に示している。

【００６１】理解されるように、本発明のこの方法は、
メディア・ノイズが誘起する位置ジッタ・タイプのノイ
ズの性能を改善するのに使用することができる。最近の
高密度で高データ・レートのディスク・ドライブでは、
他のソースに起因する読み戻し信号の位置ジッタに悩ま
されている。１つのこのようなソースは、書き込み信号
ジッタである。書き込み信号は、その正しい位置に精密
に書き込まれねばならないが、実際の書き込みパルス信
号は、システム・ノイズおよびその他の種々の干渉発生
要因により誘起される小さなランダムのジッタ要素を有
している。

【００６２】別のジッタ・ソースは、書き込み電流の非
対称性である。書き込み磁気ヘッドに印加する書き込み
電流は、データ媒体のその正しい位置へ書き込むには対
称（＋から−への遷移、および−から＋への遷移）でな
ければならないが、実際の書き込み電流の立ち上がり時
間と立ち下がり時間とは、常に対称であるとは限らな
い。

【００６３】別の問題は、非線形の遷移シフトである。
たとえ書き込み信号がその正しい位置に書き込まれたと
しても、それに隣接する磁化が干渉することがあり、そ
して読み戻し信号の正しい位置がシフトする。これは、
エラー・レート性能の劣化を生じさせる場合がある。本
発明の方法は、これらに対しても有効である。

【００６４】以上に、本発明についてある程度の具体性
でもって記述し図示したが、理解されるように、本開示
は、１例としてのみ行ったものであり、したがって当業
者であれば、各部分の組合せおよび配置における種々の
変更が、特許請求の範囲に示した本発明の要旨および範
囲から逸脱せずに可能である。

【００６５】以上の説明に関して、さらに以下の項を開
示する。（１）大容量データ記憶デバイスであって、実際のサン
プルしたパーシャル・レスポンス・ターゲット・データ
を受けるビタビ検出器を有する前記の大容量データ記憶
デバイスのサンプルされたデータ読み出しチャンネルに
おいて使用するための、メディア・ノイズ・エラーを訂
正して訂正復元データ出力信号を発生するポスト処理方
法であって、前記復元データ出力信号と前記サンプルし
たパーシャル・レスポンス・ターゲット・データとから
得た復元パーシャル・レスポンス・ターゲット・データ
信号をフィルタして、フィルタした出力信号を発生する
ステップと、しきい値回路を提供して、前記フィルタし
た出力信号を比較するためのしきい値を提供するステッ
プと、メディア・ノイズに起因する所定のエラー・イベ
ント・パターンが前記復元データ出力信号に発生したと
き、所定の値を前記フィルタした出力信号と加算するス
テップと、前記フィルタした出力信号が前記しきい値回
路の前記しきい値を超えたとき前記復元データ出力信号
を変更するステップと、から成るポスト処理方法。

【００６６】（２）第１項記載の方法において、前記ビ
タビ検出器は、ＥＰＲ４ビタビ検出器であること、を特
徴とするポスト処理方法。（３）第１項記載の方法において、前記ビタビ検出器
は、ＥＥＰＲ４ビタビ検出器であること、を特徴とする
ポスト処理方法。（４）第１項記載の方法において、前記エラー・イベン
ト・パターンは、ｅｘ＝±（１）であること、を特徴と
するポスト処理方法。（５）第１項記載の方法において、前記エラー・イベン
ト・パターンは、ｅｘ＝±（１−１）であること、を特
徴とするポスト処理方法。（６）第１項記載の方法において、前記フィルタするこ
とは、前記出力をＦＩＲフィルタに印加することにより
達成すること、を特徴とするポスト処理方法。（７）第１項記載の方法において、ＥＰＲ４チャンネル
における前記所定の値は、前記所定のエラー・イベント
・パターンが“１Ｘ１”のときは、−Ａであること、を
特徴とするポスト処理方法。（８）第１項記載の方法において、ＥＰＲ４チャンネル
における前記所定の値は、前記所定のエラー・イベント
・パターンが“０Ｘ０”のときは、＋Ａであること、を
特徴とするポスト処理方法。（９）第１項記載の方法において、ＥＰＲ４チャンネル
における前記所定の値は、前記所定のエラー・イベント
・パターンが“１Ｘ１”または“０Ｘ０”以外のとき
は、０であること、を特徴とするポスト処理方法。

【００６７】（１０）第１項記載の方法において、ＥＥ
ＰＲ４チャンネルにおける前記所定の値は、以下のテー
ブル

【００６８】

【表９】から決定し、前記極性チェック訂正テーブルは、復元書
き込み電流ｃ^（ｋ）テーブルの出力と論理的にＯＲ演
算することにより、訂正値を発生すること、を特徴とす
るポスト処理方法。

【００６９】（１１）第１項記載の方法において、ＥＰ
Ｒ４チャンネルにおける前記所定の値は、以下のテーブ
ル

【００７０】

【表１０】

【００７１】から決定し、前記極性は、以下のテーブル

【００７２】

【表１１】

【００７３】から決定すること、を特徴とするポスト処
理方法。

【００７４】（１２）メディア・ノイズを訂正するた
め、大容量データ記憶デバイスにおいて使用するための
サンプル・データ検出技法であって、少なくともＥＰＲ
４のパーシャル・レスポンス検出レベルを有するビタビ
検出器における少なくともＥＰＲ４のパーシャル・レス
ポンス・レベルに等化した前記大容量データ記憶デバイ
スのトランスジューサ・ヘッドからの実際のサンプルし
たパーシャル・レスポンス・ターゲットを検出して、復
元したデータ出力信号を発生するステップと、前記実際
のサンプルしたパーシャル・レスポンス・ターゲット信
号を、前記ビタビ検出器が前記実際のサンプルしたパー
シャル・レスポンス・ターゲット信号から前記復元デー
タ出力信号を発生するのに必要とする時間に実質上等し
い時間の間遅延させて、遅延した実際のサンプルしたパ
ーシャル・レスポンス・ターゲット信号を発生するステ
ップと、前記復元したデータ出力信号を、前記実際のサ
ンプルした出力信号のパーシャル・レスポンス・レベル
に変換して、変換した復元パーシャル・レスポンス・タ
ーゲット信号を発生するステップと、前記遅延した実際
のサンプルしたパーシャル・レスポンス・ターゲット信
号から前記変換した復元パーシャル・レスポンス・ター
ゲット信号を減算して、エラー信号を発生するステップ
と、前記復元データ出力信号における所定のエラー・イ
ベント・パターンの発生を判定して、フィルタした出力
信号を発生するステップと、メディア・ノイズに起因す
る所定のエラー・イベント・パターンが前記復元データ
出力信号において発生したとき、所定の値を前記フィル
タした出力信号を加算するステップと、前記フィルタし
た出力信号が前記しきい値回路の前記しきい値を超えた
とき、前記復元したデータ出力信号を変更するステップ
と、から成るサンプル・データ検出技法。

【００７５】（１３）第１２項記載の方法において、前
記の検出信号を発生することは、前記エラー信号をＦＩ
Ｒフィルタでフィルタすること、を特徴とするサンプル
・データ検出技法。（１４）第１２項記載の方法において、前記復元したデ
ータ出力信号における所定のエラー・イベント・パター
ンの前記発生を判定することは、前記復元データ出力信
号におけるｅｘ＝±（１）の発生を判定することから成
ること、を特徴とするサンプル・データ検出技法。（１５）第１２項記載の方法において、前記復元したデ
ータ出力信号における所定のエラー・イベント・パター
ンの前記発生を判定することは、前記復元データ出力信
号におけるｅｘ＝±（１−１）の発生を判定することか
ら成ること、を特徴とするサンプル・データ検出技法。

【００７６】（１６）第１２項記載の方法において、Ｅ
ＥＰＲ４チャンネルにおける前記所定の値は、以下のテ
ーブル

【００７７】

【表１２】

【００７８】極性チェック訂正テーブルは、復元書き込
み電流ｃ^（ｋ）テーブルの出力と論理的にＯＲ演算す
ることにより、訂正値を発生すること、を特徴とするサ
ンプル・データ検出技法。

【００７９】（１７）第１２項記載の方法において、Ｅ
ＰＲ４チャンネルにおける前記所定の値は、以下のテー
ブル

【００８０】

【表１３】

【００８１】から決定し、前記極性は、以下のテーブル

【００８２】

【表１４】

【００８３】から決定すること、を特徴とするサンプル
・データ検出技法。（１８）大容量データ記憶デバイスであってビタビ検出
器を使用するタイプの前記大容量データ記憶デバイスの
サンプルされたデータ読み出しチャンネルにおいて使用
するためのポストプロセッサ回路であって、前記ビタビ
検出器が、前記大容量データ記憶デバイスの記憶媒体か
らの実際のサンプルしたパーシャル・レスポンス・ター
ゲット信号を受けて復元データ出力信号を発生する、前
記のプロセッサ回路において、前記サンプルしたパーシ
ャル・レスポンス・ターゲット信号において所定のエラ
ー・イベント・パターンが発生した場合、エラー・パタ
ーン・イベント指示信号を発生するエラー・パターン検
出器と、前記復元データ出力信号と、遅延させた前記実
際のサンプルしたパーシャル・レスポンス・ターゲット
信号との間の差に基づいてエラー信号を発生する回路
と、メディア・ノイズに起因する所定のエラー・イベン
ト・パターンが前記復元データ出力信号に発生したと
き、所定のしきい値を前記エラー信号と加算する回路
と、前記エラー信号の大きさが所定のしきい値を超えた
場合に、エラー訂正制御信号を発生するしきい値回路
と、前記エラー訂正制御信号と前記エラー・イベント・
パターン指示発生信号が発生したときに、前記復元デー
タ出力信号を変更するエラー訂正回路と、から成るポス
トプロセッサ回路。

【００８４】（１９）第１８項記載の回路において、前
記所定のエラー・パターン・イベントは、ｅｘ＝±
（１）であること、を特徴とするポストプロセッサ回
路。（２０）第１８項記載の回路において、前記所定のエラ
ー・パターン・イベントは、ｅｘ＝±（１−１）である
こと、を特徴とするポストプロセッサ回路。（２１）第１８項記載の回路において、エラー信号を発
生する前記回路は、ＦＩＲフィルタであること、を特徴
とするポストプロセッサ回路。（２２）第１８項記載の回路において、前記ビタビ検出
器は、少なくともＥＰＲ４のパーシャル・レスポンス・
レベルを有すること、を特徴とするポストプロセッサ回
路。（２３）第１８項記載の回路において、前記ビタビ検出
器は、少なくともＥＥＰＲ４のパーシャル・レスポンス
・レベルを有すること、を特徴とするポストプロセッサ
回路。

【００８５】（２４）第１８項記載の回路において、Ｅ
ＥＰＲ４チャンネルにおける前記所定の値は、以下のテ
ーブル

【００８６】

【表１５】

【００８７】から決定し、前記極性チェック訂正テーブ
ルは、復元書き込み電流ｃ^（ｋ）テーブルの出力と論
理的にＯＲ演算することにより、訂正値を発生するこ
と、を特徴とするポストプロセッサ回路。

【００８８】（２５）第１８項記載の回路において、Ｅ
ＰＲ４チャンネルにおける前記所定の値は、以下のテー
ブル

【００８９】

【表１６】から決定し、前記極性は、以下のテーブル

【００９０】

【表１７】

【００９１】から決定すること、を特徴とするポストプ
ロセッサ回路。

【００９２】（２６）大容量データ記憶デバイスのサン
プル・データ読み出しチャンネルにおいて使用するた
め、メディア・ノイズ・エラーを訂正しそして訂正復元
データ出力信号４９を発生するポスト処理の方法および
回路３０を開示する。大容量データ記憶デバイスは、ビ
タビ検出器３４を有し、これは、大容量データ記憶デバ
イスの記憶媒体から実際のサンプルしたパーシャル・レ
スポンス・ターゲット信号を受ける。復元データ出力信
号とサンプルしたパーシャル・レスポンス・ターゲット
・データ３２とから得た復元パーシャル・レスポンス・
ターゲット信号は、フィルタすることにより、フィルタ
した出力信号５１を発生する。しきい値回路６４は、前
記フィルタした出力信号を比較するしきい値を提供し、
そして所定の値６０は、メディア・ノイズまたは他の遷
移ジッタに起因する所定のエラー・イベント・パターン
が復元データ出力信号３５に発生したとき、フィルタし
た出力信号に加算する。フィルタした出力信号が、しき
い値回路６４のしきい値を超えたときに、この復元デー
タ出力信号を変更７０する。

【図面の簡単な説明】

【図１】本発明により対処するメディア・ノイズ状況の
１つを図示する、媒体上に記録したデータ・パターンの
“ジグザグ”ジッタ偏差を示した、磁気記憶媒体の１つ
のトラックの１部分の図である。

【図２】図１に示したジグザグ遷移ジオメトリから生じ
る位置ジッタに起因する遷移位置の変動を示す時間対電
圧を示すグラフ。

【図３】図１に示した位置ジオメトリの変動から生ずる
読み戻し信号に生ずるパルス幅変動における代表的な変
動を示す、時間対電圧を示すグラフ。

【図４Ａ】本発明の好ましい実施形態による、ＥＥＰＲ
４チャンネルの読み戻し信号におけるジッタ・エラーの
検出および訂正において使用するための回路のブロック
図。

【図４Ｂ】本発明の好ましい実施形態による、ＥＥＰＲ
４チャンネルの読み戻し信号におけるジッタ・エラーの
検出および訂正において使用するための回路のブロック
図。

【図４Ｃ】図４Ａ及び図４Ｂの関係を示す図。

【図５Ａ】本発明の別の実施形態による、エラー検出フ
ィルタの出力においてｅｘ＝±１のときに加算すべき＋
Ａまたは−Ａのプリセット値を使用するＥＰＲ４チャン
ネルを使用する、読み戻し信号におけるジッタ・エラー
の検出および訂正において使用するための別の回路のブ
ロック図。

【図５Ｂ】本発明の別の実施形態による、エラー検出フ
ィルタの出力においてｅｘ＝±１のときに加算すべき＋
Ａまたは−Ａのプリセット値を使用するＥＰＲ４チャン
ネルを使用する、読み戻し信号におけるジッタ・エラー
の検出および訂正において使用するための別の回路のブ
ロック図。

【図５Ｃ】図５Ａと図５Ｂの関係を示す図。

【図６】ポストプロセッサを使用する回路において実現
した改善を、ジッタ・ノイズの訂正のためポストプロセ
ッサを使用しない回路と比較するため、ピーク・ジッタ
対ビット・エラー・レート（ＢＥＲ）の比を示すグラ
フ。

【図７】本発明の好ましい実施形態による、理想と、Ｅ
ＥＰＲ４チャンネルにおける種々の係数とを比較する、
ピーク・ジッタ対ビット・エラー・レート（ＢＥＲ）を
示すグラフ。

【符号の説明】

１２トラック１４磁気記憶媒体１８ジグザグ遷移構成２０軸２２ガウス形状パターン２４，２６カーブ２８波形３０データ検出／訂正回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｍ 13/41 Ｈ０３Ｍ 13/41

Claims

【特許請求の範囲】

【請求項１】大容量データ記憶デバイスであって、実
際のサンプルしたパーシャル・レスポンス・ターゲット
・データを受けるビタビ検出器を有する前記の大容量デ
ータ記憶デバイスのサンプルされたデータ読み出しチャ
ンネルにおいて使用するための、メディア・ノイズ・エ
ラーを訂正して訂正した復元データ出力信号を発生する
ポスト処理方法であって、前記復元データ出力信号と前記サンプルしたパーシャル
・レスポンス・ターゲット・データとから得た復元パー
シャル・レスポンス・ターゲット・データ信号をフィル
タして、フィルタした出力信号を発生するステップと、しきい値回路を提供して、前記フィルタした出力信号を
比較するためのしきい値を提供するステップと、メディア・ノイズに起因する所定のエラー・イベント・
パターンが前記復元データ出力信号に発生したとき、所
定の値を前記フィルタした出力信号と加算するステップ
と、前記フィルタした出力信号が前記しきい値回路の前記し
きい値を超えたとき前記復元データ出力信号を変更する
ステップと、から成るポスト処理方法。
【請求項２】大容量データ記憶デバイスであってビタ
ビ検出器を使用するタイプの前記大容量データ記憶デバ
イスのサンプルされたデータ読み出しチャンネルにおい
て使用するためのポストプロセッサ回路であって、前記
ビタビ検出器が、前記大容量データ記憶デバイスの記憶
媒体からの実際のサンプルしたパーシャル・レスポンス
・ターゲット信号を受けて復元データ出力信号を発生す
る、前記のプロセッサ回路において、前記サンプルしたパーシャル・レスポンス・ターゲット
信号において所定のエラー・イベント・パターンが発生
した場合、エラー・パターン・イベント指示信号を発生
するエラー・パターン検出器と、前記復元データ出力信号と、遅延させた前記実際のサン
プルしたパーシャル・レスポンス・ターゲット信号との
間の差に基づいてエラー信号を発生する回路と、メディア・ノイズに起因する所定のエラー・イベント・
パターンが前記復元データ出力信号に発生したとき、所
定のしきい値を前記エラー信号と加算する回路と、前記エラー信号の大きさが所定のしきい値を超えた場合
に、エラー訂正制御信号を発生するしきい値回路と、前記エラー訂正制御信号と前記エラー・イベント・パタ
ーン指示発生信号が発生したときに、前記復元データ出
力信号を変更するエラー訂正回路と、から成るポストプ
ロセッサ回路。