JP2000299429A - テープマルチチップパッケージ方法とテープマルチチップパッケージ構造 - Google Patents

テープマルチチップパッケージ方法とテープマルチチップパッケージ構造

Info

Publication number
JP2000299429A
JP2000299429A JP11165209A JP16520999A JP2000299429A JP 2000299429 A JP2000299429 A JP 2000299429A JP 11165209 A JP11165209 A JP 11165209A JP 16520999 A JP16520999 A JP 16520999A JP 2000299429 A JP2000299429 A JP 2000299429A
Authority
JP
Japan
Prior art keywords
chip
tape
tape carrier
carrier
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11165209A
Other languages
English (en)
Inventor
Bunshun Ryu
文俊 劉
Kenko Rai
建宏 頼
Chuketsu Ryu
仲杰 劉
Seitei Go
政庭 呉
Isho Han
以祥 潘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI
Original Assignee
KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI filed Critical KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI
Publication of JP2000299429A publication Critical patent/JP2000299429A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 テープマルチチップパッケージのインナーリ
ードボンディングをワイヤ・ボンディング方式とするこ
とで、工程を簡略化し、ボンディング強度を向上させ、
コストを低減させる。 【解決手段】 テープをチップキャリアとし、パッケー
ジしたいチップをテープの上下表面に貼り付け、ワイヤ
・ボンディング方式によりチップとテープキャリアとの
電気的接続を行ってから、封止用樹脂でチップおよびワ
イヤをパッケージする。テープキャリアに対するボール
付けを行って、封止用樹脂周縁のアウターリード上には
んだボールを形成し、外部の配線基板または他の素子と
電気的に接続するための媒体とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マルチチップパッ
ケージの方法と構造に関し、特に、テープマルチチップ
パッケージの方法と構造に関する。
【０００２】
【従来の技術】半導体産業において、集積回路の生産
は、次の３段階に分けられる。つまり、 シリコンチップの製造、集積回路の作製、集積回
路のパッケージである。集積回路のパッケージについて
言えば、集積回路製品を完成するための最終ステップで
あり、パッケージの目的は、ダイ（チップという）およ
びプリント配線基板または他の素子間の電気的接続にお
ける媒体の提供と、チップの保護とにある。
【０００３】半導体製造プロセスを完成してから、チッ
プは、ウェハーを賽の目に切断することにより形成され
る。一般に、チップの周縁には、ボンディングパッドが
設けられており、チップ試験の試験端子ならびに他の素
子との接続端子を提供することを目的としている。チッ
プと他の素子とを電気的に接続するためには、ワイヤま
たはバンプ（bump）を採用して接続媒体としなければな
らない。
【０００４】図１において、ワイヤ・ボンディング方式
を示しているが、ワイヤ１０４として金線、アルミニウ
ム線を採用して、チップ１００上のボンディング・パッ
ド１０２と外部素子（図示せず）とを電気的に接続して
いる。次に、図２において、テープ自動ボンディング方
式を図示しているが、バンプ（図示せず）をチップ２０
０上のボンディングパッド（図示せず）とテープチップ
キャリア（図示せず）のリード２０２との電気的接続の
媒体としている。そして、図３において、フリップチッ
プ（flip chip）ボンディング方式を図示しているが、
チップ３００のボンディングパッド（図示せず）と配線
回路基板の電極（図示せず）との間をはんだバンプ３０
２を使用して電気的に接続するものである。
【０００５】
【発明が解決しようとする課題】従来技術のうち、以下
いずれも図示していないが、テープをチップキャリアと
するものは、テープ自動ボンディング方式によりパッケ
ージを行うものであり、次の３段階に分けることができ
る。すなわち、テープチップキャリアの作製、バン
プの作製、パッケージの実施である。テープチップ
キャリアの作製およびバンプの作製を完了した後、熱
圧着板を使用して熱圧着方式でインナーリードボンディ
ングを行うが、バンプによりパッケージしたいチップ上
のボンディングパッドとチップキャリア上のインナーリ
ードとを電気的に接続していた。次に、封止用樹脂を使
用してチップおよびチップキャリア上にある配線の一部
分を封止し、試験に合格すれば、アウターリード・ボン
ディングを行っていた。このアウターリードは、チップ
キャリア上にあるインナーリードから外部へと延設され
るもので、同様に加熱圧着方式によりアウターリード上
のバンプを利用して、チップキャリアと配線基板あるい
は他の素子とを電気的に接続していた。
【０００６】一般的に言って、ボンディングパッド上に
バンプを作製するためには、バリヤーメタル（barrier
metal）およびバンプ金属を形成しなければならないと
ともに、露光、現像、エッチングなどの工程を経てパタ
ーン形成によりバンプを作製する必要があった。そし
て、リード上のバンプを作製するためには、先ずインナ
ーリードまたはアウターリードに対応する位置のバンプ
を作製してから、それらを接続する。基板上にバンプを
作製するにせよ、リードの前端にバンプを作製する構造
にするにせよ、バンプ作製工程は、煩雑で必要とするコ
ストも高く、しかもバンプ高さが不揃いであればボンデ
ィング強度が不足するものとなっていた。さらに、バン
プとボンディングパッドとの接続には、バリヤーメタル
を介しなければならないから、使用時に電圧降下や異常
発熱を引き起こしやすいとともに、ボンディング部分の
信頼性を低下させやすいものとなっていた。本発明の目
的は、工程を簡略化し、ボンディング強度を向上させ、
コストを低減させる集積回路のパッケージとそのパッケ
ージ法を提供することである。
【０００７】
【課題を解決するための手段】電子製品の軽薄短小とい
うトレンドに対応するために、半導体チップのパッケー
ジ技術も３次元高密度のチップパッケージ技術へと発展
してきている。そこで、この発明にかかるテープマルチ
チップパッケージ方法とは、テープをチップキャリアと
し、パッケージしたいチップをテープの異なる表面に貼
り付け、ワイヤ・ボンディング方式によりチップとテー
プキャリアとの電気的接続を行ってから、封止用材料で
チップをパッケージするものである。そして、テープキ
ャリアにボール付けを行って、封止用材料の周縁にはん
だボールを形成し、外部の配線基板または他の素子と電
気的に接続するための媒体とするものである。
【０００８】この構成により、この発明にかかるテープ
マルチチップパッケージとその製造方法では、テープを
チップキャリアとすることで、パッケージ製品の重量を
軽減できる。また、パッケージしたいチップをテープの
上下表面に貼り付けることで、パッケージ密度を向上で
きる。ワイヤーボンディング機でワイヤ・ボンディング
方式によりチップとテープとを電気的に接続するので、
従来のバンプ方式よりも工程が簡単になり、コストを削
減できるとともに、ワイヤ・ボンディング方式はバンプ
ボンディング方式よりも信頼性が高い。そして、封止用
樹脂で封止してからテープチップキャリア上の封止用樹
脂周縁のアウターリード上にはんだボールを形成するこ
とで、パッケージ製品と外部の配線基板または他の素子
とを電気的に接続するための媒体とすることができる。
【０００９】具体的には、本発明にかかるテープマルチ
チップパッケージ方法は、第１表面と第２表面を有する
テープキャリアを供給するステップと、前記のテープキ
ャリアの第１表面に第１チップを貼り付けるステップ
と、前記の第１チップとテープキャリアの間の電気的接
続を形成するステップと、第１封止用材料により前記の
第１チップを封止するステップと、前記のテープキャリ
アの第２表面に前記の第２チップを貼り付けるステップ
と、前記の第２チップとテープキャリアの間の電気的接
続を形成するステップと、第２封止用材料により前記の
第２チップを封止するステップと、前記のテープキャリ
ア上の前記の第１封止用材料または第２封止用材料のい
ずれか一方の外縁にボール付けを行って、複数個のはん
だボールを形成するステップとからなる。たとえば、前
記の第１チップとテープキャリアの間に形成される電気
的接続が、ワイヤーボンディング機により前記の第１チ
ップとテープキャリアの間に複数本の第１ワイヤを接続
するものである。また、たとえば、前記の第２チップと
テープキャリアの間に形成される電気的接続が、ワイヤ
ーボンディング機により前記の第２チップとテープキャ
リアの間に複数本の第２ワイヤを接続するものである。
【００１０】本発明にかかるテープマルチチップパッケ
ージ構造は、第１表面と第２表面を有するテープキャリ
アと、前記のテープキャリアの第１表面に位置し、第１
ワイヤにより前記のテープキャリアに電気的に接続され
る第１チップと、前記のテープキャリアの第１表面上に
位置し、前記の第１チップと第１ワイヤを封止する第１
封止用材料と、前記のテープキャリアの第２表面に位置
し、第２ワイヤにより前記のテープキャリアに電気的に
接続される第２チップと、前記のテープキャリアの第２
表面上に位置し、前記の第２チップと第２ワイヤを封止
する第２封止用材料と、前記のテープキャリアの第１表
面と第２表面のいずれか１つに位置する複数個のはんだ
ボールとからなる。たとえば、前記のテープキャリア
が、誘電膜と、この誘電膜の表面を被覆する導電膜とか
らなる。また、たとえば、前記の誘電膜がポリイミドか
らなる。また、たとえば、前記の導電膜の材質が銅であ
る。また、たとえば、前記の導電膜が、さらに、前記の
誘電膜の表面に位置する導電ベース膜と、前記の導電ベ
ース膜の表面に位置する導電メッキ膜とからなる。ま
た、たとえば、前記の導電ベース膜の材質が銅である請
求項１０記載のテープマルチチップパッケージ構造。ま
た、たとえば、前記の導電メッキ膜の材質が、金、銀、
ニッケル、パラジウムまたはそれらの組み合せからなる
グループより選択される。また、たとえば、前記の導電
膜が、すでに回路パターンを形成しているものである。
また、たとえば、前記の第１ワイヤの材質が、金、アル
ミニウム、銅からなるグループより選択される。また、
たとえば、前記の第２ワイヤの材質が、金、アルミニウ
ム、銅からなるグループより選択されるものである。
【００１１】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施の形態を説明する。なお、図面において、同じ
参照記号は同一または同等のものを示す。図４〜図６
は、本発明の実施形態であるテープマルチパッケージの
製造過程を示す。図４において、テープマルチチップパ
ッケージを製造する時、先ずテープをチップキャリア
（テープキャリアともいう）４００とし、第１チップで
あるチップ４０４ａをチップキャリア４００の第１表面
である上表面４０２ａに貼り付ける。次に、ワイヤーボ
ンディング機でワイヤ・ボンディング方式によりチップ
４０４ａとチップキャリア４００とを第１ワイヤである
ワイヤ４０６ａで電気的に接続する。これにより、バン
プを使用して加熱圧着によりインナーリードを電気的に
接続する従来の方式に置き換えられる。ワイヤ４０６ａ
の材質としては、金、アルミニウム、銅とすることがで
きる。そして、第１封止用材料である封止用樹脂４０８
ａでチップ４０４ａを封止してパッケージを行う。
【００１２】ここで、先に、図７において、この発明に
かかるチップキャリア４００を形成する方法と構造を説
明すると、誘電膜（絶縁膜ともいう）５００を核とし
て、その上下表面を導電膜５０２，５０２で被覆する構
造となっている。誘電膜５００の材料はポリイミドであ
る。導電膜５０２，５０２は、例えば銅のような導電材
料により単一材料で形成することもできるし、導電ベー
ス膜５０２ａ，５０２ａと導電メッキ膜５０２ｂ，５０
２ｂにより形成することもできる。導電ベース膜５０２
ａ，５０２ａの材料を銅を含む導電材料とし、導電メッ
キ膜５０２ｂ，５０２ｂを金、銀、ニッケル、パラジウ
ム合金あるいはこれらを組み合せた複合メッキ膜とする
ことができる。ただし、好ましい組み合せとしては、先
ずニッケル膜をメッキしてからニッケルパラジウム膜を
メッキし、さらにパラジウム膜をメッキすることがあげ
られる。ニッケル膜の作用は腐蝕防止であり、パラジウ
ム膜は、良好なボンディング性、封止形成性、および、
はんだ付け性を兼備している。
【００１３】また、導電膜５０２，５０２を、すでに配
線パターンが形成されたもの（図示せず）とし、パッケ
ージ方法に応じて必要な電気的接続が行えるものとすれ
ば、テープをチップキャリアとすることができる。この
ため、従来のＢＴ樹脂基板へのパッケージに置き換える
ことが可能であるから、パッケージ後の製品重量を軽減
できるとともに、その厚さを減少できる。
【００１４】さて、図５において、第２チップであるも
う１つのチップ４０４ｂをチップキャリア４００の第２
表面である下表面４０２ｂに貼り付ける。同様に、ワイ
ヤ・ボンディング方式によりチップ４０４ｂとチップキ
ャリア４００とを第２ワイヤであるワイヤ４０６ｂで電
気的に接続する。ワイヤ４０６ｂの材質としては、金、
アルミニウム、銅とすることができる。そして、第２封
止用材料である封止用樹脂４０８ｂでチップ４０４ｂを
封止してパッケージを行う。
【００１５】図６において、チップキャリア４００上の
封止用樹脂４０８ａまたは封止用樹脂４０８ｂのうち１
つの周縁に対してボール付けを行い、チップキャリア４
００のアウターリード（図示せず）上に複数個のはんだ
ボール４１０を形成する（図８を参照）。これらのはん
だボール４１０は、チップキャリア４００上に封止され
たチップ４０４ａ，４０４ｂと外部の配線基板または他
の素子（いずれも図示せず）とを電気的に接続する際の
媒体となるものである。
【００１６】図８において、チップキャリア４００の表
面にチップ４０４を貼り付け、ワイヤ・ボンディング方
式によりチップキャリア４００とチップ４０４とをワイ
ヤ４０６で電気的に接続している。また、チップキャリ
ア４００上を封止用樹脂４０８で被覆して、チップ４０
４ならびにワイヤ４０６を封止している。封止用樹脂４
０８の周縁には、はんだボール４１０が設けられて、パ
ッケージ完成品のアウターリード接続媒体としており、
チップキャリア４００中のチップ４０４回路と外部回路
または他の素子との電気的接続に使用される。なお、図
では、アウターリードに対するボンディング媒体とな
る、はんだボール４１０は、封止用樹脂４０８の周縁を
一重に囲んでいるが、これは一例にすぎない。アウター
リード・ボンディング形態およびリード数に応じてボー
ル付けを行い、たとえば二重に囲む分布形態とすること
ができるから、この発明の技術思想を図示の分布形態に
限定するものではない。
【００１７】以上のごとく、この発明を好適な実施形態
により開示した。しかし、当業者であれば容易に理解で
きるように、この発明の技術思想の範囲内において、適
当な変更ならびに修正が当然なされうるものであるか
ら、その特許の保護範囲は、特許請求の範囲と、それと
均等な領域を基準として定めなければならない。
【００１８】
【発明の効果】上述の構成により、この発明にかかるテ
ープマルチチップパッケージの方法と構造は、テープを
チップキャリアとすることで、軽量かつ薄いものとし、
パッケージ製品の重量を軽減し、厚さを減少させること
ができる。チップキャリアの上下表面にチップを貼り付
けてからパッケージすることで、３次元パッケージ構造
とし、パッケージ密度を向上できる。チップキャリアと
チップとをワイヤ・ボンディング方式により電気的に接
続することで、従来のバンプボンディング方式よりもボ
ンディング信頼性が高く、しかも既存のワイヤーボンデ
ィング機の機能を活用することで、工程を簡略化できる
とともに、コストを低減できる。封止用樹脂周縁のアウ
ターリード上にはんだボールを形成することで、外部接
続に対する媒体とし、工程が複雑な従来のバンプボンデ
ィング方式に代えることができる。従って、この発明
は、産業上の利用価値が高い。
【図面の簡単な説明】
【図１】 ワイヤ・ボンディング方式の電気的接続を示
す斜視図
【図２】 テープ自動ボンディング方式の電気的接続を
示す斜視図
【図３】 フリップチップボンディング方式の電気的接
続を示す斜視図
【図４】 この発明にかかるパッケージ方法の１ステッ
プでの構造の断面図
【図５】 この発明にかかるパッケージ方法の次の１ス
テップでの構造の断面図
【図６】 この発明にかかるパッケージ方法の次の１ス
テップでの構造の断面図
【図７】 この発明にかかるテープチップキャリアの断
面図
【図８】 この発明にかかるパッケージ構造の平面図
【符号の説明】
４００ テープチップキャリア ４００ 表面 ４０２ａ 上表面（第１表面） ４０２ｂ 下表面（第２表面） ４０４ チップ ４０４ａ チップ（第１チップ） ４０４ｂ チップ（第２チップ） ４０６ ワイヤ ４０６ａ ワイヤ（第１ワイヤ） ４０６ｂ ワイヤ（第２ワイヤ） ４０８ 封止用材料（封止用樹脂） ４０８ａ 第１封止用材料 ４０８ｂ 第２封止用材料 ４１０ はんだボール ５００ 誘電膜（絶縁膜） ５０２ 配線パターンを有する導電膜 ５０２ａ 導電ベース膜 ５０２ｂ 導電メッキ膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 劉 仲杰 台湾高雄加工出口區東一街一號 華新先進 電子股▲ふん▼有限公司内 (72)発明者 呉 政庭 台湾高雄加工出口區東一街一號 華新先進 電子股▲ふん▼有限公司内 (72)発明者 潘 以祥 台湾高雄加工出口區東一街一號 華新先進 電子股▲ふん▼有限公司内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第１表面と第２表面を有するテープキャ
    リアを供給するステップと、 前記のテープキャリアの第１表面に第１チップを貼り付
    けるステップと、 前記の第１チップとテープキャリアの間の電気的接続を
    形成するステップと、 第１封止用材料により前記の第１チップを封止するステ
    ップと、 前記のテープキャリアの第２表面に前記の第２チップを
    貼り付けるステップと、 前記の第２チップとテープキャリアの間の電気的接続を
    形成するステップと、 第２封止用材料により前記の第２チップを封止するステ
    ップと、 前記のテープキャリア上の前記の第１封止用材料または
    第２封止用材料のいずれか一方の外縁にボール付けを行
    って、複数個のはんだボールを形成するステップとから
    なるテープマルチチップパッケージ方法。
  2. 【請求項２】 前記の第１チップとテープキャリアの間
    に形成される電気的接続が、ワイヤーボンディング機に
    より前記の第１チップとテープキャリアの間に複数本の
    第１ワイヤを接続するものである請求項１記載のテープ
    マルチチップパッケージ方法。
  3. 【請求項３】 前記の第２チップとテープキャリアの間
    に形成される電気的接続が、ワイヤーボンディング機に
    より前記の第２チップとテープキャリアの間に複数本の
    第２ワイヤを接続するものである請求項１記載のテープ
    マルチチップパッケージ方法。
  4. 【請求項４】 第１表面と第２表面を有するテープキャ
    リアと、 前記のテープキャリアの第１表面に位置し、第１ワイヤ
    により前記のテープキャリアに電気的に接続される第１
    チップと、 前記のテープキャリアの第１表面上に位置し、前記の第
    １チップと第１ワイヤを封止する第１封止用材料と、 前記のテープキャリアの第２表面に位置し、第２ワイヤ
    により前記のテープキャリアに電気的に接続される第２
    チップと、 前記のテープキャリアの第２表面上に位置し、前記の第
    ２チップと第２ワイヤを封止する第２封止用材料と、 前記のテープキャリアの第１表面と第２表面のいずれか
    １つに位置する複数個のはんだボールとからなるテープ
    マルチチップパッケージ構造。
  5. 【請求項５】 前記のテープキャリアが、誘電膜と、こ
    の誘電膜の表面を被覆する導電膜とからなる請求項４記
    載のテープマルチチップパッケージ構造。
  6. 【請求項６】 前記の誘電膜がポリイミドからなる請求
    項５記載のテープマルチチップパッケージ構造。
  7. 【請求項７】 前記の導電膜の材質が銅である請求項５
    記載のテープマルチチップパッケージ構造。
  8. 【請求項８】 前記の導電膜が、前記の誘電膜の表面に
    位置する導電ベース膜と、前記の導電ベース膜の表面に
    位置する導電メッキ膜とからなる請求項５記載のテープ
    マルチチップパッケージ構造。
  9. 【請求項９】 前記の導電ベース膜の材質が銅である請
    求項８記載のテープマルチチップパッケージ構造。
  10. 【請求項１０】 前記の導電メッキ膜の材質が、金、
    銀、ニッケル、パラジウムまたはそれらの組み合せから
    なるグループより選択される請求項８記載のテープマル
    チチップパッケージ構造。
  11. 【請求項１１】 前記の導電膜が、すでに回路パターン
    を形成しているものである請求項５記載のテープマルチ
    チップパッケージ構造。
  12. 【請求項１２】 前記の第１ワイヤの材質が、金、アル
    ミニウム、銅からなるグループより選択される請求項４
    記載のテープマルチチップパッケージ構造。
  13. 【請求項１３】 前記の第２ワイヤの材質が、金、アル
    ミニウム、銅からなるグループより選択されるものであ
    る請求項４記載のテープマルチチップパッケージ構造。
JP11165209A 1999-04-06 1999-06-11 テープマルチチップパッケージ方法とテープマルチチップパッケージ構造 Abandoned JP2000299429A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW88105422 1999-04-06
TW088105422A TW408458B (en) 1999-04-06 1999-04-06 Method and structure for taped multi-chip package

Publications (1)

Publication Number Publication Date
JP2000299429A true JP2000299429A (ja) 2000-10-24

Family

ID=21640198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11165209A Abandoned JP2000299429A (ja) 1999-04-06 1999-06-11 テープマルチチップパッケージ方法とテープマルチチップパッケージ構造

Country Status (2)

Country Link
JP (1) JP2000299429A (ja)
TW (1) TW408458B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413475B1 (ko) * 2000-10-25 2003-12-31 앰코 테크놀로지 코리아 주식회사 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413475B1 (ko) * 2000-10-25 2003-12-31 앰코 테크놀로지 코리아 주식회사 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지

Also Published As

Publication number Publication date
TW408458B (en) 2000-10-11

Similar Documents

Publication Publication Date Title
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US7939924B2 (en) Stack type ball grid array package and method for manufacturing the same
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
CN103247599B (zh) 半导体器件及其制造方法
US20020158318A1 (en) Multi-chip module
US20090134507A1 (en) Adhesive on wire stacked semiconductor package
JP2002222889A (ja) 半導体装置及びその製造方法
US7655503B2 (en) Method for fabricating semiconductor package with stacked chips
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US6242283B1 (en) Wafer level packaging process of semiconductor
JP4033968B2 (ja) 複数チップ混載型半導体装置
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
US6818999B2 (en) Semiconductor device having multiple semiconductor chips in a single package
US20060220208A1 (en) Stacked-type semiconductor device and method of manufacturing the same
JP3547303B2 (ja) 半導体装置の製造方法
US6339253B1 (en) Semiconductor package
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
US20070052082A1 (en) Multi-chip package structure
JP2000299433A (ja) 積層型パッケージフレーム
JP2000299429A (ja) テープマルチチップパッケージ方法とテープマルチチップパッケージ構造
US7521781B2 (en) Integrated circuit package system with mold clamp line critical area having widened conductive traces
CN100459124C (zh) 多芯片封装结构
KR100876876B1 (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040413

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20050118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226