JP2000299538A - Circuit board and method of manufacturing circuit board - Google Patents
Circuit board and method of manufacturing circuit boardInfo
- Publication number
- JP2000299538A JP2000299538A JP10737699A JP10737699A JP2000299538A JP 2000299538 A JP2000299538 A JP 2000299538A JP 10737699 A JP10737699 A JP 10737699A JP 10737699 A JP10737699 A JP 10737699A JP 2000299538 A JP2000299538 A JP 2000299538A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- connection
- forming
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 従来の製造工程を変えることなく、更に、製
造コストを上げること無く、ピール強度等の接続信頼性
をも確保しつつ、回路基板の部品実装用パッド部で発生
する反射ノイズおよび不要な電磁放射を低減させた回路
基板の実現を課題とする。
【解決手段】 部品実装用パッド部分10を、配線13
とパターンの幅が等しく配線の延長を構成する配線接続
部12と、この配線接続部12の周囲に構成されかつこ
の配線接続部12と電気的に絶縁された、回路部品との
接続に必要な面積を有する回路部品接続強度保証部11
とで構成する。
(57) [Problem] To be generated at a component mounting pad portion of a circuit board while maintaining connection reliability such as peel strength without changing a conventional manufacturing process and further increasing manufacturing cost. It is an object to realize a circuit board in which reflected noise and unnecessary electromagnetic radiation are reduced. SOLUTION: A component mounting pad portion 10 is connected to a wiring 13.
And a wiring connection portion 12 having the same width as the pattern and extending the wiring, and a wiring connection portion 12 formed around the wiring connection portion 12 and electrically insulated from the wiring connection portion 12 and necessary for connection with circuit components. Circuit component connection strength assurance unit 11 having area
And
Description
【0001】[0001]
【発明の属する技術分野】本発明は、回路基板とその製
造方法に関し、特に、反射ノイズおよび不要な電磁波放
射を抑えたチップ部品実装用パッド構造を有する回路基
板およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board and a method of manufacturing the same, and more particularly, to a circuit board having a chip component mounting pad structure in which reflected noise and unnecessary electromagnetic wave radiation are suppressed, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】図5は、従来の回路基板におけるチップ
部品実装用パッドの形状の一例を模式的に示す平面図で
ある。図5で、符号21は部品実装用パッド、符号22
は実装される部品、符号23は配線である。従来のチッ
プ部品実装用パッド21の形状は、一般の配線23幅よ
りも広く形成されるのが通常であった。2. Description of the Related Art FIG. 5 is a plan view schematically showing an example of the shape of a chip component mounting pad on a conventional circuit board. In FIG. 5, reference numeral 21 denotes a component mounting pad, and reference numeral 22 denotes a pad.
Denotes a component to be mounted, and reference numeral 23 denotes a wiring. The shape of the conventional chip component mounting pad 21 is generally formed to be wider than the width of the general wiring 23.
【0003】ここで、配線23の特性インピーダンス
は、図6に示すように、配線23とGND(接地)25
との距離H、配線23とGND25間の絶縁体24の比
誘電率εr、配線23の幅Wによって決定される。通常
の回路基板では、同層上での配線の特性インピーダンス
は、殆どWで決定されることになり、Wが大きい程、そ
の配線の特性インピーダンスは小さくなる傾向が有る。Here, the characteristic impedance of the wiring 23 is, as shown in FIG.
, The relative permittivity εr of the insulator 24 between the wiring 23 and the GND 25, and the width W of the wiring 23. In a normal circuit board, the characteristic impedance of the wiring on the same layer is almost determined by W, and the larger the W, the smaller the characteristic impedance of the wiring tends to be.
【0004】又、ある線路上で、特性インピーダンスZ
0 から特性インピーダンスZ1 へ信号が流れ込む場合の
反射率は下記の式(1)で表され、式(1)により算出
されるρの値は、入力に対してどのくらいの反射が発生
するかを示している。例えば、Z1 =Z0 の場合はρ=
0となり、Z0 から入力した信号は全てZ1 に伝わるこ
とを意味し、反射波は発生しないことを意味している。On a certain line, the characteristic impedance Z
Reflectance when from 0 signal flows to the characteristic impedance Z 1 has the formula (1) below, whether the value of ρ is calculated by the equation (1) is, how much the reflection occurs for input Is shown. For example, when Z 1 = Z 0 , ρ =
0, meaning that all signals input from Z 0 are transmitted to Z 1 , meaning that no reflected wave is generated.
【0005】 ρ=(Z1 −Z0 )/(Z1 +Z0 ) (1)Ρ = (Z 1 −Z 0 ) / (Z 1 + Z 0 ) (1)
【0006】又、放射ノイズは、コモンモードノイズと
ノーマルモードノイズに分類され、一般的にはコモンモ
ードノイズによる影響が大きいと言われている。コモン
モードノイズの主な発生原因は、部品22と配線23と
のインピーダンスミスマッチングによる反射ノイズと、
リターン電流の経路が複数導体(複数経路)で構成され
ることによる送信側の電流と、GND25を通って戻つ
てくる電流(リターン電流)の差により、或る空間にお
ける磁界の打ち消しができなくなるためである。Further, radiation noise is classified into common mode noise and normal mode noise, and it is generally said that the influence of common mode noise is large. The main causes of common mode noise are reflected noise due to impedance mismatch between the component 22 and the wiring 23, and
The magnetic field in a certain space cannot be canceled out due to the difference between the current on the transmission side due to the path of the return current being composed of multiple conductors (multiple paths) and the current (return current) returning through the GND 25. It is.
【0007】[0007]
【発明が解決しようとする課題】ところが、上記従来の
回路基板における部品実装用のパッド形状では、配線の
幅よりもパッド幅の方がかなり大きく、配線のインピー
ダンスに対して、パッド部のインピーダンスが非常に低
くなる場合が多い。例えば、図7に示すように、1mm
幅のパッド形状で特性インピーダンスは約15Ωであ
る。一方、一般的な配線のインピーダンスが50Ω前後
であることを考慮すると、反射の式(1)からρ=0.
54となり、配線とパッドの接続部で入力の54%が反
射ノイズとして発生することになる。この反射ノイズに
より、波形が歪んだり、反射波がコモンモード電流とな
り、不要電磁放射が発生すると言う問題が有った。However, in the conventional pad shape for mounting components on a circuit board, the pad width is considerably larger than the width of the wiring, and the impedance of the pad portion is larger than the impedance of the wiring. Often very low. For example, as shown in FIG.
The characteristic impedance is about 15Ω in a pad shape having a width. On the other hand, considering that the impedance of a general wiring is about 50Ω, from the reflection equation (1), ρ = 0.
54, 54% of the input is generated as reflection noise at the connection between the wiring and the pad. Due to this reflection noise, the waveform is distorted and the reflected wave becomes a common mode current, which causes a problem that unnecessary electromagnetic radiation is generated.
【0008】又、周波数が高くなってくると、部品実装
用のパッドおよびはんだ接続部の寄生電気パラメータの
影響で、使用したいチップ部品のパラメータが本来の値
とかけ離れていくことがあり、これによる反射も問題に
なる。高周波においても、反射を発生させないために
も、極力寄生電気パラメータを少なくする必要がある。Further, when the frequency increases, the parameters of the chip component to be used may be far from the original values due to the influence of the parasitic electric parameters of the component mounting pads and the solder connection parts. Reflection is also a problem. Even at high frequencies, it is necessary to reduce parasitic electric parameters as much as possible in order not to generate reflection.
【0009】本発明は上記のような事情を考慮してなさ
れたものであり、従来の製造工程を変えることなく、更
に、製造コストを上げること無く、ピール強度等の接続
信頼性をも確保しつつ、回路基板の部品実装用パッド部
で発生する反射ノイズおよび不要な電磁放射を低減させ
た回路基板とその製造方法の実現を課題とする。The present invention has been made in view of the above-mentioned circumstances, and secures connection reliability such as peel strength without changing the conventional manufacturing process and without increasing the manufacturing cost. It is another object of the present invention to realize a circuit board and a method of manufacturing the same that reduce reflected noise and unnecessary electromagnetic radiation generated at a component mounting pad portion of the circuit board.
【0010】[0010]
【課題を解決するための手段】上記課題を達成するた
め、本発明は、配線部と、この配線部につながる回路部
品接続部からなる回路パターンを具備し、複数の前記回
路部品接続部の間に回路部品を搭載する回路基板におい
て、前記回路部品接続部は、前記配線部とパターンの幅
が等しく前記配線部の延長を構成する配線接続部と、こ
の配線接続部の周囲に構成されかつこの配線接続部と電
気的に絶縁された、前記回路部品との接続に必要な面積
を有する回路部品接続強度保証部とを具備することを特
徴とする。In order to achieve the above object, the present invention provides a circuit pattern comprising a wiring portion and a circuit component connection portion connected to the wiring portion, wherein a plurality of circuit component connection portions are provided. In the circuit board on which the circuit component is mounted, the circuit component connection portion is formed around the wiring connection portion and the wiring connection portion having the same pattern width as the wiring portion and forming an extension of the wiring portion. A circuit component connection strength assurance unit having an area required for connection with the circuit component, which is electrically insulated from the wiring connection unit, is provided.
【0011】また、その表面に回路部品を実装する回路
パターンを具備する回路基板の製造方法において、多層
基板を作成する多層基板作成工程と、前記多層基板の所
定位の位置に貫通ビア穴を作成するビア穴作成工程と、
前記多層基板の両表面および前記貫通ビア穴の内面を銅
メッキする銅メッキ工程と、前記両表面の所定の位置
に、配線部と、前記配線部につながり前記配線部と等し
い幅を有する配線接続部と、この配線接続部の周囲に構
成されこの配線接続部と電気的に絶縁され回路部品との
接続に必要な面積を有する回路部品接続強度保証部とを
含む回路部品接続部と、を具備する所定の回路パターン
を形成するためのレジストパターンを作成するレジスト
パターン作成工程と、前記レジストパターンを用いて前
記銅メッキをエッチング処理して前記回路パターンを作
成する回路パターン作成工程と、前記レジストパターン
を剥離するレジストパターン剥離工程と、前記回路パタ
ーン上に前記銅メッキのはんだ濡れを防止するソルダー
レジストを形成するソルダーレジスト工程とを有するこ
とを特徴とする。In a method of manufacturing a circuit board having a circuit pattern for mounting circuit components on a surface thereof, a multi-layer board forming step of forming a multi-layer board; and forming a through via hole at a predetermined position of the multi-layer board. Via hole making process
A copper plating step of copper-plating both surfaces of the multilayer substrate and inner surfaces of the through via holes, and a wiring connection at a predetermined position on the both surfaces, the wiring portion and the wiring portion being connected to the wiring portion and having the same width as the wiring portion. And a circuit component connection portion including a circuit component connection strength assurance portion configured around the wire connection portion and electrically insulated from the wire connection portion and having an area necessary for connection with the circuit component. A resist pattern forming step of forming a resist pattern for forming a predetermined circuit pattern to be formed; a circuit pattern forming step of forming the circuit pattern by etching the copper plating using the resist pattern; and Forming a solder resist on the circuit pattern to prevent solder wetting of the copper plating And having a Ruda resist process.
【0012】[0012]
【発明の実施の形態】以下、本発明にかかる回路基板を
添付図面を参照にして詳細に説明する。図1は、本発明
の一実施の形態による回路基板の部品実装用パッド部分
を模式的に示す平面図である。また、図2は、本発明の
実施の形態による4層回路基板における部品実装用パッ
ドの製造フローを示す断面図である。また、図3は、本
発明の実施の形態による部品実装用パッド用レジストの
形成形態を示す平面図である。図4は、本発明の実施の
形態による部品実装用パッド用ソルダーレジストの開口
形態を示す平面図である。図1〜図4において、符号1
は絶縁体、符号2は銅箔、符号3は貫通ビア穴、符号4
は銅メッキ、符号5はレジスト、符号6は配線およびパ
ッド、符号7はビア、符号8はソルダーレジスト、符号
9はソルダーレジスト開口部、符号11は接続強度保証
部、符号12は配線接続部、符号13は配線である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a circuit board according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a plan view schematically showing a component mounting pad portion of a circuit board according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing a manufacturing flow of component mounting pads on the four-layer circuit board according to the embodiment of the present invention. FIG. 3 is a plan view showing a form of forming a resist for component mounting pads according to the embodiment of the present invention. FIG. 4 is a plan view showing an opening form of the solder resist for pad for component mounting according to the embodiment of the present invention. In FIG. 1 to FIG.
Is an insulator, 2 is a copper foil, 3 is a through via hole, 4 is
Is copper plating, reference numeral 5 is a resist, reference numeral 6 is a wiring and pad, reference numeral 7 is a via, reference numeral 8 is a solder resist, reference numeral 9 is a solder resist opening, reference numeral 11 is a connection strength assurance unit, reference numeral 12 is a wiring connection unit, Reference numeral 13 denotes a wiring.
【0013】図1に示すように、本実施の形態による回
路基板では、部品実装用パッド部分10を配線の延長部
分である配線接続部12と、この配線接続部12の周囲
を取り囲み、この配線接続部12と電気的に接続されて
いない部品はんだ付け用の接続強度保証部11から構成
されている。As shown in FIG. 1, in the circuit board according to the present embodiment, the component mounting pad portion 10 surrounds a wiring connection portion 12 which is an extended portion of the wiring, and a periphery of the wiring connection portion 12. The connection part 12 is composed of a connection strength assurance part 11 for soldering parts which are not electrically connected to each other.
【0014】このように構成すると、部品実装用パッド
部分10に部品が実装されていない場合は、配線13か
ら配線接続部12までインピーダンスのミスマッチが無
くなる。また、部品が実装されている場合も、部品接続
の部分まで配線接続部12と部品が実装される接続強度
保証部11が電気的に接続されていない形になるので、
配線途中でのインピーダンスのミスマッチが無く、3G
Hz以上の高周波を含む信号においても反射ノイズを発
生させることが無い。さらに、不要な電磁波放射を発生
させることも無くなる。また、部品の実装の強度は接続
強度保証部11の面積が従来のパッド同様に保つことが
できる。With this configuration, when no component is mounted on the component mounting pad portion 10, there is no impedance mismatch from the wiring 13 to the wiring connection portion 12. In addition, even when the components are mounted, the wiring connection unit 12 and the connection strength assurance unit 11 where the components are mounted are not electrically connected to the component connection part.
No impedance mismatch during wiring, 3G
No reflection noise is generated even in a signal containing a high frequency of not less than Hz. Further, unnecessary electromagnetic wave radiation is not generated. In addition, the mounting strength of the components can be maintained such that the area of the connection strength assurance section 11 is the same as that of a conventional pad.
【0015】次に、本発明の回路基板の製造方法を説明
する。図2(a)に示すような、通常用いられる2層コ
ア基板を2枚張り合わせた、或いは、2層コア基板にプ
リプレグを上下に貼り付け、更に銅箔を貼り付けた状態
の4層基板を用意する。次に、図2(b)に示すように
所望の位置にドリルで貫通ピア穴3を形成する。更に、
図2(c)に示すように貫通ピア穴3の内面を含めた上
記4層基板全面に銅メッキ4を行う。次に、エッチング
処理を行うために、図2(d)に示すように、レジスト
5を所定の位置に形成する。その際、本発明における回
路基板では、部品実装用パッド部分10には、接続強度
保証部11と配線接続部12を構成するため、図3のよ
うな部品実装用パッド部分10と同寸法のレジスト5を
形成する。次に、図2(e)に示すようにエッチング法
にて、所望の配線およびパッド6および貫通ピア7を形
成し、その後レジスト5を剥離する。最後に図2(f)
に示すようにソルダーレジスト8を形成する。本発明に
おける部品実装用パッドのソルダーレジスト開口部9は
図4のようにする。Next, a method of manufacturing a circuit board according to the present invention will be described. As shown in FIG. 2A, a four-layer substrate in which two normally-used two-layer core substrates are laminated, or a prepreg is vertically adhered to the two-layer core substrate, and a copper foil is further adhered thereto is used. prepare. Next, as shown in FIG. 2B, a through-pier hole 3 is formed at a desired position by a drill. Furthermore,
As shown in FIG. 2C, copper plating 4 is performed on the entire surface of the four-layer substrate including the inner surface of the through-pier hole 3. Next, in order to perform an etching process, as shown in FIG. 2D, a resist 5 is formed at a predetermined position. At this time, in the circuit board according to the present invention, since the connection strength assurance portion 11 and the wiring connection portion 12 are formed on the component mounting pad portion 10, a resist having the same dimensions as the component mounting pad portion 10 as shown in FIG. 5 is formed. Next, as shown in FIG. 2E, desired wirings, pads 6 and through piers 7 are formed by etching, and then the resist 5 is removed. Finally, FIG. 2 (f)
A solder resist 8 is formed as shown in FIG. The solder resist opening 9 of the component mounting pad in the present invention is as shown in FIG.
【0016】[0016]
【発明の効果】以上説明したように本発明の請求項1の
発明は、配線部と、この配線部につながる回路部品接続
部からなる回路パターンを具備し、複数の回路部品接続
部の間に回路部品を搭載する回路基板において、回路部
品接続部は、配線部とパターンの幅が等しく配線部の延
長を構成する配線接続部と、この配線接続部の周囲に構
成されかつこの配線接続部と電気的に絶縁された、回路
部品との接続に必要な面積を有する回路部品接続強度保
証部とを具備することを特徴とする。これにより、配線
から部品接続部分までインピーダンスのミスマッチを無
くすことができ、したがって、3GHz以上の高周波を
含む信号の伝搬においても反射ノイズを発生させること
が無く、波形歪みや、不要な電磁波放射を発生させるこ
とも無くすることができる。一方、部品の搭載強度は、
回路部品接続強度保証部の面積で十分保証することがで
きる。As described above, the first aspect of the present invention is provided with a circuit pattern including a wiring portion and a circuit component connection portion connected to the wiring portion, wherein a plurality of circuit component connection portions are provided. In the circuit board on which the circuit component is mounted, the circuit component connection portion includes a wiring connection portion having the same width as the wiring portion and a pattern and forming an extension of the wiring portion, and a wiring connection portion formed around the wiring connection portion and the wiring connection portion. A circuit component connection strength assurance unit having an area that is electrically insulated and has a necessary area for connection with the circuit component. As a result, it is possible to eliminate the impedance mismatch from the wiring to the component connection part. Therefore, even when a signal including a high frequency of 3 GHz or more is propagated, reflected noise is not generated, and waveform distortion and unnecessary electromagnetic wave radiation are generated. Can be eliminated. On the other hand, the mounting strength of parts
The area of the circuit component connection strength assurance portion can sufficiently guarantee the area.
【0017】請求項2の発明は、回路部品を実装する回
路パターンをその表面に具備する回路基板の製造方法に
おいて、多層基板を作成する多層基板作成工程と、多層
基板の所定位の位置に貫通ビア穴を作成するビア穴作成
工程と、多層基板の両表面および貫通ビア穴の内面を銅
メッキする銅メッキ工程と、両表面の所定の位置に、配
線部と、配線部につながり配線部と等しい幅を有する配
線接続部と、この配線接続部の周囲に構成されこの配線
接続部と電気的に絶縁され回路部品との接続に必要な面
積を有する回路部品接続強度保証部とを含む回路部品接
続部とを具備する所定の回路パターンを形成するための
レジストパターンを作成するレジストパターン作成工程
と、レジストパターンを用いて銅メッキをエッチング処
理して回路パターンを作成する回路パターン作成工程
と、レジストパターンを剥離するレジストパターン剥離
工程と、回路パターン上に銅メッキのはんだ濡れを防止
するソルダーレジストを形成するソルダーレジスト工程
とを有することを特徴とする。これにより、従来の製造
工程をそのまま使用して、反射ノイズや反射による波形
歪みや不要な電磁波放射をなくした回路基板を作成する
ことができ、製造に関わるコストアップも押さえること
ができる。According to a second aspect of the present invention, there is provided a method of manufacturing a circuit board having a circuit pattern on which a circuit component is to be mounted, wherein the step of forming a multilayer board includes the steps of: A via hole forming step of forming a via hole, a copper plating step of copper plating both surfaces of the multilayer substrate and the inner surface of the through via hole, and a wiring portion, and a wiring portion connected to the wiring portion at predetermined positions on both surfaces. A circuit component comprising: a wiring connection portion having an equal width; and a circuit component connection strength assurance portion formed around the wiring connection portion and electrically insulated from the wiring connection portion and having an area required for connection with the circuit component. A resist pattern forming step of forming a resist pattern for forming a predetermined circuit pattern having a connection portion, and a circuit pattern by etching copper plating using the resist pattern; A circuit pattern forming step to create, to the resist pattern peeling step of peeling off the resist pattern, characterized by having a solder resist forming a solder resist for preventing solder wetting of the copper plating on the circuit pattern. As a result, a circuit board free of reflected noise and waveform distortion due to reflection and unnecessary electromagnetic wave radiation can be manufactured by using the conventional manufacturing process as it is, and an increase in manufacturing costs can be suppressed.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の回路基板の部品実装用パッド部分の模
式的な平面図。FIG. 1 is a schematic plan view of a component mounting pad portion of a circuit board according to the present invention.
【図2】本発明の回路基板の製造方法による4層回路基
板の製造フローを示す図。FIG. 2 is a diagram showing a manufacturing flow of a four-layer circuit board according to the circuit board manufacturing method of the present invention.
【図3】本発明に用いられる部品実装用パッド部分のレ
ジスト形態を示す図。FIG. 3 is a view showing a resist form of a component mounting pad portion used in the present invention.
【図4】本発明に用いられる部品実装用パッド部分のソ
ルダーレジストの開口形態を示す図。FIG. 4 is a view showing an opening form of a solder resist in a component mounting pad portion used in the present invention.
【図5】従来の回路基板における部品実装用パッド部の
形状を模式的に示す平面図。FIG. 5 is a plan view schematically showing the shape of a component mounting pad on a conventional circuit board.
【図6】従来の配線部の特性インピーダンスを決定する
パラメータを示した回路基板の模式的断面図。FIG. 6 is a schematic cross-sectional view of a circuit board showing parameters for determining a characteristic impedance of a conventional wiring unit.
【図7】従来の部品実装用パッド部の特性インピーダン
スを決定するパラメータを示した回路基板の模式的断面
図。FIG. 7 is a schematic cross-sectional view of a circuit board showing parameters for determining a characteristic impedance of a conventional component mounting pad.
1…絶縁体、2…銅箔、3…貫通ビア穴、4…銅メッ
キ、5…レジスト、6…配線およびパッド、7…ビア、
8…ソルダーレジスト、9…ソルダーレジスト開口部、
10…部品実装用パッド部分、11…接続強度保証部、
12…配線接続部、13…配線、21…部品実装用パッ
ド、22…実装される部品、23…配線DESCRIPTION OF SYMBOLS 1 ... Insulator, 2 ... Copper foil, 3 ... Through-hole, 4 ... Copper plating, 5 ... Resist, 6 ... Wiring and pad, 7 ... Via,
8 solder resist, 9 solder resist opening,
10: pad part for component mounting, 11: connection strength assurance unit,
12: wiring connection part, 13: wiring, 21: component mounting pad, 22: mounted component, 23: wiring
Claims (2)
品接続部からなる回路パターンを具備し、複数の前記回
路部品接続部の間に回路部品を搭載する回路基板におい
て、 前記回路部品接続部は、 前記配線部とパターンの幅が等しく前記配線部の延長を
構成する配線接続部と、 この配線接続部の周囲に構成されかつこの配線接続部と
電気的に絶縁された、前記回路部品との接続に必要な面
積を有する回路部品接続強度保証部とを具備することを
特徴とする回路基板。1. A circuit board having a circuit pattern including a wiring portion and a circuit component connection portion connected to the wiring portion, wherein a circuit component is mounted between the plurality of circuit component connection portions. A wiring connection portion having the same width as the wiring portion and the pattern and forming an extension of the wiring portion; and the circuit component formed around the wiring connection portion and electrically insulated from the wiring connection portion. A circuit component connection strength assurance unit having an area required for connection of the circuit board.
表面に具備する回路基板の製造方法において、 多層基板を作成する多層基板作成工程と、 前記多層基板の所定位の位置に貫通ビア穴を作成するビ
ア穴作成工程と、 前記多層基板の両表面および前記貫通ビア穴の内面を銅
メッキする銅メッキ工程と、 前記両表面の所定の位置に、配線部と、 前記配線部につながり前記配線部と等しい幅を有する配
線接続部と、この配線接続部の周囲に構成されこの配線
接続部と電気的に絶縁され回路部品との接続に必要な面
積を有する回路部品接続強度保証部とを含む回路部品接
続部と、を具備する所定の回路パターンを形成するため
のレジストパターンを作成するレジストパターン作成工
程と、 前記レジストパターンを用いて前記銅メッキをエッチン
グ処理して前記回路パターンを作成する回路パターン作
成工程と、 前記レジストパターンを剥離するレジストパターン剥離
工程と、 前記回路パターン上に前記銅メッキのはんだ濡れを防止
するソルダーレジストを形成するソルダーレジスト工程
とを有することを特徴とする回路基板の製造方法。2. A method of manufacturing a circuit board having a circuit pattern for mounting a circuit component on a surface thereof, comprising: a step of forming a multilayer board; and forming a through via hole at a predetermined position on the multilayer board. A via hole forming step, a copper plating step of copper plating both surfaces of the multilayer substrate and an inner surface of the through via hole, a wiring portion at a predetermined position on the both surfaces, and the wiring portion connected to the wiring portion. And a circuit component connection strength assurance portion configured around the wire connection portion and electrically insulated from the wire connection portion and having an area required for connection with a circuit component. A resist pattern forming step of forming a resist pattern for forming a predetermined circuit pattern including a component connecting portion; and etching the copper plating using the resist pattern. Pattern forming step of forming the circuit pattern by performing a soldering process; a resist pattern stripping step of stripping the resist pattern; and a solder resist step of forming a solder resist for preventing solder wetting of the copper plating on the circuit pattern. And a method for manufacturing a circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10737699A JP2000299538A (en) | 1999-04-15 | 1999-04-15 | Circuit board and method of manufacturing circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10737699A JP2000299538A (en) | 1999-04-15 | 1999-04-15 | Circuit board and method of manufacturing circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299538A true JP2000299538A (en) | 2000-10-24 |
Family
ID=14457548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10737699A Pending JP2000299538A (en) | 1999-04-15 | 1999-04-15 | Circuit board and method of manufacturing circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299538A (en) |
-
1999
- 1999-04-15 JP JP10737699A patent/JP2000299538A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7188410B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
| US7168957B2 (en) | Via providing multiple electrically conductive paths | |
| US6949992B2 (en) | System and method of providing highly isolated radio frequency interconnections | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| US6894228B2 (en) | High performance dense wire for printed circuit board | |
| US6681483B2 (en) | Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices | |
| WO2000044210A9 (en) | Multi-layer rf printed circuit architecture | |
| CN106332435A (en) | Flexible printed circuit board and its manufacturing method | |
| US7944026B2 (en) | Semiconductor device | |
| US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
| JP2000299538A (en) | Circuit board and method of manufacturing circuit board | |
| WO2008010445A1 (en) | Multilayer printed circuit board | |
| JP2003338693A (en) | Method of connecting coaxial cable and multilayer printed wiring board | |
| JPH1012980A (en) | Printed wiring board | |
| JP2001203294A (en) | Multilayer wiring board for semiconductor device | |
| JPH09312478A (en) | Multi-layer circuit board | |
| JP2001053507A (en) | Wiring board and manufacturing method therefor | |
| JPH11126951A (en) | Printed circuit board and its manufacture | |
| JP2005347924A (en) | High frequency signal transmission line substrate | |
| JP2007042957A (en) | Method of partial plating of multilayer substrate for semiconductor device | |
| JP4026052B2 (en) | Semiconductor device and semiconductor device design method | |
| JP2006140365A (en) | Multilayer wiring board | |
| JP2007281303A (en) | Printed wiring board and manufacturing method thereof | |
| JP2004165916A (en) | Circuit board with built-in pattern antenna | |
| JP2005129619A (en) | Multilayer wiring board for resonance suppression |