JP2000299930A - 電源システム - Google Patents

Abstract

(57)【要約】 【課題】 外部制御により負荷への印加電圧をスムーズ
に変化できる電源システムを得る。 【解決手段】 負荷ＲＬの印加電圧Ｖｂは抵抗器Ｒ１０
を介して電圧変動検出回路２に電圧Ｖｃとして入力され
る。電圧ＶａとＶｃとの間に接続されたラダー抵抗回路
網１００が接続されており、スイッチＳＷ０〜ＳＷ７を
操作することによって、ラダー抵抗回路網の総合等価抵
抗値が変化する。従って、電圧Ｖｂを抵抗Ｒ１０とラダ
ー抵抗回路網１００とにて分圧して得られた電圧Ｖｃ
は、電圧Ｖｂに対して変化する。その結果、電源回路１
１〜１ｍ内の電圧変動検出回路２は、常に電圧ＶｃがＶ
ref に等しくなるように動作するため、逆に電圧Ｖａが
制御されて負荷ＲＬの印加電圧Ｖｂを変化させることが
可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源システムに関
し、特に直流電源から変圧素子を介して出力電圧を生成
してこの出力電圧を伝送路を介して負荷へ印加し、この
負荷への印加電圧に応じた入力電圧を基準電圧と比較し
てこの比較結果に応じて変圧素子を制御して出力電圧の
安定化をなすようにした電源システムに関するものであ
る。

【０００２】

【従来の技術】直流安定化電源システムは電子装置に広
く使用されており、従来のかかる直流安定化（電圧ドロ
ップ防止機能付き）電源システムについて、図５を参照
して説明する。図５において、直流安定化電源回路１は
電圧変動検出回路２を有している。この電圧変動検出回
路２には差動増幅器５が設けられており、この差動増幅
器５では、入力電圧Ｖｃと基準電圧Ｖref との比較が行
われる。例えば、入力電圧Ｖｃが基準電圧Ｖref よりも
高かった場合には、直流電源３からの出力電圧を基に変
圧素子である、例えば電力トランジスタ４により出力電
圧Ｖａが低くなるように制御される。逆に、基準電圧Ｖ
ref より入力電圧Ｖｃが低かった場合には、トランジス
タ４により電圧Ｖａが高くなるように制御される。

【０００３】こうして安定化された直流安定化電源回路
１の出力電圧Ｖａは、伝送路（電圧降下素子として抵抗
Ｒ１１で等価的に示している）を介して負荷（回路；例
えば回路モジュール）ＲＬへ印加されるが、この印加電
圧Ｖｂ（差動増幅器５の入力インピーダンスが充分高け
れば、保護抵抗器Ｒ１０の電圧降下が無視でき、Ｖｃ＝
Ｖref に等しいと考えられる）は一定に保たれて安定化
されることになる。

【０００４】

【発明が解決しようとする課題】しかしながら、図５に
示す従来の直流安定化電源回路１においては、この電源
回路内に電圧変動検出回路２が組み込まれているため、
負荷（モジュール）ＲＬの印加電圧Ｖｂを変化できない
問題がある。また、電圧変動検出回路２が電源システム
１側にあるため、図示せぬホスト（外部）側からの設定
により、負荷（モジュール）ＲＬの印加電圧Ｖｂをプラ
ス側あるいはマイナス側に一定時間変化保持できないと
いう問題がある。更に、電圧Ｖｃを急変させようとする
と、極端な場合には、電圧変動検出回路２が異常を検出
して電源断に至ることもあるという問題がある。

【０００５】本発明の目的は、外部制御によって負荷へ
の印加電圧をスムーズに変化できる電源システムを提供
することである。

【０００６】

【課題を解決するための手段】本発明によれば、直流電
源から変圧素子を介して出力電圧を生成してこの出力電
圧を伝送路を介して負荷へ印加し、前記負荷への印加電
圧に応じた入力電圧を基準電圧と比較してこの比較結果
に応じて前記変圧素子を制御して前記出力電圧の安定化
をなすようにした電源システムであって、外部制御信号
に応じて前記入力電圧を変化制御する入力電圧制御手段
を含むことを特徴とする電源システムが得られる。

【０００７】そして、前記入力電圧制御手段は、前記外
部制御信号に応じて所定電圧を生成し、この生成電圧を
前記負荷への印加電圧に対して加減算することによって
前記入力電圧を変化制御するようにし、また前記外部制
御信号に応じて加減算用電圧を生成し、前記負荷への印
加電圧に対してこの電圧を加減算して前記入力電圧を生
成制御するようにしたことを特徴としている。更に、前
記入力電圧制御手段は、前記外部制御信号に応じて前記
印加電圧に基づきステップ的に変化する前記加減算電圧
を生成する加減算電圧生成回路を有することを特徴とし
ている。

【０００８】そして、前記加減算電圧生成回路は、ラダ
ー抵抗回路網を有し、このラダー抵抗回路網の各抵抗素
子の組み合わせを前記外部制御信号に応じて選択するよ
う構成されていることを特徴とし、前記外部制御信号は
ディジタル信号であり、このディジタル信号のビットパ
ターンに応じて前記抵抗素子の組み合わせを選定自在と
してなることを特徴としている。

【０００９】本発明の作用は次の通りである。安定化
（電圧ドロップ防止機能付き）電源システムにおいて、
負荷となるモジュールへの印加電圧を、外部のホスト側
から与られる設定値に応じてプラス（＋）側あるいはマ
イナス（−）側に夫々変化できるようにしたものであ
る。そのために、加減算用の電圧を生成するラダー抵抗
回路網を設け、このラダー抵抗回路網の抵抗素子の組み
合わせを適宜外部設定値に応じて選択制御しつつ加減算
用電圧を生成し、負荷への印加電圧にこの加減算用電圧
を加減算する。この場合、この加減算用電圧をステップ
的に可変自在に構成して電源システムへの入力電圧を制
御可能としている。

【００１０】

【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。図１は本発明による電源シス
テムの実施例の構成を示す回路図であり、図５と同等部
分は同一符号にて示している。図１において、図５に示
した電源回路１と同一構成の電源回路１１〜１ｍのｍ個
が、互いに入力同士及び出力同士が夫々共通接続される
ことによって並列に設けられており、出力電圧Ｖａが、
電圧降下（抵抗素子Ｒ１１として等価的に示されてい
る）を有する伝送路を介して負荷ＲＬへ印加されるよう
になっている。この場合の負荷ＲＬへの印加（印加）電
圧はＶｂとなるものとしている。この負荷ＲＬへの印加
電圧Ｖｂは抵抗Ｒ１０を介して電源回路１１〜１ｍの共
通入力端子へ印加されており、この入力電圧はＶｃとし
て示されている。

【００１１】そして、この電源回路１１〜１ｍの共通入
力端子の電圧Ｖｃと接地電位または出力電圧Ｖａとの間
には、いわゆるＲ−２Ｒのラダー抵抗回路網１００が設
けられており、ラダー抵抗回路を構成する各抵抗素子Ｒ
０〜Ｒｎ（図では、ｎ＝６），２Ｒ０〜２Ｒ（ｎ＋１）
を接地電位と入力電圧Ｖｃとの間に接続するか、または
出力電圧Ｖａと入力電圧Ｖｃとの間に接続するか、更に
は、中立（未接続）とするかの３通りの１つを選択する
スイッチＳＷ０〜ＳＷ（ｎ＋１）が設けられている。

【００１２】本発明による安定化電源システムにおい
て、主体をなす安定化電源回路１１〜１ｍは、等価負荷
抵抗値ＲＬを持った負荷（回路）モジュール等（以下負
荷ＲＬと記す）に向かって電圧Ｖａを出力する。電源回
路１１〜１ｍの各々は、出力電圧Ｖａを安定化制御する
電圧変動検出回路２と、例えば商用電源（１００ＶＡ
Ｃ）を基に変圧・整流して直流化した直流電源３と、直
流変圧素子、例えばバイポーラあるいは電界効果形電力
トランジスタ４とにて構成される。すなわち、電源３か
らの出力電圧を基に、電圧変動検出回路２からの出力に
応じて変圧素子４から電圧Ｖａを出力する。負荷ＲＬの
印加電圧Ｖｂは、伝送路の等価抵抗値Ｒ１１及びダイオ
ード６のフォワードドロップによって、電圧Ｖａよりも
低くなる。

【００１３】電圧Ｖｂは（保護）抵抗器Ｒ１０を介して
電源回路１１〜１ｍの各電圧変動検出回路２に電圧Ｖｃ
として入力される。また、スイッチ７は、保護回路（逆
流防止）として接続されたダイオード６をバイパス接続
する切り替え機能を有し、かつバイパス接続した場合に
は、ラダー抵抗回路網の各スイッチＳＷ０〜ＳＷ（ｎ＋
１）を中立状態にする機能を有するものであり、この場
合は、図５に示す従来の安定化電源システムと同じ回路
構成になる。

【００１４】なお、ラダー抵抗回路網１００を構成する
抵抗Ｒ０〜Ｒｎは同一の抵抗値を持ち、抵抗２Ｒ０〜２
Ｒ（ｎ＋１），２Ｒ１０はそれぞれ抵抗器Ｒ０〜Ｒｎの
２倍の抵抗値を持つものとする。これ等抵抗２Ｒ０〜２
Ｒ（ｎ＋１）への印加電圧は、外部制御データＤ０〜Ｄ
（ｎ＋１）によって制御されるスイッチＳＷ０〜ＳＷ
（ｎ＋１）により、それぞれ切り替えられる。また、こ
のスイッチＳＷ０〜ＳＷ（ｎ＋１）は３つの状態に変化
することができる。すなわち、１つ目はＧＮＤ（接地）
側接点群に接する状態（図３（ａ）参照）、２つ目は電
圧Ｖａ側接点群に接する状態（図３（ｂ）参照）、３つ
目は中立の状態に変化可能なスイッチである。

【００１５】これらのスイッチＳＷ０〜ＳＷ（ｎ＋１）
を操作することによって、ラダー抵抗回路網１００の総
合等価抵抗値が変化する。従って、電圧Ｖｂを抵抗器Ｒ
１０とラダー抵抗回路とにて分圧した電圧Ｖｃは、電圧
Ｖｂに対して変化する。電圧Ｖｂに対する電圧Ｖｃ値の
変化量を図４に示す。すなわち、外部制御信号Ｄ０〜Ｄ
（ｎ＋１）に応じてスイッチＳＷ０〜ＳＷ（ｎ＋１）を
操作することにより、ラダー抵抗素子の組み合わせが選
択され、それに応じて図４で示すステップ的に変化する
電圧が生成され、これが入力電圧Ｖｃに加減算されるこ
とで、入力電圧Ｖｃが変化制御自在となるのである。

【００１６】換言すれば、電圧ＶａとＶｃとの間の電圧
に変化が生じ、結果的に電圧Ｖｃを変化できることにな
る。その結果、電源回路１１〜１ｍ内の電圧変動検出回
路２は、常に電圧ＶｃがＶref に等しくなるように動作
するため、逆に電圧Ｖａが制御されて負荷ＲＬの印加電
圧Ｖｂを変化させることが可能となる。

【００１７】さらに、図２に示すスイッチ制御データ発
生回路を参照して、ラダー抵抗回路網１００のスイッチ
ＳＷ０〜ＳＷ７の制御方法について詳細に説明する。図
２において、まず、スイッチ制御データ発生回路は、初
期動作としてリセット信号（例えば電源投入時に発生す
る）により、カウンタ１０に、例えばデータＤ０（ＬＳ
Ｂ）〜Ｄ７（ＭＳＢ）として“１０００００００ｂ”
（左端がＭＳＢを示す）がロードされ、ラダー抵抗回路
網１００により生成される付加電圧値は０Ｖになる（図
４参照）。なお、“ｂ”はバイナリー表示であることを
示す。すなわち、ラダー抵抗回路網１００は電圧変動検
出回路２の入力電圧Ｖｃに初期値を与える。

【００１８】次に、レジスタ８，９にホスト（コンピュ
ータ）側（外部）から、図４に示す表を基に、設定した
い電圧値の８ビットの入力データを書き込む。例えば、
＋側に電圧変化する場合には、アップダウン信号をアッ
プにした後、電圧変化の開始を指示するクロック信号
（パルス）をカウンタ１０に連続的に与える。逆に、−
側に電圧変化する場合には、アップダウン信号をダウン
にした後、電圧変化の開始を指示するクロック信号をカ
ウンタ１０に連続的に与える。

【００１９】その結果、カウンタ１０の出力値はレジス
タ８，９の出力値と、ＥＸ−ＯＲ（排他的論理和）ゲー
トＧ１１〜１８及び論理積ゲートＧ１９にて比較され、
一致するとカウンタ１０のクロック信号が、論理積ゲー
トＧ２０にてマスク（ゲートアウト；阻止）されるよう
に構成される。すなわち、設定した値にてカウンタ１０
は停止し、カウンタ１０の出力からインバータＧ０〜Ｇ
７を介して、出力された制御データＤ０〜Ｄ７によって
制御されるスイッチＳＷ０〜ＳＷ７の動作も止まり、ラ
ダー抵抗回路網１００が設定した電圧値Ｖｂを維持す
る。

【００２０】なお、ラダー抵抗回路網１００の段数を増
やして、電圧変化の分解能を増やすことも可能である。
ラダー抵抗回路網１００に接続されるスイッチＳＷ０〜
ＳＷ７としては、機械的リレー接点の他ＦＥＴ（電界効
果形トランジスタ）スイッチ等を使用することができ
る。また、特開平６−３０３０６０号公報には、ラダー
抵抗回路網の動作の詳細が開示されているので参照可能
である。

【００２１】本発明の実施例の動作を説明する。本発明
による安定化電源システムは、負荷ＲＬへの印加ＤＣ電
圧Ｖｂの変化を可能としているため、例えばサーバ機器
等のＤＣ電圧変動マージンテストを行う際、システムツ
ール等からそれぞれのテスト項目に応じて、ＤＣ電圧Ｖ
ｂを自由に変化させることができる。

【００２２】図１において、入力データＤ０〜Ｄ７それ
ぞれに“０”が与えられると、それぞれのスイッチＳＷ
０〜ＳＷ７は、ＧＮＤ（接地）側接点に接続される（図
３（ａ）参照）。また、入力データＤ０〜Ｄ７それぞれ
に“１”が与えられると、それぞれのスイッチは電圧Ｖ
ａ側接点に接続される（図３（ｂ）参照）。この結果、
ラダー抵抗回路網１００の総合等価抵抗値が＋側、−側
それぞれに１２８段階に変化することにより（図４参
照）、電圧変動検出回路２に入力される電圧Ｖｃが変化
する。

【００２３】従って、電圧ドロップ防止機能付き電源シ
ステム１内の電圧変動検出回路２を介して、入力される
電圧Ｖｃの変化に応じて電圧Ｖａを制御して、負荷ＲＬ
の印加電圧Ｖｂを変化させることが可能となる。なお、
入力データＤ０〜Ｄ７はホスト（外部）側から設定する
ことができる（図２参照）。また、ＤＣ電源電圧変化機
能を安定化電源回路１１〜１ｍ内に構成していないた
め、複数の安定化電源回路を並列に接続できる。

【００２４】

【発明の効果】以上説明したように本発明によれば、Ｄ
Ｃ電源電圧変化機能を有しているので、ホスト（外部）
側から入力データを与えることにより、電圧Ｖｃを変化
させることができ、結果的に負荷モジュールの印加電圧
Ｖｂを変化させることができるという効果がある。ま
た、スイッチの機能あるいはカウンタの初期設定（リセ
ット信号）により、従来の電源システムと同様に動作さ
せることができるという効果もある。

【００２５】更に、ＤＣ電源電圧変化機能を安定化電源
システム内に構成していないため、複数の安定化電源シ
ステムを並列に接続でき、また、電圧を変化させること
ができるという効果があり、また、カウンタの出力値を
順次（徐々に）直線的に変化させることによって、ラダ
ー抵抗回路の総合等価抵抗値を急変させることなく、さ
らには、電圧変動検出回路の入力電圧を急変することな
く制御でき、電圧変動検出回路の異常動作を防ぐことが
できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例の回路図である。

【図２】ラダー抵抗回路網の制御データを生成する回路
の例である。

【図３】ラダー抵抗回路網のスイッチの動作説明図であ
る。

【図４】ラダー抵抗回路網への外部制御データと電圧変
化との関連を示す図表である。

【図５】従来の安定化電源システムの回路図である。

【符号の説明】

２ 電圧変動検出回路 ３ 電源 ４ 変圧素子 ５ 差動増幅器 ６ ダイオード ７，ＳＷ０〜ＳＷ７ スイッチ １１〜１ｍ 電源システム １００ ラダー抵抗回路網 Ｒ０〜Ｒ６，２Ｒ０〜２Ｒ７ ラダー抵抗素子 Ｒ１０，２Ｒ１０ 抵抗 Ｒ１１ 伝送路等価抵抗 ＲＬ 負荷

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G065 EA01 GA06 GA07 HA02 HA03 HA04 JA04 JA07 LA01 MA09 NA02 5H730 AA11 BB82 DD04 FD01 FF06 FF09 FG25 FV05 5J100 AA20 BA05 BB02 BB04 BB10 BB15 BC05 CA11 CA21 CA28 CA29 CA30 DA06 EA03 FA00

Claims (6)

【特許請求の範囲】
1. 【請求項１】 直流電源から変圧素子を介して出力電圧
   を生成してこの出力電圧を伝送路を介して負荷へ印加
   し、前記負荷への印加電圧に応じた入力電圧を基準電圧
   と比較してこの比較結果に応じて前記変圧素子を制御し
   て前記出力電圧の安定化をなすようにした電源システム
   であって、外部制御信号に応じて前記入力電圧を変化制
   御する入力電圧制御手段を含むことを特徴とする電源シ
   ステム。
2. 【請求項２】 前記入力電圧制御手段は、前記外部制御
   信号に応じて所定電圧を生成し、この生成電圧を前記負
   荷への印加電圧に対して加減算することによって前記入
   力電圧を変化制御するようにしたことを特徴とする請求
   項１記載の電源システム。
3. 【請求項３】 前記入力電圧制御手段は、前記外部制御
   信号に応じて加減算用電圧を生成し、前記負荷への印加
   電圧に対してこの電圧を加減算して前記入力電圧を生成
   制御するようにしたことを特徴とする請求項２記載の電
   源システム。
4. 【請求項４】 前記入力電圧制御手段は、前記外部制御
   信号に応じて前記印加電圧に基づきステップ的に変化す
   る前記加減算電圧を生成する加減算電圧生成回路を有す
   ることを特徴とする請求項３記載の電源システム。
5. 【請求項５】 前記加減算電圧生成回路はラダー抵抗回
   路網を有し、このラダー抵抗回路網の各抵抗素子の組み
   合わせを前記外部制御信号に応じて選択するよう構成さ
   れていることを特徴とする請求項４記載の電源システ
   ム。
6. 【請求項６】 前記外部制御信号はディジタル信号であ
   り、このディジタル信号のビットパターンに応じて前記
   抵抗素子の組み合わせを選定自在としてなることを特徴
   とする請求項５記載の電源システム。